JP2002100709A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002100709A
JP2002100709A JP2000286545A JP2000286545A JP2002100709A JP 2002100709 A JP2002100709 A JP 2002100709A JP 2000286545 A JP2000286545 A JP 2000286545A JP 2000286545 A JP2000286545 A JP 2000286545A JP 2002100709 A JP2002100709 A JP 2002100709A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
sealing body
main surface
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000286545A
Other languages
English (en)
Inventor
Naoki Fujita
直樹 藤田
Makoto Nakajima
誠 中嶋
Hidemasa Kagii
秀政 鍵井
Akio Mikami
昭夫 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000286545A priority Critical patent/JP2002100709A/ja
Publication of JP2002100709A publication Critical patent/JP2002100709A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 微小な半導体装置の封止体を比較的容易に低
コストで形成し得る技術を提供する。 【解決手段】 半導体基板の主面に半導体素子を形成し
た半導体チップに、前記半導体素子と接続する外部端子
を半導体基板主面上に絶縁膜を介して形成する半導体装
置において、前記半導体チップの主面及び側面を覆う第
１の封止体と、前記半導体チップの裏面を覆う第２の封
止体とによって、前記半導体チップを封止する。かかる
本発明によれば、半導体素子寸法に近似したＣＳＰ型の
半導体装置を、リードフレーム、放熱板、セラミック基
板等を用いずに製造することができるので、従来の場合
よりも半導体装置を薄型化することができ、加えて半導
体装置を安価に製造することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、底面端子型の半導
体装置及びその製造方法に関し、特に、半導体装置の薄
型化に適用して有効な技術に関するものである。
【０００２】
【従来の技術】例えば、移動体通信端末機器のＶＣＯ(V
ariable Voltage controlled Oscillator)等の半導体分
野では、製品の小型化・軽量化のために、顧客実装面積
縮小・容積縮小を目的としパーツの薄型化・小型化が常
に求められている。例えば単体のトランジスタでは、顧
客要求により外形寸法１００６（平面形状１ｍｍ×０．
６ｍｍ）、或いは外形寸法０８０４（平面形状０．８ｍ
ｍ×０．４ｍｍ）といった微小な半導体装置が求められ
ており、今後も更なる小型化が求められるものと考えら
れる。
【０００３】こうした微小な半導体装置として、搭載す
る半導体チップと同等若しくは若干大きな封止体によっ
て半導体チップを封止したＣＳＰ(Chip Size Package)
型の半導体装置が実用化されている。こうしたＣＳＰ型
の半導体装置では、半導体チップをベース基板或いはリ
ードフレームに半導体チップを搭載した状態で樹脂封止
が行なわれている。
【０００４】ＣＳＰ型の半導体装置の代表的な例では、
多層のセラミック基板の上面に形成された搭載部に、半
導体素子のダイボンディングを行い、半導体素子の電極
パッドとセラミック基板の電極端子とをボンディングワ
イヤ或いは突起電極により接続し、前記電極端子が基板
の底面に形成された外部端子と基板の内部配線によって
接続され、半導体素子、基板の上面及び内側面、ボンデ
ィングワイヤ或いは突起電極を樹脂を用いた封止体によ
って封止してある。
【０００５】しかし、セラミック基板を用いた場合、セ
ラミックが脆性をもっているために、樹脂封止の際に上
下金型により挟持しクランプ圧力を付加した時点で、若
干の基板の反りによっても破損するおそれがあるので、
従来方式である金型を用いたスルーモールド方式の採用
は困難であり、レジンを塗布する等の別方法を用いる必
要がある。レジンを塗布する場合、塗布の厚み及び平坦
度の制御が難しくなる等の問題点が残っている。
【０００６】更には、前記半導体装置外形の一部は、封
止体の絶縁材料が硬化した後に切断された面によって構
成されるため、切断面によって構成される側面では半導
体装置が封止されず、こうした側面（セラミックと樹脂
との接合界面）から水分等が浸入し、完成品である個別
半導体装置の封止信頼性低下によって、半導体装置の長
期信頼性に影響を及ぼす可能性が有る等の問題点が、発
明者等により明らかとなった。
【０００７】また、本発明者等は、アイランド及びリー
ドを一体化したリードフレームを用いて、アイランドに
固定した半導体素子とリードとを接続し封止体によって
封止し、前記アイランド或いはリードが封止体底面にて
露出して半導体装置の外部端子となる半導体装置につい
て検討を加えたが、この方法ではリードフレームの厚さ
が半導体装置の薄型化の障害となってしまう。
【０００８】こうしたＣＳＰに関して、ウエハに直接基
板を取り付け、その後ダイシングにより、個別半導体装
置とするＷＰＰ(Wafer Process Package)技術が開発さ
れている。しかしながら、この方式ではウエハと基板の
接着が必須であり、またウエハ裏面が露出する等の信頼
度的隘路（熱ストレスによるバンプと基板の断線、水分
浸入による電極腐食等の問題）から使用環境の制限があ
った。
【０００９】この問題を解決するために、例えば特開平
９‐２３２２５６号公報には、回路基板にウェハ状態で
半導体チップをダイボンディングした後に、ウェハのみ
をダイシングして樹脂コーティングすることによって
「半導体チップ同士の隙間にも樹脂が充填され」「半導
体チップの側面周囲に樹脂を残す」技術が開示されてい
る。
【００１０】
【発明が解決しようとする課題】しかし前述した技術で
は、半導体チップを実装する回路基板が必須となり、回
路基板の厚さによって半導体装置の薄型化が妨げられる
ため、半導体装置の外形寸法の縮小には限界が有り、顧
客の要求する微小な半導体装置を成形することは困難で
ある。加えて、回路基板のコストによって半導体装置の
価格が上昇してしまう問題がある。
【００１１】また、回路基板と一体になったウェハをダ
イシングして個別の半導体装置に分離する際に、封止樹
脂と基板のセラミックとをダイシングブレードで同時に
切断しているが、切断時の応力によってセラミックと樹
脂との接合面に亀裂の生じることがある。この亀裂が大
きい場合には半導体素子の接合界面に亀裂が達し不良品
となり、亀裂が小さい場合にも温度サイクル・吸湿等の
影響によって経時的に半導体装置の信頼性を低下させる
ことがある。
【００１２】また、セラミックと樹脂といった異種材料
を同時に切断する場合には、切断に用いるブレードを何
れかの材料に最適化することができないため、この切断
の際にブレードに目づまりが生じることがあり、場合に
よっては、こうした目づまりによって分離工程の進捗が
影響を受けることがある。
【００１３】本発明の課題は、こうした問題を解決し、
微小な半導体装置の封止体を比較的容易に低コストで形
成し得る技術を提供することにある。本発明の前記なら
びにその他の課題と新規な特徴は、本明細書の記述及び
添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。半導体基板の主面に半導体素子を形成
した半導体チップに、前記半導体素子と接続する外部端
子を半導体基板主面上に絶縁膜を介して形成する半導体
装置において、前記半導体チップの主面及び側面を覆う
第１の封止体と、前記半導体チップの裏面を覆う第２の
封止体とによって、前記半導体チップを封止する。
【００１５】また、その製造方法では、前記半導体チッ
プを複数形成したウェハの主面側から、前記半導体チッ
プ間のダイシング領域に溝を形成する工程と、前記ウェ
ハの主面側に封止体を形成して、前記半導体基板主面を
覆い、前記ダイシング領域の溝に封止体を充填する工程
と、前記ウェハの裏面を研削して、前記溝に充填された
封止体を露出させる工程と、前記ウェハの裏面に封止体
を形成する工程と、前記ダイシング領域の溝に充填され
た封止体部分でウェハを切断し、前記半導体装置を個別
に分離する工程とを有する。
【００１６】或いは、前記ウェハの裏面に封止体を形成
する工程と、前記半導体チップを複数形成したウェハの
主面側から、前記半導体チップ間のダイシング領域に溝
を形成し裏面に形成した封止体を露出させる工程と、前
記ウェハの主面側に封止体を形成して、前記半導体基板
主面を覆い、前記ダイシング領域の溝に封止体を充填す
る工程と、前記ダイシング領域の溝に充填された封止体
部分でウェハを切断し、前記半導体装置を個別に分離す
る工程とを有する。
【００１７】かかる本発明によれば、半導体素子寸法に
近似したＣＳＰ型の半導体装置を、リードフレーム、放
熱板、セラミック基板等を用いずに製造することができ
るので、従来の場合よりも半導体装置を薄型化すること
ができ、加えて半導体装置を安価に製造することができ
る。また、ブレードを用いた切断・分離では樹脂のみを
切断するので、用いるブレードを樹脂の切断に最適化す
ることが可能となり、切断を円滑に進捗させることがで
きる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。なお、実施の形態を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００１９】（実施の形態１）図１は本発明の一実施の
形態である半導体装置を示す底面図であり、図２は図１
中のａ−ａ線に沿った縦断側面図である。本実施の形態
の半導体装置は三端子のバイポーラトランジスタを例と
している。
【００２０】本実施の形態の半導体装置の半導体チップ
は、単結晶シリコン等の半導体基板１主面に高周波バイ
ポーラトランジスタ等のバイポーラ素子を形成し、半導
体基板１主面上に前記素子を覆う層間絶縁膜２を形成
し、層間絶縁膜２上に形成された配線層を電極３とし
て、この電極３に外部端子となる突起電極４として球状
のバンプボールを形成し、突起電極４と半導体基板１主
面の素子とをプラグ５によって接続する。
【００２１】なお、突起電極４については、ワイヤボン
ディングの装置を使い、Ａｕワイヤ等を電極３にボンデ
ィングして、図３に示すようにボールボンディングのヘ
ッドのみを残す方法で形成することもできる。
【００２２】半導体チップは、例えば封止樹脂を用いた
第１の封止体６によって半導体チップの主面及び側面を
覆い、同様の封止樹脂を用いた第２の封止体７によって
半導体チップの裏面を覆い、第１の封止体６及び第２の
封止体７によって半導体チップの全周面を覆うフルモー
ルドが行なわれている。
【００２３】本実施の形態の半導体装置では、パッケー
ジサイズは半導体チップのサイズと略同じ大きさとする
ことが可能であり、またパッケージ厚さについても、従
来の半導体装置と異なり、リードフレーム或いは回路基
板を用いないため、半導体チップの厚さと略同等とする
ことができる。例えば、小型面実装タイプのディスクリ
ート品では現行０．５ｍｍ厚であったが、本実施の形態
の半導体装置は半分以下の０．１８ｍｍ厚程度のパッケ
ージサイズとすることができる。
【００２４】これまで、抵抗やコンデンサ等の他の部品
がダウンサイジングされる中で、トランジスタ等の能動
部品については薄型化が遅れていたが、本発明によれば
他の部品と同等以下の厚さとすることが可能であり、実
装されるシステム自体を薄くすることが可能となる。
【００２５】続いて、本実施の形態の半導体装置の製造
方法について図４乃至図１０を用いて工程毎に説明す
る。先ず、図４に示すように半導体チップを複数形成し
たウェハ８の主面とは反対側の裏面を完成厚さよりやや
厚い程度に研削する。図５に示すようにウェハ８の主面
側に突起電極４を形成し、突起電極４を形成した側か
ら、図６に示すように、前記半導体チップ間のダイシン
グ領域を幅の広いダイシングブレードを用いて、完成厚
さよりやや深くハーフカットして溝を形成する。ダイシ
ング領域の幅は０．２〜０．３ｍｍとして、このハーフ
カットには０．１〜０．１５ｍｍ幅のブレードを用いる
ことで樹脂を十分充填可能な０．１５ｍｍ〜０．２ｍｍ
幅の溝を得ることができる。
【００２６】次に、図７に示すように、前記ウェハ８の
主面側にゲル状の熱硬化性樹脂若しくは同等の特性を得
ることができるエポキシ系樹脂、ポリイミド系樹脂等を
塗布し硬化させて封止体６を形成する。塗布方法はスピ
ン方式が望ましいが樹脂の粘度により適選する。この封
止体６は突起電極４を高さ方向に半分程度覆う厚さが適
当である。この封止体６によって、前記半導体基板１主
面を覆い、前記ダイシング領域の溝を充填する。
【００２７】次に、図８に示すように、前記ウェハ８の
主面にダイシングテープに貼りつけて裏面を研削する。
研削量は完成外形厚さより０．０５ｍｍ程度薄くする。
研削が終了すると、先に塗布した前記溝に充填された封
止体６が半導体チップ間に露出した状態となる。この後
に、図９に示すようにウェハ８の裏面に樹脂を塗布し硬
化させて半導体チップの裏面を覆う封止体７を形成す
る。
【００２８】次に、図１０に示すように、前記溝を形成
する際に使用したダイシングブレードより細いブレード
を用いてフルカットを行ない、前記ダイシング領域の溝
に充填された封止体６，７部分でウェハ８を切断し、前
記半導体装置を個別に分離して、図１或いは図２に示す
状態となる。
【００２９】続いて、本実施の形態の半導体装置の他の
製造方法について図１１乃至図１６を用いて工程毎に説
明する。先ず、図１１に示すように半導体チップを複数
形成したウェハ８の主面とは反対側の裏面を完成厚さに
研削する。図１２に示すように半導体基板１の主面側に
突起電極４を形成し、図１３に示すようにウェハ８の裏
面に樹脂を塗布し硬化させて半導体チップの裏面を覆う
封止体７を形成する。この後に、突起電極４を形成した
側から、図１４に示すように、前記半導体チップ間のダ
イシング領域を幅の広いダイシングブレードを用いて、
裏面の封止体７までハーフカットして溝を形成する。ダ
イシング領域の幅は０．２〜０．３ｍｍとして、このハ
ーフカットには０．１〜０．１５ｍｍ幅のブレードを用
いることで樹脂を十分充填可能な０．１５ｍｍ〜０．２
ｍｍ幅の溝を得ることができる。
【００３０】次に、図１５に示すように、ウェハ８の主
面側にゲル状の熱硬化性樹脂若しくは同等の特性を得る
ことができるエポキシ系樹脂、ポリイミド系樹脂等を塗
布し硬化させて封止体６を形成する。塗布方法はスピン
方式が望ましいが樹脂の粘度により適選する。この封止
体６は突起電極４を高さ方向に半分程度覆う厚さが適当
である。この封止体６によって、半導体基板１主面を覆
い、前記ダイシング領域の溝を充填する。
【００３１】次に、図１６に示すように、前記溝を形成
する際に使用したダイシングブレードより細いブレード
を用いフルカットを行ない、前記ダイシング領域の溝に
充填された封止体６，７部分でウェハ８を切断し、前記
半導体装置を個別に分離して、図１或いは図２に示す状
態となる。この製造方法では、裏面の研削が１回となり
工程数を削減することができる。
【００３２】本発明の半導体装置では、従来のＣＳＰと
は異なり、使用環境に影響されにくいフルモールドＣＳ
Ｐを、ウエハ状態で供給することが可能であり、ダイシ
ングにより個別半導体装置とした後、即選別工程に投入
可能となる。このため、従来の製造工程を短縮できるば
かりでなく、材料使用効率を格段に向上することができ
る。
【００３３】また、個別半導体装置に分離するダイシン
グでは、半導体装置の突起電極を認識し切断目標として
位置合わせを行ない切断するため、切断寸法精度を保証
することができる。
【００３４】更に、ウエハ状態でテスティングを行ない
予め良品アドレスを記憶しておくことで、パッケージ個
片化後良品のみをピックアップすることができるため、
選別機構の簡略化が可能となる。その結果設備投資を抑
制することが可能となり、加えて作業時間を短縮するこ
とが可能となる。
【００３５】更に、本発明はウエハサイズ、チップサイ
ズに影響されず、予めダイシング領域を設けたウエハを
製作すれば、２種類のダイシングブレードと熱硬化性樹
脂若しくは同等の特性を得ることができるエポキシ系樹
脂、ポリイミド系樹脂を塗布することでフルモールドＣ
ＳＰを得ることができる。
【００３６】また、本発明の半導体装置は、個別の半導
体装置に分離する際に、図１７に底面図を、図１８は図
１７中のａ−ａ線に沿った縦断側面図を示すように、ブ
レードによる切断位置を変更するだけで、２つの半導体
チップを単一の封止体６，７にモールドした単一の半導
体装置とすることができる。このように複数の半導体チ
ップを一体とする構成によって、複数の半導体チップを
接続して耐圧或いは許容電流を向上させることが可能と
なる。そして、同様の機能をもたせるために、単一の半
導体チップからなる半導体装置を複数実装する場合と比
較して、部品数が減少するため実装が容易となり、加え
て部品間のマージンをとる必要がなくなるため実装基板
を縮小することが可能となる。なお、単一の封止体によ
って封止する半導体チップを３以上とする構成も当然に
可能である。
【００３７】（実施の形態２）図１９は本発明の他の実
施の形態である半導体装置を示す底面図であり、図２０
は図１９中のａ−ａ線に沿った縦断側面図であり、図２
１は図１９中のｂ−ｂ線に沿った縦断側面図である。本
実施の形態の半導体装置は三端子の高周波バイポーラト
ランジスタを例としている。
【００３８】高周波バイポーラトランジスタでは、半導
体基板をコレクタとするものが多く、このため半導体基
板の裏面に電極を形成し、この電極をコレクタ電極とし
ている。また、ＦＥＴについても、ソース電極，ドレイ
ン電極の一方を半導体基板主面に設け、他方を半導体基
板の裏面に設けるものがある。本実施の形態は、このよ
うな裏面に電極を形成する仕様の半導体チップを設計変
更せずに用いて、本発明を適用するものである。
【００３９】本実施の形態の半導体装置の半導体チップ
は、コレクタの取り出しが半導体基板１主面に設けられ
ていない点を除けば、前述した実施の形態のものと同様
の構成となっている。そしてコレクタ取り出しを半導体
基板１の側面に形成した取り出し電極９によって行な
い、この取り出し電極９が半導体基板１主面の層間絶縁
膜２上に延在して突起電極４と接続している。
【００４０】続いて、本実施の形態の半導体装置の製造
方法について図２２乃至図２７を用いて工程毎に説明す
る。先ず、図２２に示すように半導体チップを複数形成
したウェハ８の主面とは反対側の裏面を完成厚さよりや
や厚い程度に研削する。この後、図２３に示すようにホ
トリソグラフィにより半導体基板１主面の層間絶縁膜２
上に形成された電極３を覆うレジストマスク１０を形成
する。
【００４１】次に、図２４に示すように、前記半導体チ
ップ間のダイシング領域を幅の広いダイシングブレード
を用いて、完成厚さよりやや深くハーフカットして溝を
形成する。ダイシング領域の幅は０．２〜０．３ｍｍと
して、このハーフカットには０．１〜０．１５ｍｍ幅の
ブレードを用いることで樹脂を十分充填可能な０．１５
ｍｍ〜０．２ｍｍ幅の溝を得ることができる。
【００４２】次に、図２５に示すようにウェハ８の全面
に蒸着或いはスパッタによってＡｌ，Ａｕ等からなる金
属膜９´を形成し、レジストマスク１０及びレジストマ
スク１０に形成された金属膜９´を除去して残った金属
膜９´が取り出し電極９となる。
【００４３】次に、図２７に示すようにウェハ８の主面
側の取り出し電極９及び電極３に夫々に突起電極４を形
成し、以降は図７乃至図１０の工程を適用して、図１９
乃至図２１に示す状態となる。
【００４４】（実施の形態３）図２８は本発明の他の実
施の形態である半導体装置を示す底面図であり、図２９
は図２８中のａ−ａ線に沿った縦断側面図である。本実
施の形態の半導体装置は三端子の高周波バイポーラトラ
ンジスタを例としている。
【００４５】前述した実施の形態では、主面側の封止体
６を塗布形成する際に突起電極４の露出部分に樹脂が付
着することがある。突起電極４の封止体６から露出する
部分には、通常は基板実装の際のハンダ付け性を向上さ
せるため、ハンダ等のメッキ処理が施され、このメッキ
に先立って液体ホーニング等の処理によるメッキ形成面
に付着した樹脂等の異物の浄化が行なわれる。この浄化
によって付着した樹脂の多くは除去され、残留した樹脂
についても、基板実装時に突起電極４が溶融された際に
浮きだして除去される。
【００４６】しかし、適用する樹脂の種類によっては樹
脂の付着が問題となることが考えられ、また、基板実装
に高度の信頼性が求められる半導体装置では突起電極４
への樹脂の付着を防止する必要が生じる。こうした場合
に、本実施の形態は適用されるものであり、突起電極４
表面への樹脂の付着を防止することが可能となるもので
ある。本実施の形態の半導体装置では、突起電極４が半
球状に形成されている点を除けば、前述した実施の形態
の突起電極と同様の構成となっている。
【００４７】続いて、本実施の形態の半導体装置の製造
方法について図３０乃至図３８を用いて工程毎に説明す
る。先ず、図３０に示すように半導体チップを複数形成
したウェハ８の主面とは反対側の裏面を完成厚さよりや
や厚い程度に研削する。図３１に示すようにウェハ８の
主面側に突起電極４となるバンプ４´を形成し、バンプ
４´を形成した側から、図３２に示すように、前記半導
体チップ間のダイシング領域を幅の広いダイシングブレ
ードを用いて、完成厚さよりやや深くハーフカットして
溝を形成する。ダイシング領域の幅は０．２〜０．３ｍ
ｍとして、このハーフカットには０．１〜０．１５ｍｍ
幅のブレードを用いることで樹脂を十分充填可能な０．
１５ｍｍ〜０．２ｍｍ幅の溝を得ることができる。
【００４８】次に、図３３に示すように、前記ウェハ８
の主面側にゲル状の熱硬化性樹脂若しくは同等の特性を
得ることができるエポキシ系樹脂、ポリイミド系樹脂等
を塗布し硬化させて封止体６を形成する。塗布方法はス
ピン方式が望ましいが樹脂の粘度により適選する。この
封止体６はバンプ４´の高さを越えてバンプ４´を覆う
厚さに塗布される。この封止体６によって、前記半導体
基板１主面を覆い、前記ダイシング領域の溝を充填す
る。
【００４９】次に、図３４に示すように、前記ウェハ８
の主面にダイシングテープを貼りつけて裏面を研削す
る。研削量は完成外形厚さより０．０５ｍｍ程度薄くす
る。研削が終了すると、先に塗布した前記溝に充填され
た封止体６が半導体チップ間に露出した状態となる。こ
の後に、図３５に示すようにウェハ８の裏面に樹脂を塗
布し硬化させて半導体チップの裏面を覆う封止体７を形
成する。裏面の樹脂塗布量も主面側と同様厚めに塗布
し、硬化完了後に図３６に示すように、封止体６及び封
止体７を両面を同量研削して所定のパッケージ厚さとす
る。
【００５０】そして、この封止体６の研削によって、バ
ンプ４´の一部も研削され略円柱状になり、封止体６に
バンプ４´が面一となった状態で露出している。この
後、ウェハ８表面に熱風等によって加熱処理を加えるこ
とにより、バンプ４´が溶融し液化する。この液化によ
って、図３７に示すようにバンプ４´には表面張力が働
き半球状に丸くなり、その表面が封止体６のレベルから
上に迫り上がってくる。この状態で温度を下げ固化させ
ることによって本実施の形態の突起電極４は形成されて
いる。このためバンプ４´としては４：６半田等の低温
で溶融する材料を用い、封止体６の樹脂が過度の加熱に
よって影響を受けることを回避するのが望ましい。な
お、突起電極４としては後のメッキ処理により施される
メッキの厚みが加わるため、更に高さが増加する。
【００５１】次に、図３８に示すように、前記溝を形成
する際に使用したダイシングブレードより細いブレード
を用いてフルカットを行ない、前記ダイシング領域の溝
に充填された封止体６，７部分でウェハ８を切断し、前
記半導体装置を個別に分離して、図２８或いは図２９に
示す状態となる。
【００５２】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【００５３】例えば、以上の説明では、主として本発明
者によってなされた発明をその背景となった利用分野で
あるバイポーラトランジスタについて樹脂封止によるＣ
ＳＰ(Chip Size Package)技術を適用した場合について
説明したが、それに限定されるものではなく、本発明
は、ダイオード或いはＱＦＮ型半導体装置等の他の形式
の半導体装置にも広く適用が可能である。
【００５４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 （１）本発明によれば、半導体素子寸法に近似した半導
体装置(ＣＳＰ)に関し、回路基板或いはリードフレーム
を使用しないので、薄型化が可能となるという効果があ
る。 （２）本発明によれば、個別の半導体装置に関して、ウ
エハレベルで封止体を一括形成可能となるという効果が
ある。 （３）本発明によれば、上記効果（２）により、複数の
半導体チップをウエハ上で樹脂封止し個片化することに
よって、仕上がり寸法精度の良い個別半導体装置を提供
することが可能となるという効果がある。 （４）本発明によれば、半導体装置をフルモールドする
ことが可能となるという効果がある。 （５）本発明によれば、上記効果（４）により、切断面
及び裏面が樹脂により保護されるため水分の進入が防止
可能となり、半導体装置の信頼性が向上するという効果
がある。 （６）本発明によれば、上記効果（４）により、実装後
にアンダーコート材が不要となりユーザ側の材料節減が
可能となるという効果がある。 （７）本発明によれば、上記効果（２）（６）により、
半導体装置のコストを低減することができるという効果
がある。 （８）本発明によれば、、樹脂のみをブレード切断する
ため目づまりが生じにくく、分離工程の効率を向上させ
ることができるという効果がある。 （９）本発明によれば、複数の半導体素子を単一の封止
体に封止した半導体装置を、容易に製造することができ
るという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置を示す
底面図である。
【図２】図１に示す半導体装置のａ−ａ線に沿った縦断
側面図である。
【図３】図１に示す半導体装置の変形例のａ−ａ線に沿
った縦断側面図である。
【図４】本発明の一実施の形態である半導体装置を工程
毎に示す縦断面図である。
【図５】本発明の一実施の形態である半導体装置を工程
毎に示す縦断面図である。
【図６】本発明の一実施の形態である半導体装置を工程
毎に示す縦断面図である。
【図７】本発明の一実施の形態である半導体装置を工程
毎に示す縦断面図である。
【図８】本発明の一実施の形態である半導体装置を工程
毎に示す縦断面図である。
【図９】本発明の一実施の形態である半導体装置を工程
毎に示す縦断面図である。
【図１０】本発明の一実施の形態である半導体装置を工
程毎に示す縦断面図である。
【図１１】本発明の一実施の形態である半導体装置を工
程毎に示す縦断面図である。
【図１２】本発明の一実施の形態である半導体装置を工
程毎に示す縦断面図である。
【図１３】本発明の一実施の形態である半導体装置を工
程毎に示す縦断面図である。
【図１４】本発明の一実施の形態である半導体装置を工
程毎に示す縦断面図である。
【図１５】本発明の一実施の形態である半導体装置を工
程毎に示す縦断面図である。
【図１６】本発明の一実施の形態である半導体装置を工
程毎に示す縦断面図である。
【図１７】本発明の一実施の形態である半導体装置の応
用例を示す底面図である。
【図１８】図１７に示す半導体装置のａ−ａ線に沿った
縦断側面図である。
【図１９】本発明の他の実施の形態である半導体装置を
示す底面図である。
【図２０】図１９に示す半導体装置のａ−ａ線に沿った
縦断側面図である。
【図２１】図１９に示す半導体装置のｂ−ｂ線に沿った
縦断側面図である。
【図２２】本発明の他の実施の形態である半導体装置を
工程毎に示す縦断面図である。
【図２３】本発明の他の実施の形態である半導体装置を
工程毎に示す縦断面図である。
【図２４】本発明の他の実施の形態である半導体装置を
工程毎に示す縦断面図である。
【図２５】本発明の他の実施の形態である半導体装置を
工程毎に示す縦断面図である。
【図２６】本発明の他の実施の形態である半導体装置を
工程毎に示す縦断面図である。
【図２７】本発明の他の実施の形態である半導体装置を
工程毎に示す縦断面図である。
【図２８】本発明の他の実施の形態である半導体装置を
示す底面図である。
【図２９】図２８に示す半導体装置のａ−ａ線に沿った
縦断側面図である。
【図３０】本発明の他の実施の形態である半導体装置を
工程毎に示す縦断面図である。
【図３１】本発明の他の実施の形態である半導体装置を
工程毎に示す縦断面図である。
【図３２】本発明の他の実施の形態である半導体装置を
工程毎に示す縦断面図である。
【図３３】本発明の他の実施の形態である半導体装置を
工程毎に示す縦断面図である。
【図３４】本発明の他の実施の形態である半導体装置を
工程毎に示す縦断面図である。
【図３５】本発明の他の実施の形態である半導体装置を
工程毎に示す縦断面図である。
【図３６】本発明の他の実施の形態である半導体装置を
工程毎に示す縦断面図である。
【図３７】本発明の他の実施の形態である半導体装置を
工程毎に示す縦断面図である。
【図３８】本発明の他の実施の形態である半導体装置を
工程毎に示す縦断面図である。
【符号の説明】
１…半導体基板、２…層間絶縁膜、３…電極、４…突起
電極、５…プラグ、６，７…封止体、８…ウェハ、９…
取り出し電極、９´…金属膜、１０…レジストマスク。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鍵井 秀政 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 三上 昭夫 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 4M109 AA02 BA07 CA05 CA10 DB15 EA02 EA07 EA11 5F061 AA02 BA07 CA05 CA10 CB02 CB13

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の主面に半導体素子を形成し
    た半導体チップに、前記半導体素子と接続する外部端子
    を半導体基板主面上に絶縁膜を介して形成する半導体装
    置において、 前記半導体チップの主面及び側面を覆う第１の封止体
    と、前記半導体チップの裏面を覆う第２の封止体とによ
    って、前記半導体チップを封止したことを特徴とする半
    導体装置。
  2. 【請求項２】 半導体基板の主面に半導体素子を形成し
    た半導体チップに、前記半導体素子と接続する外部端子
    を半導体基板主面上に絶縁膜を介して形成する半導体装
    置の製造方法において、 前記半導体チップを複数形成したウェハの主面側から、
    前記半導体チップ間のダイシング領域に溝を形成する工
    程と、 前記ウェハの主面側に封止体を形成して、前記半導体基
    板主面を覆い、前記ダイシング領域の溝に封止体を充填
    する工程と、 前記ウェハの裏面を研削して、前記溝に充填された封止
    体を露出させる工程と、 前記ウェハの裏面に封止体を形成する工程と、 前記ダイシング領域の溝に充填された封止体部分でウェ
    ハを切断し、前記半導体装置を個別に分離する工程とを
    有することを特徴とする半導体装置の製造方法。
  3. 【請求項３】 半導体基板の主面に半導体素子を形成し
    た半導体チップに、前記半導体素子と接続する外部端子
    を半導体基板主面上に絶縁膜を介して形成する半導体装
    置の製造方法において、 前記ウェハの裏面に封止体を形成する工程と、 前記半導体チップを複数形成したウェハの主面側から、
    前記半導体チップ間のダイシング領域に溝を形成して裏
    面に形成した封止体を露出させる工程と、 前記ウェハの主面側に封止体を形成して、前記半導体基
    板主面を覆い、前記ダイシング領域の溝に封止体を充填
    する工程と、 前記ダイシング領域の溝に充填された封止体部分でウェ
    ハを切断し、前記半導体装置を個別に分離する工程とを
    有することを特徴とする半導体装置の製造方法。
  4. 【請求項４】 前記外部端子となる突起電極を形成する
    ために、 前記突起電極となるバンプを形成する工程と、 前記ウェハの主面側に封止体を形成して、前記半導体基
    板主面及び前記バンプを覆い、前記ダイシング領域の溝
    に封止体を充填する工程と、 前記主面側の封止体及びバンプの一部を研削し、前記バ
    ンプの表面を露出させる工程と、 加熱により前記露出したバンプを半球状に形成する工程
    とを含むことを特徴とする請求項２又は請求項３に記載
    の半導体装置の製造方法。
  5. 【請求項５】 複数の前記半導体チップを一体として分
    離することを特徴とする請求項２乃至請求項４の何れか
    一項に記載の半導体装置の製造方法。
JP2000286545A 2000-09-21 2000-09-21 半導体装置及びその製造方法 Pending JP2002100709A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000286545A JP2002100709A (ja) 2000-09-21 2000-09-21 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000286545A JP2002100709A (ja) 2000-09-21 2000-09-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002100709A true JP2002100709A (ja) 2002-04-05

Family

ID=18770452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000286545A Pending JP2002100709A (ja) 2000-09-21 2000-09-21 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002100709A (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119552A (ja) * 2002-09-25 2004-04-15 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP2005175327A (ja) * 2003-12-15 2005-06-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005538572A (ja) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド ウエハ被覆およびダイ分離するための切断方法
JP2006080267A (ja) * 2004-09-09 2006-03-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2006100535A (ja) * 2004-09-29 2006-04-13 Casio Micronics Co Ltd 半導体装置及びその製造方法
US7042429B2 (en) 2001-04-19 2006-05-09 Hitachi, Ltd. Display device and method of driving same
JP2008270282A (ja) * 2007-04-16 2008-11-06 Toshiba Corp 半導体装置の製造方法
JP2008277639A (ja) * 2007-05-02 2008-11-13 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009177160A (ja) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2009267330A (ja) * 2008-03-31 2009-11-12 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2010283367A (ja) * 2008-03-31 2010-12-16 Casio Computer Co Ltd 半導体装置の製造方法
US8278213B2 (en) 2004-02-17 2012-10-02 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same
TWI402953B (zh) * 2008-03-31 2013-07-21 Teramikros Inc 半導體裝置及其製造方法
KR20160040110A (ko) * 2014-10-02 2016-04-12 스미또모 베이크라이트 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
JP2017038005A (ja) * 2015-08-12 2017-02-16 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
JP2017157679A (ja) * 2016-03-01 2017-09-07 株式会社ディスコ パッケージウェーハの製造方法及びパッケージウェーハ
DE102017214521A1 (de) 2016-08-25 2018-03-01 Disco Corporation Bearbeitungsverfahren für einen Verbundwafer
KR20180027356A (ko) 2016-09-05 2018-03-14 가부시기가이샤 디스코 패키지 디바이스 칩의 제조 방법
JP2018107330A (ja) * 2016-12-27 2018-07-05 株式会社ディスコ パッケージデバイスチップの製造方法及び加工装置
KR20180081461A (ko) 2017-01-06 2018-07-16 가부시기가이샤 디스코 수지 패키지 기판의 가공 방법
DE102018201084A1 (de) 2017-01-24 2018-07-26 Disco Corporation Laserbearbeitungsvorrichtung
DE102018201156A1 (de) 2017-01-27 2018-08-02 Disco Corporation Laserbearbeitungsvorrichtung
KR20180138532A (ko) 2017-06-21 2018-12-31 가부시기가이샤 디스코 패키지 디바이스의 제조 방법
CN110400796A (zh) * 2018-04-25 2019-11-01 拉碧斯半导体株式会社 半导体装置及半导体装置的制造方法
JP2020145337A (ja) * 2019-03-07 2020-09-10 株式会社ディスコ 被加工物の分割方法
JP2022000905A (ja) * 2019-12-27 2022-01-04 リンテック株式会社 キット及び半導体チップの製造方法
WO2023080089A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置の製造方法

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042429B2 (en) 2001-04-19 2006-05-09 Hitachi, Ltd. Display device and method of driving same
JP2005538572A (ja) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド ウエハ被覆およびダイ分離するための切断方法
JP2004119552A (ja) * 2002-09-25 2004-04-15 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP2005175327A (ja) * 2003-12-15 2005-06-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8278213B2 (en) 2004-02-17 2012-10-02 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same
JP2006080267A (ja) * 2004-09-09 2006-03-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4653447B2 (ja) * 2004-09-09 2011-03-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4607531B2 (ja) * 2004-09-29 2011-01-05 カシオマイクロニクス株式会社 半導体装置の製造方法
JP2006100535A (ja) * 2004-09-29 2006-04-13 Casio Micronics Co Ltd 半導体装置及びその製造方法
JP2008270282A (ja) * 2007-04-16 2008-11-06 Toshiba Corp 半導体装置の製造方法
JP2008277639A (ja) * 2007-05-02 2008-11-13 Casio Comput Co Ltd 半導体装置およびその製造方法
KR101611161B1 (ko) * 2007-12-28 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치의 제작방법
JP2009177160A (ja) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8999818B2 (en) 2007-12-28 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2009267330A (ja) * 2008-03-31 2009-11-12 Casio Comput Co Ltd 半導体装置およびその製造方法
TWI402953B (zh) * 2008-03-31 2013-07-21 Teramikros Inc 半導體裝置及其製造方法
JP2010283367A (ja) * 2008-03-31 2010-12-16 Casio Computer Co Ltd 半導体装置の製造方法
CN105489510A (zh) * 2014-10-02 2016-04-13 住友电木株式会社 半导体装置的制造方法和半导体装置
KR20160040110A (ko) * 2014-10-02 2016-04-12 스미또모 베이크라이트 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
JP2016076694A (ja) * 2014-10-02 2016-05-12 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
KR102276498B1 (ko) * 2014-10-02 2021-07-12 스미또모 베이크라이트 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
JP2017038005A (ja) * 2015-08-12 2017-02-16 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
KR20170020277A (ko) * 2015-08-12 2017-02-22 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치의 제조 방법 및 반도체 장치
KR102582536B1 (ko) 2015-08-12 2023-09-26 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치의 제조 방법 및 반도체 장치
JP2017157679A (ja) * 2016-03-01 2017-09-07 株式会社ディスコ パッケージウェーハの製造方法及びパッケージウェーハ
KR20180023826A (ko) 2016-08-25 2018-03-07 가부시기가이샤 디스코 패키지 웨이퍼의 가공 방법
DE102017214521A1 (de) 2016-08-25 2018-03-01 Disco Corporation Bearbeitungsverfahren für einen Verbundwafer
US10211104B2 (en) 2016-08-25 2019-02-19 Disco Corporation Processing method of package wafer
DE102017214521B4 (de) 2016-08-25 2022-03-10 Disco Corporation Bearbeitungsverfahren für einen Verbundwafer
KR20180027356A (ko) 2016-09-05 2018-03-14 가부시기가이샤 디스코 패키지 디바이스 칩의 제조 방법
KR102223697B1 (ko) 2016-09-05 2021-03-04 가부시기가이샤 디스코 패키지 디바이스 칩의 제조 방법
JP2018107330A (ja) * 2016-12-27 2018-07-05 株式会社ディスコ パッケージデバイスチップの製造方法及び加工装置
KR20180081461A (ko) 2017-01-06 2018-07-16 가부시기가이샤 디스코 수지 패키지 기판의 가공 방법
US10460991B2 (en) 2017-01-06 2019-10-29 Disco Corporation Resin package substrate processing method
KR20180087163A (ko) 2017-01-24 2018-08-01 가부시기가이샤 디스코 레이저 가공 장치
DE102018201084A1 (de) 2017-01-24 2018-07-26 Disco Corporation Laserbearbeitungsvorrichtung
DE102018201156A1 (de) 2017-01-27 2018-08-02 Disco Corporation Laserbearbeitungsvorrichtung
KR20180088584A (ko) 2017-01-27 2018-08-06 가부시기가이샤 디스코 레이저 가공 장치
US10807198B2 (en) 2017-01-27 2020-10-20 Disco Corporation Laser processing apparatus
KR20180138532A (ko) 2017-06-21 2018-12-31 가부시기가이샤 디스코 패키지 디바이스의 제조 방법
CN110400796A (zh) * 2018-04-25 2019-11-01 拉碧斯半导体株式会社 半导体装置及半导体装置的制造方法
JP2020145337A (ja) * 2019-03-07 2020-09-10 株式会社ディスコ 被加工物の分割方法
JP7323304B2 (ja) 2019-03-07 2023-08-08 株式会社ディスコ 被加工物の分割方法
JP2022000904A (ja) * 2019-12-27 2022-01-04 リンテック株式会社 キット及び半導体チップの製造方法
JP7176072B2 (ja) 2019-12-27 2022-11-21 リンテック株式会社 キット及び半導体チップの製造方法
JP7256851B2 (ja) 2019-12-27 2023-04-12 リンテック株式会社 キット及び半導体チップの製造方法
JP2022000905A (ja) * 2019-12-27 2022-01-04 リンテック株式会社 キット及び半導体チップの製造方法
WO2023080089A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2002100709A (ja) 半導体装置及びその製造方法
JP2546192B2 (ja) フィルムキャリア半導体装置
US7374965B2 (en) Manufacturing method of semiconductor device
US6566168B2 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
KR100699649B1 (ko) 반도체장치 및 그 제조방법
JP3526731B2 (ja) 半導体装置およびその製造方法
JP3839323B2 (ja) 半導体装置の製造方法
US6918178B2 (en) Method of attaching a heat sink to an IC package
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JPH09199637A (ja) 樹脂封止型半導体装置及びその製造方法
US20070122943A1 (en) Method of making semiconductor package having exposed heat spreader
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP3683696B2 (ja) 半導体素子の製造方法
US7226813B2 (en) Semiconductor package
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
US6339253B1 (en) Semiconductor package
JP2002110856A (ja) 半導体装置の製造方法
WO2019222374A1 (en) Semiconductor device package with a cap to selectively exclude contact with mold compound
US7579680B2 (en) Packaging system for semiconductor devices
CN107680913B (zh) 使用引线框架的晶圆级封装方法
JP2002270627A (ja) 半導体装置の製造方法
JP2004015015A (ja) 半導体装置及びその製造方法
TWI555159B (zh) 電池保護包及其製備方法
US8785248B2 (en) Wafer level packaging using a lead-frame