DE102017214521B4 - Bearbeitungsverfahren für einen Verbundwafer - Google Patents

Bearbeitungsverfahren für einen Verbundwafer Download PDF

Info

Publication number
DE102017214521B4
DE102017214521B4 DE102017214521.8A DE102017214521A DE102017214521B4 DE 102017214521 B4 DE102017214521 B4 DE 102017214521B4 DE 102017214521 A DE102017214521 A DE 102017214521A DE 102017214521 B4 DE102017214521 B4 DE 102017214521B4
Authority
DE
Germany
Prior art keywords
grooves
bonded wafer
processing method
mold resin
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017214521.8A
Other languages
English (en)
Other versions
DE102017214521A1 (de
Inventor
Yuta Yoshida
Hironari OHKUBO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102017214521A1 publication Critical patent/DE102017214521A1/de
Application granted granted Critical
Publication of DE102017214521B4 publication Critical patent/DE102017214521B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Bearbeitungsverfahren für einen Verbundwafer, der durch ein Bedecken mit einem Gusskunststoff einer Oberfläche eines Bauelementbereichs, in welchem ein Bauelement in jedem mehrerer Bereiche, die durch mehrere geplante Teilungslinien aufgeteilt sind, die sich kreuzen, ausgebildet ist, und Nuten, die entlang der geplanten Teilungslinie in einem Wafer ausgebildet sind, der den Bauelementbereich und einen umfänglichen zusätzlichen Bereich aufweist, der den Bauelementbereich in einer Oberfläche umgibt, erhalten wird, wobei das Bearbeitungsverfahren umfasst:einen Entfernungsschritt für einen Gusskunststoff zum Entfernen des Gusskunststoffs entlang einer umfänglichen Kante des Verbundwafers und Freilegen der Nuten, die mit dem Gusskunststoff aufgefüllt sind, in dem umfänglichen zusätzlichen Bereich;einen Halteschritt zum Halten des Verbundwafers durch eine Halteoberfläche eines Einspanntischs in einer solchen Weise, dass die Nuten, die mit dem Gusskunststoff gefüllt sind, freiliegen;einen Anpassungsschritt für eine Orientierung zum Drehen des Einspanntischs, der den Verbundwafer hält, und Verursachen, dass eine Erstreckungsrichtung der Nuten parallel zu einer Bearbeitungszufuhrrichtung ist, in welcher eine Bearbeitungszufuhr des Einspanntischs durchgeführt wird, wenn die Teilungsnuten ausgebildet werden;einen Registrierungsschritt für eine Koordinate, nachdem der Anpassungsschritt für eine Orientierung durchgeführt wurde, zum Aufnehmen beider Enden mehrerer Nuten, die an der umfänglichen Kante freiliegen, und Registrieren einer Koordinateninformation von beiden Enden oder einer einzelnen Seite der Nuten in der Halteoberfläche des Einspanntischs aus den aufgenommenen Bildern; undeinen Ausbildungsschritt für eine Teilungsnut zum Berechnen von Positionen der Teilungsnuten, die entlang der Nuten ausgebildet werden sollen, basierend auf der registrierten Koordinateninformation der Nuten und Ausbilden der Teilungsnuten entlang der Nuten, wobeidie Teilungsnuten entsprechend den Positionen der Nuten ausgebildet werden, sogar wenn ein Abstand der Nuten, die zueinander benachbart sind, variiert.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Bearbeitungsverfahren für einen Verbundwafer.
  • Beschreibung des Stands der Technik
  • Als Verfahren zum Teilen eines Halbleiter-Wafers in einzelne Bauelementchips sind Bearbeitungsverfahren durch eine Schneidklinge oder eine Bestrahlung mit einem Laserstrahl bekannt. Im Allgemeinen sind die Bauelementchips, die einzeln geteilt werden, auf einer Platine oder dergleichen fixiert, sodass sie durch eine Leitung oder dergleichen verkabelt werden und durch einen gegossenen Kunststoff verbunden sind. Jedoch ist es aufgrund eines kleinen Risses oder dergleichen in einer Seitenoberfläche des Bauelementchips möglich, dass sich der Riss weiter erstreckt und das Bauelement beschädigt wird, wenn das Bauelement für einen längeren Zeitraum betätigt wird. Darum wurde ein Verbundbauelement, das dadurch erhalten wird, dass die Seitenoberflächen der Bauelementchips durch einen Gusskunststoff bedeckt werden, entwickelt, um die Bauelemente davor zu schützen, durch äußere Umweltfaktoren
    beeinflusst zu werden (siehe zum Beispiel die japanische Offenlegungsschrift JP 2002 - 100 709 A ).
    US 2013 / 0 149 841 A1 betrifft die Ablation von dielektrischem Material, in das Metallstrukturen eingebettet sind, mit einem Laser.
    US 2013 / 0 210 215 A1 betrifft ein Packungsverfahren mit einem Teilen, das von hinten durchgeführt wird.
  • DARSTELLUNG DER ERFINDUNG
  • Wenn das Verbundbauelement, das in der japanischen Offenlegungsschrift Nr. 2002-100709 hergestellt wird, müssen Nuten, die mit einem Gusskunststoff ausgefüllt werden, in einem Halbleiter-Wafer entlang geplanter Teilungslinien ausgebildet werden. In dem Fall des Ausbildens durch eine Schneidklinge variiert der Abstand der Nuten oftmals in Einheiten von Mikrometern aufgrund des Einflusses eines Biegens der Schneidklinge, Ausdehnens und Zusammenziehens einer Welle einer Schneidvorrichtung und der Positionsgenauigkeit. Insbesondere wenn ein dielektrisch konstanter Isolationsfilm (Low-k-Film) an einer Oberfläche des Halbleiter Wafers ausgebildet ist und der dielektrisch konstante Isolationsfilm durch eine Laserablation entfernt wird und danach ein Schneiden entlang enger Nuten durchgeführt wird, die durch ein Entfernen auftreten, wird die Nähe der engen Nuten hart aufgrund des Einflusses der Wärme der Laser Ablation, was das Biegen der Schneidklinge verstärkt.
  • Wenn das Verbundbauelement, das in der japanischen Offenlegungsschrift Nr. 2002-100709 dargestellt ist, hergestellt wird, bleibt beim Bearbeiten des weiteren Teilens des Kunststoffs, mit dem die Nuten des Verbundwafers aufgefüllt sind, um den Wafer in die einzelnen Bauelementchips zu teilen, in einigen Fällen der Kunststoff nicht an einer Seitenoberfläche des Verbundbauelements über, falls das Teilen an einer Position, die in der Breitenrichtung von dem Zentrum der Nut entfernt ist. Insbesondere falls die Breite der geplanten Teilungslinie klein gesetzt ist, um die Anzahl der Verbundbauelemente zu erhöhen, die von einem Halbleiter-Wafer ausgebildet werden können, wird die Wahrscheinlichkeit, dass der Kunststoff nicht an einer Seitenoberfläche des Verbundbauelements überbleibt, aufgrund einer Variation in dem Abstand der Nuten groß.
  • Es ist folglich ein Ziel der vorliegenden Erfindung ein Bearbeitungsverfahren für einen Verbundwafer bereitzustellen, das es ermöglicht, dass Kunststoff an der Seitenoberflächen des Verbundbauelements überbleibt.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Bearbeitungsverfahren für einen Verbundwafer bereitgestellt, der durch Bedecken mit einem Gusskunststoff einer Oberfläche eines Bauelementbereichs, in welchem ein Bauelement in jedem der mehreren Bereiche, die durch die mehreren geplanten Teilungslinien aufgeteilt sind, die sich kreuzen, und Nuten erhalten wird, die entlang der geplanten Teilungslinien in einem Wafer ausgebildet sind, der einen Bauelementbereich und einen umfänglichen zusätzlichen Bereich aufweist, der den Bauelementbereich an einer Oberfläche umgibt. Das Bearbeitungsverfahren beinhaltet einen Entfernungsschritt für einen Kunststoff zum Entfernen des Kunststoffs entlang einer umfänglichen Kante des Verbundwafers und Freilegen der Nuten, die mit dem Kunststoff aufgefüllt wurden, in dem umfänglichen zusätzlichen Bereich, einen Halteschritt zum Halten des Verbundwafers durch eine Halteoberfläche eines Einspanntischs in einer solchen Weise, dass die Nuten, die mit dem Gusskunststoff aufgefüllt sind, freiliegen und einen Anpassungsschritt für eine Orientierung zum Drehen des Einspanntischs, der den Verbundwafer hält und verursacht, dass die Erstreckungsrichtung der Nuten parallel zu der Bearbeitungszufuhrrichtung ist, in welcher eine Bearbeitungszufuhr des Einspanntischs durchgeführt wird, wenn die Teilungslinien ausgebildet werden. Das Bearbeitungsverfahren beinhaltet auch einen Registrierungsschritt für eine Koordinate, nachdem der Anpassungsschritt für eine Orientierung durchgeführt wurde, Aufnehmen beider Enden der mehreren Nuten, die an einer umfänglichen Kante freiliegen und Registrieren der Koordinateninformation beider Enden oder einer einzelnen Seite der Nuten in der Halteoberfläche des Einspanntischs aus den aufgenommenen Bildern und einen Ausbildungsschritt für eine Teilungsnut zum Berechnen der Positionen der Teilungsnuten, die entlang der Nuten ausgebildet werden, basierend auf der registrierten Koordinateninformation der Nuten und Ausbilden der Teilungsnuten entlang der Nuten. Die Teilungsnuten werden entsprechend den Positionen der Nuten ausgebildet, sogar wenn der Abstand der Nuten, die zueinander benachbart sind, variiert.
  • Vorzugsweise wird die Koordinateninformation beider Enden aller Nuten in dem Registrierungsschritt für eine Koordinate registriert. Vorzugsweise werden die Nuten sequenziell in einer umfänglichen Richtung entlang der umfänglichen Kante des Verbundwafers aufgenommen, wenn der Registrierungsschritt für eine Koordinate ausgeführt wird. Vorzugsweise wird der Gusskunststoff durch einen Laserstrahl oder eine Schneidklinge in dem Ausbildungsschritt für eine Teilungsnut entfernt.
  • In dem Bearbeitungsverfahren für einen Verbundwafer entsprechend der vorliegenden Erfindung werden die Teilungsnuten, nachdem Positionen der Nuten, die mit dem Gusskunststoff aufgefüllt werden, sicher registriert sind, ausgebildet und darum wird jede der Teilungslinien an dem Zentrum der Nut ausgebildet. Folglich ist ein Effekt, dass der Gusskunststoff an den Seitenoberflächen der Verbundbauelemente überbleiben kann, bereitgestellt. Darüber hinaus, weil die Nuten entlang der umfänglichen Kante des Verbundwafers detektiert werden, existiert auch ein Effekt, dass die Koordinatenpositionen effektiv registriert werden können.
  • Das obige und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klarer und die Erfindung selbst am besten durch ein Studieren der folgenden Beschreibung und beigefügten Ansprüche mit Bezug zu den angehängten Figuren, die eine bevorzugte Ausführungsform der Erfindung darstellen, verstanden.
  • Figurenliste
    • 1A ist eine perspektivische Ansicht eines Wafers, der einen Verbundwafer als ein Bearbeitungsziel eines Bearbeitungsverfahrens für einen Verbundwafer entsprechend der bevorzugten Ausführungsform ausbildet;
    • 1B ist eine perspektivische Ansicht eines Bauelements des Wafers, der in 1A dargestellt ist;
    • 2 ist eine Schnittansicht des Hauptteils des Verbundwafers als ein Bearbeitungsziel des Bearbeitungsverfahrens für einen Verbundwafer entsprechend der bevorzugten Ausführungsform;
    • 3 ist eine perspektivische Ansicht, die ein Verbundbauelement darstellt, das durch Teilen des Verbundwafers, der in 2 dargestellt ist, erhalten wird;
    • 4 ist ein Flussdiagramm, das den Fluss des Bearbeitungsverfahrens für einen Verbundwafer entsprechend der bevorzugten Ausführungsform darstellt;
    • 5 seine perspektivische Ansicht, welche die schematische Konfiguration einer Schneidvorrichtung, die für einen Ausbildungsschritt einer Nut des Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist, verwendet wird;
    • 6A ist eine Schnittansicht des Hauptteils des Wafers in dem Ausbildungsschritt für eine Nut des Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist;
    • 6B ist eine Schnittansicht des Hauptteils des Wafers nach dem Ausbildungsschritt für eine Nut des Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist;
    • 6C ist eine perspektivische Ansicht des Wafers nach dem Ausbildungsschritt für eine Nut des Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist;
    • 7 ist eine perspektivische Ansicht des Verbundwafers nach einem Ausbildungsschritt für eine gegossene Kunststoffschicht des Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist;
    • 8A ist eine perspektivische Ansicht, die einen Entfernungsschritt für einen Gusskunststoff des Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist, darstellt;
    • 8B ist eine perspektivische Ansicht des Verbundwafers nach dem Entfernungsschritt für einen Gusskunststoff des Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist;
    • 9A ist eine Seitenansicht, die einen Schritt zum dünnen Ausgestalteten eines Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist, darstellt;
    • 9B ist eine Schnittansicht des Verbundwafers nach dem Schritt zum dünnen Ausgestalteten des Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist;
    • 10 ist eine perspektivische Ansicht, die den Zustand zeigt, in welchem der Verbundwafer, der in 9B dargestellt ist, an einem Teilungsband anhaftet;
    • 11 seine perspektivische Ansicht, die einen Halteschritts des Bearbeitungsverfahrens für einen Verbundwafer darstellt, das in 4 dargestellt ist;
    • 12 ist eine perspektivische Ansicht, die einen Anpassungsschritt für eine Orientierung des Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist, darstellt;
    • 13 ist eine perspektivische Ansicht, die einen Registrierungsschritt für eine Koordinate des Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist, darstellt;
    • 14 ist eine Aufsicht, die einen Registrierungsschritt für eine Koordinate des Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist, darstellt;
    • 15 ist ein Diagramm, das ein Beispiel eines aufgenommenen Bilds darstellt, das in dem Registrierungsschritt für eine Koordinate des Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist, darstellt;
    • 16 ist ein Diagramm, dass ein anderes Beispiel des aufgenommenen Bilds, das in dem Registrierungsschritt für eine Koordinate des Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist, darstellt;
    • 17 ist ein Diagramm, das ein Beispiel der Koordinaten der Nuten, die in dem Registrierungsschritt für eine Koordinate des Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist, registriert werden, darstellt; und
    • 18 ist eine Schnittansicht des Hauptteils des Verbundwafers nach einem Ausbildungsschritt für eine Teilungsnut des Bearbeitungsverfahrens für einen Verbundwafer, das in 4 dargestellt ist.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Eine bevorzugte Ausführungsform zum Ausführen der vorliegenden Erfindung wird detailliert mit Bezug zu den Figuren beschrieben. Die vorliegende Erfindung ist nicht auf den Inhalt beschränkt, der in der folgenden Ausführungsform beschrieben ist. Darüber hinaus ist in den ausbildenden Elementen, die im Folgenden beschrieben sind, was einfach durch den Fachmann angenommen werden kann und die im Wesentlichen identisch sind, beinhaltet. Darüber hinaus können unten beschriebene Konfigurationen geeignet kombiniert werden. Zusätzlich sind verschiedene Arten von Auslassungen, Ersetzungen oder Änderungen möglich, ohne von der Idee der vorliegenden Erfindung abzuweichen.
  • Ein Bearbeitungsverfahren für einen Verbundwafer entsprechend einer bevorzugten Ausführungsform wird mit Bezug zu den Figuren beschrieben. Ein Verbundwafer PW, der in 2 dargestellt ist, als ein Prozessziel eines Bearbeitungsverfahrens für einen Verbundwafer entsprechend der bevorzugten Ausführungsform ist aus einem Wafer, der in 1A dargestellt ist, ausgebildet. Der Wafer W, der in 1A dargestellt ist, ist ein kreisförmiger, scheibenförmiger Halbleiter-Wafer oder ein Wafer für optische Bauelemente, dessen Substrat SB aus Silizium, Saphir, Galliumarsenid oder dergleichen in der bevorzugten Ausführungsform ausgebildet ist. Wie in 1A dargestellt ist, weist der Wafer an einer vorderen Oberfläche WS einen Bauelementbereich DR auf, in welchem ein Bauelement D in jedem der mehreren Bereiche ausgebildet ist, die durch mehrere geplante Teilungslinie L, die sich kreuzen, aufgeteilt sind (die sich in der bevorzugten Ausführungsform senkrecht kreuzen) und ein umfänglicher zusätzlicher Bereich GR, der den Bauelementbereich DR umgibt. Wie in 1B dargestellt ist, sind Unebenheiten BP, die mehrere hervorstehende Elektroden sind, an der vorderen Oberfläche des Bauelements D ausgebildet.
  • Wie in 2 dargestellt ist, wird der Wafer W zu dem Verbundwafer PW durch ein Bedecken der vorderen Oberfläche WS des Bauelementbereichs DR und der Nuten DT, die entlang der geplanten Teilungslinie L ausgebildet sind, mit einem Gusskunststoff MR weiterverarbeitet. Der Verbundwafer PW wird in Verbundbauelemente PD, die in 3 dargestellt sind, entlang der geplanten Teilungslinie L geteilt. In dem Verbundbauelement PD sind die vordere Oberfläche WS und alle Seitenoberflächen SD des Substrats SB durch den Gusskunststoff MR abgedeckt und die Elektroden BP, die von dem Gusskunststoff MR hervorstehenden, liegen frei.
  • Als nächstes wird ein Bearbeitungsverfahren für einen Wafer mit Bezug zu den Figuren beschrieben. 4 ist ein Flussdiagramm, das den Fluss des Bearbeitungsverfahrens für einen Verbundwafer entsprechend der bevorzugten Ausführungsform darstellt. Das Bearbeitungsverfahren für einen Verbundwafer entsprechend der bevorzugten Ausführungsform (im Folgenden einfach als Bearbeitungsverfahren bezeichnet) ist ein Verfahren, in welchem der Verbundwafer PW, der in 2 dargestellt ist, entlang der geplanten Teilungslinie L geschnitten wird, um den Verbundwafer PW in die Verbundbauelemente PD, die in 3 dargestellt sind, zu teilen (auch als Schneiden bezeichnet).
  • Wie in 4 dargestellt beinhaltet das Bearbeitungsverfahren einen Ausbildungsschritt für eine Nut ST1, einen Ausbildungsschritt für eine Kunststoffschicht ST2, einen Entfernungsschritt für einen Gusskunststoff ST3, einen Schritt zum dünnen Ausgestalten ST4, einen Halteschritt ST5, einen Anpassungsschritt für eine Orientierung ST6, einen Registrierungsschritt für eine Koordinate ST7 und einen Ausbildungsschritt für eine Teilungsnut ST8. In dem Bearbeitungsverfahren entsprechend der bevorzugten Ausführungsform wird der Schritt zum dünnen Ausgestalten ST4 ausgeführt, nachdem der Entfernungsschritt ST3 für einen Gusskunststoff ausgeführt wurde. Jedoch kann in der vorliegenden Ausführungsform der Schritt zum dünnen ausgestalteten ST4 ausgeführt werden, bevor der Entfernungsschritt ST3 für einen Gusskunststoff ausgeführt wurde.
  • Der Ausbildungsschritt für eine Nut ST1 ist ein Schritt zum Ausbilden der Nuten DT in den jeweiligen geplanten Teilungslinie L des Wafers W von der vorderen Oberfläche WS. Der Ausbildungsschritt für eine Nut ST1 bildet die Nuten DT entlang der Längsrichtung der jeweiligen geplanten Teilungslinie L in den jeweiligen geplanten Teilungslinie L aus. Die Tiefe der Nuten DT, die in dem Ausbildungsschritt für eine Nut ST1 ausgebildet werden, ist gleich oder größer als die fertige Dicke des Substrats SB des Verbundbauelements PD. In der bevorzugten Ausführungsform in dem Ausbildungsschritt für eine Nut ST1 ist eine hintere Oberfläche WR an der hinteren Seite der vorderen Oberfläche WS des Wafers W unter einem Saugen an einer Halteoberfläche 11a eines Einspanntischs 11 einer Schneidvorrichtung 10, die in 5 dargestellt ist, gehalten. Danach, unter Verwendung einer Schneidklinge 13 eines Schneidmittels 12, wie in 6A dargestellt, wird die Nut DT in der vorderen Oberfläche WS des Wafers W, wie in 6B dargestellt, ausgebildet.
  • In dem Ausbildungsschritt ST1 für eine Nut wird der Einspanntisch 11 durch ein X-Achsen-Bewegungsmittel (nicht dargestellt) in einer X-Achsen-Richtung parallel zu der horizontalen Richtung bewegt und die Schneidklinge 13 des Schneidmittels 12 wird durch ein Y-Achsen-Bewegungsmittel 14 in einer Y-Achsen-Richtung bewegt, die parallel zu der horizontalen Richtung und senkrecht zu der X-Achsen-Richtung ist. Darüber hinaus wird die Schneidklinge 13 des Schneidmittels 12 durch das Z-Achsen- Bewegungsmittel 15 in einer Z-Achsen-Richtung parallel zu der vertikalen Richtung bewegt. Dadurch, wie in 6C dargestellt, werden die Nuten DT in der vorderen Oberfläche WS der jeweiligen geplanten Teilungslinie L des Wafers W ausgebildet. In der vorliegenden Erfindung kann der Ausbildungsschritt für eine Nut ST1 die Nuten DT durch eine Ablationsbearbeitung unter Verwendung eines Laserstrahls ausbilden.
  • Darüber hinaus beinhaltet die Schneidvorrichtung 10 eine Dreh Antriebswelle (nicht dargestellt), welche den Einspanntisch 11 um eine Achse parallel zu der Z-Achsen-Richtung dreht, ein Bildaufnahmemittel 16, das den Wafer W und den Verbundwafer PW für eine Ausrichtung aufnimmt, und ein Steuerungsmittel 17, dass das X-Achsen- Bewegungsmittel, das Y-Achsen-Bewegungsmittel 14, das Z-Achsen- Bewegungsmittel 15, die Drehantriebswelle und das Schneidmittel 12 Steuern. Das Steuerungsmittel 17 ist ein Computer, der die Schneidvorrichtung 10 dazu bringt, eine Bearbeitungsbetätigung für den Wafer W und den Verbundwafer PW auszuführen.
  • Das Steuerungsmittel 17 weist eine arithmetische Bearbeitungseinrichtung, die einen Mikroprozessor wie eine zentrale Berechnungseinheit (CPU), eine Speichereinrichtung, die einen Speicher wie einen Festwertspeicher (ROM) oder einen Arbeitsspeicher (RAM) aufweist und eine Eingabe-Ausgabe-Schnittstellen-Einrichtung auf. Die arithmetische Prozesseinrichtung des Steuerungsmittels 17 führt eine arithmetische Bearbeitung in Übereinstimmung mit einem Computerprogramm, das in der Speichereinrichtung gespeichert ist, aus und gibt ein Steuerungssignal zum Steuern der Schneidvorrichtung 10 an die oben beschriebenen ausbildenden Elemente der Schneidvorrichtung 10 durch die Eingabe-Ausgabe-Schnittstelleneinrichtung aus. Darüber hinaus ist das Steuerungsmittel 17 mit einem Anzeigemittel (nicht dargestellt) verbunden, das den Zustand der Bearbeitungsbetätigungen, Bilder usw. darstellt und aus einer Flüssigkeitskristallanzeige oder dergleichen ausgebildet ist, und ein Eingabemittel, dass verwendet wird, wenn der Bediener Informationen über den Inhalt der Bearbeitung usw. registriert. Das Eingabemittel ist aus mindestens einem Touchpanel, das in dem Anzeigemittel bereitgestellt ist, einer Tastatur usw. ausgebildet.
  • Der Ausbildungsschritt für eine Gusskunststoffschicht ST2 ist ein Schritt zum Abdecken der vorderen Oberfläche WS des Bauelementbereichs DR und der Nuten DT in dem Wafer W durch den Gusskunststoff MR, um den Wafer W zu dem Verbundwafer PW, wie in 7 dargestellt, weiter zu bearbeiten. In dieser bevorzugten Ausführungsform wird in dem Ausbildungsschritt für eine Gusskunststoffschicht ST2 die hintere Oberfläche WA des Wafers W an einem Haltetisch einer Kunststoffbeschichtungsvorrichtung (nicht dargestellt) gehalten. Danach wird geschmolzener Kunststoffs MR auf die vordere Oberfläche WS des Wafers getropft und der Haltetisch wird um eine Achse parallel zu der vertikalen Richtung dreht. Dadurch wird die gesamte vordere Oberfläche WS und die Nuten DT durch den Gusskunststoff MR bedeckt. In dieser bevorzugten Ausführungsform wird ein thermisch aushärtender Kunststoff als der Gusskunststoff MR verwendet. Der Ausbildungsschritt für eine Gusskunststoffschicht ST2 wärmt den geschmolzen Kunststoffs MR, der das gesamte der vorderen Oberfläche WS und die Nuten DT in dem Wafer WS, um den Gusskunststoff MR auszuhärten. Darüber hinaus sind in dieser bevorzugten Ausführungsform die Unebenheiten BP freiliegend, wenn das gesamte der vorderen Oberfläche WS und der Nuten DT durch den Gusskunststoff MR bedeckt wird. Jedoch können in der vorliegenden Erfindung die Unebenheiten BP sicher durch ein Ausführen einer Polierbearbeitung für den ausgehärteten Gusskunststoff MR freigelegt werden.
  • Der Entfernungsschritt für einen Gusskunststoff ST3 ist ein Schritt zum Entfernen des Gusskunststoffs MR entlang der umfänglichen Kante des Verbundwafers PW und Freilegen der Nuten DT, die mit dem Gusskunststoff MR gefüllt sind, in dem umfänglichen zusätzlichen Bereich GR. In der bevorzugten Ausführungsform entfernt der Entfernungsschritt für einen Gusskunststoff den Gusskunststoff MR über den gesamten Umfang der umfänglichen Kante des umfänglichen zusätzlichen Bereichs GR des Verbundwafers PW. In der bevorzugten Ausführungsform wird in dem Entfernungsschritt für einen Gusskunststoff ST3 ähnlich zu dem Ausbildungsschritt für eine Nut ST1, wie in 8A dargestellt, die hintere Seite WR des Verbundwafers PW durch ein Saugen an der Halteoberfläche 11a des Einspanntischs 11 der Schneidvorrichtung 10 gehalten. Danach wird die Schneidklinge 13 dazu gebracht, in den Gusskunststoff MR an der umfänglichen Kante des umfänglichen zusätzlichen Bereichs GR zu schneiden, bis das Substrat SB erreicht wird, während die Dreh Antriebswelle dazu gebracht wird, den Einspanntisch 11 um die Achse parallel zu der Z-Achsen-Richtung zu drehen. Wie in 8B dargestellt ist, entfernt der Entfernungsschritt für einen Gusskunststoff ST3 den Gusskunststoff MR an der umfänglichen Kante des umfänglichen überstehenden Bereichs GR des Verbundwafers PW. In 8A und 8B sind die Unebenheiten BP ausgelassen.
  • Der Schritt zum dünnen Ausgestalten ST4 ist ein Schritt zum dünnen Ausgestalten des Substrats SB des Verbundwafers PW auf die fertige Dicke. In dem Schritt zum dünnen Ausgestalten ST4, wie in 9A dargestellt, ist ein Schutzelement PP an der Seite des Gusskunststoffs MR des Verbundwafers PW angebracht und danach wird das Schutzelement PP durch ein Saugen an einer Halteoberfläche 21a eines Einspanntischs 21 einer Schleifvorrichtung 20 gehalten. Danach wird eine abrasive Scheibe 22 dazu gebracht, gegen die hintere Oberfläche WR des Verbundwafers PW anzuliegen und der Einspanntisch 21 und die abrasive Scheibe 22 werden um Achsen gedreht, um eine Schleifbearbeitung an der die hinteren Oberfläche WR des Verbundwafers PW auszuführen. Wie in 9B dargestellt ist, wird der Schritt zum dünnen Ausgestalten ST4 des Verbundwafers PW ausgeführt, bis der Gusskunststoff MR, mit dem die Nuten DT aufgefüllt sind, freiliegt.
  • Nach dem Schritt zum dünnen Ausgestalten ST4, wie in 10 dargestellt, wird die hintere Oberfläche WR des Verbundwafers PW an einem Teilungsband T angebracht, das einen Umfang aufweist, in welchem ein ringförmiger Rahmen F angebracht ist, und das Schutzelement PP wird von der vorderen Oberfläche WS abgelöst. Der Halteschritt ST5 ist ein Schritt zum Halten des Verbundwafers PW unter einem Saugen durch eine Halteoberfläche 31a eines Einspanntischs 31 einer Laserbearbeitungsvorrichtung in einer solchen Weise, dass die Nuten DT, die mit dem Gusskunststoff MR aufgefüllt sind, an dem Umfang des Verbundwafers PW freiliegen.
  • Die Laserbearbeitungsvorrichtung 30 bewegt den Einspanntisch 31 durch ein Y-Achsen-Bewegungsmittel 33 in einer Y-Achsen-Richtung, die eine Index Zufuhrrichtung ist und parallel zu der horizontalen Richtung ist, und bringt das Bestrahlungsmittel 34 für einen Laserstrahl dazu, gegenüber einer geplanten Teilungslinie L unter den mehreren geplanten Teilungslinien L ausgerichtet zu sein. Darüber hinaus dreht die Laserbearbeitungsvorrichtung 30 den Einspanntisch 31 durch eine Dreh-Antriebswelle 35 um eine Z-Achse parallel zu der vertikalen Richtung und bringt die geplante Teilungslinie L, die gegenüber des Bestrahlungsmittels 34 für einen Laserstrahl ist, dazu, parallel zu einer X-Achsen-Richtung, die eine Bearbeitungszufuhrrichtung ist und parallel zu der horizontalen Richtung und orthogonal zu der Y-Achsen-Richtung ist, zu sein. Die Laserbearbeitungsvorrichtung 30 bringt ein X-Achsen-Bewegungsmittel 36 dazu, den Einspanntisch 31 in einer X-Achsen-Richtung zu bewegen, während ein Laserstrahl LR von der Strahlungsquelle 34 für einen Laserstrahl emittiert wird, und bestrahlt die geplante Teilungslinie L gegenüber der Strahlungsquelle 34 für einen Laserstrahl mit dem Laserstrahl LR, um die Ablationsbearbeitung durchzuführen.
  • Darüber hinaus beinhaltet die Laserbearbeitungsvorrichtung 30 ein Bildaufnahmemittel 37, das den Verbundwafer PW für ein Ausrichten aufnimmt, und ein Steuerungsmittel 32, welches das X-Achsen-Bewegungsmittel 36, das Y-Achsen-Bewegungsmittel 33, die Dreh-Antriebswelle 35 und das Bestrahlungsmittel 34 für einen Laserstrahl steuert. Das Steuerungsmittel 32 ist ein Computer, der die Laser Bearbeitungsvorrichtung 30 dazu bringt, eine Bearbeitungsbetätigung an dem Verbundwafer PW auszuführen.
  • Das Steuerungsmittel 32 weist eine arithmetische Bearbeitungsvorrichtung auf, die einen Mikroprozessor wie eine CPU, eine Speichereinrichtung, die einen Speicher wie einen ROM oder RAM aufweist, und eine Eingabe-Ausgabe-Schnittstelleneinrichtung auf. Die arithmetische Bearbeitungseinrichtung des Steuerungsmittels 32 führt eine arithmetische Bearbeitung in Übereinstimmung mit einem Computerprogramm aus, das in der Speichereinrichtung gespeichert ist, gibt ein Steuersignal zum Steuern der Laserbearbeitungsvorrichtung an die oben beschriebenen ausbildenden Elemente der Laserbearbeitungsvorrichtung 30 durch die Eingabe-Ausgabe-Schnittstelleneinrichtung aus. Darüber hinaus ist das Steuerungsmittel 32 mit einem Anzeigemittel (nicht dargestellt) verbunden, das den Zustand der Bearbeitungsbetätigung, Bilder usw. anzeigt und aus einer Flüssigkeitskristallanzeigeneinrichtung oder dergleichen ausgebildet ist, und ein Eingabemittel, das verwendet wird, wenn ein Bediener Informationen über den Inhalt der Bearbeitung usw. registriert. Das Eingabemittel ist aus mindestens einem aus einem Touchpanel, das in dem Anzeigemittel bereitgestellt ist, einer Tastatur usw. ausgebildet.
  • Der Anpassungsschritt für eine Orientierung ST7 ist ein Schritt, um die Drehantriebsquelle 35 dazu zu bringen, den Einspanntisch 31 um die Achse zu drehen und die Längsrichtung der Nuten DT als die Erstreckungsrichtung der Nuten DT, die an der umfänglichen Kante des umfänglichen zusätzlichen Bereichs DR freiliegen, parallel zu der X-Achsen-Richtung zu bringen, welche die Bearbeitungszufuhrrichtung ist, in welcher eine Bearbeitungszufuhr des Einspanntischs 31 durchgeführt wird, wenn die Teilungsnuten DD, die in 18 dargestellt sind, ausgebildet werden. In dem Anpassungsschritt für eine Orientierung ST6 basierend auf einem Bild der Nut DT, die in der geplanten Teilungslinie L ausgebildet ist, das durch das Bildaufnahmemittel 37 aufgenommen wurde, verursacht das Steuerungsmittel 32, dass die Dreh-Antriebswelle 35 den Einspanntisch 31 um die Achse dreht und verursacht, dass die Nuten DT, die in einem Satz der geplanten Teilungslinie L aus den geplanten Teilungslinie L ausgebildet sind, die orthogonal zueinander sind, parallel zu der X-Achsen-Richtung, wie in 12 dargestellt ist, sind.
  • Der Registrierungsschritt für eine Koordinate ST7 ist ein Schritt, der nach dem Anpassungsschritt ST6 für eine Orientierung durchgeführt wird, in dem beide Enden a und b mehrerer Nuten DT, die an der umfänglichen Kante des umfänglichen zusätzlichen Abschnitts GR freiliegen, durch das Bildaufnahmemittel 37 aufgenommen werden und eine Koordinateninformation (X, Y) von beiden Enden a und b oder einer einzelnen Seite der Nuten DT in der Halteoberfläche 31a des Einspanntischs 31 aus den aufgenommenen Bildern D1 und D2, die in 15 und 16 gezeigt sind, die durch das Bildaufnahmemittel 37 aufgenommen wurden, registriert werden.
  • Die Koordinateninformation (X, Y) der Nuten DT deutet die Position der X-Achsen-Richtung und die Position in der Y-Achsen-Richtung an. In dem Registrierungsschritt für eine Koordinate ST7 berechnet die arithmetische Bearbeitungseinrichtung des Steuerungsmittels 32 die Koordinateninformation (X, Y) und speichert, d. h. registriert, die Koordinateninformation (X, Y) in der Speichereinrichtung.
  • Der Registrierungsschritt ST7 für eine Koordinate berechnet die Position des Verbundwafers PW aus den Bildern, die durch das Bildaufnahmemittel 37 aufgenommen wurden. In dieser Berechnung werden zum Beispiel die Koordinaten von drei Punkten an der umfänglichen Kante des Verbundwafers PW detektiert und die Koordinaten des Zentrums des Verbundwafers PW werden herausgefunden. Danach wird die Position des Verbundwafers PW an der Halteoberfläche 31a aus dem Durchmesser des Verbundwafers PW, der vorher registriert wurde, herausgefunden. Basierend auf der detektierten Positionsinformation des Verbundwafers PW, wie in 13 dargestellt, werden der Einspanntisch 31 und das Bildaufnahmemittel 37 relativ entlang der umfänglichen Kante des Verbundwafers PW durch das X-Achsen-Bewegungsmittel 36 und das Y-Achsen-Bewegungsmittel 33 relativ bewegt und die Nuten DT werden sequenziell in der umfänglichen Richtung entlang der umfänglichen Kante des Verbundwafers PW aufgenommen. Darüber hinaus wird in der bevorzugten Ausführungsform, wie in 14 dargestellt, in dem Registrierungsschritt ST7 für eine Koordinate das Steuerungsmittel 32 dazu verwendet, das Bildaufnahmemittel 37 dazu zu bringen, die Nuten DT, die in einem Satz der geplanten Teilungslinie L parallel zu der X Achsenrichtung ausgebildet sind, aufzunehmen und bringt die Dreh-Antriebswelle 35 dazu, den Einspanntisch 31 um die Achse um 90° zu drehen. Danach verursacht das Steuerungsmittel, dass das Bildaufnahmemittel 37 alle Nuten DT, die in dem anderen Satz der geplanten Teilungslinie L parallel zu der X-Achsen-Richtung ausgebildet sind, an beiden Enden a und b aufnimmt und Koordinateninformation (X, Y) zu registrieren. In dieser bevorzugten Ausführungsform registriert der Registrierungsschritt ST7 für eine Koordinate die Koordinateninformation (X, Y) von beiden Enden a und b von allen Nuten DT. Jedoch kann in der vorliegenden Erfindung die Koordinateninformation (X, Y) von beiden Enden a und b der Nuten DT in jedem Abstand entsprechend einer vorbestimmten Anzahl von Nuten DT, die vorher feststehen, registriert werden.
  • In dem Registrierungsschritt für eine Koordinate ST7 extrahiert das Steuerungsmittel 32 die Nut DT aus dem aufgenommenen Bild P1 in 15 und berechnet eine Position Xa1 in der X-Achsen-Richtung und eine Position Ya1 in der Y-Achsen-Richtung bezüglich einer Kante a1 der Nuten DT in der Breitenrichtung an einem Ende A der Nut DT in der Längsrichtung. Danach registriert das Steuerungsmittel die Positionen Xa1 und Ya1 als die Koordinateninformation (X, Y) einer Kante a1 der Nut DT in Verbindung mit der Nut DT, wie in 17 dargestellt. In dem Registrierungsschritt für eine Koordinate ST7 berechnet das Steuerungsmittel 32 eine Position Xb1 in der X-Achsen-Richtung und einer Position Yb1 in der Y Achsenrichtung entsprechend der anderen Kante B1 der Nut DT in der Breitenrichtung an einem Ende der Nut DT in der Längsrichtung und registriert die Positionen Xb1 und Yb1 als die Koordinateninformation (X, Y) der anderen Kante b1 der Nut DT in Übereinstimmung mit der Nut DT, wie in 17 dargestellt.
  • Darüber hinaus in dem Registrierungsschritt für eine Koordinate ST7 extrahiert das Steuerungsmittel 32 die Nut DT aus dem aufgenommenen Bild G2 in 16 und berechnet eine Position Xa2 in der X-Achsen-Richtung und eine Position Ya2 in der Y-Achsen-Richtung entsprechend einer Kante a2 der Nut DT in der Breitenrichtung an einem anderen Ende b der Nut DT in der Längsrichtung. Danach registriert das Steuerungsmittel 32 die Positionen Xa2 und Ya2 als die Koordinateninformation (X, Y) der einen Kante a2 der Nut DT zusammen mit der Nut DT, wie in 17 dargestellt. In dem Registrierungsschritt für eine Koordinate ST7 berechnet das Steuerungsmittel 32 eine Position Xb2 in der X-Achsen-Richtung und eine Position Yb2 in der Y-Achsen-Richtung bezüglich der anderen Kante b2 der Nut DT in der Breitenrichtung an dem anderen Ende b der Nut DT in der Längsrichtung und registriert die Positionen Xb2 und Yb2 als die Koordinateninformation (X, Y) der anderen Kante b2 der Nut DT zusammen mit der Nut DT wie in 17 dargestellt.
  • In der bevorzugten Ausführungsform registriert in dem Registrierungsschritt ST7 für eine Koordinate das Steuerungsmittel 32 die Stücke der Koordinateninformation Xa1, Ya1, Xb1, Yb1, Xa2, Ya2, Xb2 und Yb2 beider Enden a und b aller Nuten DT in der Längsrichtung. Jedoch kann das Steuerungsmittel 32 die Stücke der Koordinateninformation Xa1, Ya1, Xb1 und Yb1 von einem Ende aller Nuten DT in der Längsrichtung bestimmen. Darüber hinaus kann das Steuerungsmittel 32 in der vorliegenden Erfindung die Stücke der Koordinateninformation Xa1, Ya1, Xb1, Yb1, Xa2, Ya2, Xb2 und Yb2 von beiden Enden a und b oder dem einen Ende a der Nuten DT in jedem Abstand entsprechend einer vorbestimmten Anzahl von Nuten DT, die vorher festgelegt wurde, registrieren. Darüber hinaus registriert in der bevorzugten Ausführungsform in dem Registrierungsschritt für eine Koordinate ST7 das Steuerungsmittel 32 die Stücke der Koordinateninformation Xa1, Ya1, Xb1, Yb1, Xa2, Ya2, Xb2 und Yb2 an beiden Enden a und b um 1 mm bis 3 mm näher an dem Zentrum als die äußere Kante des Verbundwafers PW in der Längsrichtung der Nuten DT. Aus diesem Grund sogar falls die Schneidklinge 13 sich bewegt, wenn sie in die umfängliche Kante des Verbundwafers PW eintritt und die Nut DT sich in der Nähe des Eintritts und der in der Nähe des Austritts bewegt, kann der Einfluss davon ausgeschlossen werden.
  • Der Ausbildungsschritt für eine Teilungsnut ST8 ist ein Schritt zum Berechnen von Positionen Xc1, Yc1, Xc2 und Yc2 der Teilungsnuten DD, die entlang der Nuten DT ausgebildet werden sollen, und die in 18 dargestellt sind, basieren auf den registrierten Stücken der Koordinateninformation Xa1, Ya1, Xb1, Yb1, Xa2, Ya2, Xb2 und Yb2 der Nuten DT und Ausbilden der Teilungsnuten DD entlang der Nuten DT. Die Teilungsnuten DD sind Nuten zum Teilen des Kunststoffs MR, mit dem die Nuten DT gefüllt sind, um den Verbundwafer PW in die einzelnen Verbundbauelemente PD zu teilen.
  • In dem Ausbildungsschritt für Teilungsnuten ST8 berechnet das Steuerungsmittel 32 die Position Xc1 in der X-Achsen-Richtung und die Position Yc1 in der Y Achsenrichtung entsprechend dem Zentrum c1 jeder Nut DT in der Breitenrichtung an dem einen Ende der Nut DT in der Längsrichtung. In dem Ausbildungsschritt für eine Teilungsnut ST8 berechnet das Bearbeitungsmittel 32 die Position Xc2 in der X-Achsen-Richtung und die Position Yz2 in der Y-Achsenrichtung entsprechend dem Zentrum c2 von jeder Nut DT in der breiten Richtung an dem anderen Ende b der Nut DT in der Längsrichtung als die Positionen der Teilungsnuten DD.
  • In dem Ausbildungsschritt für eine Teilungsnut ST8 basierend auf den Positionen Xc1, Yc1, Xc2 und Yc2 der Teilungsnuten DD, die durch das Steuerungsmittel 32 berechnet wurden, werden das X-Achsen-Bewegungsmittel 36 das Y-Achsen-Bewegungsmittel 33 gesteuert und der Gusskunststoff MR, durch den die jeweiligen Nuten DT gefüllt sind, wird mit dem Laserstrahl LR bestrahlt, sodass Teilungsnuten DD, die in 18 dargestellt sind, ausgebildet werden. Der Ausbildungsschritt für eine Teilungsnut ST8 formt die Teilungsnuten DD in einer solchen Weise aus, dass der Gusskunststoff MR in der Nut DT durch den Laserstrahl LR geschnitten wird. Wie oben beschrieben wurde, werden in dem Bearbeitungsverfahren entsprechend der bevorzugten Ausführungsform basierend auf den Positionen Xc1, Yc1, Xc2 und Yc2 der Teilungsnuten DD, die durch das Steuerungsmittel 32 berechnet wurden, das X-Achsen-Bewegungsmittel 36 und das Y-Achsen-Bewegungsmittel 33 gesteuert und der Gusskunststoff MR, mit dem die jeweiligen Nuten DT gefüllt sind, wird durch den Laserstrahl LR bestrahlt. Folglich werden die Teilungsnuten DD in einer solchen Weise ausgebildet, dass die Teilungsnuten DD den Gusskunststoff MR in der Nut DT entsprechend der Position der Nut DT teilen, sogar wenn der Abstand der benachbarten Nuten DT variiert.
  • In der bevorzugten Ausführungsform wird die Laserbearbeitungsvorrichtung 30 in dem Halterschritt ST5, dem Anpassungsschritt für eine Orientierung ST6, dem Registrierungsschritt ST7 für eine Koordinate und dem Ausbildungsschritt für eine Teilungsnut ST8 verwendet. Jedoch kann in der vorliegenden Erfindung die Schneidvorrichtung 10, die in 5 dargestellt ist, verwendet werden. Kurz gesagt können in der vorliegenden Erfindung in dem Ausbildungsschritt für eine Teilungsnut ST8 die Teilungsnuten DD durch ein Entfernen des Gusskunststoffs MR, mit dem das Innere der Nuten DT gefüllt ist, durch die Schneidklinge 13 geschnitten werden.
  • In dem Bearbeitungsverfahren entsprechend der bevorzugten Ausführungsform werden die Teilungsnuten DD nach einer Registrierung der Koordinateninformation (X, Y) der Nuten DT, die mit dem Gusskunststoff MR gefüllt sind, ausgebildet. Dies stellt einen Effekt bereit, dass der Gusskunststoff MR, mit dem das Innere der Nuten DT gefüllt ist, durch die Teilungsnuten DD geteilt werden kann und der Gusskunststoff MR an den Seitenoberflächen SD des Substrats SB der Verbundbauelemente PD überbleiben kann. Darüber hinaus werden in dem Bearbeitungsverfahren die Nuten DT entlang der umfänglichen Kante des Verbundwafers PW detektiert. Dies stellt einen Effekt bereit, dass die Koordinateninformation (X, Y) effektiv registriert werden kann.

Claims (4)

  1. Bearbeitungsverfahren für einen Verbundwafer, der durch ein Bedecken mit einem Gusskunststoff einer Oberfläche eines Bauelementbereichs, in welchem ein Bauelement in jedem mehrerer Bereiche, die durch mehrere geplante Teilungslinien aufgeteilt sind, die sich kreuzen, ausgebildet ist, und Nuten, die entlang der geplanten Teilungslinie in einem Wafer ausgebildet sind, der den Bauelementbereich und einen umfänglichen zusätzlichen Bereich aufweist, der den Bauelementbereich in einer Oberfläche umgibt, erhalten wird, wobei das Bearbeitungsverfahren umfasst: einen Entfernungsschritt für einen Gusskunststoff zum Entfernen des Gusskunststoffs entlang einer umfänglichen Kante des Verbundwafers und Freilegen der Nuten, die mit dem Gusskunststoff aufgefüllt sind, in dem umfänglichen zusätzlichen Bereich; einen Halteschritt zum Halten des Verbundwafers durch eine Halteoberfläche eines Einspanntischs in einer solchen Weise, dass die Nuten, die mit dem Gusskunststoff gefüllt sind, freiliegen; einen Anpassungsschritt für eine Orientierung zum Drehen des Einspanntischs, der den Verbundwafer hält, und Verursachen, dass eine Erstreckungsrichtung der Nuten parallel zu einer Bearbeitungszufuhrrichtung ist, in welcher eine Bearbeitungszufuhr des Einspanntischs durchgeführt wird, wenn die Teilungsnuten ausgebildet werden; einen Registrierungsschritt für eine Koordinate, nachdem der Anpassungsschritt für eine Orientierung durchgeführt wurde, zum Aufnehmen beider Enden mehrerer Nuten, die an der umfänglichen Kante freiliegen, und Registrieren einer Koordinateninformation von beiden Enden oder einer einzelnen Seite der Nuten in der Halteoberfläche des Einspanntischs aus den aufgenommenen Bildern; und einen Ausbildungsschritt für eine Teilungsnut zum Berechnen von Positionen der Teilungsnuten, die entlang der Nuten ausgebildet werden sollen, basierend auf der registrierten Koordinateninformation der Nuten und Ausbilden der Teilungsnuten entlang der Nuten, wobei die Teilungsnuten entsprechend den Positionen der Nuten ausgebildet werden, sogar wenn ein Abstand der Nuten, die zueinander benachbart sind, variiert.
  2. Bearbeitungsverfahren für einen Verbundwafer nach Anspruch 1, wobei die Koordinateninformation beider Enden sämtlicher Nuten in dem Registrierungsschritt für eine Koordinate registriert wird.
  3. Bearbeitungsverfahren für einen Verbundwafer nach Anspruch 1 oder 2, wobei die Nuten sequenziell in einer umfänglichen Richtung entlang der umfänglichen Kante des Verbundwafers aufgenommen werden, wenn der Registrierungsschritt für eine Koordinate ausgeführt wird.
  4. Bearbeitungsverfahren für einen Verbundwafer nach einem der vorhergehenden Ansprüche, wobei der Gusskunststoff durch einen Laserstrahl oder eine Schneidklinge in dem Ausbildungsschritt für die Teilungsnut entfernt wird.
DE102017214521.8A 2016-08-25 2017-08-21 Bearbeitungsverfahren für einen Verbundwafer Active DE102017214521B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016164824A JP6738687B2 (ja) 2016-08-25 2016-08-25 パッケージウエーハの加工方法
JP2016-164824 2016-08-25

Publications (2)

Publication Number Publication Date
DE102017214521A1 DE102017214521A1 (de) 2018-03-01
DE102017214521B4 true DE102017214521B4 (de) 2022-03-10

Family

ID=61167045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017214521.8A Active DE102017214521B4 (de) 2016-08-25 2017-08-21 Bearbeitungsverfahren für einen Verbundwafer

Country Status (6)

Country Link
US (1) US10211104B2 (de)
JP (1) JP6738687B2 (de)
KR (1) KR102310754B1 (de)
CN (1) CN107785311B (de)
DE (1) DE102017214521B4 (de)
TW (1) TWI721192B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7365108B2 (ja) * 2018-06-05 2023-10-19 株式会社ディスコ 処理装置
JP7150401B2 (ja) * 2018-11-20 2022-10-11 株式会社ディスコ 被加工物の加工方法
CN109585369A (zh) * 2018-12-27 2019-04-05 苏州苏纳光电有限公司 半导体芯片的分片方法
JP7334063B2 (ja) * 2019-05-24 2023-08-28 株式会社ディスコ モールドチップの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100709A (ja) 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
US20130149841A1 (en) 2011-12-08 2013-06-13 International Business Machines Corporation Wafer dicing employing edge region underfill removal
US20130210215A1 (en) 2012-02-14 2013-08-15 Yan Xun Xue Packaging method with backside wafer dicing

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308921A (ja) * 2000-04-25 2001-11-02 Sony Corp デマルチプレクサ
JP4640715B2 (ja) * 2000-07-14 2011-03-02 株式会社ディスコ アライメント方法及びアライメント装置
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4471632B2 (ja) * 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP5000944B2 (ja) * 2006-08-02 2012-08-15 株式会社ディスコ レーザー加工装置のアライメント方法
JP5171294B2 (ja) * 2008-02-06 2013-03-27 株式会社ディスコ レーザ加工方法
JP5513042B2 (ja) * 2009-09-03 2014-06-04 株式会社ディスコ ウエーハの加工方法
JP5950502B2 (ja) * 2011-03-23 2016-07-13 株式会社ディスコ ウエーハの分割方法
JP5948034B2 (ja) * 2011-09-27 2016-07-06 株式会社ディスコ アライメント方法
JP2015159136A (ja) * 2014-02-21 2015-09-03 株式会社ディスコ Ｃｓｐウエーハの加工方法
JP6283531B2 (ja) * 2014-02-25 2018-02-21 株式会社ディスコ ウエーハの加工方法
JP2016015438A (ja) * 2014-07-03 2016-01-28 株式会社ディスコ アライメント方法
JP2016025224A (ja) * 2014-07-22 2016-02-08 株式会社ディスコ パッケージウェーハの加工方法
JP6282194B2 (ja) * 2014-07-30 2018-02-21 株式会社ディスコ ウェーハの加工方法
JP2017041574A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの加工方法
JP2017092125A (ja) * 2015-11-05 2017-05-25 株式会社ディスコ ウエーハの加工方法
JP6656752B2 (ja) * 2016-01-22 2020-03-04 株式会社ディスコ パッケージウェーハの加工方法
JP6559074B2 (ja) * 2016-01-28 2019-08-14 株式会社ディスコ パッケージウェーハの加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100709A (ja) 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
US20130149841A1 (en) 2011-12-08 2013-06-13 International Business Machines Corporation Wafer dicing employing edge region underfill removal
US20130210215A1 (en) 2012-02-14 2013-08-15 Yan Xun Xue Packaging method with backside wafer dicing

Also Published As

Publication number Publication date
TW201820432A (zh) 2018-06-01
DE102017214521A1 (de) 2018-03-01
JP6738687B2 (ja) 2020-08-12
TWI721192B (zh) 2021-03-11
CN107785311B (zh) 2023-06-02
US10211104B2 (en) 2019-02-19
US20180061711A1 (en) 2018-03-01
JP2018032776A (ja) 2018-03-01
CN107785311A (zh) 2018-03-09
KR20180023826A (ko) 2018-03-07
KR102310754B1 (ko) 2021-10-07

Similar Documents

Publication Publication Date Title
DE102017214521B4 (de) Bearbeitungsverfahren für einen Verbundwafer
DE102015208893B4 (de) Waferbearbeitungsverfahren
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102017206400B4 (de) Bearbeitungsverfahren für einen wafer
DE102006035031B4 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE102012218212B4 (de) Verfahren für Trägerfilm
DE102016221544B4 (de) Waferbearbeitungsverfahren
DE102017210694B4 (de) Detektionsverfahren für einen inneren Riss und Detektionsvorrichtung für einen inneren Riss
DE102015208897A1 (de) Waferbearbeitungsverfahren
DE10295893T5 (de) Verfahren zur Herstellung von Halbleiterchips
DE102018201084A1 (de) Laserbearbeitungsvorrichtung
DE102017211833B4 (de) Elektrostatischer Einspanntisch, Laserbearbeitungsvorrichtung und Verfahren zum Bearbeiten eines Werkstücks
DE102016208307A1 (de) Waferbearbeitungsverfahren
CN106505037A (zh) 晶片的加工方法
DE102018201156A1 (de) Laserbearbeitungsvorrichtung
DE102013208490A1 (de) Werkstückteilungsverfahren
DE102020212097B4 (de) Waferbearbeitungsverfahren zum teilen eines wafers und waferbearbeitungsvorrichtung
DE102017219344B4 (de) Waferbearbeitungsverfahren
DE102018215249A1 (de) Bearbeitungsverfahren für einen Wafer
DE102010039798B4 (de) Waferbearbeitungsverfahren
DE102015208977A1 (de) Waferbearbeitungsverfahren und Zwischenelement
DE102014209555A1 (de) Laserbearbeitungsvorrichtung
DE102014226050A1 (de) Bauelementwafer-Bearbeitungsverfahren
DE102018215248A1 (de) Bearbeitungsverfahren für einen Wafer
DE102019205233A1 (de) Bearbeitungsvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final