JP2009267330A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009267330A JP2009267330A JP2008224266A JP2008224266A JP2009267330A JP 2009267330 A JP2009267330 A JP 2009267330A JP 2008224266 A JP2008224266 A JP 2008224266A JP 2008224266 A JP2008224266 A JP 2008224266A JP 2009267330 A JP2009267330 A JP 2009267330A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- film
- low dielectric
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】シリコン基板1の上面には低誘電率膜4と配線5との積層構造からなる低誘電率膜配線積層構造部3がその側面がシリコン基板1の側面と実質的に面一となるように設けられている。シリコン基板1および低誘電率膜配線積層構造部3の周側面は封止膜15によって覆われている。これにより、低誘電率膜4が剥離しにくい構造となっており、且つ、シリコン基板1の側面をクラック等から保護することができる。この場合、シリコン基板1の下面には、該下面をクラック等から保護するために、下層保護膜17が設けられている。
【選択図】図1
Description
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記半導体基板の周側面に設けられた前記封止膜の下面は前記半導体基板の下面と面一となっていることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記絶縁膜は無機材料からなるパッシベーション膜とその上に設けられた有機樹脂からなる上層保護膜とを含むことを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記上層保護膜および前記パッシベーション膜の側面は実質的に一面を形成し、且つ、前記低誘電率膜配線積層構造部の側面よりも内側に配置されていることを特徴とするものである。
請求項6に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記上層保護膜の側面は前記低誘電率膜配線積層構造部の側面よりも内側に配置され、前記パッシベーション膜の側面は前記上層保護膜の側面よりも内側に配置されていることを特徴とするものである。
請求項7に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記絶縁膜上に前記電極用接続パッド部を有する上層配線が形成されていることを特徴とするものである。
請求項8に記載の発明に係る半導体装置は、請求項7に記載の発明において、前記上層配線の接続パッド部上に形成された前記外部接続用バンプ電極は柱状電極であることを特徴とするものである。
請求項9に記載の発明に係る半導体装置は、請求項8に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項10に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
請求項11に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一面上に、比誘電率が3.0以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、ダイシングストリートおよびその両側の領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成されたものを準備する工程と、前記準備したものの上面に粘着テープを貼り付ける工程と、前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程と、前記半導体ウエハの下面に有機樹脂からなる下層保護膜を形成する工程と、前記粘着テープを剥離する工程と、前記ダイシングストリートおよびその両側の領域における前記低誘電率膜配線積層構造部および前記半導体ウエハをレーザビームを照射することにより除去して、前記低誘電率膜配線積層構造部の側面、前記半導体ウエハの側面および前記下層保護膜の上面を露出する溝を形成する工程と、前記溝内および前記絶縁膜上における前記外部接続用バンプ電極の周囲に有機樹脂からなる封止膜を形成する工程と、前記封止膜および前記下層保護膜を前記溝内の中央部の前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項12に記載の発明に係る半導体装置の製造方法は、請求項11に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とするものである。
請求項13に記載の発明に係る半導体装置の製造方法は、請求項11に記載の発明において、前記下層保護膜を形成した後に、前記下層保護膜の下面をダイシングテープの上面に貼り付け、この後に、前記粘着テープを剥離することを特徴とするものである。
請求項14に記載の発明に係る半導体装置の製造方法は、請求項11に記載の発明において、前記ダイシングストリートに沿って切断して個々の半導体装置を複数個得る工程後に、前記半導体装置を前記ダイシングテープから剥離する工程を有することを特徴とするものである。
請求項15に記載の発明に係る半導体装置の製造方法は、請求項11に記載の発明において、前記電極用接続パッド部を形成する工程は、前記絶縁膜上に前記電極用接続パッド部を有する上層配線を形成する工程であることを特徴とするものである。
請求項16に記載の発明に係る半導体装置の製造方法は、請求項15に記載の発明において、前記外部接続用バンプ電極は、前記上層配線の接続パッド部上に形成された柱状電極であることを特徴とするものである。
請求項17に記載の発明に係る半導体装置の製造方法は、請求項16に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
請求項18に記載の発明に係る半導体装置の製造方法は、請求項11に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子(図示せず)が形成され、上面周辺部には、上記集積回路の各素子に接続されアルミニウム系金属等からなる接続パッド2が設けられている。接続パッド2は2個のみを図示するが実際にはシリコン基板1の上面に多数配列されている。シリコン基板1の上面には上記集積回路の各素子を接続するための低誘電率膜配線積層構造部3が設けられている。低誘電率膜配線積層構造部3は、複数層例えば4層の低誘電率膜4と同数層の銅やアルミニウム系金属等からなる配線5とが交互に積層された構造となっている。
図13はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、パッシベーション膜7のサイズを上層保護膜9のサイズよりも小さくし、パッシベーション膜7の側面を上層保護膜9の側面よりも内側に配置した点である。この場合、パッシベーション膜7をフォトリソグラフィ法によりパターン形成した後に、上層保護膜7をフォトリソグラフィ法によりパターン形成すればよい。
上記実施形態では、上層保護膜9上に上層配線11を形成し、この上層配線11の接続パッド部上に柱状電極14を形成した構造を有するものであるが、この発明は、上層保護膜9上に接続パッド部のみを形成し、この接続パッド部上に柱状電極14や半田ボール16等の外部接続用バンプ電極を形成する構造に適用することもできる。
2 接続パッド
3 低誘電率膜配線積層構造部
4 低誘電率膜
5 配線
7 パッシベーション膜
9 上層保護膜
11 上層配線
14 柱状電極
15 封止膜
16 半田ボール
17 下層保護膜
21 半導体ウエハ
22 ダイシングストリート
23 開口部
24 粘着テープ
25 ダイシングテープ
26 溝
Claims (18)
- 半導体基板と、前記半導体基板の一面上に側面を前記半導体基板の側面と実質的に面一とされて設けられ、比誘電率が3.0以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部上に設けられた絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、前記半導体基板、前記低誘電率膜配線積層構造部および前記絶縁膜の周側面および前記外部接続用バンプ電極の周囲における前記絶縁膜上に設けられた有機樹脂からなる封止膜と、前記半導体基板の下面および前記半導体基板の周側面に設けられた前記封止膜の下面に設けられた有機樹脂からなる下層保護膜とを備えていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記半導体基板の周側面に設けられた前記封止膜の下面は前記半導体基板の下面と面一となっていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記絶縁膜は無機材料からなるパッシベーション膜とその上に設けられた有機樹脂からなる上層保護膜とを含むことを特徴とする半導体装置。
- 請求項4に記載の発明において、前記上層保護膜および前記パッシベーション膜の側面は実質的に一面を形成し、且つ、前記低誘電率膜配線積層構造部の側面よりも内側に配置されていることを特徴とする半導体装置。
- 請求項4に記載の発明において、前記上層保護膜の側面は前記低誘電率膜配線積層構造部の側面よりも内側に配置され、前記パッシベーション膜の側面は前記上層保護膜の側面よりも内側に配置されていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記絶縁膜上に前記電極用接続パッド部を有する上層配線が形成されていることを特徴とする半導体装置。
- 請求項7に記載の発明において、前記上層配線の接続パッド部上に形成された前記外部接続用バンプ電極は柱状電極であることを特徴とする半導体装置。
- 請求項8に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置。
- 半導体ウエハの一面上に、比誘電率が3.0以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、ダイシングストリートおよびその両側の領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成されたものを準備する工程と、
前記準備したものの上面に粘着テープを貼り付ける工程と、
前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程と、
前記半導体ウエハの下面に有機樹脂からなる下層保護膜を形成する工程と、
前記粘着テープを剥離する工程と、
前記ダイシングストリートおよびその両側の領域における前記低誘電率膜配線積層構造部および前記半導体ウエハをレーザビームを照射することにより除去して、前記低誘電率膜配線積層構造部の側面、前記半導体ウエハの側面および前記下層保護膜の上面を露出する溝を形成する工程と、
前記溝内および前記絶縁膜上における前記外部接続用バンプ電極の周囲に有機樹脂からなる封止膜を形成する工程と、
前記封止膜および前記下層保護膜を前記溝内の中央部の前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項11に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とする半導体装置の製造方法。
- 請求項11に記載の発明において、前記下層保護膜を形成した後に、前記下層保護膜の下面をダイシングテープの上面に貼り付け、この後に、前記粘着テープを剥離することを特徴とする半導体装置の製造方法。
- 請求項11に記載の発明において、前記ダイシングストリートに沿って切断して個々の半導体装置を複数個得る工程後に、前記半導体装置を前記ダイシングテープから剥離する工程を有することを特徴とする半導体装置の製造方法。
- 請求項11に記載の発明において、前記電極用接続パッド部を形成する工程は、前記絶縁膜上に前記電極用接続パッド部を有する上層配線を形成する工程であることを特徴とする半導体装置の製造方法。
- 請求項15に記載の発明において、前記外部接続用バンプ電極は、前記上層配線の接続パッド部上に形成された柱状電極であることを特徴とする半導体装置の製造方法。
- 請求項16に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項11に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008224266A JP4770892B2 (ja) | 2008-03-31 | 2008-09-02 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008091073 | 2008-03-31 | ||
JP2008091073 | 2008-03-31 | ||
JP2008224266A JP4770892B2 (ja) | 2008-03-31 | 2008-09-02 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009267330A true JP2009267330A (ja) | 2009-11-12 |
JP4770892B2 JP4770892B2 (ja) | 2011-09-14 |
Family
ID=41392756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008224266A Expired - Fee Related JP4770892B2 (ja) | 2008-03-31 | 2008-09-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4770892B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107611095A (zh) * | 2017-10-13 | 2018-01-19 | 中芯长电半导体(江阴)有限公司 | 晶圆级芯片封装结构及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001354852A (ja) * | 2000-06-15 | 2001-12-25 | Sumitomo Bakelite Co Ltd | 絶縁膜用樹脂組成物およびこれを用いた絶縁膜 |
JP2002100709A (ja) * | 2000-09-21 | 2002-04-05 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2007161784A (ja) * | 2005-12-09 | 2007-06-28 | Fujifilm Corp | 絶縁膜、化合物、膜形成用組成物及び電子デバイス |
JP2007335830A (ja) * | 2006-05-19 | 2007-12-27 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
-
2008
- 2008-09-02 JP JP2008224266A patent/JP4770892B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001354852A (ja) * | 2000-06-15 | 2001-12-25 | Sumitomo Bakelite Co Ltd | 絶縁膜用樹脂組成物およびこれを用いた絶縁膜 |
JP2002100709A (ja) * | 2000-09-21 | 2002-04-05 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2007161784A (ja) * | 2005-12-09 | 2007-06-28 | Fujifilm Corp | 絶縁膜、化合物、膜形成用組成物及び電子デバイス |
JP2007335830A (ja) * | 2006-05-19 | 2007-12-27 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107611095A (zh) * | 2017-10-13 | 2018-01-19 | 中芯长电半导体(江阴)有限公司 | 晶圆级芯片封装结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4770892B2 (ja) | 2011-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4666028B2 (ja) | 半導体装置 | |
JP2010283367A (ja) | 半導体装置の製造方法 | |
JP4193897B2 (ja) | 半導体装置およびその製造方法 | |
JP4596001B2 (ja) | 半導体装置の製造方法 | |
JP5393722B2 (ja) | 半導体装置 | |
US8587124B2 (en) | Semiconductor device having low dielectric insulating film and manufacturing method of the same | |
US7863750B2 (en) | Semiconductor device capable of suppressing warping in a wafer state and manufacturing method thereof | |
JP4974384B2 (ja) | 半導体装置の製造方法 | |
JP4956465B2 (ja) | 半導体装置の製造方法 | |
JP4645863B2 (ja) | 半導体装置の製造方法 | |
JP2008130886A (ja) | 半導体装置の製造方法 | |
JP4913563B2 (ja) | 半導体装置の製造方法 | |
JP5004907B2 (ja) | 半導体装置の製造方法 | |
US20090079072A1 (en) | Semiconductor device having low dielectric insulating film and manufacturing method of the same | |
JP2010093273A (ja) | 半導体装置の製造方法 | |
JP4770892B2 (ja) | 半導体装置の製造方法 | |
JP2009135421A (ja) | 半導体装置およびその製造方法 | |
JP5001884B2 (ja) | 半導体装置およびその製造方法 | |
JP2009135420A (ja) | 半導体装置およびその製造方法 | |
JP2011211040A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |