JP5004907B2 - 半導体装置の製造方法 - Google Patents

Description

この発明は半導体装置の製造方法に関する。

従来の半導体装置には、半導体基板上に複数層の低誘電率膜と同数層の配線との積層構造からなる低誘電率膜配線積層構造部が設けられたものがある（例えば、特許文献１参照）。ここで、低誘電率膜の代わりに、低誘電率膜よりも誘電率が高い酸化シリコン等からなる絶縁膜を用いると、微細化に伴って配線間の間隔が小さくなったとき、当該配線間の容量が大きくなり、当該配線を伝わる信号の遅延が増大してしまう。そこで、この点を改善するため、酸化シリコン等からなる絶縁膜の代わりに、低誘電率膜を用いている。

特開２００８−１３０８８０号公報

ところで、低誘電率膜は、機械的強度が低く、また水分の影響を受けやすく、ひいては剥離しやすい。特に、空気を含んだポーラス（多孔性）型の低誘電率膜では、誘電率をさらに低くすることができるが、顕著である。そこで、上記従来の半導体装置では、低誘電率膜配線積層構造部の側面を絶縁膜で覆い、低誘電率膜配線積層構造部が剥離しにくいようにしている。

ところで、上記従来の半導体装置の製造方法では、まず、ウエハ状態の半導体基板（以下、半導体ウエハという）上に複数層の低誘電率膜と同数層の配線との積層構造からなる低誘電率膜配線積層構造部が形成され、低誘電率膜配線積層構造部上にパッシベーション膜が形成されたものを準備する。この場合、ダイシングストリートおよびその両側の領域におけるパッシベーション膜には開口部が形成されている。

次に、レーザ照射によるレーザ加工により、パッシベーション膜の開口部を介して露出された低誘電率膜配線積層構造部の一部に溝を形成する。ここで、低誘電率膜は脆いため、ブレードで切断して溝を形成すると、低誘電率膜の切断面に多数の切欠け、破損が生じてしまうので、溝の形成はレーザ照射によるレーザ加工により行う方法が推奨される。そして、溝内およびパッシベーション膜の上面に絶縁膜を形成すると、低誘電率膜配線積層構造部の側面（切断面）が絶縁膜によって覆われ、低誘電率膜配線積層構造部が剥離しにくいようにすることができる。

ところで、パッシベーション膜の開口部を介して露出された低誘電率膜配線積層構造部の一部を完全に除去するためには、レーザ照射によるレーザ加工により、溝を形成すべき領域における半導体ウエハの上面側をある程度除去することになる。一方、レーザ照射時のエネルギーにより、半導体ウエハのシリコンが完全に蒸発せずに溶融されて飛散するが、この飛散されたシリコン溶融物が溝を介して露出された半導体ウエハの上面側のパッシベーション膜等の絶縁膜の上面に付着する。

この結果、溝を介して露出された半導体ウエハの上面が激しい凸凹面となり、またその周囲における絶縁膜の上面にシリコン残渣が付着する。溝を介して露出された半導体ウエハの上面が激しい凸凹面となると、ハンドリング中に半導体ウエハに当該凸凹面を起点としたクラックが発生しやすくなってしまうという問題がある。また、溝の周囲における絶縁膜の上面に付着したシリコン残渣が何らかの悪影響を及ぼすおそれがあるという問題がある。

そこで、この発明は、低誘電率膜配線積層構造部の一部を除去するためのレーザ照射によるレーザ加工を行なったときに発生する不要物が半導体基板の上面側の絶縁膜等に付着することによる悪影響をほとんど皆無とすることができる半導体装置の製造方法を提供することを目的とする。

請求項１に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一面上全体に亘り、比誘電率が３．０以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、ダイシングストリートを含む所定幅領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記低誘電率膜配線積層構造部の配線の接続パッド部に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成され、前記外部接続用バンプ電極の周囲における前記絶縁膜および前記低誘電率膜配線積層構造部上に有機樹脂からなる封止膜が形成されたものを準備する半導体ウエハ準備工程と、前記半導体ウエハの前記所定幅領域を、前記半導体ウエハの下面から除去して、前記半導体ウエハの厚さ方向の中間位置に底面を有する第１の溝を形成する第１の溝形成工程と、前記半導体ウエハの下面側から前記第１の溝の底面にレーザを照射して、前記第１の溝よりも幅狭の第２の溝を、前記第１の溝内の前記半導体ウエハの残部および前記低誘電率膜配線積層構造部を貫通して形成する第２の溝形成工程と、前記第１、第２の溝内に有機樹脂からなる下層絶縁膜を充填して前記低誘電率膜配線積層構造部の側面を覆う下層絶縁膜形成工程と、前記封止膜および前記下層絶縁膜を前記ダイシングストリートに沿って切断して個々の半導体装置を複数個得る切断工程と、を有することを特徴とするものである。
請求項２に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記第１の溝形成工程において、前記第１の溝は、その縁部が前記絶縁膜の周側面の外側に位置するように形成することを特徴とするものである。
請求項３に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記第１の溝形成工程は、前記半導体ウエハの前記所定幅領域を、前記半導体ウエハの下面から除去する前に、前記半導体ウエハの前記所定幅領域以外の領域における前記半導体ウエハの下面にレジスト膜を形成する工程を含むことを特徴とするものである。
請求項４に記載の発明に係る半導体装置の製造方法は、請求項３に記載の発明において、第２の溝形成工程と前記下層絶縁膜形成工程との間に、前記レジスト膜を除去する工程を有することを特徴とするものである。
請求項５に記載の発明に係る半導体装置の製造方法は、請求項４に記載の発明において、前記レジスト膜を除去する工程は、前記第２の溝形成工程におけるレーザの照射により飛散して前記レジスト膜に付着した前記半導体ウエハの残渣を含んで前記レジスト膜を除去する工程であることを特徴とするものである。
請求項６に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記半導体ウエハ準備工程と前記第１の溝形成工程との間に、前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程を有することを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、請求項６に記載の発明において、前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程の前に、前記外部接続用バンプ電極を含む前記封止膜の上面に補強テープを貼り付ける工程を有することを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、請求項７に記載の発明において、前記下層絶縁膜形成工程の後に、前記補強テープを剥離する工程を有することを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記下層絶縁膜形成工程は、前記下層絶縁膜を前記半導体ウエハの下面に形成する工程を含むことを特徴とするものである。

この発明によれば、半導体基板の上面に、低誘電率膜配線積層構造部、外部接続用バンプ電極および封止膜が形成された状態で、半導体ウエハの下面からレーザを照射して低誘電率膜配線積層構造部の一部を除去し、低誘電率膜配線積層構造部の側面を覆う下層絶縁膜を形成するので、低誘電率膜配線積層構造部の一部を除去するためのレーザ照射によるレーザ加工を行なったときに発生する不要物が、半導体基板の上面側の絶縁膜等に付着することが無いので、このことによる悪影響をほとんど皆無とすることができる。

図１はこの発明の一実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板（半導体基板）１を備えている。この場合、シリコン基板１の周側面上部にはシリコン基板１の上面と平行な方向に突き出す突出部２が周側面全体に亘り設けられている。シリコン基板１の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子（図示せず）が形成され、その上面には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド３が設けられている。接続パッド３は２個のみを図示するが実際にはシリコン基板１の上面に多数配列されている。

突出部２を含むシリコン基板１の上面には低誘電率膜配線積層構造部４が設けられている。低誘電率膜配線積層構造部４は、複数層例えば４層の低誘電率膜５と同数層の銅等からなる配線６とが交互に積層された構造となっている。この場合、各層の配線６は層間で互いに接続されている。最下層の配線６の一端部は、最下層の低誘電率膜５に設けられた開口部５ａを介して接続パッド３に接続されている。最上層の配線６の接続パッド部６ａは最上層の低誘電率膜５の上面周辺部に配置されている。ここで、シリコン基板１の突出部２および低誘電率膜配線積層構造部４の側面は厚さ方向に実質的に一面を形成している。

低誘電率膜５の材料としては、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料（ＨＳＱ：Hydrogen silsesquioxane、比誘電率３．０）、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3結合を有するポリシロキサン系材料（ＭＳＱ：Methyl silsesquioxane、比誘電率２．７〜２．９）、炭素添加酸化シリコン（ＳｉＯＣ：Carbon doped silicon oxide、比誘電率２．７〜２．９）、有機ポリマー系のｌｏｗ−ｋ材料等が挙げられ、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。

有機ポリマー系のｌｏｗ−ｋ材料としては、Dow Chemical社製の「ＳｉＬＫ（比誘電率２．６）」、Honeywell
Electronic Materials社製の「ＦＬＡＲＥ（比誘電率２．８）」等が挙げられる。ここで、ガラス転移温度が４００℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。

また、低誘電率膜５の材料としては、以上のほかに、通常の状態における比誘電率が３．０よりも大きいが、ポーラス型とすることにより、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン（ＦＳＧ：Fluorinated Silicate Glass、比誘電率３．５〜３．７）、ボロン添加酸化シリコン（ＢＳＧ：Boron-doped Silicate Glass、比誘電率３．５）、酸化シリコン（比誘電率４．０〜４．２）である。

最上層の配線６を含む最上層の低誘電率膜５の上面には酸化シリコン等の無機材料からなるパッシベーション膜（絶縁膜）７が設けられている。パッシベーション膜７の側面は低誘電率膜配線積層構造部４の側面よりも内側に配置されている。最上層の配線６の接続パッド部６ａに対応する部分におけるパッシベーション膜７には開口部８が設けられている。

パッシベーション膜７の上面にはポリイミド系樹脂等の有機材料からなる保護膜（絶縁膜）９が設けられている。保護膜９の側面はパッシベーション膜７の側面よりも内側に配置されている。パッシベーション膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。

保護膜９の上面には上層配線（電極用接続パッド部）１１が設けられている。上層配線１１は、保護膜９の上面に設けられた銅等からなる下地金属層１２と、下地金属層１２の上面に設けられた銅からなる上部金属層１３との２層構造となっている。上層配線１１の一端部は、パッシベーション膜７および保護膜９の開口部８、１０を介して最上層の配線６の接続パッド部６ａに接続されている。上層配線１１の接続パッド部上面には銅からなる柱状電極（外部接続用バンプ電極）１４が設けられている。

シリコン基板１の下面、突出部２の側面および下面を含むシリコン基板１の側面および低誘電率膜配線積層構造部４の側面にはエポキシ系樹脂等の有機材料からなる下層絶縁膜１５が設けられている。この場合、低誘電率膜配線積層構造部４の側面に設けられた下層絶縁膜１５の上部は最上層の低誘電率膜５の上面よりも上側にストレート状に突出されている。この状態では、突出部２の側面および下面を含むシリコン基板１の側面および低誘電率膜配線積層構造部４の側面は、その周側面全体に亘り下層絶縁膜１５によって覆われている。

上層配線１１を含む保護膜９の上面、その周囲における保護膜９の上面、その周囲における低誘電率膜配線積層構造部４の上面、保護膜９の側面、パッシベーション膜７の側面およびその周囲における下層絶縁膜１５の上面および上面近傍の側面にはエポキシ系樹脂等の有機材料からなる封止膜１６が設けられている。封止膜１６は、その上面が柱状電極１４の上面と面一となるように設けられている。柱状電極１４の上面には半田ボール１７が設けられている。

次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）上に、接続パッド３と、各４層の低誘電率膜５および配線６と、パッシベーション膜７と、保護膜９と、下地金属層１２および上部金属層１３からなる２層構造の上層配線１１と、柱状電極１４と、封止膜１６とが形成されたものを準備する。

この場合、半導体ウエハ２１の厚さは、図１に示すシリコン基板１の厚さよりもある程度厚くなっている。低誘電率膜５の材料としては、上記のようなものが挙げられ、ポーラス型となったものを含めて、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。柱状電極１４の上面を含む封止膜１６の上面は平坦となっている。

ここで、図２において、符号２２で示す領域はダイシングストリートに対応する領域である。そして、ダイシングストリート２２およびその両側に対応する部分におけるパッシベーション膜７には開口部２３が形成されている。パッシベーション膜７の開口部２３およびその両側に対応する部分における保護膜９には開口部２４が形成されている。パッシベーション膜７および保護膜９の開口部２３、２４内には封止膜１６が充填されている。

パッシベーション膜７の開口部２３は、酸化シリコン等の無機材料をプラズマＣＶＤ法等により最上層の配線６を含む最上層の低誘電率膜５の上面全体に成膜し、フォトリソグラフィ法等により形成されるものであり、平面視では、各デバイス領域（ダイシングストリート２２の各内側領域）の周囲を囲んで枠状に形成されている。

保護膜２４の開口部２４は、エポキシ系樹脂等の有機樹脂をスピンコート法、スクリーン印刷法等によりパッシベーション膜７の開口部２３を介して露出された最上層の低誘電率膜５の上面を含むパッシベーション膜７の上面全体に成膜し、フォトリソグラフィ法等により形成されるものであり、平面視では、各デバイス領域の周囲を囲んでパッシベーション膜７の側面よりも外側に枠状に形成されている。

さて、図２に示すものを準備したら、次に、図３に示すように、柱状電極１４の上面を含む封止膜１６の上面に補強テープ２５を貼り付ける。補強テープ２５の役目については後で説明する。次に、図４に示すように、半導体ウエハ２１の下面側を研削砥石（図示せず）を用いて適宜に研削し、半導体ウエハ２１の厚さを薄くする。なお、補強テープ２５は、半導体ウエハ２１の厚さを薄くした後に、貼り付けるようにしてもよい。

次に、図５に示すように、半導体ウエハ２１の下面にレジスト膜２６をパターン形成する。この場合、ダイシングストリート２２およびその両側に対応する部分におけるレジスト膜２６には開口部２７が形成されている。この開口部２７はパッシベーション膜７の開口部２３よりも幅狭に形成されており、パッシベーション膜７の開口部２３と同様、平面視では、各デバイス領域の周囲を囲んでパッシベーション膜７の開口部２３の内側（デバイス領域からみれば、開口部２７の縁部は開口部２３の縁部の外側に位置する）に枠状に形成されている。

次に、図６に示すように、ブレード２８を準備する。このブレード２８は円盤状の砥石からなり、その刃先の断面形状はほぼコ字形状となっており、その厚さはレジスト膜２６の開口部２７の幅と同じ厚さとなっている。そして、このブレード２８を用いて、レジスト膜２６の開口部２７を介して露出された半導体ウエハ２１の下面側に第１の溝２９を形成する。この状態では、半導体ウエハ２１は個々のシリコン基板１に分離されず、第１の溝２９の部分における半導体ウエハ２１が薄い突出部形成部２ａとして残存される。

ここで、第１の溝２９の部分における半導体ウエハ２１を薄い突出部形成部２ａとして残存させるのは、ブレード２８による切断により低誘電率膜５に達する第１の溝２９を形成すると、低誘電率膜５は脆いため、低誘電率膜５の切断面に多数の切欠け、破損が生じてしまうので、これを回避するためである。なお、第１の溝２９はレジスト膜２６をマスクとしたエッチングにより形成するようにしてもよい。

この場合、第１の溝２９をブレード２８を用いて形成してもエッチングにより形成しても、半導体ウエハ２１の突出部形成部２ａの下面が激しい凸凹面となることはない。したがって、ハンドリング中に半導体ウエハ２１にそのような凸凹面に起因するクラックが発生しないようにすることができる。また、半導体ウエハ２１の突出部形成部２ａは極めて薄いが、その上に４層の低誘電率膜５、封止膜１６および補強テープ２５が設けられているので、半導体ウエハ２１が突出部形成部２ａの部分において破損しないようにすることができる。

次に、図７に示すように、半導体ウエハ２１の下面側からのレーザ照射によるレーザ加工により、ダイシングストリート２２およびその両側の領域における突出部形成部２ａおよび４層の低誘電率膜５に、第１の溝２９よりも幅狭の第２の溝３０を形成する。この場合、第１の溝２９よりも幅狭の第２の溝３０を形成するのは、レーザ照射によるレーザ加工時の加工精度により、レジスト膜２６で覆われた半導体ウエハ２１を除去しないようにするためである。

また、４層の低誘電率膜５を完全に除去するためには、レーザ照射によるレーザ加工により、第２の溝３０を形成すべき領域における封止膜１６の下面側をある程度除去することになる。したがって、この状態では、ダイシングストリート２２およびその両側の領域における封止膜１６の下面は第２の溝３０を介して露出されている。

また、半導体ウエハ２１の突出部形成部２ａが第２の溝３０により分離されることにより、周側面上部に突出部２を有するシリコン基板１が形成されている。また、半導体ウエハ２１上に積層された４層の低誘電率膜５が第２の溝３０により分離されることにより、図１に示す低誘電率膜配線積層構造部４が形成されている。

この状態では、シリコン基板１の突出部２および低誘電率膜配線積層構造部４の側面は実質的に一面を形成している。また、半導体ウエハ２１が個々のシリコン基板１に分離され、且つ、４層の低誘電率膜５が第２の溝３０により分離されて低誘電率膜配線積層構造部４が形成されているが、柱状電極１４の上面を含む封止膜１６の上面に補強テープ２５を貼り付けているので、封止膜１６が第１、第２の溝２９、３０の部分において破損しにくいようにすることができる。

ところで、レーザ照射時のエネルギーにより、半導体ウエハ２１の突出部形成部２ａのシリコンが完全に蒸発せずに溶融されて飛散するが、この飛散されたシリコン溶融物がレジスト膜２６の第１の溝２９の周囲におけるレジスト膜２６の下面にシリコン残渣３１として付着する。この場合、突出部形成部２ａが極めて薄いので、飛散するシリコン溶融物の量を可及的に少なくすることができる。また、レーザが照射された部分における突出部形成部２ａが完全に除去されるので、突出部２の下面へのシリコン溶融物の付着を可及的に少なくすることができる。

次に、レジスト膜２６をレジスト剥離液を用いて剥離すると、同時に、レジスト膜２６の第１の溝２９の周囲におけるレジスト膜２６の下面に付着しているシリコン残渣３１が除去される。したがって、レジスト膜２６の第１の溝２９の周囲におけるレジスト膜２６の下面に付着していたシリコン残渣３１が何らかの悪影響を及ぼすおそれは全くない。

次に、図８に示すように、スピンコート法、スクリーン印刷法等により、シリコン基板１の下面および第１、第２の溝２９、３０内にエポキシ系樹脂等の有機樹脂からなる下層絶縁膜１５を形成する。この状態では、第１、第２の溝２９、３０内に下層絶縁膜１５が充填されているので、全体の強度を十分とすることができる。そこで、次に、補強テープ２５を剥離する。

次に、図９に示すように、柱状電極１４の上面に半田ボール１７を形成する。次に、図１０に示すように、封止膜１６および下層絶縁膜１５を第１、第２の溝２９、３０内の中央部のダイシングストリート２２に沿って切断すると、図１に示す半導体装置が複数個得られる。

このようにして得られたこの半導体装置では、低誘電率膜配線積層構造部４の側面が下層絶縁膜１５によって覆われているので、低誘電率膜配線積層構造部４の低誘電率膜５がポーラス型であっても、シリコン基板１から低誘電率膜配線積層構造部４が剥離しにくいようにすることができる。

なお、上記実施形態では、保護膜９上に上層配線１１を形成し、この上層配線１１の接続パッド部上に柱状電極１４を形成した構造を有するものであるが、この発明は、保護膜９上に接続パッド部のみを形成し、この接続パッド部上に柱状電極１４や半田ボール１７等の外部接続用バンプ電極を形成する構造に適用することもできる。

この発明の一実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初準備したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。

符号の説明

１ シリコン基板
２ 突出部
３ 接続パッド
４ 低誘電率膜配線積層構造部
５ 低誘電率膜
６ 配線
７ パッシベーション膜
９ 保護膜
１１ 上層配線
１４ 柱状電極
１５ 下層絶縁膜
１６ 封止膜
１７ 半田ボール
２１ 半導体ウエハ
２２ ダイシングストリート
２５ 補強テープ
２６ レジスト膜
２９ 第１の溝
３０ 第２の溝
３１ シリコン残渣

Claims (9)

1. 半導体ウエハの一面上全体に亘り、比誘電率が３．０以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、ダイシングストリートを含む所定幅領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記低誘電率膜配線積層構造部の配線の接続パッド部に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成され、前記外部接続用バンプ電極の周囲における前記絶縁膜および前記低誘電率膜配線積層構造部上に有機樹脂からなる封止膜が形成されたものを準備する半導体ウエハ準備工程と、
   前記半導体ウエハの前記所定幅領域を、前記半導体ウエハの下面から除去して、前記半導体ウエハの厚さ方向の中間位置に底面を有する第１の溝を形成する第１の溝形成工程と、
   前記半導体ウエハの下面側から前記第１の溝の底面にレーザを照射して、前記第１の溝よりも幅狭の第２の溝を、前記第１の溝内の前記半導体ウエハの残部および前記低誘電率膜配線積層構造部を貫通して形成する第２の溝形成工程と、
   前記第１、第２の溝内に有機樹脂からなる下層絶縁膜を充填して前記低誘電率膜配線積層構造部の側面を覆う下層絶縁膜形成工程と、
   前記封止膜および前記下層絶縁膜を前記ダイシングストリートに沿って切断して個々の半導体装置を複数個得る切断工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 請求項１に記載の発明において、前記第１の溝形成工程において、前記第１の溝は、その縁部が前記絶縁膜の周側面の外側に位置するように形成することを特徴とする半導体装置の製造方法。
3. 請求項１に記載の発明において、前記第１の溝形成工程は、前記半導体ウエハの前記所定幅領域を、前記半導体ウエハの下面から除去する前に、前記半導体ウエハの前記所定幅領域以外の領域における前記半導体ウエハの下面にレジスト膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
4. 請求項３に記載の発明において、第２の溝形成工程と前記下層絶縁膜形成工程との間に、前記レジスト膜を除去する工程を有することを特徴とする半導体装置の製造方法。
5. 請求項４に記載の発明において、前記レジスト膜を除去する工程は、前記第２の溝形成工程におけるレーザの照射により飛散して前記レジスト膜に付着した前記半導体ウエハの残渣を含んで前記レジスト膜を除去する工程であることを特徴とする半導体装置の製造方法。
6. 請求項１に記載の発明において、前記半導体ウエハ準備工程と前記第１の溝形成工程との間に、前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程を有することを特徴とする半導体装置の製造方法。
7. 請求項６に記載の発明において、前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程の前に、前記外部接続用バンプ電極を含む前記封止膜の上面に補強テープを貼り付ける工程を有することを特徴とする半導体装置の製造方法。
8. 請求項７に記載の発明において、前記下層絶縁膜形成工程の後に、前記補強テープを剥離する工程を有することを特徴とする半導体装置の製造方法。
9. 請求項１に記載の発明において、前記下層絶縁膜形成工程は、前記下層絶縁膜を前記半導体ウエハの下面に形成する工程を含むことを特徴とする半導体装置の製造方法。

Images