JP2010062278A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010062278A JP2010062278A JP2008225635A JP2008225635A JP2010062278A JP 2010062278 A JP2010062278 A JP 2010062278A JP 2008225635 A JP2008225635 A JP 2008225635A JP 2008225635 A JP2008225635 A JP 2008225635A JP 2010062278 A JP2010062278 A JP 2010062278A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric constant
- low dielectric
- semiconductor wafer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
【解決手段】ダイシングストリート22に対応する部分における半導体ウエハ21の上面に4層の低誘電率膜5および封止膜16が形成されたものを準備し、次に、ブレードを用いて、ダイシングストリート22を含む所定幅領域の半導体ウエハ22の下面側に第1の溝29を形成する。次に、半導体ウエハ21の下面側からのレーザ照射によるレーザ加工により、第1の溝29の部分に残存する半導体ウエハ22および低誘電率膜5に、第1の溝29よりも幅狭の第2の溝30を形成する。
【選択図】図7
Description
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記半導体基板の突出部および前記低誘電率膜配線積層構造部の側面は実質的に一面を形成していることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記低誘電率膜配線積層構造部の側面に設けられた前記下層絶縁膜の上部は前記低誘電率膜配線積層構造部の上面よりも上側に突出されていることを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記絶縁膜の側面は前記低誘電率膜配線積層構造部の側面よりも内側に配置されていることを特徴とするものである。
請求項6に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記絶縁膜は、前記低誘電率膜配線積層構造部上に形成された無機材料からなるパッシベーション膜を含むことを特徴とするものである。
請求項7に記載の発明に係る半導体装置は、請求項6に記載の発明において、前記絶縁膜は、前記パッシベーション膜上に形成された有機材料からなる保護膜を含むことを特徴とするものである。
請求項8に記載の発明に係る半導体装置は、請求項7に記載の発明において、前記パッシベーション膜の側面は前記保護膜の側面より外側に位置することを特徴とするものである。
請求項9に記載の発明に係る半導体装置は、請求項8に記載の発明において、前記パッシベーション膜の側面は前記下層絶縁膜から離間していることを特徴とするものである。
請求項10に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一面上全体に亘り、比誘電率が3.0以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、ダイシングストリートを含む所定幅領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記低誘電率膜配線積層構造部の配線の接続パッド部に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成され、前記外部接続用バンプ電極の周囲における前記絶縁膜および前記低誘電率膜配線積層構造部上に有機樹脂からなる封止膜が形成されたものを準備する半導体ウエハ準備工程と、前記半導体ウエハの前記所定幅領域を、前記半導体ウエハの下面から除去して、前記半導体ウエハの厚さ方向の中間位置に底面を有する第1の溝を形成する第1の溝形成工程と、前記半導体ウエハの下面側から前記第1の溝の底面にレーザを照射して、前記第1の溝よりも幅狭の第2の溝を、前記第1の溝内の前記半導体ウエハの残部および前記低誘電率膜配線積層構造部を貫通して形成する第2の溝形成工程と、前記第1、第2の溝内に有機樹脂からなる下層絶縁膜を充填して前記低誘電率膜配線積層構造部の側面を覆う下層絶縁膜形成工程と、前記封止膜および前記下層絶縁膜を前記ダイシングストリートに沿って切断して個々の半導体装置を複数個得る切断工程と、を有することを特徴とするものである。
請求項11に記載の発明に係る半導体装置の製造方法は、請求項10に記載の発明において、前記第1の溝形成工程において、前記第1の溝は、その縁部が前記絶縁膜の周側面の外側に位置するように形成することを特徴とするものである。
請求項12に記載の発明に係る半導体装置の製造方法は、請求項10に記載の発明において、前記第1の溝形成工程は、前記半導体ウエハの前記所定幅領域を、前記半導体ウエハの下面から除去する前に、前記半導体ウエハの前記所定幅領域以外の領域における前記半導体ウエハの下面にレジスト膜を形成する工程を含むことを特徴とするものである。
請求項13に記載の発明に係る半導体装置の製造方法は、請求項12に記載の発明において、第2の溝形成工程と前記下層絶縁膜形成工程との間に、前記レジスト膜を除去する工程を有することを特徴とするものである。
請求項14に記載の発明に係る半導体装置の製造方法は、請求項13に記載の発明において、前記レジスト膜を除去する工程は、前記第2の溝形成工程におけるレーザの照射により飛散して前記レジスト膜に付着した前記半導体ウエハの残渣を含んで前記レジスト膜を除去する工程であることを特徴とするものである。
請求項15に記載の発明に係る半導体装置の製造方法は、請求項10に記載の発明において、前記半導体ウエハ準備工程と前記第1の溝形成工程との間に、前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程を有することを特徴とするものである。
請求項16に記載の発明に係る半導体装置の製造方法は、請求項15に記載の発明において、前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程の前に、前記外部接続用バンプ電極を含む前記封止膜の上面に補強テープを貼り付ける工程を有することを特徴とするものである。
請求項17に記載の発明に係る半導体装置の製造方法は、請求項16に記載の発明において、前記下層絶縁膜形成工程の後に、前記補強テープを剥離する工程を有することを特徴とするものである。
請求項18に記載の発明に係る半導体装置の製造方法は、請求項10に記載の発明において、前記下層絶縁膜形成工程は、前記下層絶縁膜を前記半導体ウエハの下面に形成する工程を含むことを特徴とするものである。
Electronic Materials社製の「FLARE(比誘電率2.8)」等が挙げられる。ここで、ガラス転移温度が400℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
2 突出部
3 接続パッド
4 低誘電率膜配線積層構造部
5 低誘電率膜
6 配線
7 パッシベーション膜
9 保護膜
11 上層配線
14 柱状電極
15 下層絶縁膜
16 封止膜
17 半田ボール
21 半導体ウエハ
22 ダイシングストリート
25 補強テープ
26 レジスト膜
29 第1の溝
30 第2の溝
31 シリコン残渣
Claims (18)
- 一面側に突出部を有する半導体基板と、前記半導体基板の一面側に設けられ、比誘電率が3.0以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部上に設けられた絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、前記半導体基板の下面、前記突出部を含む前記半導体基板の側面および前記低誘電率膜配線積層構造部の側面を覆って設けられた有機樹脂からなる下層絶縁膜と、前記外部接続用バンプ電極の周囲における前記絶縁膜上および前記低誘電率膜配線積層構造部の側面を覆う前記下層絶縁膜上に設けられた有機樹脂からなる封止膜とを備えていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記半導体基板の突出部および前記低誘電率膜配線積層構造部の側面は実質的に一面を形成していることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記低誘電率膜配線積層構造部の側面に設けられた前記下層絶縁膜の上部は前記低誘電率膜配線積層構造部の上面よりも上側に突出されていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記絶縁膜の側面は前記低誘電率膜配線積層構造部の側面よりも内側に配置されていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記絶縁膜は、前記低誘電率膜配線積層構造部上に形成された無機材料からなるパッシベーション膜を含むことを特徴とする半導体装置。
- 請求項6に記載の発明において、前記絶縁膜は、前記パッシベーション膜上に形成された有機材料からなる保護膜を含むことを特徴とする半導体装置。
- 請求項7に記載の発明において、前記パッシベーション膜の側面は前記保護膜の側面より外側に位置することを特徴とする半導体装置。
- 請求項8に記載の発明において、前記パッシベーション膜の側面は前記下層絶縁膜から離間していることを特徴とする半導体装置。
- 半導体ウエハの一面上全体に亘り、比誘電率が3.0以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、ダイシングストリートを含む所定幅領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記低誘電率膜配線積層構造部の配線の接続パッド部に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成され、前記外部接続用バンプ電極の周囲における前記絶縁膜および前記低誘電率膜配線積層構造部上に有機樹脂からなる封止膜が形成されたものを準備する半導体ウエハ準備工程と、
前記半導体ウエハの前記所定幅領域を、前記半導体ウエハの下面から除去して、前記半導体ウエハの厚さ方向の中間位置に底面を有する第1の溝を形成する第1の溝形成工程と、
前記半導体ウエハの下面側から前記第1の溝の底面にレーザを照射して、前記第1の溝よりも幅狭の第2の溝を、前記第1の溝内の前記半導体ウエハの残部および前記低誘電率膜配線積層構造部を貫通して形成する第2の溝形成工程と、
前記第1、第2の溝内に有機樹脂からなる下層絶縁膜を充填して前記低誘電率膜配線積層構造部の側面を覆う下層絶縁膜形成工程と、
前記封止膜および前記下層絶縁膜を前記ダイシングストリートに沿って切断して個々の半導体装置を複数個得る切断工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項10に記載の発明において、前記第1の溝形成工程において、前記第1の溝は、その縁部が前記絶縁膜の周側面の外側に位置するように形成することを特徴とする半導体装置の製造方法。
- 請求項10に記載の発明において、前記第1の溝形成工程は、前記半導体ウエハの前記所定幅領域を、前記半導体ウエハの下面から除去する前に、前記半導体ウエハの前記所定幅領域以外の領域における前記半導体ウエハの下面にレジスト膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、第2の溝形成工程と前記下層絶縁膜形成工程との間に、前記レジスト膜を除去する工程を有することを特徴とする半導体装置の製造方法。
- 請求項13に記載の発明において、前記レジスト膜を除去する工程は、前記第2の溝形成工程におけるレーザの照射により飛散して前記レジスト膜に付着した前記半導体ウエハの残渣を含んで前記レジスト膜を除去する工程であることを特徴とする半導体装置の製造方法。
- 請求項10に記載の発明において、前記半導体ウエハ準備工程と前記第1の溝形成工程との間に、前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程を有することを特徴とする半導体装置の製造方法。
- 請求項15に記載の発明において、前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程の前に、前記外部接続用バンプ電極を含む前記封止膜の上面に補強テープを貼り付ける工程を有することを特徴とする半導体装置の製造方法。
- 請求項16に記載の発明において、前記下層絶縁膜形成工程の後に、前記補強テープを剥離する工程を有することを特徴とする半導体装置の製造方法。
- 請求項10に記載の発明において、前記下層絶縁膜形成工程は、前記下層絶縁膜を前記半導体ウエハの下面に形成する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008225635A JP5004907B2 (ja) | 2008-09-03 | 2008-09-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008225635A JP5004907B2 (ja) | 2008-09-03 | 2008-09-03 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010062278A true JP2010062278A (ja) | 2010-03-18 |
JP5004907B2 JP5004907B2 (ja) | 2012-08-22 |
Family
ID=42188778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008225635A Expired - Fee Related JP5004907B2 (ja) | 2008-09-03 | 2008-09-03 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5004907B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015095508A (ja) * | 2013-11-11 | 2015-05-18 | 株式会社ディスコ | ウェーハの加工方法 |
KR20150127538A (ko) * | 2014-05-07 | 2015-11-17 | 가부시기가이샤 디스코 | 웨이퍼 가공 방법 |
KR20160040110A (ko) * | 2014-10-02 | 2016-04-12 | 스미또모 베이크라이트 가부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 장치 |
JP2019212768A (ja) * | 2018-06-05 | 2019-12-12 | 株式会社ディスコ | ウェーハの加工方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006261299A (ja) * | 2005-03-16 | 2006-09-28 | Yamaha Corp | 半導体装置の製造方法および半導体装置 |
JP2006294905A (ja) * | 2005-04-12 | 2006-10-26 | Sony Corp | 半導体装置及び半導体素子 |
JP2007335424A (ja) * | 2006-06-12 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の実装体および半導体装置の製造方法 |
-
2008
- 2008-09-03 JP JP2008225635A patent/JP5004907B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006261299A (ja) * | 2005-03-16 | 2006-09-28 | Yamaha Corp | 半導体装置の製造方法および半導体装置 |
JP2006294905A (ja) * | 2005-04-12 | 2006-10-26 | Sony Corp | 半導体装置及び半導体素子 |
JP2007335424A (ja) * | 2006-06-12 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の実装体および半導体装置の製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015095508A (ja) * | 2013-11-11 | 2015-05-18 | 株式会社ディスコ | ウェーハの加工方法 |
KR20150127538A (ko) * | 2014-05-07 | 2015-11-17 | 가부시기가이샤 디스코 | 웨이퍼 가공 방법 |
CN105097678A (zh) * | 2014-05-07 | 2015-11-25 | 株式会社迪思科 | 晶片的加工方法 |
CN105097678B (zh) * | 2014-05-07 | 2019-11-29 | 株式会社迪思科 | 晶片的加工方法 |
KR102251260B1 (ko) | 2014-05-07 | 2021-05-11 | 가부시기가이샤 디스코 | 웨이퍼 가공 방법 |
KR20160040110A (ko) * | 2014-10-02 | 2016-04-12 | 스미또모 베이크라이트 가부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 장치 |
CN105489510A (zh) * | 2014-10-02 | 2016-04-13 | 住友电木株式会社 | 半导体装置的制造方法和半导体装置 |
JP2016076694A (ja) * | 2014-10-02 | 2016-05-12 | 住友ベークライト株式会社 | 半導体装置の製造方法および半導体装置 |
KR102276498B1 (ko) * | 2014-10-02 | 2021-07-12 | 스미또모 베이크라이트 가부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 장치 |
JP2019212768A (ja) * | 2018-06-05 | 2019-12-12 | 株式会社ディスコ | ウェーハの加工方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5004907B2 (ja) | 2012-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101117505B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4596001B2 (ja) | 半導体装置の製造方法 | |
JP4193897B2 (ja) | 半導体装置およびその製造方法 | |
TWI296139B (ja) | ||
JP2010283367A (ja) | 半導体装置の製造方法 | |
TWI446512B (zh) | 晶片封裝體及其形成方法 | |
JP4538764B2 (ja) | 半導体装置およびその製造方法 | |
US20110169159A1 (en) | Chip package and fabrication method thereof | |
JP5393722B2 (ja) | 半導体装置 | |
JP4974384B2 (ja) | 半導体装置の製造方法 | |
JP5004907B2 (ja) | 半導体装置の製造方法 | |
JP4645863B2 (ja) | 半導体装置の製造方法 | |
JP4956465B2 (ja) | 半導体装置の製造方法 | |
JP2008130886A (ja) | 半導体装置の製造方法 | |
JP2010225648A (ja) | 半導体装置およびその製造方法 | |
JP4913563B2 (ja) | 半導体装置の製造方法 | |
CN101569010B (zh) | 具有低介电性绝缘膜的半导体器件及其制造方法 | |
JP2012138449A (ja) | 半導体装置の製造方法 | |
JP2010093273A (ja) | 半導体装置の製造方法 | |
JP2012023259A (ja) | 半導体装置及びその製造方法 | |
WO2011081130A1 (ja) | 半導体ウエハ及び半導体装置並びに半導体装置の製造方法 | |
JP4770892B2 (ja) | 半導体装置の製造方法 | |
JP2009135421A (ja) | 半導体装置およびその製造方法 | |
JP2009135420A (ja) | 半導体装置およびその製造方法 | |
JP2010147355A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110329 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |