JP2012138449A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012138449A JP2012138449A JP2010289313A JP2010289313A JP2012138449A JP 2012138449 A JP2012138449 A JP 2012138449A JP 2010289313 A JP2010289313 A JP 2010289313A JP 2010289313 A JP2010289313 A JP 2010289313A JP 2012138449 A JP2012138449 A JP 2012138449A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- low dielectric
- film
- constant film
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
【解決手段】半導体ウエハ61の一方の面61aの上に形成された低誘電率膜21をドライエッチングすることにより低誘電率膜21に溝21aを形成し、低誘電率膜21の上に封止層41を形成するとともに、低誘電率膜21の溝21a内に封止層41の一部を埋め込み、半導体ウエハ61及び封止層41を低誘電率膜21の溝21aに沿って分割する。
【選択図】図7
Description
そこで、本発明が解決しようとする課題は、レーザー光の照射による滓の発生を抑えるようにするとともに、分断後の低誘電率膜にダメージを与えないようにすることである。
半導体ウエハの一方の面の上に形成された低誘電率膜のガスエッチング、プラズマエッチング又はイオンエッチングのいずれかのドライエッチングを行ったことにより前記低誘電率膜に溝を形成し、
前記低誘電率膜の上、前記低誘電率膜の前記溝内及び前記溝の上に封止層を形成し、
前記半導体ウエハ及び前記封止層を前記低誘電率膜の前記溝に沿って分割する方法である。
好ましくは、前記低誘電率膜の前記ドライエッチングの前に、前記低誘電率膜の上に成膜されたパッシベーション膜のエッチングを行うことにより前記パッシベーション膜に溝を形成し、前記低誘電率膜の前記ドライエッチングに際しては、前記パッシベーション膜の前記溝の下に前記低誘電率膜の前記溝を形成する。
好ましくは、前記封止層の形成前に、前記低誘電率膜の上に配線を形成すると共に、前記配線の一部の上に外部接続用端子を形成し、前記封止層の形成に際しては、前記配線及び前記外部接続用端子を前記封止層で覆った後、前記封止層を研削して前記外部接続用端子を露出させる。
好ましくは、前記低誘電率膜は、ポリシロキサン系材料、炭素添加酸化シリコン又は有機ポリマー系のLow−k材料のいずれかを含む。
好ましくは、前記低誘電率膜は、比誘電率が3.0以下であって、ガラス転移温度が400℃以上である。
更に、半導体ウエハ61の裏面61bを研削し、半導体ウエハ61を薄くする。なお、半導体ウエハ61の裏面61bの研削は、後述の個片化処理時に行ってもよい。
(1) パッシベーション膜25と低誘電率膜21のガスエッチング、プラズマエッチング又はイオンエッチング(イオンミリング、イオンビームエッチング及び反応性イオンエッチング(reactive ion etching, RIE)等)によりドライエッチングを行ったので、残留したパッシベーション膜25及び低誘電率膜21がダメージを受けない。また、残留した低誘電率膜21が剥離しにくい。
(2) パッシベーション膜25と低誘電率膜21のガスエッチング、プラズマエッチング又はイオンエッチング(イオンミリング、イオンビームエッチング及び反応性イオンエッチング(reactive ion etching, RIE)等)によりドライエッチングを行ったので、滓が低誘電率膜21の積層体の溝21a内に残留しない。そのため、その後の洗浄工程を省略することができる。
(3) パッシベーション膜25と低誘電率膜21のガスエッチング、プラズマエッチング又はイオンエッチング(イオンミリングやイオンビームエッチング及び反応性イオンエッチング(reactive ion etching, RIE)等)によりドライエッチングを行ったので、低誘電率膜21の積層体の溝21aの底で露出した半導体ウエハ61の表面が滑らかである。そのため、その後、溝21aに埋められた封止層41の一部が半導体ウエハ61・半導体基板11から剥離しにくい。
(4) パッシベーション膜25及び低誘電率膜21の周囲を封止層41の一部が囲繞しているから、パッシベーション膜25及び低誘電率膜21が保護される。そのため、低誘電率膜21が半導体ウエハ61及び半導体基板11から剥離しにくい。
(5) 個片化処理の前に、低誘電率膜21がチップ領域62ごとに分断されている。個片化処理の際には、低誘電率膜21を切断していない。そのため、個片化処理の際に、低誘電率膜21がダメージを受けない
(6) レーザー光の走査によって低誘電率膜21の積層体に溝21aを形成するのではなく、溝21aをエッチングによって形成するから、溝21aの形成工程に要する時間を短縮することができる。加工コストの短縮も図れる。
上述の説明では、パッシベーション膜25及び低誘電率膜21のエッチングを行って、パッシベーション膜25及び低誘電率膜21に溝21aを形成した後に、保護膜27を形成した。それに対して、保護膜27を形成した後に、パッシベーション膜25及び低誘電率膜21に溝21aを形成してもよい。以下、具体的に説明する。
21 低誘電率膜
21a 溝
25 パッシベーション膜
25a 溝
30 配線
34 外部接続用端子
41 封止層
61 半導体ウエハ
61a 一方の面
64 レジスト
65 溝
Claims (6)
- 半導体ウエハの一方の面の上に形成された低誘電率膜のガスエッチング、プラズマエッチング又はイオンエッチングのいずれかのドライエッチングを行ったことにより前記低誘電率膜に溝を形成し、
前記低誘電率膜の上、前記低誘電率膜の前記溝内及び前記溝の上に封止層を形成し、
前記半導体ウエハ及び前記封止層を前記低誘電率膜の前記溝に沿って分割することを特徴とする半導体装置の製造方法。 - 前記低誘電率膜の前記ドライエッチングの前に、前記低誘電率膜の上にレジストを形成して、前記レジストに格子状の溝を形成した後、前記低誘電率膜のうち前記レジストの前記溝の下の部分のドライエッチングを行って、前記低誘電率膜の前記溝を格子状に形成することを特徴とする請求項1の半導体装置の製造方法。
- 前記低誘電率膜の前記ドライエッチングの前に、前記低誘電率膜の上に成膜されたパッシベーション膜のエッチングを行うことにより前記パッシベーション膜に溝を形成し、前記低誘電率膜の前記ドライエッチングに際しては、前記パッシベーション膜の前記溝の下に前記低誘電率膜の前記溝を形成することを特徴とする請求項1又は2の半導体装置の製造方法。
- 前記封止層の形成前に、前記低誘電率膜の上に配線を形成すると共に、前記配線の一部の上に外部接続用端子を形成し、
前記封止層の形成に際しては、前記配線及び前記外部接続用端子を前記封止層で覆った後、前記封止層を研削して前記外部接続用端子を露出させることを特徴とする請求項1から3の何れかの半導体装置の製造方法。 - 前記低誘電率膜は、ポリシロキサン系材料、炭素添加酸化シリコン又は有機ポリマー系のLow−k材料のいずれかを含むことを特徴とする請求項1から4の何れかの半導体装置の製造方法。
- 前記低誘電率膜は、比誘電率が3.0以下であって、ガラス転移温度が400℃以上であることを特徴とする請求項1から5の何れかの半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010289313A JP2012138449A (ja) | 2010-12-27 | 2010-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010289313A JP2012138449A (ja) | 2010-12-27 | 2010-12-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012138449A true JP2012138449A (ja) | 2012-07-19 |
Family
ID=46675645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010289313A Pending JP2012138449A (ja) | 2010-12-27 | 2010-12-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012138449A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015023078A (ja) * | 2013-07-17 | 2015-02-02 | 株式会社ディスコ | ウエーハの加工方法 |
JP2016040796A (ja) * | 2014-08-12 | 2016-03-24 | 株式会社ディスコ | ウエーハの分割方法 |
JP2016058578A (ja) * | 2014-09-10 | 2016-04-21 | 株式会社ディスコ | 分割方法 |
US9553217B2 (en) | 2014-06-17 | 2017-01-24 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device and structure with trenches in passivation film |
JP2019029654A (ja) * | 2017-07-26 | 2019-02-21 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177242A (ja) * | 1992-12-08 | 1994-06-24 | Hitachi Ltd | 半導体集積回路装置 |
JP2006148007A (ja) * | 2004-11-24 | 2006-06-08 | Sharp Corp | 半導体装置の製造方法とその製造方法によって製造された半導体装置 |
JP2007335830A (ja) * | 2006-05-19 | 2007-12-27 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2010093273A (ja) * | 2009-11-13 | 2010-04-22 | Casio Computer Co Ltd | 半導体装置の製造方法 |
-
2010
- 2010-12-27 JP JP2010289313A patent/JP2012138449A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177242A (ja) * | 1992-12-08 | 1994-06-24 | Hitachi Ltd | 半導体集積回路装置 |
JP2006148007A (ja) * | 2004-11-24 | 2006-06-08 | Sharp Corp | 半導体装置の製造方法とその製造方法によって製造された半導体装置 |
JP2007335830A (ja) * | 2006-05-19 | 2007-12-27 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2010093273A (ja) * | 2009-11-13 | 2010-04-22 | Casio Computer Co Ltd | 半導体装置の製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015023078A (ja) * | 2013-07-17 | 2015-02-02 | 株式会社ディスコ | ウエーハの加工方法 |
US9553217B2 (en) | 2014-06-17 | 2017-01-24 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device and structure with trenches in passivation film |
JP2016040796A (ja) * | 2014-08-12 | 2016-03-24 | 株式会社ディスコ | ウエーハの分割方法 |
JP2016058578A (ja) * | 2014-09-10 | 2016-04-21 | 株式会社ディスコ | 分割方法 |
JP2019029654A (ja) * | 2017-07-26 | 2019-02-21 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体装置 |
CN109755214A (zh) * | 2017-07-26 | 2019-05-14 | 三星电子株式会社 | 半导体器件 |
JP7017992B2 (ja) | 2017-07-26 | 2022-02-09 | 三星電子株式会社 | 半導体装置 |
CN109755214B (zh) * | 2017-07-26 | 2023-11-21 | 三星电子株式会社 | 半导体器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101117505B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4596001B2 (ja) | 半導体装置の製造方法 | |
JP4193897B2 (ja) | 半導体装置およびその製造方法 | |
US8871627B2 (en) | Semiconductor device having low dielectric insulating film and manufacturing method of the same | |
JP5393722B2 (ja) | 半導体装置 | |
KR20090092328A (ko) | 일렉트로마이그레이션 방지막을 구비하는 반도체 장치 및 그 제조방법 | |
JP2012138449A (ja) | 半導体装置の製造方法 | |
JP2011119324A (ja) | 半導体装置及びその製造方法 | |
JP4974384B2 (ja) | 半導体装置の製造方法 | |
JP4645863B2 (ja) | 半導体装置の製造方法 | |
JP4956465B2 (ja) | 半導体装置の製造方法 | |
US20100283129A1 (en) | Semiconductor device and method for fabricating the same | |
JP2012023259A (ja) | 半導体装置及びその製造方法 | |
US20090079072A1 (en) | Semiconductor device having low dielectric insulating film and manufacturing method of the same | |
JP4913563B2 (ja) | 半導体装置の製造方法 | |
JP5004907B2 (ja) | 半導体装置の製造方法 | |
JP2010093273A (ja) | 半導体装置の製造方法 | |
JP2007317692A (ja) | 半導体装置およびその製造方法 | |
JP2009135421A (ja) | 半導体装置およびその製造方法 | |
JP4770892B2 (ja) | 半導体装置の製造方法 | |
JP2004134709A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2009218469A (ja) | 半導体装置およびその製造方法 | |
JP2009135420A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131004 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150414 |