JP2009135420A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009135420A JP2009135420A JP2008224343A JP2008224343A JP2009135420A JP 2009135420 A JP2009135420 A JP 2009135420A JP 2008224343 A JP2008224343 A JP 2008224343A JP 2008224343 A JP2008224343 A JP 2008224343A JP 2009135420 A JP2009135420 A JP 2009135420A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric constant
- low dielectric
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】 シリコン基板および該シリコン基板上に設けられた低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を備えた半導体装置において、低誘電率膜が剥離しにくいようにする。
【解決手段】 シリコン基板1の上面の周辺部を除く領域には低誘電率膜4と配線5との積層構造からなる低誘電率膜配線積層構造部3が設けられている。低誘電率膜配線積層構造部3の上面にはパッシベーション膜7および保護膜9が設けられている。低誘電率膜配線積層構造部3の周囲におけるシリコン基板1の上面には側部絶縁膜11がその上面が保護膜9の上面とほぼ面一となるように設けられている。これにより、低誘電率膜4が剥離しにくい構造となっている。
【選択図】 図1
【解決手段】 シリコン基板1の上面の周辺部を除く領域には低誘電率膜4と配線5との積層構造からなる低誘電率膜配線積層構造部3が設けられている。低誘電率膜配線積層構造部3の上面にはパッシベーション膜7および保護膜9が設けられている。低誘電率膜配線積層構造部3の周囲におけるシリコン基板1の上面には側部絶縁膜11がその上面が保護膜9の上面とほぼ面一となるように設けられている。これにより、低誘電率膜4が剥離しにくい構造となっている。
【選択図】 図1
Description
この発明は半導体装置およびその製造方法に関する。
携帯型電子機器等に代表される小型の電子機器に搭載される半導体装置として、半導体基板とほぼ同じ大きさ(サイズ&ディメンション)を有するCSP(Chip Size Package)が知られている。CSPの中でも、ウエハ状態でパッケージングを完成させ、ダイシングにより個々の半導体装置に分離されたものは、WLP(Wafer Level Package)とも言われている。
従来のこのような半導体装置(例えば、特許文献1参照)では、半導体基板に形成された接続パッドを覆う絶縁膜の上面に配線が延出され、延出された配線の一端に形成された接続パッド部上面に多数の柱状電極が設けられ、絶縁膜の上面における柱状電極間に配線を覆って封止膜が形成されている。封止膜はその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられている。
ところで、上記のような半導体装置には、半導体基板の一面に形成される集積回路に、層間絶縁膜と配線との積層構造からなる層間絶縁膜配線積層構造部を採用したものがある。この場合、微細化に伴って層間絶縁膜配線積層構造部の配線間の間隔が小さくなると、当該配線間の容量が大きくなり、当該配線を伝わる信号の遅延が増大してしまう。
この点を改善するために、層間絶縁膜の材料として、誘電率が層間絶縁膜の材料として一般的に用いられている酸化シリコンの誘電率4.2〜4.0よりも低いlow−k材料等と言われる低誘電率材料が注目されている。low−k材料としては、酸化シリコン(SiO2)に炭素(C)をドープしたSiOCやさらにHを含むSiOCH等が挙げられる。また、誘電率をさらに低くするため、空気を含んだポーラス(多孔性)型の低誘電率膜の検討も行われている。
しかしながら、上述した低誘電率膜を備えた半導体装置では、特に、中空構造を有するポーラス型の低誘電率膜に代表されるように、機械的強度が低く、また水分の影響を受けやすく、ひいては下地層から剥離しやすいという問題がある。
そこで、この発明は、低誘電率膜の剥離を大幅に改善することができる半導体装置およびその製造方法を提供することを目的とする。
請求項1に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板の一面上の周辺部を除く領域に設けられ、比誘電率が3.0以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部の側面を覆うように設けられた側部絶縁膜と、前記低誘電率膜配線積層構造部上に設けられた絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、前記外部接続用バンプ電極の周囲における前記絶縁膜上および前記側部絶縁膜上に設けられた有機樹脂からなる封止膜とを備えていることを特徴とするものである。
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記側部絶縁膜は有機シランを含むことを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記絶縁膜は無機材料からなるパッシベーション膜とその上に設けられた有機材料からなる保護膜とを含むことを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面は、実質的に一面を形成し、前記側部絶縁膜によって覆われていることを特徴とするものである。
請求項6に記載の発明に係る半導体装置は、請求項5に記載の発明において、前記側部絶縁膜の側面は前記封止膜によって覆われていることを特徴とするものである。
請求項7に記載の発明に係る半導体装置は、請求項6に記載の発明において、前記側部絶縁膜の下部は前記低誘電率膜配線積層構造部の周囲における前記半導体基板の一面全体に設けられていることを特徴とするものである。
請求項8に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記保護膜、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面は、実質的に一面を形成し、前記側部絶縁膜によって覆われていることを特徴とするものである。
請求項9に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記保護膜の側面は、前記パッシベーション膜の側面よりも内側に配置され、前記封止膜によって覆われていることを特徴とするものである。
請求項10に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記絶縁膜上に前記電極用接続パッド部を有する上層配線が形成されていることを特徴とするものである。
請求項11に記載の発明に係る半導体装置は、請求項10に記載の発明において、前記上層配線の接続パッド部上に形成された前記外部接続用バンプ電極は柱状電極であることを特徴とするものである。
請求項12に記載の発明に係る半導体装置は、請求項11に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項13に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記低誘電率膜配線積層構造部の周囲における前記半導体基板の一面は凸凹面となっていることを特徴とするものである。
請求項14に記載の発明に係る半導体装置は、請求項13に記載の発明において、前記側部絶縁膜は前記半導体基板の凸凹面上に設けられていることを特徴とするものである。
請求項15に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
請求項16に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一面上に、比誘電率が3.0以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成されたものを準備する工程と、ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部を除去する工程と、前記低誘電率膜配線積層構造部の側面を覆う側部絶縁膜を形成する工程と、前記前記低誘電率膜配線積層構造部上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、前記低誘電率膜配線積層構造部上における前記外部接続用バンプ電極の周囲および前記側部絶縁膜上に封止膜を形成する工程と、少なくとも前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、を含むことを特徴とするものである。
請求項17に記載の発明に係る半導体装置の製造方法は、請求項16に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とするものである。
請求項18に記載の発明に係る半導体装置の製造方法は、請求項16に記載の発明において、前記溝を形成する工程は、前記低誘電率膜配線積層構造部にレーザビームを照射する工程を含むことを特徴とするものである。
請求項19に記載の発明に係る半導体装置の製造方法は、請求項18に記載の発明において、前記溝を形成する工程は、前記半導体ウエハの一面を露出させる工程を含み、この直後に、この露出された前記半導体ウエハの一面上に前記側部絶縁膜を形成することを特徴とするものである。
請求項20に記載の発明に係る半導体装置の製造方法は、請求項16に記載の発明において、前記側部絶縁膜を形成する工程は、インクジェット法により側部絶縁膜形成用インクを塗布する工程を含むことを特徴とするものである。
請求項21に記載の発明に係る半導体装置の製造方法は、請求項20に記載の発明において、前記側部絶縁膜形成用インクは有機シランを含むことを特徴とするものである。
請求項22に記載の発明に係る半導体装置の製造方法は、請求項16に記載の発明において、前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断する工程は、前記側部絶縁膜を切断する工程を含むことを特徴とするものである。
請求項23に記載の発明に係る半導体装置の製造方法は、請求項16に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記側部絶縁膜は有機シランを含むことを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記絶縁膜は無機材料からなるパッシベーション膜とその上に設けられた有機材料からなる保護膜とを含むことを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面は、実質的に一面を形成し、前記側部絶縁膜によって覆われていることを特徴とするものである。
請求項6に記載の発明に係る半導体装置は、請求項5に記載の発明において、前記側部絶縁膜の側面は前記封止膜によって覆われていることを特徴とするものである。
請求項7に記載の発明に係る半導体装置は、請求項6に記載の発明において、前記側部絶縁膜の下部は前記低誘電率膜配線積層構造部の周囲における前記半導体基板の一面全体に設けられていることを特徴とするものである。
請求項8に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記保護膜、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面は、実質的に一面を形成し、前記側部絶縁膜によって覆われていることを特徴とするものである。
請求項9に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記保護膜の側面は、前記パッシベーション膜の側面よりも内側に配置され、前記封止膜によって覆われていることを特徴とするものである。
請求項10に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記絶縁膜上に前記電極用接続パッド部を有する上層配線が形成されていることを特徴とするものである。
請求項11に記載の発明に係る半導体装置は、請求項10に記載の発明において、前記上層配線の接続パッド部上に形成された前記外部接続用バンプ電極は柱状電極であることを特徴とするものである。
請求項12に記載の発明に係る半導体装置は、請求項11に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項13に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記低誘電率膜配線積層構造部の周囲における前記半導体基板の一面は凸凹面となっていることを特徴とするものである。
請求項14に記載の発明に係る半導体装置は、請求項13に記載の発明において、前記側部絶縁膜は前記半導体基板の凸凹面上に設けられていることを特徴とするものである。
請求項15に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
請求項16に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一面上に、比誘電率が3.0以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成されたものを準備する工程と、ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部を除去する工程と、前記低誘電率膜配線積層構造部の側面を覆う側部絶縁膜を形成する工程と、前記前記低誘電率膜配線積層構造部上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、前記低誘電率膜配線積層構造部上における前記外部接続用バンプ電極の周囲および前記側部絶縁膜上に封止膜を形成する工程と、少なくとも前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、を含むことを特徴とするものである。
請求項17に記載の発明に係る半導体装置の製造方法は、請求項16に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とするものである。
請求項18に記載の発明に係る半導体装置の製造方法は、請求項16に記載の発明において、前記溝を形成する工程は、前記低誘電率膜配線積層構造部にレーザビームを照射する工程を含むことを特徴とするものである。
請求項19に記載の発明に係る半導体装置の製造方法は、請求項18に記載の発明において、前記溝を形成する工程は、前記半導体ウエハの一面を露出させる工程を含み、この直後に、この露出された前記半導体ウエハの一面上に前記側部絶縁膜を形成することを特徴とするものである。
請求項20に記載の発明に係る半導体装置の製造方法は、請求項16に記載の発明において、前記側部絶縁膜を形成する工程は、インクジェット法により側部絶縁膜形成用インクを塗布する工程を含むことを特徴とするものである。
請求項21に記載の発明に係る半導体装置の製造方法は、請求項20に記載の発明において、前記側部絶縁膜形成用インクは有機シランを含むことを特徴とするものである。
請求項22に記載の発明に係る半導体装置の製造方法は、請求項16に記載の発明において、前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断する工程は、前記側部絶縁膜を切断する工程を含むことを特徴とするものである。
請求項23に記載の発明に係る半導体装置の製造方法は、請求項16に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
この発明によれば、半導体基板上の周辺部を除く領域に比誘電率が3.0以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を設け、この低誘電率膜配線積層構造部の側面を側部絶縁膜によって覆っているので、低誘電率膜の剥離を大幅に改善することができる。
(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子(図示せず)が形成され、上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド2が設けられている。接続パッド2は2個のみを図示するが実際にはシリコン基板1の上面に多数配列されている。
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子(図示せず)が形成され、上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド2が設けられている。接続パッド2は2個のみを図示するが実際にはシリコン基板1の上面に多数配列されている。
シリコン基板1の上面において接続パッド2の外側の周辺部を除く領域には、集積回路の各素子を接続するための低誘電率膜配線積層構造部3が設けられている。低誘電率膜配線積層構造部3は、複数層例えば4層の低誘電率膜4と同数層の銅やアルミニウム系金属等からなる配線5とが交互に積層された構造となっている。
低誘電率膜4の材料としては、Si−O結合とSi−H結合を有するポリシロキサン系材料(HSQ:Hydrogen silsesquioxane、比誘電率3.0)、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料(MSQ:Methyl silsesquioxane、比誘電率2.7〜2.9)、炭素添加酸化シリコン(SiOC:Carbon doped silicon oxide、比誘電率2.7〜2.9)、有機ポリマー系のlow−k材料等が挙げられ、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。
有機ポリマー系のlow−k材料としては、Dow Chemical社製の「SiLK(比誘電率2.6)」、Honeywell Electronic Materials社製の「FLARE(比誘電率2.8)」等が挙げられる。ここで、ガラス転移温度が400℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
また、低誘電率膜4の材料としては、以上のほかに、通常の状態における比誘電率が3.0よりも大きいが、ポーラス型とすることにより、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン(FSG:Fluorinated Silicate Glass、比誘電率3.5〜3.7)、ボロン添加酸化シリコン(BSG:Boron-doped Silicate Glass、比誘電率3.5)、酸化シリコン(比誘電率4.0〜4.2)である。
低誘電率膜配線積層構造部3において、各層の配線5は層間で互いに接続されている。最下層の配線5の一端部は、最下層の低誘電率膜4に設けられた開口部6を介して接続パッド2に接続されている。最上層の配線5の接続パッド部5aは最上層の低誘電率膜4の上面周辺部に配置されている。
最上層の配線5を含む最上層の低誘電率膜4の上面には酸化シリコン等の無機材料からなるパッシベーション膜(絶縁膜)7が設けられている。最上層の配線5の接続パッド部5aに対応する部分におけるパッシベーション膜7には開口部8が設けられている。パッシベーション膜7の上面には主成分がポリイミド、エポキシ、フェノール、ビスマレイミド、アクリル、合成ゴム、ポリベンゾオキサイド等の有機材料からなる保護膜(絶縁膜)9が設けられている。パッシベーション膜7の開口部8に対応する部分における保護膜9には開口部10が設けられている。
ここで、低誘電率膜配線積層構造部3の周囲におけるシリコン基板1の上面は凸凹面1aとなっている。低誘電率膜配線積層構造部3の周囲におけるシリコン基板1の凸凹面1a上には後述する材料からなる側部絶縁膜11がその上面が保護膜9の上面とほぼ面一となるように設けられている。この状態では、低誘電率膜配線積層構造部3、パッシベーション膜7および保護膜9の側面は、実質的に一面を形成し、側部絶縁膜11によって覆われている。
保護膜9の上面には上層配線12が設けられている。上層配線12は、保護膜9の上面に設けられた銅等からなる下地金属層13と、下地金属層13の上面に設けられた銅からなる上部金属層14との2層構造となっている。上層配線12の一端部は、パッシベーション膜7および保護膜9の開口部8、10を介して最上層の配線5の接続パッド部5aに接続されている。
上層配線12の接続パッド部(電極用接続パッド部)上面には銅からなる柱状電極(外部接続用バンプ電極)15が設けられている。上層配線12を含む保護膜9の上面および側部絶縁膜11の上面にはエポキシ系樹脂等の有機材料からなる封止膜16がその上面が柱状電極15の上面と面一となるように設けられている。柱状電極15の上面には半田ボール17が設けられている。
以上のように、この半導体装置では、シリコン基板1上の周辺部を除く領域に低誘電率膜4と配線5との積層構造からなる低誘電率膜配線積層構造部3を設け、低誘電率膜配線積層構造部3、パッシベーション膜7および保護膜9の側面を側部絶縁膜11によって覆っており、シリコン基板1から低誘電率膜配線積層構造部3が剥離しにくい構造となっている。
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)上に、接続パッド2と、各4層の低誘電率膜4および配線5と、パッシベーション膜7とが設けられ、最上層の配線5の接続パッド部5aの中央部がパッシベーション膜7に設けられた開口部8を介して露出されたものを準備する。
低誘電率膜4の材料としては、上記のようなものが挙げられ、ポーラス型となったものを含めて、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。なお、図2において、符号22で示す領域はダイシングストリートに対応する領域である。
次に、図3に示すように、パッシベーション膜7の上面にポリイミド系樹脂等の有機材料からなる保護膜9をパターン形成する。この場合、まず、パッシベーション膜7の開口部8を介して露出された最上層の配線5の接続パッド部5aを含むパッシベーション膜7の上面に、スクリーン印刷法、スピンコート法等により、ポリイミド系樹脂等からなる有機材料膜を成膜する。次に、この成膜された有機材料膜をフォトリソグラフィ技術を用いてパターニングすると、パッシベーション膜7の開口部8に対応する部分に開口部10を有する保護膜9が形成される。
次に、図4に示すように、レーザビームを照射するレーザ加工により、ダイシングストリート22およびその両側の領域において保護膜9によって覆われずに露出された領域におけるパッシベーション膜7および4層の低誘電率膜4に溝23を形成する。この状態では、半導体ウエハ21上に積層された4層の低誘電率膜4およびパッシベーション膜7が溝23により分離されることにより、低誘電率膜配線積層構造部3が形成されている。また、保護膜9、パッシベーション膜7および低誘電率膜配線積層構造部3の側面は、実質的に一面を形成している。したがって、溝23は、実質的には、保護膜9、パッシベーション膜7および低誘電率膜配線積層構造部3に形成されている。
ここで、低誘電率膜4は脆いため、ブレードにより切断して溝23を形成する場合には、切断面において低誘電率膜4に多数の切欠け、破損が生じてしまうので、溝23の形成はレーザビームの照射により低誘電率膜4を切断する方法が推奨される。レーザビームの照射により溝23を形成する場合、レーザビームがシリコン基板1の上面に照射されるとシリコン基板1の上面が溶融し、この溶融したものがシリコン基板1から跳ね上がってからシリコン基板1上に落下するため、溝23の底面は凹凸面1aとなる。すなわち、低誘電率膜配線積層構造部3の周囲における半導体ウエハ21の上面は、溝23を介して露出され、且つ、凹凸面1aとなる。
ところで、図2に示す状態において、パッシベーション膜7の上面にポリイミド系樹脂等からなる有機材料膜を成膜し、次いで、レーザビームの照射により、有機材料膜、パッシベーション膜7および4層の低誘電率膜4に溝23を形成することが考えられる。しかしながら、有機材料膜の材料が、ポリイミド系樹脂等のように、レーザエネルギーを吸収しやすく、レーザビームの照射で切断しにくいものである場合には、好ましくない。そこで、上述の如く、保護膜9はフォトリソグラフィ技術を用いてパターニングする方が好ましい。
次に、図5に示すように、溝23を介して露出された半導体ウエハ21の凸凹面1a上に側部絶縁膜形成用膜11aを形成する。側部絶縁膜形成用膜11aの形成方法としては、微小領域に一定量のインクを正確に塗布することが可能なインクジェット法により、粒径1〜100nmの側部絶縁膜形成用粒子を溶媒中に分散させた側部絶縁膜形成用インクを塗布することにより形成することができる。
側部絶縁膜形成用インクとしては、ポリアミック酸や高次シラン化合物(有機シラン)等からなる有機微粒子をトルエンで希釈した溶液や硬化性ポリエステルを含む溶液等が挙げられる。この場合、側部絶縁膜形成用膜11aは、溶媒を含むため、保護膜9の上面よりもある程度盛り上がるように形成する。例えば、側部絶縁膜形成用膜11aの体積は形成すべき側部絶縁膜膜9の体積の5〜20%程度大目としておく。
次に、温度80〜400℃で焼成すると、側部絶縁膜形成用膜11a中の溶媒が蒸発し、図6に示すように、溝23を介して露出された半導体ウエハ21の凸凹面1a上に側部絶縁膜11がその上面が保護膜9の上面とほぼ面一となるように形成される。この状態では、保護膜9、パッシベーション膜7および低誘電率膜配線積層構造部3の側面は側部絶縁膜11によって覆われている。
ここで、側部絶縁膜形成用インクが高次シラン化合物をトルエンで希釈した溶液である場合には、温度400℃で30分焼成すると、アモルファスシリコンからなる側部絶縁膜11が形成される。側部絶縁膜形成用インクが硬化性ポリエステルを含む溶液である場合には、温度80〜200℃で30分焼成すると、ポリエステルからなる側部絶縁膜11が形成される。
ところで、この製造方法では、図4に示すように、パッシベーション膜7および4層の低誘電率膜4に溝23を形成した直後に、図5に示す工程を経て、図6に示すように、溝23を介して露出された半導体ウエハ21の凸凹面1a上に側部絶縁膜11をその上面が保護膜9の上面とほぼ面一となるように形成しているので、溝23を介して露出された低誘電率膜4の側面の露出時間を可及的に短くすることができる。したがって、可及的に早い時点において、低誘電率膜配線積層構造部3が半導体ウエハ21から剥離しにくい構造とすることができる。なお、側部絶縁膜11の上面は、保護膜9の上面とほぼ面一ではなく、保護膜9の上面よりもある程度低くなっても高くなっても別に構わない。
次に、図7に示すように、パッシベーション膜7および保護膜9の開口部8、10を介して露出された最上層の配線5の接続パッド部5aの上面を含む保護膜9の上面および側部絶縁膜11の上面に下地金属層13を形成する。この場合、下地金属層13は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層13の上面にメッキレジスト膜24をパターン形成する。この場合、上部金属層14形成領域に対応する部分におけるメッキレジスト膜24には開口部25が形成されている。次に、下地金属層13をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜24の開口部25内の下地金属層13の上面に上部金属層14を形成する。次に、メッキレジスト膜24を剥離する。
次に、図8に示すように、上部金属層14を含む下地金属層13の上面にメッキレジスト膜26をパターン形成する。この場合、上部金属層14の接続パッド部(柱状電極15形成領域)に対応する部分におけるメッキレジスト膜26には開口部27が形成されている。次に、下地金属層13をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜26の開口部27内の上部金属層14の接続パッド部上面に高さ50〜150μmの柱状電極15を形成する。
次に、メッキレジスト膜26を剥離し、次いで、上部金属層14をマスクとして下地金属層13の不要な部分をエッチングして除去すると、図9に示すように、上部金属層14下にのみ下地金属層13が残存される。この状態では、下地金属層13および上部金属層14により2層構造の上層配線12が形成されている。
次に、図10に示すように、スクリーン印刷法、スピンコート法等により、上層配線12、柱状電極15を含む保護膜9の上面および側部絶縁膜11の上面にエポキシ系樹脂等の有機材料からなる封止膜16をその厚さが柱状電極15の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極15の上面は封止膜16によって覆われている。
次に、封止膜16の上面側を適宜に研削し、図11に示すように、柱状電極15の上面を露出させ、且つ、この露出された柱状電極15の上面を含む封止膜16の上面を平坦化する。この封止膜16の上面の平坦化に際し、封止膜16と共に柱状電極15の上面部を数μm〜十数μm研削してもよい。
次に、図12に示すように、柱状電極15の上面に半田ボール17を形成する。次に、図13に示すように、封止膜16、側部絶縁膜11および半導体ウエハ21を溝23内の中央部のダイシングストリート22に沿って切断する。すると、図1に示すように、保護膜9、パッシベーション膜7および低誘電率膜配線積層構造部3の側面が側部絶縁膜11によって覆われた構造の半導体装置が複数個得られる。
ところで、図5および図6に示す工程において、側部絶縁膜11を形成しない場合には、図7に示す工程において、半導体ウエハ21の凸凹面1a上に下地金属層13およびメッキレジスト膜24を形成することになる。このようにした場合には、半導体ウエハ21の凸凹面1aに倣って下地金属層13が凸凹となり、この下地金属層13が凸凹に起因してメッキレジスト膜24にクラックが発生することがある。
メッキレジスト膜24にクラックが発生した場合には、下地金属層13をメッキ電流路とした銅の電解メッキにより上部金属層14を形成するとき、メッキレジスト膜24のクラックが発生した部分に銅メッキが形成されるという不都合が生じてしまう。これに対し、上記製造方法では、半導体ウエハ21の凸凹面1a上に側部絶縁膜11を形成し、側部絶縁膜11の上面に下地金属層13およびメッキレジスト膜24を形成しているので、そのような不都合が生じることはない。
また、図5および図6に示す工程において、側部絶縁膜11を形成しない場合には、図4に示す工程において、溝23を形成した後、図10に示す工程において、封止膜16を形成するまでの期間の大部分において、半導体ウエハ21の凸凹面1aが溝23を介して露出された状態となる。このようにした場合には、当該期間において半導体ウエハ21を搬送するとき、半導体ウエハ21に凸凹面1aに起因する割れや欠け等が発生しやすい。
これに対し、上記製造方法では、図4に示す工程において、溝23を形成し、次いで、図5および図6に示す工程において、溝23を介して露出された半導体ウエハ21の凸凹面1a上に側部絶縁膜11を形成しているので、溝23を形成した後の比較的早い時点で半導体ウエハ21の凸凹面1aを側部絶縁膜11で覆うことができ、したがって半導体ウエハ21に凸凹面1aに起因する割れや欠け等が発生しにくいようにすることができる。
(第2実施形態)
図14はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、低誘電率膜配線積層構造部3の周囲におけるシリコン基板1の凸凹面1a上に断面ほぼL字状の側部絶縁膜11をその最上面が保護膜9の上面とほぼ面一となるように設け、側部絶縁膜11の側面を封止膜16で覆った点である。この場合、側部絶縁膜11の下部は低誘電率膜配線積層構造部3の周囲におけシリコン基板1の凸凹面1a全体に設けられている。
図14はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、低誘電率膜配線積層構造部3の周囲におけるシリコン基板1の凸凹面1a上に断面ほぼL字状の側部絶縁膜11をその最上面が保護膜9の上面とほぼ面一となるように設け、側部絶縁膜11の側面を封止膜16で覆った点である。この場合、側部絶縁膜11の下部は低誘電率膜配線積層構造部3の周囲におけシリコン基板1の凸凹面1a全体に設けられている。
この半導体装置の製造方法では、図5に示す工程において、インクジェット法により、溝23を介して露出されたシリコン基板1の凸凹面1a上において溝23の幅方向両側およびその間に側部絶縁膜形成用インクを断面凹字状に塗布し、焼成すると、シリコン基板1の凸凹面1a上において溝23の幅方向両側およびその間に断面凹字状の側部絶縁膜11がその最上面が保護膜9の上面とほぼ面一となるように形成される。そして、上記第1実施形態の場合と同様に、封止膜16および半田ボール17を形成した後に、封止膜16、側部絶縁膜11および半導体ウエハ21をダイシングストリート22に沿って切断すると、図14に示す半導体装置が複数個得られる。
この場合も、図4に示すように、パッシベーション膜7および4層の低誘電率膜4に溝23を形成した直後に、溝23を介して露出された半導体ウエハ21の凸凹面1a上において溝23の幅方向両側およびその間に断面凹字状の側部絶縁膜11をその最上面が保護膜9の上面とほぼ面一となるように形成しているので、溝23を介して露出された低誘電率膜4の側面の露出時間を可及的に短くすることができる。したがって、可及的に早い時点において、低誘電率膜配線積層構造部3が半導体ウエハ21から剥離しにくい構造とすることができる。
(第3実施形態)
図15はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、低誘電率膜配線積層構造部3の周囲におけるシリコン基板1の凸凹面1a上の周辺部を除く領域に側部絶縁膜11をその上面が保護膜9の上面とほぼ面一となるように設け、側部絶縁膜11の外側におけるシリコン基板1の凸凹面1aの周辺部上に封止膜16を設けた点である。
図15はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、低誘電率膜配線積層構造部3の周囲におけるシリコン基板1の凸凹面1a上の周辺部を除く領域に側部絶縁膜11をその上面が保護膜9の上面とほぼ面一となるように設け、側部絶縁膜11の外側におけるシリコン基板1の凸凹面1aの周辺部上に封止膜16を設けた点である。
この半導体装置の製造方法では、図5に示す工程において、インクジェット法により、溝23を介して露出されたシリコン基板1の凸凹面1a上において溝23の幅方向両側のみに側部絶縁膜形成用インクを塗布し、焼成すると、シリコン基板1の凸凹面1a上において溝23の幅方向両側のみに側部絶縁膜11がその上面が保護膜9の上面とほぼ面一となるように形成される。そして、上記第1実施形態の場合と同様に、封止膜16および半田ボール17を形成した後に、封止膜16および半導体ウエハ21をダイシングストリート22に沿って切断すると、図15に示す半導体装置が複数個得られる。
(第4実施形態)
図16はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、保護膜9の平面サイズをやや小さくして、保護膜9の側面をパッシベーション膜7の側面よりも内側に位置させ、低誘電率膜配線積層構造部3の周囲におけるシリコン基板1の凸凹面1a上に側部絶縁膜11をその上面がパッシベーション膜7の上面とほぼ面一となるように設けた点である。この場合、保護膜9の側面は封止膜16によって覆われている。
図16はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、保護膜9の平面サイズをやや小さくして、保護膜9の側面をパッシベーション膜7の側面よりも内側に位置させ、低誘電率膜配線積層構造部3の周囲におけるシリコン基板1の凸凹面1a上に側部絶縁膜11をその上面がパッシベーション膜7の上面とほぼ面一となるように設けた点である。この場合、保護膜9の側面は封止膜16によって覆われている。
この半導体装置の製造方法では、図3に示す工程において、保護膜9の平面サイズをやや小さくし、図5および図6に示す工程において、溝23を介して露出されたシリコン基板1の凸凹面1a上に側部絶縁膜11をその上面がパッシベーション膜7の上面とほぼ面一となるように形成する。そして、上記第1実施形態の場合と同様に、封止膜16および半田ボール17を形成した後に、封止膜16、側部絶縁膜11および半導体ウエハ21をダイシングストリート22に沿って切断すると、図16に示す半導体装置が複数個得られる。
この場合、図4に示すようす工程において、パッシベーション膜7および4層の低誘電率膜4に溝23を形成した直後に、溝23を介して露出された半導体ウエハ21の凸凹面1a上に側部絶縁膜11をその上面がパッシベーション膜7の上面とほぼ面一となるように形成しているので、溝23を介して露出された低誘電率膜4の側面の露出時間を可及的に短くすることができる。したがって、可及的に早い時点において、低誘電率膜配線積層構造部3が半導体ウエハ21から剥離しにくい構造とすることができる。
(その他の実施形態)
上記実施形態では、保護膜9上に上層配線12を形成し、この上層配線12の接続パッド部上に柱状電極15を形成した構造を有するものであるが、この発明は、保護膜9上に接続パッド部のみを形成し、この接続パッド部上に半田ボール17等の外部接続用バンプ電極を形成する構造に適用することもできる。
上記実施形態では、保護膜9上に上層配線12を形成し、この上層配線12の接続パッド部上に柱状電極15を形成した構造を有するものであるが、この発明は、保護膜9上に接続パッド部のみを形成し、この接続パッド部上に半田ボール17等の外部接続用バンプ電極を形成する構造に適用することもできる。
1 シリコン基板
1a 凸凹面
2 接続パッド
3 低誘電率膜配線積層構造部
4 低誘電率膜
5 配線
7 パッシベーション膜
9 保護膜
11 側部絶縁膜
12 上層配線
15 柱状電極
16 封止膜
17 半田ボール
21 半導体ウエハ
22 ダイシングストリート
23 溝
1a 凸凹面
2 接続パッド
3 低誘電率膜配線積層構造部
4 低誘電率膜
5 配線
7 パッシベーション膜
9 保護膜
11 側部絶縁膜
12 上層配線
15 柱状電極
16 封止膜
17 半田ボール
21 半導体ウエハ
22 ダイシングストリート
23 溝
Claims (23)
- 半導体基板と、前記半導体基板の一面上の周辺部を除く領域に設けられ、比誘電率が3.0以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部の側面を覆うように設けられた側部絶縁膜と、前記低誘電率膜配線積層構造部上に設けられた絶縁膜と、前記絶縁膜上に前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、前記外部接続用バンプ電極の周囲における前記絶縁膜上および前記側部絶縁膜上に設けられた有機樹脂からなる封止膜とを備えていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記側部絶縁膜は有機シランを含むことを特徴とする半導体装置。
- 請求項1に記載の発明において、前記絶縁膜は無機材料からなるパッシベーション膜とその上に設けられた有機材料からなる保護膜とを含むことを特徴とする半導体装置。
- 請求項4に記載の発明において、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面は、実質的に一面を形成し、前記側部絶縁膜によって覆われていることを特徴とする半導体装置。
- 請求項5に記載の発明において、前記側部絶縁膜の側面は前記封止膜によって覆われていることを特徴とする半導体装置。
- 請求項6に記載の発明において、前記側部絶縁膜の下部は前記低誘電率膜配線積層構造部の周囲における前記半導体基板の一面全体に設けられていることを特徴とする半導体装置。
- 請求項4に記載の発明において、前記保護膜、前記パッシベーション膜および前記低誘電率膜配線積層構造部の側面は、実質的に一面を形成し、前記側部絶縁膜によって覆われていることを特徴とする半導体装置。
- 請求項4に記載の発明において、前記保護膜の側面は、前記パッシベーション膜の側面よりも内側に配置され、前記封止膜によって覆われていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記絶縁膜上に前記電極用接続パッド部を有する上層配線が形成されていることを特徴とする半導体装置。
- 請求項10に記載の発明において、前記上層配線の接続パッド部上に形成された前記外部接続用バンプ電極は柱状電極であることを特徴とする半導体装置。
- 請求項11に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記低誘電率膜配線積層構造部の周囲における前記半導体基板の一面は凸凹面となっていることを特徴とする半導体装置。
- 請求項13に記載の発明において、前記側部絶縁膜は前記半導体基板の凸凹面上に設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置。
- 半導体ウエハの一面上に、比誘電率が3.0以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成されたものを準備する工程と、
ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部を除去する工程と、
前記低誘電率膜配線積層構造部の側面を覆う側部絶縁膜を形成する工程と、
前記前記低誘電率膜配線積層構造部上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、
前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、
前記低誘電率膜配線積層構造部上における前記外部接続用バンプ電極の周囲および前記側部絶縁膜上に封止膜を形成する工程と、
少なくとも前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項16に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とする半導体装置の製造方法。
- 請求項16に記載の発明において、前記溝を形成する工程は、前記低誘電率膜配線積層構造部にレーザビームを照射する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項18に記載の発明において、前記溝を形成する工程は、前記半導体ウエハの一面を露出させる工程を含み、この直後に、この露出された前記半導体ウエハの一面上に前記側部絶縁膜を形成することを特徴とする半導体装置の製造方法。
- 請求項16に記載の発明において、前記側部絶縁膜を形成する工程は、インクジェット法により側部絶縁膜形成用インクを塗布する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項20に記載の発明において、前記側部絶縁膜形成用インクは有機シランを含むことを特徴とする半導体装置の製造方法。
- 請求項16に記載の発明において、前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断する工程は、前記側部絶縁膜を切断する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項16に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008224343A JP2009135420A (ja) | 2007-11-05 | 2008-09-02 | 半導体装置およびその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007287020 | 2007-11-05 | ||
JP2008224343A JP2009135420A (ja) | 2007-11-05 | 2008-09-02 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009135420A true JP2009135420A (ja) | 2009-06-18 |
Family
ID=40866990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008224343A Pending JP2009135420A (ja) | 2007-11-05 | 2008-09-02 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009135420A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119324A (ja) * | 2009-12-01 | 2011-06-16 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001354852A (ja) * | 2000-06-15 | 2001-12-25 | Sumitomo Bakelite Co Ltd | 絶縁膜用樹脂組成物およびこれを用いた絶縁膜 |
JP2002176184A (ja) * | 2000-12-11 | 2002-06-21 | Rohm Co Ltd | 赤外線データ通信モジュールおよびその製造方法 |
JP2004349361A (ja) * | 2003-05-21 | 2004-12-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2005175317A (ja) * | 2003-12-12 | 2005-06-30 | Sony Corp | 半導体装置およびその製造方法 |
JP2005347461A (ja) * | 2004-06-02 | 2005-12-15 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2007161784A (ja) * | 2005-12-09 | 2007-06-28 | Fujifilm Corp | 絶縁膜、化合物、膜形成用組成物及び電子デバイス |
-
2008
- 2008-09-02 JP JP2008224343A patent/JP2009135420A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001354852A (ja) * | 2000-06-15 | 2001-12-25 | Sumitomo Bakelite Co Ltd | 絶縁膜用樹脂組成物およびこれを用いた絶縁膜 |
JP2002176184A (ja) * | 2000-12-11 | 2002-06-21 | Rohm Co Ltd | 赤外線データ通信モジュールおよびその製造方法 |
JP2004349361A (ja) * | 2003-05-21 | 2004-12-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2005175317A (ja) * | 2003-12-12 | 2005-06-30 | Sony Corp | 半導体装置およびその製造方法 |
JP2005347461A (ja) * | 2004-06-02 | 2005-12-15 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2007161784A (ja) * | 2005-12-09 | 2007-06-28 | Fujifilm Corp | 絶縁膜、化合物、膜形成用組成物及び電子デバイス |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119324A (ja) * | 2009-12-01 | 2011-06-16 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4666028B2 (ja) | 半導体装置 | |
JP4193897B2 (ja) | 半導体装置およびその製造方法 | |
JP4596001B2 (ja) | 半導体装置の製造方法 | |
JP5393722B2 (ja) | 半導体装置 | |
JP2010283367A (ja) | 半導体装置の製造方法 | |
US8587124B2 (en) | Semiconductor device having low dielectric insulating film and manufacturing method of the same | |
US7863750B2 (en) | Semiconductor device capable of suppressing warping in a wafer state and manufacturing method thereof | |
JP4974384B2 (ja) | 半導体装置の製造方法 | |
JP4956465B2 (ja) | 半導体装置の製造方法 | |
JP4645863B2 (ja) | 半導体装置の製造方法 | |
JP2008130886A (ja) | 半導体装置の製造方法 | |
JP4913563B2 (ja) | 半導体装置の製造方法 | |
US20090079072A1 (en) | Semiconductor device having low dielectric insulating film and manufacturing method of the same | |
JP5004907B2 (ja) | 半導体装置の製造方法 | |
JP2010093273A (ja) | 半導体装置の製造方法 | |
JP2009135421A (ja) | 半導体装置およびその製造方法 | |
JP2009135420A (ja) | 半導体装置およびその製造方法 | |
JP4770892B2 (ja) | 半導体装置の製造方法 | |
JP5001884B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111115 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |