KR20180081461A - 수지 패키지 기판의 가공 방법 - Google Patents

수지 패키지 기판의 가공 방법 Download PDF

Info

Publication number
KR20180081461A
KR20180081461A KR1020180000797A KR20180000797A KR20180081461A KR 20180081461 A KR20180081461 A KR 20180081461A KR 1020180000797 A KR1020180000797 A KR 1020180000797A KR 20180000797 A KR20180000797 A KR 20180000797A KR 20180081461 A KR20180081461 A KR 20180081461A
Authority
KR
South Korea
Prior art keywords
resin
package substrate
resin package
substrate
dividing
Prior art date
Application number
KR1020180000797A
Other languages
English (en)
Inventor
유리 반
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180081461A publication Critical patent/KR20180081461A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 가공 후의 필러의 낙하를 억제할 수 있는 수지 패키지 기판의 가공 방법을 제공하는 것을 과제로 한다.
수지 패키지 기판의 가공 방법은, 수지 패키지 기판을, 고리형 프레임의 개구에, 점착 테이프로 고정하는 고정 단계(ST1)와, 몰드 수지에 대하여 흡수성을 갖는 파장의 레이저 광선을 수지 패키지 기판의 몰드 수지에 조사하고, 분할홈을 형성하여 수지 패키지 기판을 복수 개의 패키지 디바이스 칩으로 분할하는 분할 단계(ST3)와, 점착 테이프를 확장시켜, 인접하는 패키지 디바이스 칩들 사이에 필러가 끼인 수지 패키지 기판의 패키지 디바이스 칩들 사이의 거리를 넓히는 칩간 거리 확장 단계(ST4)와, 패키지 디바이스 칩간 거리가 확장된 수지 패키지 기판에 세정액을 공급하여 끼인 필러를 제거하는 세정 단계(ST6)를 포함한다.

Description

수지 패키지 기판의 가공 방법{PROCESSING METHOD OF RESIN PACKAGE SUBSTRATE}
본 발명은 수지 패키지 기판의 가공 방법에 관한 것이다.
반도체 웨이퍼를 개개의 디바이스 칩으로 분할하는 가공 방법으로서, 절삭 블레이드에 의한 절삭 가공이나 레이저 광선의 조사에 의한 어블레이션 가공이 알려져 있다. 개개로 분할된 디바이스 칩은, 마더 기판 등에 고정되고, 와이어 등으로 배선되고, 몰드 수지로 패키지되는 것이 일반적이다. 그러나, 디바이스 칩은, 측면의 미세한 크랙 등에 의해, 장시간 가동하면 크랙이 신전되어 파손될 우려가 있다. 이러한 디바이스 칩의 파손을 억제하기 위해, 디바이스 칩의 측면을 몰드 수지로 덮어, 외적 환경 요인이 디바이스 칩에 미치지 않게 하는 패키지 수법이 개발되었다(예컨대 특허문헌 1 참조).
특허문헌 1에 개시된 패키지 수법은, 우선, 웨이퍼의 표면으로부터 분할 예정 라인(스트리트)을 따라서 홈을 형성하고, 홈과 웨이퍼 표면에 몰드 수지를 충전한다. 그 후, 특허문헌 1에 개시된 패키지 수법은, 웨이퍼를 이면으로부터 홈의 몰드 수지가 노출될 때까지 얇아지게 하여 웨이퍼의 디바이스를 분할한다. 특허문헌 1에 개시된 패키지 수법은, 마지막에 웨이퍼의 표면으로부터 홈 내의 몰드 수지를 분할하여 개개의 디바이스 칩으로 분할한다. 전술한 패키지 수법에 있어서, 디바이스 칩으로 분할하기 위해, 절삭 가공이 아니라 레이저 광선의 조사에 의한 어블레이션 가공을 이용하는 것이 개발되어 있다. 어블레이션 가공을 이용하는 것은, 디바이스 칩끼리의 분할에서 이용되는 절삭 여유를 매우 좁게 하여, 분할 예정 라인을 매우 가늘게 설계할 수 있어, 웨이퍼 1장당 디바이스 칩의 수를 늘릴 수 있기 때문에 유익하다.
특허문헌 1 : 일본 특허 공개 제2002-100709호 공보
특허문헌 1에 개시된 패키지 수법에서 이용되는 몰드 수지는, 몰드 수지의 선팽창계수를 조정하여 휘어짐을 억제하기 위한 필러(실리카 등의 입자)를 포함한다. 필러는, 흡수하는 레이저의 파장대가 몰드 수지와 상이하기 때문에, 몰드 수지를 어블레이션 가공할 때에 가공되지 않고 분할홈 내에 잔존한다. 특히, 필러의 직경이 레이저 가공으로 형성되는 분할홈의 폭보다 큰 경우, 분할홈 내에 필러가 잔존하고, 세정해도 제거할 수 없어, 필러가 그 후의 공정 중에서 칩의 측면으로부터 낙하해 버려 다른 제품의 불량 요인이 되어 버릴 우려가 있다.
본 발명은, 이러한 점을 감안하여 이루어진 것으로, 가공 후의 필러의 낙하를 억제할 수 있는 수지 패키지 기판의 가공 방법을 제공하는 것을 목적으로 한다.
전술한 과제를 해결하여 목적을 달성하기 위해, 본 발명의 수지 패키지 기판의 가공 방법은, 필러가 혼합된 몰드 수지를 포함하는 수지 패키지 기판의 가공 방법으로서, 상기 수지 패키지 기판을 고리형 프레임의 개구에 확장성을 갖는 점착 테이프로 고정하는 고정 단계와, 상기 고정 단계를 실시한 후, 상기 몰드 수지에 대하여 흡수성을 갖는 파장의 레이저 광선을 상기 수지 패키지 기판의 상기 몰드 수지에 조사하고, 상기 수지 패키지 기판을 분할하는 분할홈을 형성하여 상기 수지 패키지 기판을 복수 개의 칩으로 분할하는 분할 단계와, 상기 분할 단계를 실시한 후, 상기 점착 테이프를 확장시켜, 인접하는 칩들 사이에 필러가 끼인 상기 수지 패키지 기판의 상기 칩들 사이의 거리를, 상기 필러의 직경 이상으로 넓히는 칩간 거리 확장 단계와, 상기 칩간 거리가 확장된 수지 패키지 기판에 세정액을 공급하여, 상기 칩들 사이에 끼인 상기 필러를 제거하는 세정 단계를 포함하고, 상기 점착 테이프로부터 픽업(pick-up)한 상기 칩으로부터 상기 필러가 낙하하는 것을 억제하는 것을 특징으로 한다.
상기 칩간 거리 확장 단계에서는, 상기 고리형 프레임과 상기 점착 테이프에 접착된 상기 수지 패키지 기판을 점착 테이프의 면방향과 직교하는 방향으로 이격시켜 상기 칩간 거리를 확장하고, 상기 칩간 거리 확장 단계와 상기 세정 단계 사이에, 확장에 의해 생긴 상기 점착 테이프의 늘어짐을 제거하는 늘어짐 제거 단계를 구비해도 좋다.
상기 수지 패키지 기판은, 디바이스 칩을 상기 몰드 수지로 피복한 몰드 기판과, 상기 몰드 기판 위에 적층되는 인터포저 기판을 구비하고, 상기 분할 단계 전에, 상기 몰드 기판 위에서 노출된 상기 인터포저 기판의 표면에 수용성의 액상 수지를 도포하는 액상 수지 도포 단계를 가지며, 상기 분할 단계에서는, 상기 인터포저 기판에 대하여 흡수성을 갖는 파장의 레이저 광선을 상기 인터포저 기판의 표면으로부터 조사하여 상기 인터포저 기판을 분할하는 제1 분할홈을 형성한 후, 상기 몰드 기판의 상기 몰드 수지의 영역에 제1 분할홈과 연속하여 상기 몰드 수지를 분할하는 제2 분할홈을 형성하고, 상기 세정 단계에서는 상기 액상 수지를 제거해도 좋다.
본원 발명의 수지 패키지 기판의 가공 방법은, 분할 단계에서 형성된 분할홈을 확장한 상태로 세정 단계에서 세정함으로써, 칩들 사이에 끼인 필러를 확실하게 제거할 수 있고, 가공 후의 필러의 낙하를 억제할 수 있다고 하는 효과를 나타낸다.
도 1은, 실시형태 1에 관한 수지 패키지 기판의 가공 방법의 가공 대상인 수지 패키지 기판의 이면측을 도시하는 사시도이다.
도 2는, 도 1에 도시된 수지 패키지 기판을 표면측에서 본 사시도이다.
도 3은, 도 1에 도시된 수지 패키지 기판을 분할하여 얻어지는 패키지 디바이스 칩을 도시하는 사시도이다.
도 4는, 도 3에 도시하는 패키지 디바이스 칩의 단면도이다.
도 5는, 실시형태 1에 관한 수지 패키지 기판의 가공 방법의 흐름을 도시하는 플로우차트이다.
도 6은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 고정 단계에 있어서, 수지 패키지 기판과 고리형 프레임과 점착 테이프를 간격을 두고 배치한 상태를 도시하는 사시도이다.
도 7은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 고정 단계 후의 수지 패키지 기판을 도시하는 사시도이다.
도 8은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 액상 수지 도포 단계를 도시하는 도면이다.
도 9는, 도 5에 도시된 수지 패키지 기판의 가공 방법의 액상 수지 도포 단계 후의 수지 패키지 기판 등을 도시하는 도면이다.
도 10은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 분할 단계의 제1 분할홈을 형성하는 상태를 도시하는 도면이다.
도 11은, 도 10의 XI-XI선을 따르는 수지 패키지 기판의 단면도이다.
도 12는, 도 5에 도시된 수지 패키지 기판의 가공 방법의 제2 분할홈을 형성하는 상태를 도시하는 도면이다.
도 13은, 도 12의 XIII-XIII선을 따르는 수지 패키지 기판의 단면도이다.
도 14는, 도 5에 도시된 수지 패키지 기판의 가공 방법의 칩간 거리 확장 단계에서 고리형 프레임을 유지한 상태를 도시하는 도면이다.
도 15는, 도 5에 도시된 수지 패키지 기판의 가공 방법의 칩간 거리 확장 단계에서 패키지 디바이스 칩들 사이의 거리를 넓힌 상태를 도시하는 도면이다.
도 16은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 칩간 거리 확장 단계에서 점착 테이프의 확장을 종료하여 늘어짐을 형성한 상태를 도시하는 도면이다.
도 17은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 늘어짐 제거 단계에서 늘어짐을 수축시킨 상태를 도시하는 도면이다.
도 18은, 도 17에 도시된 상태의 패키지 디바이스 칩들 사이를 도시하는 단면도이다.
도 19는, 도 5에 도시된 수지 패키지 기판의 가공 방법의 세정 단계를 도시하는 도면이다.
도 20은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 세정 단계 후의 패키지 디바이스 칩들 사이를 도시하는 단면도이다.
도 21은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 픽업 단계를 도시하는 도면이다.
도 22는, 실시형태 2에 관한 수지 패키지 기판의 가공 방법의 고정 단계 후의 수지 패키지 기판 등을 도시하는 사시도이다.
도 23은, 도 22의 XXIV-XXIV선을 따르는 단면도이다.
도 24는, 실시형태 2에 관한 수지 패키지 기판의 가공 방법의 분할 단계 후의 수지 패키지 기판을 도시하는 도면이다.
도 25는, 실시형태 2에 관한 수지 패키지 기판의 가공 방법의 세정 단계 전의 수지 패키지 기판을 도시하는 도면이다.
도 26은, 실시형태 2에 관한 수지 패키지 기판의 가공 방법의 세정 단계 후의 수지 패키지 기판을 도시하는 도면이다.
본 발명을 실시하기 위한 형태(실시형태)에 관해, 도면을 참조하면서 상세히 설명한다. 이하의 실시형태에 기재한 내용에 의해 본 발명이 한정되는 것은 아니다. 또한, 이하에 기재한 구성 요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성들은 적절하게 조합하는 것이 가능하다. 또한, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 여러 가지 생략, 치환 또는 변경을 행할 수 있다.
〔실시형태 1〕
실시형태 1에 관한 수지 패키지 기판의 가공 방법을 설명한다. 도 1은, 실시형태 1에 관한 수지 패키지 기판의 가공 방법의 가공 대상인 수지 패키지 기판의 이면측을 도시하는 사시도이다. 도 2는, 도 1에 도시된 수지 패키지 기판을 표면측에서 본 사시도이다. 도 3은, 도 1에 도시된 수지 패키지 기판이 분할되어 얻어지는 패키지 디바이스 칩을 도시하는 사시도이다. 도 4는, 도 3에 도시하는 패키지 디바이스 칩의 단면도이다.
실시형태 1에 관한 수지 패키지 기판의 가공 방법은, 가공 대상인, 도 1 및 도 2에 도시하는 수지 패키지 기판(PB)의 가공 방법으로서, 수지 패키지 기판(PB)을 도 3에 도시하는 칩인 패키지 디바이스 칩(PDT)으로 분할하는 방법이다.
수지 패키지 기판의 가공 방법의 가공 대상인 수지 패키지 기판(PB)은, 도 1에 도시한 바와 같이, 복수 개의 디바이스 칩(DT)을 피복하는 몰드 수지(MR)를 포함하는 몰드 기판(MB)과, 몰드 기판(MB) 상에 적층되는 인터포저 기판(IB)을 구비하고 있다.
디바이스 칩(DT)은, 복수 개의 기판이 적층되거나 하여 구성된 IC(Integrated Circuit), LSI(Large-Scale Integration), 메모리 등의 전자 부품이다. 실시형태 1에 있어서, 복수 개의 디바이스 칩(DT)은, 서로 교차(실시형태에서는 직교)하는 2개의 직선 방향을 따라서 간격을 두고 배치되고, 서로 인접하는 것끼리의 간격이 등간격으로 배치되어 있다. 몰드 수지(MR)는, 도 4에 도시한 바와 같이, 합성 수지(SR)에 필러(FL)가 혼합되어 있다. 필러(FL)는, 몰드 수지(MR)의 선팽창계수를 억제하여, 몰드 수지(MR)가 휘는 등의 변형을 억제하는 것이다. 실시형태 1에 있어서, 몰드 수지(MR)를 구성하는 필러(FL)는, SiO2(실리카) 또는 SiC(탄화규소)에 의해 형성된 미립자이다.
인터포저 기판(IB)은, 실시형태 1에서는 실리콘을 기판으로 하는 원판형의 반도체 웨이퍼이다. 인터포저 기판(IB)은, 도 2에 도시한 바와 같이, 서로 교차(실시형태 1에서는 직교)하는 복수 개의 분할 예정 라인(L)에 의해 구획된 복수개 영역에 각각 배선 패턴(IP)이 형성되어 있다. 배선 패턴(IP)은 디바이스 칩(DT)에 대응하고, 실시형태 1에 있어서, 배선 패턴(IP)과 디바이스 칩(DT)은, 일대일로 또는 복수대일로 대응하고 있다. 또한, 실시형태 1에 있어서, 도 3 및 도 4에 도시한 바와 같이, 대응하는 배선 패턴(IP)과 디바이스 칩(DT)은 서로 중첩되어, 서로 전기적으로 접속되어 있다. 즉, 실시형태 1에 있어서, 수지 패키지 기판(PB)은, 인터포저 기판(IB)의 분할 예정 라인(L)과 디바이스 칩(DT) 사이의 몰드 수지(MR)가 서로 중첩되어 있다. 배선 패턴(IP)은, 디바이스 칩(DT)을 프린트 기판 등에 접속하기 위해 이용된다.
실시형태 1에 있어서, 수지 패키지 기판(PB)은, 인터포저 기판(IB)의 분할 예정 라인(L)을 따라서 분할되어, 각각의 패키지 디바이스 칩(PDT)으로 개편화된다. 패키지 디바이스 칩(PDT)은, 도 4에 도시한 바와 같이, 몰드 수지(MR)로 피복된 디바이스 칩(DT)이 배선 패턴(IP)에 적층되어 있다.
다음으로, 실시형태 1에 관한 수지 패키지 기판의 가공 방법을, 도면을 참조하여 설명한다. 도 5는, 실시형태 1에 관한 수지 패키지 기판의 가공 방법의 흐름을 도시하는 플로우차트이다.
실시형태 1에 관한 수지 패키지 기판의 가공 방법(이하, 단순히 가공 방법이라고 기재함)은, 도 5에 도시한 바와 같이, 고정 단계(ST1)와, 액상 수지 도포 단계(ST2)와, 분할 단계(ST3)와, 칩간 거리 확장 단계(ST4)와, 늘어짐 제거 단계(ST5)와, 세정 단계(ST6)와, UV 조사 단계(ST7)와, 픽업 단계(ST8)를 포함한다.
[고정 단계(ST1)]
도 6은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 고정 단계에 있어서, 수지 패키지 기판과 고리형 프레임과 점착 테이프를 간격을 두고 배치한 상태를 도시하는 사시도이다. 도 7은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 고정 단계 후의 수지 패키지 기판을 도시하는 사시도이다.
가공 방법은 우선, 고정 단계(ST1)를 실시한다. 고정 단계(ST1)는, 수지 패키지 기판(PB)을 고리형 프레임(F)의 개구에 점착 테이프(T)로 고정하는 단계이다. 고정 단계(ST1)에서는, 도 6에 도시한 바와 같이, 수지 패키지 기판(PB)과, 고리형 프레임(F)과, 점착 테이프(T)를 순서대로 중첩한다. 고리형 프레임(F)은, 내측의 개구가 원형으로 형성된 링형으로 형성되어 있다.
점착 테이프(T)는, 상온에서는 확장성(신축성)을 가지며, 또한 소정 온도(예컨대 70℃) 이상으로 가열되면 수축되는 성질을 갖는 기재의 한 면에 점착층(AL)이 형성된 것이 이용된다. 기재로는, 자외선을 투과시키는, 폴리염화비닐, 폴리프로필렌, 폴리올레핀 등의 합성 수지 시트를 들 수 있다. 또한, 점착층(AL)을 형성하는 점착재는, 자외선의 조사를 받는 것에 의해 경화되는 자외선 경화형의 수지가 이용된다. 실시형태 1에 있어서, 점착 테이프(T)는 자외선 경화형의 점착 테이프이다.
고정 단계(ST1)에서는, 도 6에 도시한 바와 같이, 점착 테이프(T)의 점착층(AL)을 수지 패키지 기판(PB)의 몰드 수지(MR) 및 고리형 프레임(F)에 대향시킨다. 고정 단계(ST1)에서는, 도 7에 도시한 바와 같이, 점착 테이프(T)의 점착층(AL)의 외연부를 고리형 프레임(F)에 접착시키고, 점착 테이프(T)의 점착층(AL)의 중앙부를 수지 패키지 기판(PB)의 몰드 수지(MR)에 접착시켜, 수지 패키지 기판(PB)을 고리형 프레임(F)의 개구의 내측에 고정시킨다.
[액상 수지 도포 단계(ST2)]
도 8은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 액상 수지 도포 단계를 도시하는 도면이다. 도 9는, 도 5에 도시된 수지 패키지 기판의 가공 방법의 액상 수지 도포 단계 후의 수지 패키지 기판 등을 도시하는 도면이다.
액상 수지 도포 단계(ST2)는, 분할 단계(ST3) 전에 몰드 기판(MB) 위에서 노출된 인터포저 기판(IB)의 표면에 수용성의 액상 수지(LR)(도 8에 도시함)를 도포하는 단계이다. 액상 수지 도포 단계(ST2)에서는, 도 8에 도시한 바와 같이, 도포 장치(10)의 척테이블(11)에 점착 테이프(T)를 통해 수지 패키지 기판(PB)을 흡인 유지하고, 척테이블(11)의 외주에 설치된 클램프(12)로 고리형 프레임(F)을 클램프한다.
액상 수지 도포 단계(ST2)에서는, 척테이블(11)에 유지된 수지 패키지 기판(PB)의 인터포저 기판(IB)의 표면의 중앙에 도포 노즐(13)을 대향시켜, 도 8에 도시한 바와 같이, 척테이블(11)을 축심 둘레에 회전시키면서 액상 수지(LR)를 인터포저 기판(IB)의 표면에 도포한다. 액상 수지 도포 단계(ST2)에서는, 액상 수지(LR)를 인터포저 기판(IB)의 표면 전체에 피복한 후, 도 9에 도시한 바와 같이, 도포 노즐(13)로부터의 액상 수지(LR)의 도포를 종료하고, 액상 수지(LR)를 계시적(繼時的)으로 경화시켜, 인터포저 기판(IB)의 표면에 보호막(PF)을 형성한다. 보호막(PF)은, 분할 단계(ST3)에 있어서 발생하는 파편이 배선 패턴(IP)에 부착되는 것을 억제하는 것이며, 실시형태 1에 있어서, 폴리비닐알콜(polyvinyl alcohol : PVA) 또는 폴리비닐피롤리돈(polyvinyl pyrrolidone : PVP) 등을 포함하는 수용성 수지에 의해 구성된다.
[분할 단계(ST3)]
도 10은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 분할 단계의 제1 분할홈을 형성하는 상태를 도시하는 도면이다. 도 11은, 도 10의 XI-XI선을 따르는 수지 패키지 기판의 단면도이다. 도 12는, 도 5에 도시된 수지 패키지 기판의 가공 방법의 제2 분할홈을 형성하는 상태를 도시하는 도면이다. 도 13은, 도 12의 XIII-XIII선을 따르는 수지 패키지 기판의 단면도이다.
분할 단계(ST3)는, 액상 수지 도포 단계(ST2), 즉 고정 단계(ST1)를 실시한 후, 몰드 수지(MR)에 대하여 흡수성을 갖는 파장의 레이저 광선(LR2)(도 12에 도시함)을 수지 패키지 기판(PB)의 몰드 수지(MR)에 조사하고, 수지 패키지 기판(PB)을 분할하는 분할홈(SG)(도 13에 도시함)을 형성하여, 수지 패키지 기판(PB)을 복수 개의 패키지 디바이스 칩(PDT)으로 분할하는 단계이다.
분할 단계(ST3)에서는, 도 10에 도시한 바와 같이, 레이저 가공 장치(20)의 척테이블(21)에 점착 테이프(T)를 통해 수지 패키지 기판(PB)을 흡인 유지하고, 척테이블(21)의 외주에 설치된 클램프(22)로 고리형 프레임(F)을 클램프한다. 분할 단계(ST3)에서는, 인터포저 기판(IB)에 대하여 흡수성을 갖는 파장의 레이저 광선(LR1)을 조사하는 제1 레이저 광선 조사 수단(23)을 인터포저 기판(IB)의 분할 예정 라인(L)에 대향시킨다. 분할 단계(ST3)에서는, 도 10에 도시한 바와 같이, 제1 레이저 광선 조사 수단(23)으로부터 레이저 광선(LR1)을 인터포저 기판(IB)의 분할 예정 라인(L)에 조사함과 함께 분할 예정 라인(L)을 따라서 척테이블(21)을 이동시킨다.
분할 단계(ST3)에서는, 인터포저 기판(IB)의 모든 분할 예정 라인(L)에 레이저 광선(LR1)을 조사하여, 도 11에 도시한 바와 같이, 분할 예정 라인(L)에, 인터포저 기판(IB)을 분할하는 제1 분할홈(SG1)을 형성한다. 또, 실시형태 1에 있어서, 제1 레이저 광선 조사 수단(23)이 조사하는 레이저 광선(LR1)의 파장은, 355 nm 또는 532 nm이다.
다음으로, 분할 단계(ST3)에서는, 제1 분할홈(SG1)을 형성한 후, 제1 레이저 광선 조사 수단(23)을 후퇴시켜, 몰드 기판(MB)의 몰드 수지(MR)에 대하여 흡수성을 갖는 파장의 레이저 광선(LR2)을 조사하는 제2 레이저 광선 조사 수단(24)을 제1 분할홈(SG1)에 대향시킨다. 분할 단계(ST3)에서는, 도 12에 도시한 바와 같이, 제2 레이저 광선 조사 수단(24)으로부터 레이저 광선(LR2)을, 제1 분할홈(SG1)을 통해서, 몰드 기판(MB)의 몰드 수지(MR)의 영역에 조사함과 함께 분할 예정 라인(L)을 따라서 척테이블(21)을 이동시킨다.
분할 단계(ST3)에서는, 모든 제1 분할홈(SG1)을 통해서 몰드 기판(MB)의 몰드 수지(MR)의 영역에 레이저 광선(LR2)을 조사하여, 도 13에 도시한 바와 같이, 제1 분할홈(SG1)과 연속하고 또한 몰드 수지(MR)를 분할하는 제2 분할홈(SG2)을 형성한다. 제1 분할홈(SG1)과 제2 분할홈(SG2)은 분할홈(SG)을 구성한다. 또, 실시형태 1에 있어서, 제2 레이저 광선 조사 수단(24)이 조사하는 레이저 광선(LR2)의 파장은 355 nm 또는 532 nm이며, 필러(FL)를 투과하는 파장이다. 이 때문에, 도 13에 도시한 바와 같이, 분할홈(SG) 내에, 즉 인접하는 패키지 디바이스 칩(PDT)들 사이에 필러(FL)가 끼이게 된다. 인접하는 패키지 디바이스 칩(PDT)들 사이에 끼인 필러(FL)는, 일부가 패키지 디바이스 칩(PDT)의 몰드 수지(MR)에 매립되어 있다.
또, 실시형태 1에 관한 가공 방법은, 칩간 거리 확장 단계(ST4)와 늘어짐 제거 단계(ST5)와 세정 단계(ST6)와 UV 조사 단계(ST7)를, 일본 특허 공개 제2010-206136호 공보에 개시된 워크 분할 장치에 의해 실시한다. 그러나, 본 발명에서는, 칩간 거리 확장 단계(ST4)와 늘어짐 제거 단계(ST5)와 세정 단계(ST6)와 UV 조사 단계(ST7)를 실시하는 것은, 전술한 워크 분할 장치에 한정되지 않는다. 전술한 워크 분할 장치는, 도 14에 도시한 확장 가열 유닛(40)과, 도 19에 도시한 세정 유닛(50)과, 도시하지 않은 자외선 조사 유닛과, 확장 가열 유닛(40) 사이에서 수지 패키지 기판(PB)을 반송하는, 도시하지 않은 반송 유닛을 구비한다.
[칩간 거리 확장 단계(ST4)]
도 14는, 도 5에 도시된 수지 패키지 기판의 가공 방법의 칩간 거리 확장 단계에서 고리형 프레임을 유지한 상태를 도시하는 도면이다. 도 15는, 도 5에 도시된 수지 패키지 기판의 가공 방법의 칩간 거리 확장 단계에서 패키지 디바이스 칩들 사이의 거리를 넓힌 상태를 도시하는 도면이다. 도 16은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 칩간 거리 확장 단계에서 점착 테이프의 확장을 종료시켜 늘어짐이 형성된 상태를 도시하는 도면이다.
칩간 거리 확장 단계(ST4)는, 분할 단계(ST3)를 실시한 후, 점착 테이프(T)를 확장시켜, 인접하는 패키지 디바이스 칩(PDT)들 사이에 필러(FL)가 끼인 수지 패키지 기판(PB)의 패키지 디바이스 칩(PDT)들 사이의 거리를, 필러(FL)의 직경 이상으로 넓히는 단계이다. 칩간 거리 확장 단계(ST4)에서는, 반송 유닛이 고리형 프레임(F)에 고정된 수지 패키지 기판(PB)을 확장 가열 유닛(40)의 하우징(41) 내에 삽입하고, 확장 가열 유닛(40)의 확장 드럼(42)을 하강시킨 상태로, 확장 가열 유닛(40)의 프레임 유지부(44)로 고리형 프레임(F)을 클램프함과 함께, 확장 가열 유닛(40)의 하강한 척테이블(43)에 점착 테이프(T)를 통해 수지 패키지 기판(PB)을 배치한다. 또, 확장 드럼(42)은, 원통형으로 형성되고, 프레임 유지부(44)의 내측에 배치되어 있다. 확장 드럼(42)은, 고리형 프레임(F)의 개구의 내경보다 작고, 수지 패키지 기판(PB)의 외경보다 큰 내경 및 외경을 갖는다. 또한, 확장 드럼(42)은, 도시하지 않은 에어 실린더에 의해 상하 방향으로 이동된다. 척테이블(43)은, 도시하지 않은 진공 흡인원의 부압에 의해, 점착 테이프(T)를 통해 수지 패키지 기판(PB)을 흡인 유지하는 것이며, 도시하지 않은 에어 실린더에 의해 상하 방향으로 이동된다.
칩간 거리 확장 단계(ST4)에서는, 도 15에 도시한 바와 같이, 에어 실린더에 의해 확장 드럼(42) 및 척테이블(43)을 상승시켜, 확장 드럼(42)의 선단이 점착 테이프(T)를 상측으로 압박하여, 점착 테이프(T)와 이 점착 테이프(T)에 접착되어 있는 수지 패키지 기판(PB)에 방사형의 외력(인장력)을 부여한다. 수지 패키지 기판(PB)은, 분할홈(SG)에 의해 패키지 디바이스 칩(PDT)으로 분할되어 있기 때문에, 방사형의 인장력이 부여되면, 도 15에 도시한 바와 같이, 점착 테이프(T)가 신장(확장)되어, 패키지 디바이스 칩(PDT)들 사이의 거리가 확장된다. 이렇게 하여, 칩간 거리 확장 단계(ST4)에서는, 고리형 프레임(F)과 점착 테이프(T)에 접착된 수지 패키지 기판(PB)을, 점착 테이프(T)의 면방향과 직교하는 상하 방향(실시형태 1에서는 상방향)으로 이격시켜, 패키지 디바이스 칩(PDT)간 거리를 확장시킨다. 또, 칩간 거리 확장 단계(ST4)에 있어서, 확장 드럼(42)이, 점착 테이프(T)를 신장(확장)시키는 길이는, 패키지 디바이스 칩(PDT)들 사이의 거리가 필러(FL)의 직경 이상이 되면서도, 점착 테이프(T)의 기재가 파단되지 않는 길이이다.
칩간 거리 확장 단계(ST4)에서는, 척테이블(43)에 수지 패키지 기판(PB)을 흡인 유지시킨 상태로 확장 드럼(42)을 하강시킨다. 칩간 거리 확장 단계(ST4)에서는, 점착 테이프(T)에 방사형의 외력(인장력)을 부여하기 때문에, 확장 드럼(42)이 하강하면, 척테이블(43)이 수지 패키지 기판(PB)을 흡인 유지하고 있어 패키지 디바이스 칩(PDT)들 사이의 거리가 확장되었을 때의 거리로 유지됨과 함께, 수지 패키지 기판(PB)과 고리형 프레임(F) 사이에서 도 16에 도시하는 점착 테이프(T)의 늘어짐(SS)이 생긴다. 늘어짐(SS)은, 점착 테이프(T)가 신장됨으로써 생기는 부분이며, 수지 패키지 기판(PB) 및 고리형 프레임(F)에 접착된 부분과 동일 평면 상에 위치하지 않는 부분이다.
[늘어짐 제거 단계(ST5)]
도 17은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 늘어짐 제거 단계에서 늘어짐을 수축시킨 상태를 도시하는 도면이다. 도 18은, 도 17에 도시된 상태에서 패키지 디바이스 칩들 사이를 도시하는 단면도이다.
늘어짐 제거 단계(ST5)는, 칩간 거리 확장 단계(ST4)와 세정 단계(ST6) 사이에 실시되며, 확장에 의해 생긴 점착 테이프(T)의 늘어짐(SS)을 제거하는 단계이다.
늘어짐 제거 단계(ST5)는, 도 17에 도시한 바와 같이, 확장 가열 유닛(40)의 히터(45)를 늘어진 부분(SS)에 대향시켜, 히터(45)에 의해 늘어진 부분(SS)을 가열함으로써 상기 늘어진 부분을 수축시킨다. 또, 히터(45)는, 원환형으로 형성되며, 고리형 프레임(F)의 개구의 내경보다 작고, 수지 패키지 기판(PB)의 외경보다 큰 내경 및 외경을 갖는다. 히터(45)는, 늘어진 부분(SS)에 적외선(IR)을 조사하여, 늘어진 부분(SS)을 가열함으로써 수축시키는 적외선 히터이다.
늘어짐 제거 단계(ST5)에서는, 소정 시간 경과 후, 히터(45)의 가열을 정지함과 함께, 척테이블(43)의 흡인 유지 및 고리형 프레임(F)에 대한 프레임 유지부(44)의 클램프를 해제한다. 늘어짐 제거 단계(ST5)에서는, 패키지 디바이스 칩(PDT)들 사이의 거리가 확장되었을 때의 거리로 유지한 상태로, 늘어진 부분(SS)을 수축시켜 제거하기 때문에, 도 18에 도시한 바와 같이, 패키지 디바이스 칩(PDT)들 사이의 거리가 상기 확장 시의 거리로 유지될 수 있다. 또한, 도 18에 도시한 바와 같이, 패키지 디바이스 칩(PDT)들 사이에 필러(FL)가 노출된다.
[세정 단계(ST6)]
도 19는, 도 5에 도시된 수지 패키지 기판의 가공 방법의 세정 단계를 도시하는 도면이다. 도 20은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 세정 단계 후의 패키지 디바이스 칩들 사이를 도시하는 단면도이다.
세정 단계(ST6)는, 패키지 디바이스 칩(PDT)간 거리가 확장된 수지 패키지 기판(PB)에 세정액(CL)(도 19에 도시함)을 공급하여, 패키지 디바이스 칩(PDT)들 사이에 끼인 필러(FL)를 제거함과 함께, 액상 수지(LR)에 의해 구성된 보호막(PF)을 제거하는 단계이다.
세정 단계(ST6)에서는, 반송 유닛에 의해, 고리형 프레임(F)에 고정된 수지 패키지 기판(PB)이 세정 유닛(50)의 하우징(51) 내에 삽입되고, 세정 유닛(50)의 척테이블(52)에 점착 테이프(T)를 통해 수지 패키지 기판(PB)을 배치하여 흡인 유지하고, 세정 유닛(50)의 프레임 유지부(53)로 고리형 프레임(F)을 클램프한다. 척테이블(52)은, 도시하지 않은 진공 흡인원의 부압에 의해, 점착 테이프(T)를 통해 수지 패키지 기판(PB)을 흡인 유지하는 것이다.
세정 단계(ST6)에서는, 척테이블(52)에 유지된 수지 패키지 기판(PB)의 중앙에 세정액 분사 노즐(54)을 대향시켜, 도 19에 도시한 바와 같이, 척테이블(52)을 축심 둘레에 회전시키면서 세정액(CL)을 수지 패키지 기판(PB)의 표면에 향해서 분사시킨다. 그렇게 되면, 세정액 분사 노즐(54)이 수지 패키지 기판(PB)의 중심 상을 통과하면서 면방향으로 요동하고, 척테이블(52)의 회전에 의해 발생되는 원심력에 의해 외주 방향으로 흐르는 세정액(CL)에 의해, 도 20에 도시한 바와 같이, 패키지 디바이스 칩(PDT)들 사이에 끼인 필러(FL)가 제거됨과 함께, 보호막(PF)이 세정액(CL)에 용해되거나 하여 제거된다. 실시형태 1에 있어서, 세정액(CL)으로는 순수(純水)가 이용된다. 세정 단계(ST6)에서는, 세정액 분사 노즐(54)로부터의 세정액(CL)의 분사를 종료하고, 척테이블(52)의 흡인 유지 및 고리형 프레임(F)에 대한 프레임 유지부(53)의 클램프를 해제한다.
[UV 조사 단계(ST7)]
UV 조사 단계(ST7)는, 패키지 디바이스 칩(PDT)으로 분할되고 패키지 디바이스 칩(PDT)들 사이에서 필러(FL)가 제거된 수지 패키지 기판(PB)이 접착된 점착 테이프(T)의 점착층(AL)에 자외선을 조사하는 단계이다.
UV 조사 단계(ST7)에서는, 반송 유닛에 의해, 고리형 프레임(F)에 고정된 수지 패키지 기판(PB)이 자외선 조사 유닛의 하우징 내에 삽입되고, 자외선 조사 유닛의 자외선 조사기가, 소정 시간 동안, 점착 테이프(T)의 하측으로부터 몰드 기판(MB)을 향해 자외선을 조사하여, 점착층(AL)에 자외선을 조사하고, 점착층(AL)을 구성하는 점착재를 경화시킨다. UV 조사 단계(ST7)에서는, 점착재를 경화시켜 점착층(AL)의 점착력을 저하시킨다. UV 조사 단계(ST7)에서는, 자외선을 조사한 고리형 프레임(F)에 고정된 수지 패키지 기판(PB)이, 반송 유닛에 의해 반송용의 도시하지 않은 카세트에 수용된다.
[픽업 단계(ST8)]
도 21은, 도 5에 도시된 수지 패키지 기판의 가공 방법의 픽업 단계를 도시하는 도면이다.
픽업 단계(ST8)는, 복수 개의 패키지 디바이스 칩(PDT)을 점착 테이프(T)로부터 픽업하는 공정이다. 픽업 단계(ST8)에서는, 픽업 유닛(60)이 각 패키지 디바이스 칩(PDT)의 배선 패턴(IP)을 흡착하여, 패키지 디바이스 칩(PDT)을 하나씩 점착 테이프(T)로부터 픽업한다. 이때, 세정 단계(ST6)에 있어서, 패키지 디바이스 칩(PDT)들 사이에 끼인 필러(FL)가 제거되어 있기 때문에, 상기 가공 방법은, 픽업 단계(ST8)에 있어서, 점착 테이프(T)로부터 픽업된 패키지 디바이스 칩(PDT)으로부터 필러(FL)가 낙하하는 것을 억제한다. 그리고, 가공 방법을 종료한다.
실시형태 1에 관한 가공 방법은, 분할 단계(ST3)에 의해 형성된 분할홈(SG)이 칩간 거리 확장 단계(ST4)에 의해 확장된 상태로 세정 단계(ST6)에서 세정함으로써, 세정액(CL)에 의해 분할홈(SG) 내에, 즉 패키지 디바이스 칩(PDT)들 사이에 끼인 필러(FL)를 제거하기 쉬워진다. 그 결과, 가공 방법은, 분할홈(SG) 내에, 즉 패키지 디바이스 칩(PDT)들 사이에 끼인 필러(FL)를 제거할 수 있어, 가공 후의 필러(FL)의 낙하를 억제할 수 있다.
또한, 실시형태 1에 관한 가공 방법은, 칩간 거리 확장 단계(ST4)에 의해 생긴 점착 테이프(T)의 늘어짐(SS)을 늘어짐 제거 단계(ST5)에 의해 수축시켜 제거하기 때문에, 늘어짐 제거 단계(ST5) 후에도, 패키지 디바이스 칩(PDT)들 사이의 거리를 확장된 거리로 유지할 수 있다. 이 때문에, 가공 방법은, 세정 단계(ST6)에 있어서, 칩간 거리 확장 단계(ST4)에 의해 확장된 상태의 수지 패키지 기판(PB)을 확실하게 세정할 수 있어, 패키지 디바이스 칩(PDT)들 사이에 끼인 필러(FL)를 확실하게 제거할 수 있다.
또한, 실시형태 1에 관한 가공 방법은, 분할 단계(ST3) 전에 보호막(PF)을 형성하고, 세정 단계(ST6)에 있어서 필러(FL)와 함께 보호막(PF)을 제거하기 때문에, 분할 단계(ST3)에서 생기는 파편을 보호막(PF)과 함께 제거할 수 있어, 파편이 배선 패턴(IP) 등에 부착되는 것을 억제할 수 있다.
또한, 실시형태 1에 관한 가공 방법은, 분할 단계(ST3)에 있어서 레이저 광선(LR1)을 조사하여 배선 패턴(IP)에 제1 분할홈(SG1)을 형성하고, 다음으로, 레이저 광선(LR2)을 제1 분할홈(SG1) 내로 통과시켜 몰드 기판(MB)의 몰드 수지(MR)에 제2 분할홈(SG2)을 형성하기 때문에, 수지 패키지 기판(PB)에 패키지 디바이스 칩(PDT)끼리를 분할하는 분할홈(SG)을 확실하게 형성할 수 있다. 그 결과, 실시형태 1에 관한 가공 방법은, 수지 패키지 기판(PB)을 패키지 디바이스 칩(PDT)으로 확실하게 분할할 수 있다.
〔실시형태 2〕
실시형태 2에 관한 수지 패키지 기판의 가공 방법을 설명한다. 도 22는, 실시형태 2에 관한 수지 패키지 기판의 가공 방법의 고정 단계 후의 수지 패키지 기판 등을 도시하는 사시도이다. 도 23은, 도 22의 XXIV-XXIV선을 따르는 단면도이다. 도 24는, 실시형태 2에 관한 수지 패키지 기판의 가공 방법의 분할 단계 후의 수지 패키지 기판을 도시하는 도면이다. 도 25는, 실시형태 2에 관한 수지 패키지 기판의 가공 방법의 세정 단계 전의 수지 패키지 기판을 도시하는 도면이다. 도 26은, 실시형태 2에 관한 수지 패키지 기판의 가공 방법의 세정 단계 후의 수지 패키지 기판을 도시하는 도면이다. 도 22 내지 도 26은, 실시형태 1과 동일 부분에 동일 부호를 붙이고 설명을 생략한다.
실시형태 2에 관한 수지 패키지 기판의 가공 방법(이하, 단순히 가공 방법이라고 기재함)은, 가공 대상인, 도 22에 도시하는 수지 패키지 기판(PB-2)이 실시형태 1과 상이한 것 외에, 실시형태 1과 동일하다. 실시형태 2에 관한 가공 방법의 가공 대상인 수지 패키지 기판(PB-2)은, 도 23에 도시한 바와 같이, 실리콘, 사파이어, 갈륨비소 등을 기판으로 하는 원판형의 반도체 웨이퍼 또는 광디바이스 웨이퍼인 웨이퍼(W)를 포함하고 있다. 웨이퍼(W)는, 서로 교차(실시형태 2에서는 직교)하는 복수 개의 분할 예정 라인(L)에 의해 구획된 복수 개의 영역에 각각 디바이스(D)가 형성되고, 디바이스(D)의 표면에는, 복수 개의 돌기 전극인 범프(BP)가 형성되어 있다.
수지 패키지 기판(PB-2)은, 디바이스(D)끼리를 분할하는 홈(G)이 분할 예정 라인에 형성되고, 웨이퍼(W)의 표면에 설치된 디바이스(D) 위와 디바이스(D) 사이의 홈(G)에 몰드 수지(MR)가 충전되어 있다. 또한, 수지 패키지 기판(PB-2)은, 얼라인먼트를 위해, 외연부 상의 몰드 수지(MR)가 전체 둘레에 걸쳐 제거되어 있다. 가공 방법은, 수지 패키지 기판(PB-2)의 분할 예정 라인(L)에 형성된 홈(G) 내의 몰드 수지(MR)를 분할하여, 도 24에 도시하는 칩인 패키지 디바이스 칩(PDT-2)으로 분할한다. 패키지 디바이스 칩(PDT-2)은, 기판의 표면 상에 설치된 디바이스(D) 위와 모든 기판의 측면이 몰드 수지(MR)에 의해 피복되고, 범프(BP)가 몰드 수지(MR)로부터 돌출되어, 범프(BP)가 노출되어 있다.
실시형태 2에 관한 가공 방법은, 실시형태 1과 동일하게, 고정 단계(ST1)와, 액상 수지 도포 단계(ST2)와, 분할 단계(ST3)와, 칩간 거리 확장 단계(ST4)와, 늘어짐 제거 단계(ST5)와, 세정 단계(ST6)와, UV 조사 단계(ST7)와, 픽업 단계(ST8)를 포함한다.
실시형태 2에 관한 가공 방법의 분할 단계(ST3)에서는, 분할 예정 라인(L)에 형성된 홈(G) 내에 충전된 몰드 수지(MR)에, 몰드 수지(MR)에 대하여 흡수성을 갖는 파장의 레이저 광선(LR2)을 조사하여, 도 24에 도시한 바와 같이, 홈(G) 내에 충전된 몰드 수지(MR)에 분할홈(SG)을 형성한다. 또, 분할홈(SG) 내에는 필러(FL)가 노출되어 있다.
또한, 실시형태 2에 관한 가공 방법의 칩간 거리 확장 단계(ST4)에서는, 패키지 디바이스 칩(PDT-2)들 사이의 거리를 확장하고, 세정 단계(ST6)에서는, 도 25에 도시한 바와 같이, 패키지 디바이스 칩(PDT-2)들 사이의 거리가 확장된 수지 패키지 기판(PB)을 세정한다. 실시형태 2에 관한 가공 방법의 세정 단계(ST6)에서는, 도 26에 도시한 바와 같이, 패키지 디바이스 칩(PDT-2)들 사이에 끼인 필러(FL)를 제거한다.
실시형태 2에 관한 가공 방법은, 실시형태 1과 동일하게, 분할 단계(ST3)에 의해 형성된 분할홈(SG)을, 칩간 거리 확장 단계(ST4)에 의해 확장된 상태로 세정 단계(ST6)에서 세정함으로써, 분할홈(SG) 내에, 즉 패키지 디바이스 칩(PDT-2)들 사이에 끼인 필러(FL)를 제거할 수 있어, 가공 후의 필러(FL)의 낙하를 억제할 수 있다.
또, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 다양하게 변형하여 실시할 수 있다.
PB, PB-2 : 수지 패키지 기판
F : 고리형 프레임
T : 점착 테이프
MB : 몰드 기판
IB : 인터포저 기판
DT : 디바이스 칩
FL : 필러
MR : 몰드 수지
SG : 분할홈
SG1 : 제1 분할홈
SG2 : 제2 분할홈
CL : 세정액
LR : 액상 수지
PDT, PDT-2 : 패키지 디바이스 칩(칩)
LR1, LR2 : 레이저 광선
ST1 : 고정 단계
ST2 : 액상 수지 도포 단계
ST3 : 분할 단계
ST4 : 칩간 거리 확장 단계
ST5 : 늘어짐 제거 단계
ST6 : 세정 단계

Claims (3)

  1. 필러가 혼합된 몰드 수지를 포함하는 수지 패키지 기판의 가공 방법으로서,
    상기 수지 패키지 기판을, 고리형 프레임의 개구에, 확장성을 갖는 점착 테이프로 고정하는 고정 단계와,
    상기 고정 단계를 실시한 후, 상기 몰드 수지에 대하여 흡수성을 갖는 파장의 레이저 광선을 상기 수지 패키지 기판의 상기 몰드 수지에 조사하고, 상기 수지 패키지 기판을 분할하는 분할홈을 형성하여 상기 수지 패키지 기판을 복수 개의 칩으로 분할하는 분할 단계와,
    상기 분할 단계를 실시한 후, 상기 점착 테이프를 확장하여, 인접하는 칩들 사이에 필러가 끼인 상기 수지 패키지 기판의 상기 칩들 사이의 거리를, 상기 필러의 직경 이상으로 넓히는 칩간 거리 확장 단계와,
    상기 칩간 거리가 확장된 수지 패키지 기판에 세정액을 공급하여, 상기 칩들 사이에 끼인 상기 필러를 제거하는 세정 단계
    를 포함하고,
    상기 점착 테이프로부터 픽업한 상기 칩으로부터 상기 필러가 낙하하는 것을 억제하는 것을 특징으로 하는 수지 패키지 기판의 가공 방법.
  2. 제1항에 있어서, 상기 칩간 거리 확장 단계에서는, 상기 고리형 프레임과 상기 점착 테이프에 접착된 상기 수지 패키지 기판을, 점착 테이프의 면방향과 직교하는 방향으로 이격시켜 상기 칩간 거리를 확장하고,
    상기 칩간 거리 확장 단계와 상기 세정 단계 사이에, 확장에 의해 생긴 상기 점착 테이프의 늘어짐을 제거하는 늘어짐 제거 단계를 구비하는 것을 특징으로 하는 수지 패키지 기판의 가공 방법.
  3. 제1항 또는 제2항에 있어서, 상기 수지 패키지 기판은,
    디바이스 칩을 상기 몰드 수지로 피복한 몰드 기판과,
    상기 몰드 기판 위에 적층되는 인터포저 기판
    을 구비하고,
    상기 분할 단계 전에, 상기 몰드 기판 위에서 노출된 상기 인터포저 기판의 표면에 수용성의 액상 수지를 도포하는 액상 수지 도포 단계
    를 가지며,
    상기 분할 단계에서는, 상기 인터포저 기판에 대하여 흡수성을 갖는 파장의 레이저 광선을 상기 인터포저 기판의 표면으로부터 조사하여 상기 인터포저 기판을 분할하는 제1 분할홈을 형성한 후, 상기 몰드 기판의 상기 몰드 수지의 영역에, 제1 분할홈과 연속하여 상기 몰드 수지를 분할하는 제2 분할홈을 형성하고,
    상기 세정 단계에서는, 상기 액상 수지를 제거하는 것을 특징으로 하는 수지 패키지 기판의 가공 방법.
KR1020180000797A 2017-01-06 2018-01-03 수지 패키지 기판의 가공 방법 KR20180081461A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017001252A JP2018113281A (ja) 2017-01-06 2017-01-06 樹脂パッケージ基板の加工方法
JPJP-P-2017-001252 2017-01-06

Publications (1)

Publication Number Publication Date
KR20180081461A true KR20180081461A (ko) 2018-07-16

Family

ID=62783600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180000797A KR20180081461A (ko) 2017-01-06 2018-01-03 수지 패키지 기판의 가공 방법

Country Status (6)

Country Link
US (1) US10460991B2 (ko)
JP (1) JP2018113281A (ko)
KR (1) KR20180081461A (ko)
CN (1) CN108281347A (ko)
SG (1) SG10201710337WA (ko)
TW (1) TW201841236A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7068028B2 (ja) * 2018-05-09 2022-05-16 株式会社ディスコ ウェーハの分割方法
JP7281873B2 (ja) 2018-05-14 2023-05-26 株式会社ディスコ ウェーハの加工方法
MY192233A (en) 2018-09-14 2022-08-10 Disco Corp Processing method of workpiece
JP7166718B2 (ja) 2018-10-17 2022-11-08 株式会社ディスコ ウェーハの加工方法
JP7171134B2 (ja) 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP7258416B2 (ja) * 2018-12-06 2023-04-17 株式会社ディスコ 被加工物の加工方法、デバイスチップの製造方法
JP7313219B2 (ja) * 2019-07-22 2023-07-24 株式会社ディスコ エキスパンド方法及びエキスパンド装置
CN110783172B (zh) * 2019-09-09 2022-06-14 长江存储科技有限责任公司 用于分离堆叠封装结构中多个裸片的混合溶剂和方法
TWI831174B (zh) * 2021-04-21 2024-02-01 南韓商杰宜斯科技有限公司 基板清洗裝置及其控制方法
CN113451160A (zh) * 2021-06-29 2021-09-28 扬州虹扬科技发展有限公司 一种多用三相整流桥产品塑封模
KR20230025233A (ko) * 2021-08-13 2023-02-21 주식회사 제우스 기판처리방법
US11848272B2 (en) * 2021-08-16 2023-12-19 International Business Machines Corporation Interconnection between chips by bridge chip
TWI817682B (zh) * 2021-08-30 2023-10-01 日商芝浦機械電子裝置股份有限公司 保護膜形成裝置
CN115101440B (zh) * 2022-06-07 2023-06-27 日照职业技术学院 一种电力电子元器件封装基板制造设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100709A (ja) 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124164A (ja) * 1998-10-16 2000-04-28 Mitsubishi Electric Corp 半導体装置の製造方法及び実装方法
KR101215728B1 (ko) * 2003-06-06 2012-12-26 히다치 가세고교 가부시끼가이샤 반도체 장치의 제조방법
JP4774286B2 (ja) * 2005-12-08 2011-09-14 株式会社ディスコ 基板の切削加工方法
JP4977432B2 (ja) * 2006-10-17 2012-07-18 株式会社ディスコ ヒ化ガリウムウエーハのレーザー加工方法
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP2011077429A (ja) * 2009-10-01 2011-04-14 Disco Abrasive Syst Ltd ワーク分割方法
JP5659033B2 (ja) * 2011-02-04 2015-01-28 株式会社東芝 半導体装置の製造方法
JP2015204362A (ja) * 2014-04-14 2015-11-16 株式会社ディスコ チップ間隔維持方法
JP6206349B2 (ja) * 2014-07-08 2017-10-04 株式会社村田製作所 インダクタ部品およびその製造方法
JP2016025282A (ja) * 2014-07-23 2016-02-08 株式会社ディスコ パッケージ基板の加工方法
JP2016030277A (ja) * 2014-07-29 2016-03-07 株式会社ディスコ パッケージ基板の加工方法
JP6346827B2 (ja) * 2014-08-13 2018-06-20 株式会社ディスコ 加工方法
JP6377514B2 (ja) * 2014-12-17 2018-08-22 株式会社ディスコ パッケージ基板の加工方法
WO2016125683A1 (ja) * 2015-02-06 2016-08-11 リンテック株式会社 粘着シートおよび半導体装置の製造方法
JP6577341B2 (ja) * 2015-11-13 2019-09-18 日東電工株式会社 積層体および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100709A (ja) 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW201841236A (zh) 2018-11-16
US10460991B2 (en) 2019-10-29
US20180197776A1 (en) 2018-07-12
CN108281347A (zh) 2018-07-13
JP2018113281A (ja) 2018-07-19
SG10201710337WA (en) 2018-08-30

Similar Documents

Publication Publication Date Title
KR20180081461A (ko) 수지 패키지 기판의 가공 방법
JP2017079291A (ja) ウエーハの加工方法
TW201724243A (zh) 晶圓的加工方法
TWI760532B (zh) 晶圓加工方法
US10707129B2 (en) Processing method of wafer
JP6956788B2 (ja) 基板処理方法及び基板処理システム
JP2020057709A (ja) ウェーハの加工方法
JP2013175642A (ja) ウェーハのレーザー加工方法
KR20170053115A (ko) 웨이퍼의 가공 방법
JP2021082631A (ja) 保護部材の設置方法、被加工物の加工方法及び保護部材の製造方法
JP2016111121A (ja) ウェーハの加工方法
JP2018032777A (ja) パッケージデバイスチップの製造方法
JP2017157749A (ja) ウェーハの加工方法
JP7241580B2 (ja) ウエーハの加工方法
TWI822896B (zh) 晶圓的加工方法
TWI813624B (zh) 晶圓之加工方法
JP7154687B2 (ja) テープ拡張装置
JP7503886B2 (ja) ウェーハの加工方法
JP7139040B2 (ja) ウェーハの加工方法
US11600513B2 (en) Processing method of wafer
JP2013033801A (ja) 被加工物の切削方法
JP2018198241A (ja) ウェーハの加工方法
JP7132710B2 (ja) ウェーハの加工方法
JP2021019136A (ja) ウェーハの加工方法
JP2022077825A (ja) チップの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application