KR20180138532A - 패키지 디바이스의 제조 방법 - Google Patents

패키지 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20180138532A
KR20180138532A KR1020180069877A KR20180069877A KR20180138532A KR 20180138532 A KR20180138532 A KR 20180138532A KR 1020180069877 A KR1020180069877 A KR 1020180069877A KR 20180069877 A KR20180069877 A KR 20180069877A KR 20180138532 A KR20180138532 A KR 20180138532A
Authority
KR
South Korea
Prior art keywords
resin
substrate
filler
package substrate
groove
Prior art date
Application number
KR1020180069877A
Other languages
English (en)
Other versions
KR102418419B1 (ko
Inventor
유리 반
지카시 아오야기
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180138532A publication Critical patent/KR20180138532A/ko
Application granted granted Critical
Publication of KR102418419B1 publication Critical patent/KR102418419B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(과제) 몰드 수지에 혼입된 필러의 탈락을 방지할 수 있는 패키지 디바이스의 제조 방법을 제공한다.
(해결 수단) 필러가 혼입된 몰드 수지를 포함하는 수지 패키지 기판을 분할하여 복수의 패키지 디바이스를 제조하는 패키지 디바이스의 제조 방법으로서, 몰드 수지에 대해 흡수성을 가지고, 필러에 대해 투과성을 갖는 파장의 레이저 빔을 수지 패키지 기판의 몰드 수지에 조사하여, 몰드 수지의 일부를 제거하고, 필러의 크기를 초과하는 폭의 홈을 형성함으로써, 수지 패키지 기판을 복수의 패키지 디바이스로 분할하는 분할 스텝과, 분할된 수지 패키지 기판의 홈을 포함하는 노출 부분에 세정용의 유체를 공급하여, 분할 스텝에서 제거된 몰드 수지의 일부에 혼입되어 분할 스텝에서 제거되지 않고 홈에 잔류한 필러를 홈으로부터 제거하는 세정 스텝을 포함한다.

Description

패키지 디바이스의 제조 방법{METHOD OF MANUFACTURING PACKAGE DEVICE}
본 발명은, 몰드 수지를 포함하는 수지 패키지 기판을 분할하여 복수의 패키지 디바이스를 제조하는 패키지 디바이스의 제조 방법에 관한 것이다.
휴대 전화기나 퍼스널 컴퓨터로 대표되는 전자 기기에서는, 전자 회로 등의 디바이스를 구비하는 디바이스 칩이 필수적인 구성 요소로 되어 있다. 디바이스 칩은, 예를 들어, 실리콘 등의 반도체 재료로 이루어지는 웨이퍼의 표면을 복수의 분할 예정 라인 (스트리트) 으로 구획하고, 각 영역에 디바이스를 형성한 후, 이 분할 예정 라인을 따라 웨이퍼를 분할함으로써 얻어진다.
상기 서술한 바와 같은 방법으로 얻어진 디바이스 칩은, 예를 들어, CSP (Chip Size Package) 용의 마더 기판에 고정되어, 와이어 본딩 등의 방법으로 전기적으로 접속된 후에, 표면측을 몰드 수지로 봉지한다. 이와 같이, 몰드 수지에 의해 디바이스 칩을 봉지하여 패키지 디바이스를 형성함으로써, 충격, 광, 열, 물 등의 외적인 요인으로부터 디바이스 칩을 보호할 수 있게 된다.
최근에는, 디바이스 칩의 표면과 함께 측면을 몰드 수지로 덮는 방법도 검토되고 있다 (예를 들어, 특허문헌 1 참조). 이 방법에서는, 먼저, 웨이퍼의 표면측에 설정되어 있는 분할 예정 라인을 따라 홈을 형성한다. 다음으로, 웨이퍼의 표면측을 몰드 수지로 덮고, 수지 패키지 기판을 완성시킨다. 이 때, 몰드 수지는, 웨이퍼의 홈에도 충전된다. 그 후, 홈을 따라 수지 패키지 기판을 분할함으로써, 디바이스 칩의 표면 및 측면이 몰드 수지에 의해 덮인 상태의 패키지 디바이스가 얻어진다.
이 방법에서는, 디바이스 칩의 측면이 외부에 노출되지 않으므로, 상기 서술한 외적인 요인에 대한 내성은 더욱 높아진다. 또한, 홈을 따라 웨이퍼를 패키지 디바이스로 분할할 때에는, 레이저 빔에 의한 어블레이션 가공을 적용하면 된다. 이 어블레이션 가공에서는, 절삭 블레이드에 의한 절삭 가공 등에 비해 몰드 수지가 제거되는 폭 (절삭 여유) 이 좁아지므로, 분할 예정 라인의 폭을 좁게 설정할 수 있게 되어, 패키지 디바이스의 취득 수를 늘릴 수 있다.
일본 공개특허공보 2002-100709호
그런데, 웨이퍼나 디바이스 칩을 봉지할 때에 사용되는 몰드 수지의 선팽창 계수 (열팽창 계수) 와, 웨이퍼나 디바이스 칩의 선팽창 계수 사이에는, 큰 차가 있다. 그래서, 이 선팽창 계수의 차에서 기인되는 수지 패키지 기판의 휨을 방지하기 위해서, 실리카 등으로 이루어지는 입상의 필러를 몰드 수지에 혼입시키고 있다.
그러나, 패키지 기판을 분할하는 어블레이션 가공시에 조사되는 레이저 빔은, 몰드 수지에는 흡수되지만, 필러에는 거의 흡수되지 않는다. 이로써, 완성된 패키지 디바이스의 측면에, 노출된 상태의 필러가 잔류해 버릴 가능성이 있다. 이 필러가 이후에 탈락하면, 다른 제품의 제조 공정 등에 악영향을 주기 때문에 문제이다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 몰드 수지에 혼입된 필러의 탈락을 방지할 수 있는 패키지 디바이스의 제조 방법을 제공하는 것이다.
본 발명의 일 양태에 의하면, 필러가 혼입된 몰드 수지를 포함하는 수지 패키지 기판을 분할하여 복수의 패키지 디바이스를 제조하는 패키지 디바이스의 제조 방법으로서, 환상의 프레임의 개구에 붙여진 점착 테이프에 그 수지 패키지 기판을 고정시키는 고정 스텝과, 그 고정 스텝 후, 그 몰드 수지에 대해 흡수성을 가지고, 그 필러에 대해 투과성을 갖는 파장의 레이저 빔을 그 수지 패키지 기판의 그 몰드 수지에 조사하여, 그 몰드 수지의 일부를 제거하고, 그 필러의 크기를 초과하는 폭의 홈을 형성함으로써, 그 수지 패키지 기판을 복수의 패키지 디바이스로 분할하는 분할 스텝과, 분할된 그 수지 패키지 기판의 그 홈을 포함하는 노출 부분에 세정용의 유체를 공급하여, 그 분할 스텝에서 제거된 그 몰드 수지의 일부에 혼입되어 그 분할 스텝에서 제거되지 않고 그 홈에 잔류한 그 필러를 그 홈으로부터 제거하는 세정 스텝을 포함하는 패키지 디바이스의 제조 방법이 제공된다.
상기 서술한 본 발명의 일 양태에 있어서, 그 수지 패키지 기판은, 디바이스 칩을 그 몰드 수지로 피복하여 이루어지는 몰드 기판과, 그 몰드 기판과 중첩되는 인터포저 기판을 구비하고, 그 분할 스텝 전에, 그 인터포저 기판의 노출된 표면에 액상의 수지를 도포하여 보호막을 형성하는 액상 수지 도포 스텝을 추가로 포함하고, 그 고정 스텝에서는, 그 수지 패키지 기판의 그 몰드 기판측을 그 점착 테이프에 고정시키고, 그 분할 스텝에서는, 그 인터포저 기판에 대해 흡수성을 갖는 파장의 레이저 빔을 그 인터포저 기판의 그 표면측으로부터 조사하여, 그 인터포저 기판을 분할하는 제 1 홈을 형성한 후에, 그 몰드 수지에 대해 흡수성을 가지고, 그 필러에 대해 투과성을 갖는 파장의 레이저 빔을 그 제 1 홈의 바닥에 조사하여, 그 제 1 홈에 접속하고 그 몰드 수지를 분할하는 제 2 홈을 형성하고, 그 세정 스텝에서는, 그 분할 스텝에서 제거되지 않고 그 홈에 잔류한 필러를 그 홈으로부터 제거하면서, 그 보호막을 그 인터포저 기판의 표면으로부터 제거해도 된다.
또, 상기 서술한 본 발명의 일 양태에 있어서, 그 유체는 물이며, 그 세정 스텝에서는, 그 물을 5 ㎫ 이상 12 ㎫ 이하의 압력으로 그 노출 부분에 공급하는 것이 바람직하다.
본 발명의 일 양태에 관련된 패키지 디바이스의 제조 방법에서는, 수지 패키지 기판을 복수의 패키지 디바이스로 분할할 때에, 몰드 수지에 포함되는 필러의 크기를 초과하는 폭의 홈을 형성하므로, 중앙부가 노출되어, 적어도 양 단부 (2 지점) 가 몰드 수지에 고정된 상태의 필러가 홈에 잔류하는 경우는 없다. 즉, 이후의 세정에 의한 제거가 곤란한 상태의 필러가 홈에 잔류해 버리는 경우는 없다.
그 때문에, 홈에 세정용의 유체를 공급함으로써, 패키지 디바이스로의 분할시에 홈에 잔류한 필러를 홈으로부터 제거할 수 있다. 이로써, 완성된 패키지 디바이스로부터 필러가 탈락해 버리는 경우도 없다. 이와 같이, 본 발명의 일 양태에 의하면, 몰드 수지에 혼입된 필러의 탈락을 방지할 수 있는 패키지 디바이스의 제조 방법이 제공된다.
도 1(A) 및 도 1(B) 는, 고정 스텝을 나타내는 사시도이다.
도 2(A) 및 도 2(B) 는, 액상 수지 도포 스텝을 나타내는 단면도이다.
도 3(A) 는, 분할 스텝에서 인터포저 기판이 분할되는 모습을 나타내는 단면도이고, 도 3(B) 는, 분할 스텝에서 인터포저 기판이 분할된 후의 상태를 확대하여 나타내는 단면도이다.
도 4(A) 는, 분할 스텝에서 몰드 기판이 분할되는 모습을 나타내는 단면도이고, 도 4(B) 는, 분할 스텝에서 몰드 기판이 분할된 후의 상태를 확대하여 나타내는 단면도이다.
도 5(A) 는, 세정 스텝을 나타내는 단면도이고, 도 5(B) 는, 세정 스텝 후의 상태를 확대하여 나타내는 단면도이다.
도 6(A) 는, 변형예에 관련된 고정 스텝을 나타내는 사시도이고, 도 6(B) 는, 변형예에 관련된 고정 스텝 후의 상태를 확대하여 나타내는 단면도이다.
도 7(A) 는, 변형예에 관련된 분할 스텝 후의 상태를 확대하여 나타내는 단면도이고, 도 7(B) 는, 변형예에 관련된 세정 스텝 후의 상태를 확대하여 나타내는 단면도이다.
첨부 도면을 참조하여, 본 발명의 일 양태에 관련된 실시형태에 대해 설명한다. 본 실시형태에 관련된 패키지 디바이스의 제조 방법은, 고정 스텝 (도 1(A), 도 1(B) 참조), 액상 수지 도포 스텝 (도 2(A), 도 2(B) 참조), 분할 스텝 (도 3(A), 도 3(B), 도 4(A), 도 4(B) 참조), 및 세정 스텝 (도 5(A), 도 5(B) 참조) 을 포함한다.
고정 스텝에서는, 환상의 프레임의 개구에 붙여진 점착 테이프에 몰드 수지를 포함하는 수지 패키지 기판을 고정시킨다. 액상 수지 도포 스텝에서는, 수지 패키지 기판에 액상의 수지를 도포하여 보호막을 형성한다. 분할 스텝에서는, 수지 패키지 기판에 레이저 빔을 조사하여, 이 수지 패키지 기판을 복수의 패키지 디바이스로 분할한다. 구체적으로는, 몰드 수지에 혼입되어 있는 필러의 크기를 초과하는 폭의 홈을 형성함으로써, 이 수지 패키지 기판을 복수의 패키지 디바이스로 분할한다.
세정 스텝에서는, 수지 패키지 기판의 홈을 포함하는 노출 부분에 세정용의 유체를 공급하여, 분할 스텝에서 제거되지 않고 홈에 잔류한 필러를 홈으로부터 제거한다. 또한, 이 세정 스텝에서는, 액상 수지 도포 스텝에서 형성되는 보호막도 함께 제거한다. 이하, 본 실시형태에 관련된 패키지 디바이스의 제조 방법에 대해 상세히 서술한다.
본 실시형태에서는, 먼저, 수지 패키지 기판을 고정시키는 고정 스텝을 실시한다. 도 1(A) 및 도 1(B) 는, 고정 스텝을 나타내는 사시도이다. 도 1(A) 및 도 1(B) 에 나타내는 바와 같이, 본 실시형태에서 사용되는 수지 패키지 기판 (1) 은, 원반상의 몰드 기판 (3) 과, 이 몰드 기판 (3) 과 중첩되는 원반상의 인터포저 기판 (5) 을 포함하고 있다.
몰드 기판 (3) 은, 예를 들어, 복수의 디바이스 칩 (도시 생략) 을 몰드 수지 (3b) (도 3(B) 참조) 로 피복함으로써 형성된다. 이 몰드 수지 (3b) 에는, 선팽창 계수 (열팽창 계수) 의 차에서 기인되는 수지 패키지 기판 (1) 의 휨을 억제하기 위해서, 실리카 등으로 이루어지는 입상의 필러 (3c) (도 3(B) 참조) 가 혼입되어 있다.
인터포저 기판 (5) 은, 예를 들어, 실리콘 (Si) 등의 반도체 재료로 이루어지는 웨이퍼이다. 이 인터포저 기판 (5) 의 표면 (5a) 측은, 격자상으로 설정된 분할 예정 라인 (스트리트) (13) 에 의해 복수의 영역 (15) 으로 구획되어 있고, 각 영역 (15) 에는, 몰드 기판 (3) 내의 디바이스 칩에 접속되는 배선이나 단자 등이 형성되어 있다. 또한, 디바이스 칩은, 각 영역 (15) 에 대응하는 위치에만 배치되어, 평면에서 보아 분할 예정 라인 (13) 과 중첩되지 않는다.
단, 수지 패키지 기판 (1) (몰드 기판 (3), 인터포저 기판 (5)) 의 재질, 형상, 구조, 크기 등에 제한은 없다. 다른 반도체, 세라믹스, 수지, 금속 등의 재료로 이루어지는 수지 패키지 기판을 사용할 수도 있다. 또, 웨이퍼의 표면측을 몰드 수지로 봉지하여 얻어지는 WL-CSP (Wafer Level Chip Size Package) 기판 등을 수지 패키지 기판 (1) 으로 해도 된다.
도 1(A) 에 나타내는 바와 같이, 본 실시형태의 고정 스텝에서는, 이 수지 패키지 기판 (1) 이 구비하는 몰드 기판 (3) 의 표면 (3a) 측에, 수지 패키지 기판 (1) 보다 직경이 큰 원형의 점착 테이프 (7) 의 중앙 부분을 첩부한다. 또, 이 점착 테이프 (7) 의 외주 부분을, 수지 패키지 기판 (1) 보다 직경이 큰 개구를 갖는 환상의 프레임 (9) 의 제 1 면 (9a) 측에 첩부한다. 구체적으로는, 몰드 기판 (3) 의 표면 (3a) 과 프레임 (9) 의 제 1 면 (9a) 에 대해, 점착 테이프 (7) 의 점착면 (7a) 을 밀착시킨다.
이로써, 수지 패키지 기판 (1) 은, 인터포저 기판 (5) 의 표면 (5a) 이 노출된 상태에서, 환상의 프레임 (9) 의 개구에 붙여진 점착 테이프 (7) 에 고정된다. 즉, 수지 패키지 기판 (1) 은, 점착 테이프 (7) 를 개재하여 프레임 (9) 에 지지된다. 또한, 본 실시형태에서는, 프레임 (9) 에 대응하는 형상 및 크기의 점착 테이프 (7) 를 사용하고 있지만, 예를 들어, 띠상의 점착 테이프를 수지 패키지 기판 (몰드 기판) 과 프레임에 첩부하고 나서, 이 점착 테이프를 프레임의 형상에 맞추어 컷해도 된다.
고정 스텝 후에는, 수지 패키지 기판 (1) 에 액상의 수지를 도포하여 보호막을 형성하는 액상 수지 도포 스텝을 실시한다. 구체적으로는, 수지 패키지 기판 (1) 이 구비하는 인터포저 기판 (5) 의 표면 (5a) 측에 액상의 수지를 도포하여 보호막을 형성한다. 도 2(A) 및 도 2(B) 는, 액상 수지 도포 스텝을 나타내는 단면도이다.
액상 수지 도포 스텝은, 예를 들어, 도 2(A) 등에 나타내는 스핀 코터 (2) 를 사용하여 실시된다. 스핀 코터 (2) 는, 수지 패키지 기판 (1) 을 유지하기 위한 스피너 테이블 (4) 을 구비하고 있다. 스피너 테이블 (4) 은, 모터 등의 회전 구동원 (도시 생략) 에 연결되어 있고, 연직 방향과 대체로 평행한 회전축의 둘레로 회전한다.
스피너 테이블 (4) 의 상면의 일부는, 수지 패키지 기판 (1) 을 유지하기 위한 유지면 (4a) 으로 되어 있다. 유지면 (4a) 은, 대체로 평탄하고 또한 수평하게 형성되어 있고, 스피너 테이블 (4) 의 내부에 형성된 흡인로 (4b) 등을 개재하여 흡인원 (도시 생략) 에 접속되어 있다. 이 스피너 테이블 (4) 의 주위에는, 프레임 (9) 을 고정시키기 위한 복수의 클램프 (6) 가 형성되어 있다. 또, 스피너 테이블 (4) 의 상방에는, 보호막의 원료인 액상의 수지 (17) 를 적하하기 위한 노즐 (8) 이 배치되어 있다.
액상 수지 도포 스텝에서는, 먼저, 수지 패키지 기판 (1) 에 첩부되어 있는 점착 테이프 (7) 의 비점착면 (7b) 을 스피너 테이블 (4) 의 유지면 (4a) 에 접촉시킨다. 이 상태에서 흡인원의 부압을 작용시킴으로써, 수지 패키지 기판 (1) 은, 인터포저 기판 (5) 의 표면 (5a) 측이 상방에 노출된 상태에서 스피너 테이블 (4) 에 유지된다.
다음으로, 도 2(A) 에 나타내는 바와 같이, 수지 패키지 기판 (1) 의 상방으로 이동시킨 노즐 (8) 로부터 수지 패키지 기판 (1) 을 향하여 액상의 수지 (17) 를 적하한다. 또, 스피너 테이블 (4) 을 회전시켜, 인터포저 기판 (5) 의 표면 (5a) 측 전체에 액상의 수지 (17) 를 피복한다. 이로써, 도 2(B) 에 나타내는 보호막 (19) 이 완성된다. 또한, 클램프 (6) 는, 스피너 테이블 (4) 의 회전에 의해 발생하는 원심력을 이용하여 프레임 (9) 을 고정시킨다.
보호막 (19) 의 원료인 수지 (17) 의 종류 등에 특별한 제한은 없다. 본 실시형태에서는, 이후의 분할 스텝에서 인터포저 기판 (5) 의 분할 예정 라인 (13) 을 적절하게 검출하여 가공할 수 있도록, 가시역에서 대체로 투명한 수지 (17) 를 사용한다. 또, 본 실시형태에서는, 이후의 세정 스텝에서 보호막 (19) 을 용이하게 제거할 수 있도록, 수용성의 수지 (17) 를 사용한다.
수지 패키지 기판 (1) 에 적하하는 수지 (17) 의 분량은, 예를 들어, 5 ㎛ 이하의 두께의 보호막 (19) 을 형성할 수 있는 범위에서 조정된다. 수지 패키지 기판 (1) 의 직경이 4 인치인 경우에는, 예를 들어, 10 ∼ 15 ㎖, 대표적으로는, 12 ㎖ 정도의 수지 (17) 를 수지 패키지 기판 (1) 에 적하하면 된다. 스피너 테이블 (4) 의 회전 수는, 예를 들어, 2000 rpm ∼ 3000 rpm, 스피너 테이블 (4) 의 회전 시간은, 예를 들어, 20 초 ∼ 40 초, 대표적으로는, 30 초 정도로 한다.
액상 수지 도포 스텝 후에는, 수지 패키지 기판 (1) 을 복수의 패키지 디바이스로 분할하는 분할 스텝을 실시한다. 구체적으로는, 수지 패키지 기판 (1) 에 대해 레이저 빔을 조사하고, 이 수지 패키지 기판 (1) 을 어블레이션 가공함으로써, 수지 패키지 기판 (1) 을 복수의 패키지 디바이스로 분할한다.
도 3(A) 는, 분할 스텝에서 인터포저 기판 (5) 이 분할되는 모습을 나타내는 단면도이고, 도 3(B) 는, 분할 스텝에서 인터포저 기판 (5) 이 분할된 후의 상태를 확대하여 나타내는 단면도이다. 또, 도 4(A) 는, 분할 스텝에서 몰드 기판 (3) 이 분할되는 모습을 나타내는 단면도이고, 도 4(B) 는, 분할 스텝에서 몰드 기판 (3) 이 분할된 후의 상태를 확대하여 나타내는 단면도이다.
분할 스텝은, 예를 들어, 도 3(A) 나 도 4(A) 등에 나타내는 레이저 가공 장치 (12) 를 사용하여 실시된다. 레이저 가공 장치 (12) 는, 수지 패키지 기판 (1) 을 유지하기 위한 척 테이블 (14) 을 구비하고 있다. 척 테이블 (14) 은, 모터 등의 회전 구동원 (도시 생략) 에 연결되어 있고, 연직 방향과 대체로 평행한 회전축의 둘레로 회전한다.
또, 척 테이블 (14) 의 하방에는, 이동 기구 (도시 생략) 가 형성되어 있다. 척 테이블 (14) 은, 이 이동 기구에 의해 가공 이송 방향 (제 1 수평 방향) 및 산출 이송 방향 (제 2 수평 방향) 으로 이동한다.
척 테이블 (14) 의 상면의 일부는, 수지 패키지 기판 (1) 을 유지하기 위한 유지면 (14a) 으로 되어 있다. 유지면 (14a) 은, 척 테이블 (14) 의 내부에 형성된 흡인로 (14b) 등을 개재하여 흡인원 (도시 생략) 에 접속되어 있다. 이 척 테이블 (14) 의 주위에는, 프레임 (9) 을 고정시키기 위한 복수의 클램프 (16) 가 형성되어 있다.
척 테이블 (14) 의 상방에는, 레이저 조사 유닛 (18) 이 배치되어 있다. 레이저 조사 유닛 (18) 은, 예를 들어, 레이저 발진기 (도시 생략) 로 펄스 발진된 레이저 빔 (18a, 18b) 을 소정의 위치에 조사, 집광한다. 레이저 발진기는, 인터포저 기판 (5) 에 대해 흡수성을 갖는 파장의 레이저 빔 (18a) 과, 몰드 수지 (3b) 에 대해 흡수성을 가지고, 필러 (3c) 에 대해 투과성을 갖는 파장의 레이저 빔 (18b) 을 선택적으로 펄스 발진할 수 있도록 구성되어 있다.
분할 스텝에서는, 먼저, 수지 패키지 기판 (1) 에 첩부되어 있는 점착 테이프 (7) 의 비점착면 (7b) 을 척 테이블 (14) 의 유지면 (14a) 에 접촉시킨다. 아울러, 클램프 (16) 로 프레임 (9) 을 고정시킨다. 이 상태에서 흡인원의 부압을 작용시킴으로써, 수지 패키지 기판 (1) 은, 보호막 (19) 측이 상방에 노출된 상태에서 척 테이블 (14) 에 유지된다.
그 후, 척 테이블 (14) 을 회전, 이동시켜, 수지 패키지 기판 (1) 과 레이저 조사 유닛 (18) 의 위치 관계를 조정한다. 그리고, 인터포저 기판 (5) 을 분할 예정 라인 (13) 을 따라 어블레이션 가공한다. 구체적으로는, 도 3(A) 에 나타내는 바와 같이, 레이저 조사 유닛 (18) 으로부터 레이저 빔 (18a) 을 조사하면서, 이 레이저 빔 (18a) 이 분할 예정 라인 (13) 을 따라 조사되도록 척 테이블 (14) 을 이동시킨다.
상기 서술한 바와 같이, 레이저 조사 유닛 (18) 으로부터 조사되는 레이저 빔 (18a) 은, 인터포저 기판 (5) 에 대해 흡수성을 가지고 있다. 이로써, 도 3(A) 에 나타내는 바와 같이, 인터포저 기판 (5) 의 표면 (5a) 측으로부터 분할 예정 라인 (13) 을 따라 레이저 빔 (18a) 을 조사함으로써, 인터포저 기판 (5) 은 어블레이션 가공되고, 도 3(B) 에 나타내는 바와 같이, 분할 예정 라인 (13) 을 따라 인터포저 기판 (5) 을 분할하는 제 1 홈 (5b) 이 형성된다.
여기서, 제 1 홈 (5b) 의 폭은, 몰드 수지 (3b) 에 혼입되어 있는 필러 (3c) 의 크기를 초과하도록 설정된다. 구체적으로는, 예를 들어, 제 1 홈 (5b) 의 폭을, 필러 (3c) 의 입경 (예를 들어, 평균 입경) 의 1.2 배 이상으로 설정하는 것이 바람직하다. 이로써, 이후의 세정 스텝에서 필러 (3c) 를 적절히 제거할 수 있게 된다. 필러 (3c) 의 입경은 임의로 설정되지만, 대표적으로는, 5 ㎛ ∼ 25 ㎛ 정도이다.
상기 서술한 바와 같은 동작을 반복하여, 모든 분할 예정 라인 (13) 을 따라 제 1 홈 (5b) 을 형성한 후에는, 몰드 기판 (3) 을 제 1 홈 (5b) 을 따라 어블레이션 가공한다. 구체적으로는, 도 4(A) 에 나타내는 바와 같이, 레이저 조사 유닛 (18) 으로부터 레이저 빔 (18b) 을 조사하면서, 이 레이저 빔 (18b) 이 제 1 홈 (5b) 의 바닥을 따라 조사되도록 척 테이블 (14) 을 이동시킨다.
상기 서술한 바와 같이, 레이저 조사 유닛 (18) 으로부터 조사되는 레이저 빔 (18b) 은, 몰드 수지 (3b) 에 대해 흡수성을 가지고, 필러 (3c) 에 대해 투과성을 가지고 있다. 이로써, 도 4(A) 에 나타내는 바와 같이, 인터포저 기판 (5) 의 표면 (5a) 측으로부터 제 1 홈 (5b) 의 바닥을 따라 레이저 빔 (18b) 을 조사함으로써, 몰드 기판 (3) 의 몰드 수지 (3b) 를 어블레이션 가공할 수 있다.
한편, 상기 서술한 바와 같은 레이저 빔 (18b) 에서는, 몰드 기판 (3) 의 필러 (3c) 를 거의 어블레이션 가공할 수 없다. 그 때문에, 이 레이저 빔 (18b) 의 조사에 의해, 도 4(B) 에 나타내는 바와 같이, 제 1 홈 (5d) 에 접속되어 몰드 기판 (3) (몰드 수지 (3b)) 을 분할하는 제 2 홈 (3d) 이 형성되는 한편, 제 2 홈 (3d) 에는, 일부가 몰드 수지 (3b) 로부터 노출된 상태의 필러 (3c) 가 잔류한다.
여기서, 제 2 홈 (3d) 의 폭은, 몰드 수지 (3b) 에 혼입되어 있는 필러 (3c) 의 크기를 초과하도록 설정된다. 구체적으로는, 예를 들어, 제 2 홈 (3d) 의 폭을, 필러 (3c) 의 입경 (예를 들어, 평균 입경) 의 1.2 배 이상으로 설정하는 것이 바람직하다. 이로써, 제 2 홈 (3d) 에 잔류한 필러 (3c) 를 이후의 세정 스텝에서 적절히 제거할 수 있게 된다.
상기 서술한 바와 같은 동작을 반복하여, 모든 분할 예정 라인 (13) 을 따라 제 2 홈 (3d) 이 형성되어, 수지 패키지 기판 (1) 이 복수의 패키지 디바이스 (21) 로 분할되면, 분할 스텝은 종료된다. 또한, 본 실시형태에서는, 인터포저 기판 (5) 의 표면 (5a) 측이 보호막 (19) 에 의해 덮여 있으므로, 어블레이션 가공 시에 발생하는 부스러기 (데브리) 가 인터포저 기판 (5) 의 표면 (5a) 에 부착되는 경우는 거의 없다. 이로써, 품질이 양호한 패키지 디바이스 (21) 가 얻어진다.
분할 스텝 후에는, 수지 패키지 기판 (1) 의 제 1 홈 (5b) 및 제 2 홈 (3d) 을 포함하는 노출 부분에 세정용의 유체를 공급하여 수지 패키지 기판 (1) 을 세정하는 세정 스텝을 실시한다. 도 5(A) 는, 세정 스텝을 나타내는 단면도이고, 도 5(B) 는, 세정 스텝 후의 상태를 확대하여 나타내는 단면도이다.
세정 스텝은, 예를 들어, 도 5(A) 등에 나타내는 세정 장치 (22) 를 사용하여 실시된다. 세정 장치 (22) 는, 수지 패키지 기판 (1) 을 유지하기 위한 스피너 테이블 (24) 을 구비하고 있다. 스피너 테이블 (24) 은, 모터 등의 회전 구동원 (도시 생략) 에 연결되어 있고, 연직 방향과 대체로 평행한 회전축의 둘레로 회전한다.
스피너 테이블 (24) 의 상면의 일부는, 수지 패키지 기판 (1) 을 유지하기 위한 유지면 (24a) 으로 되어 있다. 유지면 (24a) 은, 대체로 평탄하고 또한 수평하게 형성되어 있고, 스피너 테이블 (24) 의 내부에 형성된 흡인로 (24b) 등을 개재하여 흡인원 (도시 생략) 에 접속되어 있다. 이 스피너 테이블 (24) 의 주위에는, 프레임 (9) 을 고정시키기 위한 복수의 클램프 (26) 가 형성되어 있다. 또, 스피너 테이블 (24) 의 상방에는, 세정용의 유체를 분사하기 위한 노즐 (28) 이 배치되어 있다.
세정 스텝에서는, 먼저, 수지 패키지 기판 (1) 에 첩부되어 있는 점착 테이프 (7) 의 비점착면 (7b) 을 스피너 테이블 (24) 의 유지면 (24a) 에 접촉시킨다. 이 상태에서 흡인원의 부압을 작용시킴으로써, 수지 패키지 기판 (1) 은, 보호막 (19) 측이 상방에 노출된 상태에서 스피너 테이블 (24) 에 유지된다.
다음으로, 도 5(A) 에 나타내는 바와 같이, 스피너 테이블 (24) 을 회전시켜, 수지 패키지 기판 (1) 의 상방으로 이동시킨 노즐 (28) 로부터 수지 패키지 기판 (1) 을 향하여 세정용의 유체 (23) 를 분사한다. 이로써, 수지 패키지 기판 (1) 의 제 1 홈 (5b) 및 제 2 홈 (3d) 을 포함하는 노출 부분에 세정용의 유체를 공급하여 수지 패키지 기판 (1) 을 세정할 수 있다. 또한, 클램프 (26) 는, 스피너 테이블 (24) 의 회전에 의해 발생하는 원심력을 이용하여 프레임 (9) 을 고정시킨다.
세정용의 유체 (23) 의 종류나 분사의 압력 등에 특별한 제한은 없지만, 본 실시형태에서는, 물을 세정용의 유체 (23) 로서 사용하고, 분사의 압력을 5 ㎫ 이상 12 ㎫ 이하로 한다. 이로써, 패키지 디바이스 (21) 에 대해 문제를 일으키지 않고, 일부가 몰드 수지 (3b) 로부터 노출된 상태의 필러 (3c) 를, 이 제 2 홈 (3d) 으로부터 제거할 수 있다.
표 1 에는, 세정용의 유체 (23) 로서 물을 사용하는 경우의 분사의 압력에 대해 조사한 결과를 나타낸다.
Figure pat00001
표 1 에 나타내는 바와 같이, 압력이 3 ㎫ 인 경우에는, 제 2 홈 (3d) 에 필러 (3c) 가 잔류한다. 한편, 압력이 14 ㎫ 인 경우에는, 패키지 디바이스 (21) 가 점착 테이프 (7) 로부터 박리되어 비산되어 버린다. 이로써, 세정용의 유체 (23) 로서 물을 사용하는 경우에는, 분사의 압력을 5 ㎫ 이상 12 ㎫ 이하로 하는 것이 바람직하다. 보다 바람직하게는, 10 ㎫ 이상 12 ㎫ 이하이다.
또한, 본 실시형태에서는, 상기 서술한 바와 같이, 수용성의 수지 (17) 를 사용하여 보호막 (19) 을 형성하고 있다. 이로써, 세정용의 유체 (23) 로서 물을 사용함으로써, 분할 스텝에서 제거되지 않고 제 2 홈 (3d) 에 잔류한 필러 (3c) 를 제 2 홈 (3d) 으로부터 제거하면서, 인터포저 기판 (5) 의 표면 (5a) 으로부터 보호막 (19) 을 제거할 수 있다. 세정용의 유체 (23) 로는, 그 밖에도, 물과 에어를 혼합한 혼합 유체 (2 유체) 등을 사용할 수 있다.
이상과 같이, 본 실시형태에 관련된 패키지 디바이스의 제조 방법에서는, 수지 패키지 기판 (1) 을 복수의 패키지 디바이스 (21) 로 분할할 때에, 몰드 수지 (3b) 에 포함되는 필러 (3c) 의 크기를 초과하는 폭의 제 2 홈 (3d) (및 제 1 홈 (5b)) 을 형성하므로, 중앙부가 노출되어, 적어도 양 단부 (2 개 지점) 가 몰드 수지 (3b) 에 고정된 상태의 필러 (3c) 가 제 2 홈 (3d) 에 잔류하는 경우는 없다. 즉, 이후의 세정에 의한 제거가 곤란한 상태의 필러 (3c) 가 제 2 홈 (3d) 에 잔류해 버리는 경우는 없다.
그 때문에, 제 2 홈 (3d) 에 세정용의 유체 (23) 를 공급함으로써, 패키지 디바이스 (21) 로의 분할시에 제 2 홈 (3d) 에 잔류한 필러 (3c) 를 제 2 홈 (3d) (및 제 1 홈 (5b)) 으로부터 제거할 수 있다. 이로써, 완성된 패키지 디바이스 (21) 로부터 필러 (3c) 가 탈락해 버리는 경우도 없다.
또한, 본 발명은, 상기 실시형태의 기재에 제한되지 않고 다양하게 변경하여 실시할 수 있다. 예를 들어, 상기 실시형태에서는, 몰드 기판 (3) 과 인터포저 기판 (5) 으로 구성된 수지 패키지 기판 (1) 을 분할하여, 복수의 패키지 디바이스 (21) 를 제조하고 있지만, 다른 양태의 수지 패키지 기판으로부터 복수의 패키지 디바이스를 제조할 수도 있다.
도 6(A) 는, 변형예에 관련된 고정 스텝을 나타내는 사시도이고, 도 6(B) 는, 변형예에 관련된 고정 스텝 후의 상태를 확대하여 나타내는 단면도이다. 또, 도 7(A) 는, 변형예에 관련된 분할 스텝 후의 상태를 확대하여 나타내는 단면도이고, 도 7(B) 는, 변형예에 관련된 세정 스텝 후의 상태를 확대하여 나타내는 단면도이다.
도 6(A) 및 도 6(B) 에 나타내는 바와 같이, 변형예에서 사용되는 수지 패키지 기판 (31) 은, 원반상의 디바이스 웨이퍼 (33) 와, 이 디바이스 웨이퍼 (33) 의 표면 (33a) 측 등을 피복하는 몰드 수지막 (35) 과, 몰드 수지막 (35) 으로부터 노출되는 구상의 전극 (37) 을 포함하고 있다.
디바이스 웨이퍼 (33) 는, 격자상으로 형성된 홈 (33c) 에 의해 복수의 칩으로 분리되어 있고, 각 칩의 표면 (33a) 측에는, IC (Integrated Circuit) 등의 디바이스 (39) 가 형성되어 있다. 한편, 몰드 수지막 (35) 은, 몰드 수지 (35a) 와, 몰드 수지 (35a) 에 혼입된 입상의 필러 (35b) 로 구성되어, 홈 (33c) 에 충전됨과 함께, 디바이스 웨이퍼 (33) 의 표면 (33a) 측의 중앙 부분 (디바이스 (39) 가 형성된 영역) 을 덮고 있다. 전극 (37) 은, 디바이스 (39) 의 단자에 접속되어 있다.
변형예에 관련된 고정 스텝에서는, 이 수지 패키지 기판 (31) 이 구비하는 디바이스 웨이퍼 (33) 의 이면 (33b) 측에, 수지 패키지 기판 (31) 보다 직경이 큰 원형의 점착 테이프 (7) 의 중앙 부분을 첩부한다. 또, 이 점착 테이프 (7) 의 외주 부분을, 수지 패키지 기판 (31) 보다 직경이 큰 개구를 갖는 환상의 프레임 (9) 의 제 1 면 (9a) 측에 첩부한다.
구체적으로는, 디바이스 웨이퍼 (33) 의 이면 (33b) 과 프레임 (9) 의 제 1 면 (9a) 에 대해, 점착 테이프 (7) 의 점착면 (7a) 을 밀착시킨다. 이로써, 수지 패키지 기판 (31) 은, 몰드 수지막 (35) 및 전극 (37) 이 노출된 상태에서, 환상의 프레임 (9) 의 개구에 붙여진 점착 테이프 (7) 에 고정된다. 즉, 수지 패키지 기판 (31) 은, 점착 테이프 (7) 를 개재하여 프레임 (9) 에 지지된다.
고정 스텝 후에는, 분할 스텝을 실시한다. 변형예에 관련된 분할 스텝은, 도 3(A) 나 도 4(A) 등에 나타내는 레이저 가공 장치 (12) 를 사용하여 실시할 수 있다. 이 분할 스텝에서는, 먼저, 수지 패키지 기판 (31) 에 첩부되어 있는 점착 테이프 (7) 의 비점착면 (7b) 을 척 테이블 (14) 의 유지면 (14a) 에 접촉시킨다. 아울러, 클램프 (16) 로 프레임 (9) 을 고정시킨다. 이 상태에서 흡인원의 부압을 작용시킴으로써, 수지 패키지 기판 (31) 은, 몰드 수지막 (35) 및 전극 (37) 이 상방에 노출된 상태에서 척 테이블 (14) 에 유지된다.
그 후, 척 테이블 (14) 을 회전, 이동시켜, 수지 패키지 기판 (31) 과 레이저 조사 유닛 (18) 의 위치 관계를 조정한다. 그리고, 홈 (33c) 을 따라 몰드 수지막 (35) 을 어블레이션 가공한다. 구체적으로는, 레이저 조사 유닛 (18) 으로부터 레이저 빔 (18b) 을 조사하면서, 이 레이저 빔 (18b) 이 홈 (33c) 을 따라 조사되도록 척 테이블 (14) 을 이동시킨다.
여기서, 레이저 조사 유닛 (18) 으로부터 조사되는 레이저 빔 (18b) 은, 몰드 수지 (35a) 에 대해 흡수성을 가지고, 필러 (35b) 에 대해 투과성을 가지고 있다. 이로써, 몰드 수지막 (35) 의 표면측으로부터 홈 (33c) 을 따라 레이저 빔 (18b) 을 조사함으로써, 몰드 수지막 (35) 의 몰드 수지 (35a) 를 어블레이션 가공할 수 있다.
한편, 상기 서술한 바와 같은 레이저 빔 (18b) 에서는, 몰드 수지막 (35) 의 필러 (35b) 를 거의 어블레이션 가공할 수 없다. 그 때문에, 이 레이저 빔 (18b) 의 조사에 의해, 도 7(A) 에 나타내는 바와 같이, 몰드 수지막 (35) (몰드 수지 (35a)) 을 분할하는 홈 (35c) 이 형성되는 한편, 홈 (35c) 에는, 일부가 몰드 수지 (35a) 로부터 노출된 상태의 필러 (35b) 가 잔류한다.
여기서, 홈 (35c) 의 폭은, 몰드 수지 (35a) 에 혼입되어 있는 필러 (35b) 의 크기를 초과하도록 설정된다. 구체적으로는, 예를 들어, 홈 (35c) 의 폭을, 필러 (35b) 의 입경 (예를 들어, 평균 입경) 의 1.2 배 이상으로 설정하는 것이 바람직하다. 이로써, 홈 (35c) 에 잔류한 필러 (35b) 를 이후의 세정 스텝에서 적절히 제거할 수 있게 된다.
상기 서술한 바와 같은 동작을 반복하여, 모든 홈 (33c) 을 따라 홈 (35c) 이 형성되어, 수지 패키지 기판 (31) 이 복수의 패키지 디바이스 (41) 로 분할되면, 분할 스텝은 종료된다.
분할 스텝 후에는, 수지 패키지 기판 (31) 의 홈 (35c) 을 포함하는 노출 부분에 세정용의 유체를 공급하여 수지 패키지 기판 (31) 을 세정하는 세정 스텝을 실시한다. 변형예에 관련된 세정 스텝은, 도 5(A) 등에 나타내는 세정 장치 (22) 를 사용하여 실시할 수 있다.
이 세정 스텝에서는, 먼저, 수지 패키지 기판 (31) 에 첩부되어 있는 점착 테이프 (7) 의 비점착면 (7b) 을 스피너 테이블 (24) 의 유지면 (24a) 에 접촉시킨다. 이 상태에서 흡인원의 부압을 작용시킴으로써, 수지 패키지 기판 (31) 은, 몰드 수지막 (35) 및 전극 (37) 이 상방에 노출된 상태에서 스피너 테이블 (24) 에 유지된다.
다음으로, 스피너 테이블 (24) 을 회전시켜, 수지 패키지 기판 (31) 의 상방으로 이동시킨 노즐 (28) 로부터 수지 패키지 기판 (31) 을 향하여 세정용의 유체 (23) 를 분사한다. 이로써, 수지 패키지 기판 (31) 의 홈 (35c) 을 포함하는 노출 부분에 세정용의 유체 (23) 를 공급하여 수지 패키지 기판 (31) 을 세정할 수 있다.
세정용의 유체 (23) 의 종류나 분사의 압력 등에 특별한 제한은 없지만, 본 실시형태에서는, 물을 세정용의 유체 (23) 로서 사용하고, 분사의 압력을 5 ㎫ 이상 12 ㎫ 이하로 한다. 이로써, 패키지 디바이스 (41) 에 대해 문제를 일으키지 않고, 일부가 몰드 수지 (35a) 로부터 노출된 상태의 필러 (35b) 를, 이 홈 (35c) 으로부터 제거할 수 있다.
그 밖에, 상기 실시형태나 변형예 등에 관련된 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절히 변경하여 실시할 수 있다.
1 : 수지 패키지 기판
3 : 몰드 기판
3a : 표면
3b : 몰드 수지
3c : 필러
3d : 제 2 홈
5 : 인터포저 기판
5a : 표면
5b : 제 1 홈
7 : 점착 테이프
7a : 점착면
7b : 비점착면
9 : 프레임
9a : 제 1 면
13 : 분할 예정 라인 (스트리트)
15 : 영역
17 : 수지
19 : 보호막
21 : 패키지 디바이스
23 : 유체
31 : 수지 패키지 기판
33 : 디바이스 웨이퍼
33a : 표면
33b : 이면
33c : 홈
35 : 몰드 수지막
35a : 몰드 수지
35b : 필러
35c : 홈
37 : 전극
39 : 디바이스
41 : 패키지 디바이스
2 : 스핀 코터
4 : 스피너 테이블
4a : 유지면
4b : 흡인로
6 : 클램프
8 : 노즐
12 : 레이저 가공 장치
14 : 척 테이블
14a : 유지면
14b : 흡인로
16 : 클램프
18 : 레이저 조사 유닛
18a, 18b : 레이저 빔
22 : 세정 장치
24 : 스피너 테이블
24a : 유지면
24b : 흡인로
26 : 클램프
28 : 노즐

Claims (3)

  1. 필러가 혼입된 몰드 수지를 포함하는 수지 패키지 기판을 분할하여 복수의 패키지 디바이스를 제조하는 패키지 디바이스의 제조 방법으로서,
    환상의 프레임의 개구에 붙여진 점착 테이프에 그 수지 패키지 기판을 고정시키는 고정 스텝과,
    그 고정 스텝 후, 그 몰드 수지에 대해 흡수성을 가지고, 그 필러에 대해 투과성을 갖는 파장의 레이저 빔을 그 수지 패키지 기판의 그 몰드 수지에 조사하여, 그 몰드 수지의 일부를 제거하고, 그 필러의 크기를 초과하는 폭의 홈을 형성함으로써, 그 수지 패키지 기판을 복수의 패키지 디바이스로 분할하는 분할 스텝과,
    분할된 그 수지 패키지 기판의 그 홈을 포함하는 노출 부분에 세정용의 유체를 공급하여, 그 분할 스텝에서 제거된 그 몰드 수지의 일부에 혼입되어 그 분할 스텝에서 제거되지 않고 그 홈에 잔류한 그 필러를 그 홈으로부터 제거하는 세정 스텝을 포함하는 것을 특징으로 하는 패키지 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    그 수지 패키지 기판은, 디바이스 칩을 그 몰드 수지로 피복하여 이루어지는 몰드 기판과, 그 몰드 기판과 중첩되는 인터포저 기판을 구비하고,
    그 분할 스텝 전에, 그 인터포저 기판의 노출된 표면에 액상의 수지를 도포하여 보호막을 형성하는 액상 수지 도포 스텝을 추가로 포함하고,
    그 고정 스텝에서는, 그 수지 패키지 기판의 그 몰드 기판측을 그 점착 테이프에 고정시키고,
    그 분할 스텝에서는, 그 인터포저 기판에 대해 흡수성을 갖는 파장의 레이저 빔을 그 인터포저 기판의 그 표면측으로부터 조사하여, 그 인터포저 기판을 분할하는 제 1 홈을 형성한 후에, 그 몰드 수지에 대해 흡수성을 가지고, 그 필러에 대해 투과성을 갖는 파장의 레이저 빔을 그 제 1 홈의 바닥에 조사하여, 그 제 1 홈에 접속하고 그 몰드 수지를 분할하는 제 2 홈을 형성하고,
    그 세정 스텝에서는, 그 분할 스텝에서 제거되지 않고 그 홈에 잔류한 필러를 그 홈으로부터 제거하면서, 그 보호막을 그 인터포저 기판의 표면으로부터 제거 하는 것을 특징으로 하는 패키지 디바이스의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    그 유체는 물이며,
    그 세정 스텝에서는, 그 물을 5 ㎫ 이상 12 ㎫ 이하의 압력으로 그 노출 부분에 공급하는 것을 특징으로 하는 패키지 디바이스의 제조 방법.
KR1020180069877A 2017-06-21 2018-06-18 패키지 디바이스의 제조 방법 KR102418419B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017121277A JP6866038B2 (ja) 2017-06-21 2017-06-21 パッケージデバイスの製造方法
JPJP-P-2017-121277 2017-06-21

Publications (2)

Publication Number Publication Date
KR20180138532A true KR20180138532A (ko) 2018-12-31
KR102418419B1 KR102418419B1 (ko) 2022-07-06

Family

ID=64959734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180069877A KR102418419B1 (ko) 2017-06-21 2018-06-18 패키지 디바이스의 제조 방법

Country Status (2)

Country Link
JP (1) JP6866038B2 (ko)
KR (1) KR102418419B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100709A (ja) 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP2012164739A (ja) * 2011-02-04 2012-08-30 Toshiba Corp 半導体装置の製造方法
JP2016066768A (ja) * 2014-09-26 2016-04-28 富士フイルム株式会社 保護膜組成物、半導体装置の製造方法およびレーザーダイシング方法
WO2017026430A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 高周波モジュールおよびその製造方法
JP2017056465A (ja) * 2015-09-14 2017-03-23 株式会社ディスコ パッケージ基板の加工方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124164A (ja) * 1998-10-16 2000-04-28 Mitsubishi Electric Corp 半導体装置の製造方法及び実装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100709A (ja) 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP2012164739A (ja) * 2011-02-04 2012-08-30 Toshiba Corp 半導体装置の製造方法
JP2016066768A (ja) * 2014-09-26 2016-04-28 富士フイルム株式会社 保護膜組成物、半導体装置の製造方法およびレーザーダイシング方法
WO2017026430A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 高周波モジュールおよびその製造方法
JP2017056465A (ja) * 2015-09-14 2017-03-23 株式会社ディスコ パッケージ基板の加工方法

Also Published As

Publication number Publication date
JP6866038B2 (ja) 2021-04-28
JP2019009176A (ja) 2019-01-17
KR102418419B1 (ko) 2022-07-06

Similar Documents

Publication Publication Date Title
TWI720240B (zh) 半導體封裝的製造方法
KR102214510B1 (ko) 기판 씨닝 장치, 이를 이용한 기판의 씨닝 방법, 및 반도체 패키지의 제조 방법
KR102503524B1 (ko) 디바이스칩의 제조 방법
US20050139962A1 (en) Silicon wafer with soluable protective coating
KR102631710B1 (ko) 웨이퍼의 가공 방법
KR102240785B1 (ko) 디바이스 칩 패키지의 제조 방법
JP2017107984A (ja) ウエーハの加工方法
JP7013085B2 (ja) ウェーハの加工方法
KR20180138532A (ko) 패키지 디바이스의 제조 방법
JP5995545B2 (ja) ウェーハの加工方法
TWI813624B (zh) 晶圓之加工方法
KR102619266B1 (ko) 웨이퍼의 가공 방법
JP6991673B2 (ja) 剥離方法
KR102627958B1 (ko) 웨이퍼의 가공 방법
TW202109642A (zh) 載板之除去方法
JP6558541B2 (ja) ウエーハの加工方法
KR19990069593A (ko) 웨이퍼 소잉 장치 및 이를 이용한 웨이퍼 소잉 방법
JP7460275B2 (ja) ウェーハの加工方法
JP7251899B2 (ja) 被加工物の加工方法
KR100681264B1 (ko) 전자소자 패키지 및 그의 제조 방법
KR102670600B1 (ko) 박리 방법
JP2017107988A (ja) ウエーハの加工方法
KR101744762B1 (ko) 웨이퍼 가공 장치 및 웨이퍼 가공 방법
JP6594243B2 (ja) ウェーハの加工方法
JP2017112269A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant