TWI720240B - 半導體封裝的製造方法 - Google Patents

半導體封裝的製造方法 Download PDF

Info

Publication number
TWI720240B
TWI720240B TW106127547A TW106127547A TWI720240B TW I720240 B TWI720240 B TW I720240B TW 106127547 A TW106127547 A TW 106127547A TW 106127547 A TW106127547 A TW 106127547A TW I720240 B TWI720240 B TW I720240B
Authority
TW
Taiwan
Prior art keywords
sealing
substrate
wafer
shielding layer
semiconductor
Prior art date
Application number
TW106127547A
Other languages
English (en)
Other versions
TW201814846A (zh
Inventor
金永奭
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW201814846A publication Critical patent/TW201814846A/zh
Application granted granted Critical
Publication of TWI720240B publication Critical patent/TWI720240B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7898—Apparatus for connecting with wire connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

本發明的課題是在於提供一種謀求以密封樹脂層所密封的半導體晶片的上面及側面的屏蔽層的膜厚的均一化之半導體封裝的製造方法。 　　其解決手段係具備： 　　接合工程S1，其係於藉由交叉的切道來區劃的配線基板上的複數的安裝領域接合複數的半導體晶片； 　　密封基板作成工程S2，其係於該複數的半導體晶片被接合的該配線基板的表面側供給液狀樹脂而一起密封作成密封基板； 　　小片化工程S3，其係沿著對應於該密封基板上的切道之領域來切削，以密封晶片能夠具有上面及比該上面更大的下面，且具備從該上面往該下面傾斜的側面之方式小片化；及 　　屏蔽層形成工程S4，其係於複數的密封晶片的該上面及該側面形成導電性屏蔽層。

Description

半導體封裝的製造方法
[0001] 本發明是有關具有屏蔽機能的半導體封裝的製造方法。
[0002] 一般被使用於行動電話等的攜帶型通訊機器的半導體裝置，為了防止對通訊特性的不良影響，而被要求抑制往外部的不要電磁波的洩漏。因此，必須使半導體封裝持有屏蔽機能。作為具有屏蔽機能的半導體封裝是有沿著密封被搭載於中介基板(interposer)上的半導體晶片的密封樹脂層的外面來設置屏蔽層的構造者為人所知(例如參照專利文獻1)。被設於密封樹脂層的外面的屏蔽是亦有以板金屏蔽所形成的情況，但因板厚變厚，成為機器的小型化或薄型化的阻礙要因。因此，為了減低屏蔽層的厚度，而藉由網版印刷法或噴霧塗佈法、噴墨法、濺射法等來形成屏蔽層的技術被開發。 ［先前技術文獻］ ［專利文獻］ 　　[0003] 　　[專利文獻1]日本特開2012-039104號公報
(發明所欲解決的課題) 　　[0004] 然而，由於以密封樹脂層所密封的半導體晶片的側面(側壁)是大致垂直，因此難以使在上面及側面遮蔽電磁波的屏蔽層儘可能地均一地形成上面的膜厚及側面的膜厚。並且，相較於半導體晶片的上面，側面(側壁)難形成屏蔽層，因此為了在側面形成可發揮充分的屏蔽效果的膜厚，會有成膜須長時間的問題。 　　[0005] 本發明是有鑑於上述而研發者，以提供一種可將以密封樹脂層所密封的半導體晶片的側面的屏蔽層予以有效率地形成預定的膜厚之半導體封裝的製造方法為目的。 (用以解決課題的手段) 　　[0006] 若根據本發明之一形態，則可提供一種半導體封裝的製造方法，係製造藉由密封劑來密封的半導體封裝之半導體封裝的製造方法，其特徵係具備： 　　接合工程，其係於藉由交叉的複數的分割預定線來區劃的配線基板上的複數的領域接合複數的半導體晶片； 　　密封基板作成工程，其係於該複數的半導體晶片被接合的該配線基板的表面側供給密封劑而一起密封作成密封基板； 　　小片化工程，其係沿著對應於該配線基板上的該分割預定線之領域來切削該密封基板，以該被密封的半導體晶片能夠具有上面及比該上面更大的下面，且具備從該上面往該下面傾斜的側壁之方式小片化；及 　　屏蔽層形成工程，其係於該複數被密封的半導體晶片的該上面及該側壁形成導電性屏蔽層。 　　[0007] 若根據本發明的其他的形態，則可提供一種半導體封裝的製造方法，係製造藉由密封劑來密封的半導體封裝之半導體封裝的製造方法，其特徵係具備： 　　晶片配設工程，其係於藉由交叉的複數的分割預定線來區劃的支撐基板上的各裝置配設領域配設半導體晶片； 　　密封體作成工程，其係實施該晶片配設工程之後，以密封劑來密封該半導體晶片，藉此在該支撐基板上作成密封體； 　　再配線工程，其係從該密封體除去該支撐基板之後，在該密封體的半導體晶片側形成再配線層及凸塊； 　　小片化工程，其係沿著對應於該支撐基板上的該分割預定線之領域來切削該密封體，以被密封的半導體晶片能夠具有上面及比該上面更大的下面，且具備從該上面往該下面傾斜的側壁之方式小片化；及 　　屏蔽層形成工程，其係於該複數被密封的半導體晶片的該上面及該側壁形成導電性屏蔽層。 　　[0008] 若根據上述的構成，則由於以該被密封的半導體晶片能夠具有上面及比該上面更大的下面，且具備從該上面往該下面傾斜的側壁之方式小片化的小片化工程，因此可容易將屏蔽層成膜於傾斜的側壁，可有效率地將以密封樹脂層所密封的半導體晶片的側壁的屏蔽層形成預定的膜厚。 　　[0009] 較理想是該小片化工程，係一面旋轉具備環狀的切削刃的切削刀，一面切入該密封基板或該密封體而小片化。 　　[0010] 較理想是該小片化工程，係對於與該密封基板或該密封體的雷射束照射面垂直的方向，使傾斜預定角度至與加工進給方向正交的方向，將雷射束照射至該密封基板或該密封體而小片化。 [發明的效果] 　　[0011] 若根據本發明，則由於以被密封的半導體晶片能夠具有上面及比上面更大的下面，且具備從上面往下面傾斜的側壁之方式小片化的小片化工程，因此可容易將屏蔽層成膜於傾斜的側壁，可有效率地將以密封樹脂層所密封的半導體晶片的側壁的屏蔽層形成預定的膜厚。
[0013] 一邊參照圖面，一邊詳細説明有關用以實施本發明的形態(實施形態)。並非是依據以下的實施形態記載的內容來限定本發明者。並且，在以下記載的構成要素中包含該當業者所容易設想著，實質上相同者。而且，在以下記載的構成是可適當組合。並且，可在不脫離本發明的主旨範圍進行構成的各種的省略、置換或變更。 　　[0014] [第1實施形態] 　　圖1是表示第1實施形態的半導體封裝的製造方法的程序的流程圖。半導體封裝是詳細後述，為具備密封半導體晶片的樹脂層及被覆此樹脂層的外表面的導電性屏蔽層之封裝型的半導體裝置(例如CSP、BGA等)。在本實施形態中，半導體封裝的製造方法是如圖1所示般，具備接合工程S1、密封基板作成工程S2、小片化工程S3及屏蔽層形成工程S4。本實施形態的製造方法是至少具備該等的各工程即可，在各工程間亦可設置其他的工程。其次，說明有關該等的各工程。 　　[0015] [接合工程S1] 　　圖2是表示在配線基板接合半導體晶片的狀態的側剖面圖。在接合工程S1中，在配線基板10的表面(一面)10a上，藉由接合(bonding)來安裝半導體晶片11。在配線基板10中，藉由相互交叉的複數的切道(street)(分割預定線)S所區劃的複數的安裝領域(領域)A會被形成矩陣狀。在各安裝領域A中，雖圖示省略，但實際被施以和半導體晶片11的端子連接的電極或包含接地線的配線。半導體晶片11是例如將在以矽、藍寶石、鎵等所形成的基板上具備半導體裝置的晶圓分割而形成之所謂的晶粒。 　　[0016] 該等的半導體晶片11是在被形成於配線基板10的表面10a的安裝領域A中分別被接合而安裝。具體而言，可設為直接連接被形成於半導體晶片11的下面的端子與被形成於安裝領域A的電極之覆晶型的安裝形態，或經由金屬線來連接被形成於半導體晶片11的上面的端子與被形成於安裝領域A的電極之打線接合型的安裝形態。 　　[0017] 在此接合工程S1中，配線基板10是將此配線基板10的背面(他面)10b側朝下方來載置於治具(未圖示)。此治具是例如具有吸引機構，保持配線基板10。 　　[0018] [密封基板作成工程S2] 　　圖3是表示對安裝有半導體晶片的配線基板供給密封用的液狀樹脂的構成的圖，圖4是以樹脂密封的密封基板的側剖面圖。在密封基板作成工程S2中，密封在被形成於配線基板10的安裝領域A中所安裝的半導體晶片11。在本實施形態中，如圖3所示般，安裝有半導體晶片11的配線基板10是被保持於密封用治具20上，在此配線基板10的上方配置有模板12。此模板12是在上面具備注入口12A，在此注入口12A的上方配置有樹脂供給噴嘴15。然後，從樹脂供給噴嘴15供給的液狀樹脂(模製樹脂)16是經由注入口12A來充填至配線基板10與模板12的間隙。液狀樹脂16是使用具備硬化性者，例如可由環氧樹脂、矽氧樹脂、氨基甲酸乙酯樹脂、不飽和聚酯樹脂、丙烯酸氨基甲酸酯樹脂、或聚醯亞胺樹脂等來選擇。可藉由被充填於模板12內的液狀樹脂16來將被安裝於配線基板10上的複數的半導體晶片11一起密封。 　　[0019] 其次，使密封半導體晶片11的液狀樹脂16加熱或乾燥而使硬化。藉此，如圖4所示般，液狀樹脂會硬化而構成密封樹脂層17。此密封樹脂層17是被密著於配線基板10及被安裝於此配線基板10的半導體晶片11，與該等配線基板10、半導體晶片11一體化而形成密封基板18。 　　[0020] 在此，將密封基板18(密封樹脂層17)的表面18a研削而平坦化(平坦化工程)為理想。如上述般，密封樹脂層17是將液狀樹脂16供給至配線基板10的表面10a之後使硬化者，所以在密封基板18(密封樹脂層17)的表面18a產生凹凸。因此，可在未圖示的研削單元研削密封基板18，藉此使密封基板18的表面18a平坦化。此情況，不僅使表面18a單純地平坦化，還可將被覆半導體晶片11的上面之密封樹脂層17調整成所望的厚度。 　　[0021] 其次，在配線基板10的背面10b形成凸塊BP(凸塊形成工程)。圖5是在配線基板的背面形成有凸塊的密封基板的側剖面圖。形成凸塊BP時，密封基板18是以表面18a側作為下面來被保持於治具(未圖示)上。藉此，如圖5所示般，配線基板10的背面10b會作為上面露出。在此狀態下，在配線基板10的背面10b形成凸塊BP。此凸塊BP是在將最終形態的半導體封裝安裝於各種基板(未圖示)時成為端子或電極的構件，被形成於對應於被設在配線基板10的配線圖案之預定的位置。另外，在本實施形態是設為在密封基板作成工程S2之後，進行凸塊形成工程的構成，但當凸塊BP的形成位置得知時，亦可預先形成於配線基板10的背面10b。 　　[0022] [小片化工程S3] 　　圖6是表示藉由切削來使密封基板小片化的構成之一例的側剖面圖，圖7是表示藉由切削而被小片化的密封晶片的側剖面圖。如圖6所示般，配線基板10是以形成有凸塊BP的背面10b作為下面來保持於小片化用治具21。此小片化用治具21是複數的穴部21A會矩陣狀地形成於上面，對應於各半導體晶片11的凸塊BP會被收容於該等穴部21A。並且，在各穴部21A是連結有連接至真空吸引源(未圖示)的吸引路21B，吸引配線基板10而保持。而且，小片化用治具21是在各穴部21A之間形成有切削用溝21C。此切削用溝21C是在將配線基板10保持於小片化用治具21時，對應於配線基板10的切道S而形成。 　　[0023] 其次，沿著對應於上述切道S的領域18S來切削密封基板18。在本實施形態中，如圖6所示般，密封基板18的切削是利用切削單元30來進行。切削單元30是具備被安裝於旋轉主軸31的切削刀32。切削刀32是形成圓板狀，在周緣部設有被形成環狀的切削刃33。此切削刃33是如圖6所示般，對於鉛直線具有預定的刃角θ之V字刃。並且，切削單元30是藉由未圖示的昇降機構來使切削刀32對於密封基板18進退自如地移動於高度方向。因此，藉由一面旋轉切削刀32，一面使切入密封基板18，密封基板18是以對應於刃角θ的傾斜角來切削。又，由於在小片化用治具21是形成有對應於配線基板10的切道S之切削用溝21C，因此藉由切削密封基板18後的切削刃33的刃尖進入切削用溝21C，可防止小片化用治具21與切削刀32(切削刃33)的干擾。 　　[0024] 並且，被保持於小片化用治具21的密封基板18是藉由未圖示的移動機構來對於切削單元30移動於水平方向。藉此，密封基板18是藉由沿著對應於所有的切道S之領域18S來切削而被小片化成如圖7所示般的複數的密封晶片40。此密封晶片40是分別具備上面40a及比此上面40a更大的下面40b以及從上面40a往下面40b傾斜的側面(側壁)40c而構成。另外，上述的昇降機構及移動機構是只要切削單元30與小片化用治具21相對性地昇降及移動即可，怎樣的構成皆可。 　　[0025] 又，藉由密封基板18的切削之小片化是亦可藉由其他的構成來實行。圖8及圖9是表示藉由切削來使密封基板小片化的構成的別的例子的側剖面圖。在圖8的例子中，切削單元30A是切削刀32A對於鉛直線只傾斜預定角θ而配置。因此，即使是利用形成一般的切削溝之切削刀32A的構成，也可沿著預定的切削線42來切削，藉此在密封基板18可形成以預定角θ傾斜的傾斜溝41。此傾斜溝41的側面是規定上述密封晶片40的側面40c。 　　[0026] 並且，在圖9的例子中，藉由使用雷射束照射裝置34的雷射加工來進行小片化。雷射束照射裝置34是朝對應於密封基板18的切道S之領域18S照射雷射束(雷射束)L，藉由燒蝕加工來進行切削。雷射束照射裝置34是具備振盪雷射束L的振盪器(未圖示)及將藉由此振盪器所振盪的雷射束L集光的集光器35。集光器35是變更藉由振盪器所振盪的雷射束L的行進方向的全反射鏡或將雷射束L集光的集光透鏡等而構成。集光器35是對於與密封基板18的表面(雷射束照射面)18a垂直的方向(鉛直方向)，傾斜預定角θ至與切道S所延伸的方向(加工進給方向)正交的方向而配置，射出以此預定角θ傾斜的雷射束L。藉此，在密封基板18是可形成以預定角θ傾斜的傾斜溝43。此傾斜溝43的側面是規定上述密封晶片40的側面40c。又，雖圖示省略，但亦可設為：在小片化工程中，使用切削單元或雷射束照射裝置，沿著切道來垂直(鉛直)地切削(切割)密封基板18之後，將被分離的密封晶片的側面予以藉由仿形工具機(profiler)裝置等來進行傾斜面加工的構成。 　　[0027] 在上述的例子中，密封晶片40的側面40c是設為從上面40a往下面40b一樣地傾斜的構成，但並非限於此。圖10是表示切削密封基板時的變形例的部分側剖面圖。如此圖10所示般，密封晶片40的側面40c是亦可設為具備從上面40a往下面40b傾斜而延伸的第1側面40c1及由此第1側面40c1往下面40b垂直地延伸的第2側面40c2之構成。在此構成中，設置第2側面40c2的部分，可縮小密封晶片40的下面40b的大小，可謀求密封晶片40的小型化。在此構成中，例如使用被形成V字狀的切削刃33等，從上面40a側切削密封基板18的密封樹脂層17(參照圖6)而形成第1側面40c1，然後從上面40a側或下面40b側垂直地切削配線基板10而形成第2側面40c2，藉此可小片化。又，亦可例如在凸塊形成工程中，在配線基板10的背面10b形成凸塊BP時，從配線基板10的背面10b側垂直地切削配線基板10而形成第2側面40c2，在小片化工程中，例如使用被形成V字狀的切削刃33等，從上面40a側切削密封基板18的密封樹脂層17(參照圖6)而形成第1側面40c1，藉此小片化。此情況，如圖10所示般，第1側面40c1是被設至到達被設在配線基板10內的接地線GL的位置。若根據此構成，則可經由接地線GL來使以被設在第1側面40c1的導電性屏蔽層(未圖示)所遮蔽的電磁波確實地流動至外部。 　　[0028] [屏蔽層形成工程S4] 　　圖11是表示形成有導電性屏蔽層的密封晶片的側剖面圖。首先，在形成導電性屏蔽層45之前，從保持被小片化的密封晶片40的小片化用治具21拾取密封晶片40，將此密封晶片40排列於別的被覆用治具22上而配置。此被覆用治具22是與小片化用治具21同樣，複數的穴部22A會矩陣狀地形成於上面，在該等穴部22A分別收容有密封晶片40的凸塊BP。在被覆用治具22中，密封晶片40會在鄰接的密封晶片40，40間設預定的間隔P而配置。此間隔P是為了可形成導電性屏蔽層45至密封晶片40的側面40c的下端，而具有充分的距離。另外，在圖11中雖省略圖示，但被覆用治具22是亦可具備被連結至各穴部22A來用以吸引保持密封晶片40的吸引路。 　　[0029] 其次，在密封晶片40的上面40a及側面40c形成導電性屏蔽層45。此導電性屏蔽層45是藉由銅、鈦、鎳及金等的其中一個以上的金屬所構成的厚度為數μm~數百μm程度的多層膜，例如藉由濺射、CVD(Chemical Vapor Deposition：化學氣相成長)或噴霧塗層來形成。又，導電性屏蔽層45是亦可藉由真空層壓來形成，該真空層壓是在真空環境下，利用導電性的黏著劑，將具有上述多層膜的金屬薄膜層壓加工於密封晶片40的上面40a及側面40c。在本實施形態中，由於密封晶片40的側面40c是成為從上面40a往下面40b傾斜的傾斜面，因此藉由從密封晶片40的上方濺射等來形成導電性屏蔽層45時，不僅上面40a，在側面40c也可容易地形成金屬膜。因此，可謀求密封晶片40的上面40a及側面40c的導電性屏蔽層45的膜厚的均一化。 　　[0030] 最後，藉由拾取單元來從被覆用治具22拾取形成有導電性屏蔽層45的密封晶片40，亦即半導體封裝50，而搬送至其次工程。 　　[0031] 圖12是表示半導體封裝的構成的側剖面圖，圖13及圖14是表示半導體封裝的變形例的側剖面圖。 　　如圖12所示般，半導體封裝50是具備： 　　密封晶片40，其係具備：被安裝於配線基板10的半導體晶片11，及以樹脂來密封此半導體晶片11的密封樹脂層17；及 　　導電性屏蔽層45，其係形成於此密封晶片40的上面40a及側面40c。 　　在本實施形態中，密封晶片40的側面40c是成為從上面40a朝下面40b傾斜的傾斜面，因此不僅密封晶片40的上面40a，在側面40c也可容易形成金屬膜，可謀求密封晶片40的上面40a及側面40c的導電性屏蔽層45的膜厚的均一化。 　　[0032] 在本實施形態中，說明有關具備：在配線基板10安裝1個半導體晶片11的密封晶片40之構成，作為半導體封裝50，但並非限於此。如圖13所示般，例如亦可製造具備密封晶片40-1的半導體封裝51，該密封晶片40-1是在配線基板10安裝複數(3個)的半導體晶片11α，11β，11γ，以密封樹脂層17來密封該等半導體晶片11α，11β，11γ。在此構成中，半導體晶片11α，11β，11γ是分別機能不同的半導體晶片，在接合工程S1中，分別鄰接安裝。並且，在小片化工程S3中，作為包含半導體晶片11α，11β，11γ的密封晶片40-1來實行小片化。在具備此種的密封晶片40-1的半導體封裝51中，也因為密封晶片40-1的側面40c是成為從上面40a往下面40b傾斜的傾斜面，所以不僅密封晶片40-1的上面40a，在側面40c也可容易地形成金屬膜，可謀求密封晶片40-1的上面40a及側面40c的導電性屏蔽層45的膜厚的均一化。 　　[0033] 又，如圖14所示般，亦可製造具備密封晶片40-2，40-3的半導體封裝(SIP)52，該密封晶片40-2，40-3是在配線基板10安裝複數(2個)的半導體晶片11α，11β，分別以密封樹脂層17來密封該等半導體晶片11α，11β。在此構成中，半導體晶片11α，11β是分別為機能不同的半導體晶片，在接合工程S1中，分別鄰接安裝。並且，在小片化工程S3中，作為包含半導體晶片11α，11β的一體的密封晶片來實行小片化。在此小片化工程S3中，在半導體晶片11α，11β之間將密封晶片分割成2個的密封晶片40-2，40-3，且各側面40c會分別形成從上面40a往下面40b傾斜的傾斜面。若根據此構成，則不僅各密封晶片40-2，40-3的上面40a，在側面40c也可容易地形成金屬膜，可謀求密封晶片40-2，40-3的上面40a及側面40c的導電性屏蔽層45的膜厚的均一化。並且，可容易地形成遮蔽密封晶片40-2，40-3間的導電性屏蔽層45。 　　[0034] 若根據本實施形態，則由於具備： 　　接合工程S1，其係於藉由交叉的切道S來區劃的配線基板10上的複數的安裝領域A接合複數的半導體晶片11； 　　密封基板作成工程S2，其係於該複數的半導體晶片11被接合的該配線基板10的表面10a側供給液狀樹脂16而一起密封作成密封基板18； 　　小片化工程S3，其係沿著對應於該密封基板18上的切道S之領域18S來切削，以密封晶片40能夠具有上面40a及比該上面40a更大的下面40b，且具備從該上面40a往該下面40b傾斜的側面40c之方式小片化；及 　　屏蔽層形成工程S4，其係於複數的密封晶片40的該上面40a及該側面40c形成導電性屏蔽層45， 　　因此，藉由從密封晶片40的上方濺射等來形成導電性屏蔽層45時，不僅上面40a，在側面40c也可容易地形成金屬膜。所以，可有效地將密封晶片40的側面40c的導電性屏蔽層45形成能夠發揮充分的屏蔽效果之預定的膜厚，可謀求密封晶片40的上面40a及側面40c的導電性屏蔽層45的膜厚的均一化。 　　[0035] 並且，在本實施形態中，由於小片化工程S3是一面旋轉具備環狀的切削刃33的切削刀32，一面切入至該密封基板18來小片化，因此可容易使密封基板18小片化。此情況，藉由將切削刀32設為具有切削刃33的刃角θ之V字刃，或切削刀32A配置成對於鉛直線只傾斜預定角θ，在小片化時，可容易將密封晶片40的側面40c形成為從上面40a往下面40b傾斜的傾斜面。 　　[0036] 並且，在本實施形態的別例中，雷射束照射裝置34的集光器35是對於與密封基板18的表面18a垂直的方向，傾斜預定角θ至與切道S的延伸的方向(加工進給方向)正交的方向而配置，因此在藉由雷射加工來小片化時，可容易將密封晶片40的側面40c形成為從上面40a往下面40b傾斜的傾斜面。 　　[0037] [第2實施形態] 　　圖15是表示第2實施形態的半導體封裝的製造方法的程序的流程圖。以第2實施形態的製造方法所作成的半導體封裝是具備密封半導體晶片的樹脂層及被覆此樹脂層的外表面的導電性屏蔽層之封裝型的半導體裝置(例如FO-WLP等)。在本實施形態中，半導體封裝的製造方法是如圖15所示般，具備晶片配設工程S11、密封體作成工程S12、再配線工程S13、小片化工程S14及屏蔽層形成工程S15。本實施形態的製造方法是至少具備該等的各工程即可，在各工程間亦可設置其他的工程。其次，說明有關該等的各工程。 　　[0038] [晶片配設工程S11] 　　圖16是表示在支撐基板配設半導體晶片的狀態的側剖面圖。支撐基板25是保持被配置於此支撐基板25上的複數的半導體晶片11者，以具有某程度的剛性的硬質的材料(例如玻璃)所形成。在支撐基板25中，藉由相互地交叉的複數的切道S所區劃的複數的裝置配設領域A1會被設定成矩陣狀。該等切道S、裝置配設領域A1的位置或大小是按照所被作成的半導體封裝來決定。 　　[0039] 半導體晶片11是例如將在以矽、藍寶石、鎵等所形成的基板上具備半導體裝置的晶圓分割而形成之所謂的晶粒。在本實施形態中，在半導體晶片11的表面(一面)11a是形成有各種端子，以此表面(一面)11a為下，將此半導體晶片11配設於支撐基板25上的裝置配設領域A1。半導體晶片11是例如經由藉由照射預定波長(300~400nm)的紫外線而黏著力降低的保護膠帶26來固定於支撐基板25上。 　　[0040] [密封體作成工程S12] 　　圖17是以樹脂所密封的密封體的側剖面圖。在密封體作成工程S12中，將在被設定於支撐基板25的裝置配設領域A1所配設的半導體晶片11密封。例如，在配設有半導體晶片11的支撐基板25的上方配置模板(未圖示)，經由模板的注入口來將液狀樹脂16(參照圖3；密封材)充填於支撐基板25(保護膠帶26)與模板的間隙。 　　[0041] 其次，使密封半導體晶片11的液狀樹脂16加熱或乾燥而硬化。藉此，如圖17所示般，液狀樹脂會硬化而構成密封樹脂層17。此密封樹脂層17是在支撐基板25(保護膠帶26)上密著於複數的半導體晶片11，與該等半導體晶片11一體化而形成密封體19。 　　[0042] 在此，將密封體19(密封樹脂層17)的表面19A(密封樹脂層17的表面17A)研削而平坦化(平坦化工程)為理想。藉由研削密封體19來使密封體19的表面19A平坦化。此情況，不只是使表面19A單純地平坦化，且可將被覆半導體晶片11的上面之密封樹脂層17調整成所望的厚度。 　　[0043] [再配線工程S13] 　　圖18是表示在密封體的半導體晶片側形成有再配線層及凸塊的狀態的側剖面圖。形成再配線層60時，從成為密封體19的背面之半導體晶片11的表面11a側來剝離支撐基板25及保護膠帶26，密封體19是將表面19A側朝下方來載置於治具(未圖示)。此治具是例如具有吸引機構，保持密封體19。藉此，如圖18所示般，密封體19的半導體晶片11側會作為上面露出。 　　[0044] 在密封體19的半導體晶片11側形成再配線層60及凸塊BP。再配線層60是具備：被連接至半導體晶片11所被選擇的端子(未圖示)之由鋁等所成的金屬製的配線61，及被覆半導體晶片11的表面11a和配線61的絕緣膜62而構成。為了形成再配線層60，首先藉由根據CVD或電鍍的成膜法等來形成配線61，其次形成絕緣膜62。絕緣膜62的材料是可使用聚醯亞胺等的絕緣性樹脂或SOG(Spin On Glass)、BPSG(Boron Phosphorous Silicate Glass)等的玻璃系氧化膜。絕緣性樹脂或SOG時，絕緣膜62是藉由上述旋轉塗佈法來形成。又，BPSG時，絕緣膜62是藉由CVD等的成膜法來形成。凸塊BP是在將最終形態的半導體封裝安裝於各種基板(未圖示)時成為端子或電極的構件，被形成於對應於配線61的圖案之預定的位置，該配線61是被形成於再配線層60。 　　[0045] [小片化工程S14] 　　圖19是表示設置了再配線層的密封體的側剖面圖，圖20是表示藉由切削來使密封體小片化的構成之一例的側剖面圖，圖21是表示藉由切削來小片化的密封晶片的側剖面圖。密封體19是如圖19所示般，以再配線層60作為下面來保持於小片化用治具21。此小片化用治具21是複數的穴部21A會矩陣狀地形成於上面，在該等穴部21A收容有對應於各半導體晶片11的再配線層60的凸塊BP。並且，在各穴部21A連結有連接至吸引源(未圖示)的吸引路21B，吸引再配線層60及密封體19而保持。而且，小片化用治具21是在各穴部21A之間形成有切削用溝21C。此切削用溝21C是在將再配線層60及密封體19保持於小片化用治具21時，對應於上述切道S而形成。 　　[0046] 其次，沿著對應於上述切道S的領域19S來切削密封體19及再配線層60。在本實施形態中，如圖20所示般，密封體19的切削是利用切削單元30來進行。切削單元30是具備被安裝於旋轉主軸31的切削刀32。切削刀32是形成圓板狀，在周緣部設有被形成環狀的切削刃33。此切削刃33是如圖20所示般，對於鉛直線具有預定的刃角θ之V字刃。並且，切削單元30是藉由未圖示的昇降機構來使切削刀32對於密封體19進退自如地移動於高度方向。因此，藉由一面旋轉切削刀32，一面使切入密封體19及再配線層60，密封體19及再配線層60是以對應於刃角θ的傾斜角來切削。又，由於在小片化用治具21是形成有對應於切道S的切削用溝21C，因此藉由切削再配線層60後的切削刃33的刃尖進入切削用溝21C，可防止小片化用治具21與切削刀32(切削刃33)的干擾。 　　[0047] 並且，被保持於小片化用治具21的密封基板18是藉由未圖示的移動機構來對於切削單元30移動於水平方向。藉此，密封體19及再配線層60是藉由沿著對應於所有的切道S之領域19S來切削而小片化成如圖21所示般的複數的密封晶片70。此密封晶片70是分別具備上面70a及比此上面70a更大的下面70b以及從上面70a往下面70b傾斜的側面(側壁)70c而構成。另外，上述昇降機構及移動機構是只要切削單元30與小片化用治具21可相對地昇降及移動，設為怎樣的構成皆可。 　　[0048] 又，如上述般，藉由密封體19及再配線層60的切削之小片化是可利用切削刀對於鉛直線只傾斜預定角而配置的切削單元(參照圖8)，或亦可利用雷射束照射單元(參照圖9)，該雷射束照射單元是對於與密封體的表面(雷射束照射面)垂直的方向(鉛直方向)，傾斜預定角至與切道所延伸的方向(加工進給方向)正交的方向而配置，射出以此預定角傾斜的雷射束。又，雖圖示省略，但亦可設為：在小片化工程中，使用切削單元或雷射束照射裝置，沿著切道來垂直(鉛直)地切削(切割)密封體19及再配線層60之後，將被分離的密封晶片的側面予以藉由仿形工具機(profiler)裝置等來進行傾斜面加工的構成。 　　[0049] [屏蔽層形成工程S15] 　　圖22是表示形成有導電性屏蔽層的密封晶片的側剖面圖。在形成導電性屏蔽層45之前，從保持被小片化的密封晶片70的小片化用治具21拾取密封晶片70，將此密封晶片70排列於別的被覆用治具22上而配置。此被覆用治具22是與小片化用治具21同樣，複數的穴部22A會矩陣狀地形成於上面，在該等穴部22A分別收容有密封晶片70的凸塊BP。在被覆用治具22中，密封晶片70會在鄰接的密封晶片70，70間設預定的間隔P而配置。此間隔P是為了可將導電性屏蔽層45形成至密封晶片70的側面70c的下端，而具有充分的距離。另外，在圖22中雖省略圖示，但被覆用治具22是亦可具備被連結至各穴部22A來用以吸引保持密封晶片70的真空吸引路。 　　[0050] 其次，在密封晶片70的上面70a及側面70c形成導電性屏蔽層45。此導電性屏蔽層45是藉由銅、鈦、鎳及金等的其中一個以上的金屬所構成的厚度為數μm~數百μm程度的多層膜，例如藉由濺射、CVD或噴霧塗層來形成。又，導電性屏蔽層45是亦可藉由真空層壓來形成，該真空層壓是在真空環境下，利用導電性的黏著劑，將具有上述多層膜的金屬薄膜層壓加工於密封晶片70的上面70a及側面70c。在本實施形態中，由於密封晶片70的側面70c是成為從上面70a往下面70b傾斜的傾斜面，因此藉由從密封晶片70的上方濺射等來形成導電性屏蔽層45時，不僅上面70a，在側面70c也可容易地形成金屬膜。因此，可謀求密封晶片70的上面70a及側面70c的導電性屏蔽層45的膜厚的均一化。 　　[0051] 最後，藉由拾取單元來從被覆用治具22拾取形成有導電性屏蔽層45的密封晶片70，亦即半導體封裝80，而搬送至其次工程。 　　[0052] 若根據本實施形態，則由於具備： 　　晶片配設工程S11，其係以表面11a為下來配設半導體晶片11於藉由交叉的複數的切道S來區劃的支撐基板25上的各裝置配設領域A1； 　　密封體作成工程S12，其係實施晶片配設工程S11之後，以液狀樹脂來密封該半導體晶片11的背面11b側，藉此在該支撐基板25上作成密封體19； 　　再配線工程S13，其係從密封體19除去該支撐基板25之後，在該密封體19的半導體晶片11側形成再配線層60及凸塊BP； 　　小片化工程S14，其係沿著對應於密封體19上的該切道S之領域19S來切削，以密封晶片70能夠具有上面70a及比該上面70a更大的下面70b，且具備從該上面70a往該下面70b傾斜的側面70c之方式小片化；及 　　屏蔽層形成工程S15，其係於複數的密封晶片70的上面70a及該側面70c形成導電性屏蔽層45， 　　因此，藉由從密封晶片70的上方濺射等來形成導電性屏蔽層45時，不僅上面70a，在側面70c也可容易形成金屬膜。所以，可謀求密封晶片70的上面70a及側面70c的導電性屏蔽層45的膜厚的均一化。 　　[0053] 並且，在本實施形態中，小片化工程S14是一面旋轉具備環狀的切削刃33的切削刀32，一面切入該密封體19來小片化，因此可容易使密封體19小片化。此情況，藉由將將切削刀32設為具有切削刃33的刃角θ之V字刃，或切削刀32配置成對於鉛直線只傾斜預定角θ，在小片化時，可容易將密封晶片70的側面70c形成為從上面70a往下面70b傾斜的傾斜面。 　　[0054] 並且，在本實施形態的別例中，雷射束照射裝置的集光器是對於與密封體19的表面19A垂直的方向，傾斜預定角θ至與切道S的延伸的方向(加工進給方向)正交的方向而配置，因此在藉由雷射加工來小片化時，可容易將密封晶片70的側面70c形成為從上面70a往下面70b傾斜的傾斜面。 　　[0055] 並且，在本實施形態中，在晶片配設工程S11中，以設有裝置的半導體晶片11的表面(一面)11a為下，將此半導體晶片11配設於支撐基板25上的裝置配設領域A1，但並非限於此，亦可以半導體晶片11的背面(他面)11b為下，將此半導體晶片11配設於支撐基板25上的裝置配設領域A1。此情況，雖圖示省略，但實際在露出於支撐基板25上的半導體晶片11的表面(一面)11a的裝置設置含聚醯亞胺或二氧化矽(silica)的輔助性的再配線層，且以樹脂來密封具有此再配線層的半導體晶片11。然後，將密封體的表面(半導體晶片11的表面11a側)研削至裝置不會露出的程度，在此密封體的表面形成連通至裝置的再配線層。然後，對於形成有再配線層的密封體，實行如上述般的小片化工程及屏蔽層形成工程，藉此可形成密封晶片。 　　[0056] 其次，說明有關上述實施形態的密封晶片的側面的傾斜角度與被形成於側面的導電性屏蔽層的膜厚的關係。圖23是表示設在試驗體的導電性屏蔽層的膜厚的圖，圖24是表示試驗體的側面的傾斜角與膜厚的關係的圖。發明者是著眼於密封晶片40(70)的側面40c(70c)的傾斜角度與被形成於側面40c(70c)的導電性屏蔽層45的膜厚的關係，針對該側面40c(70c)的不同的傾斜角度來分別計測導電性屏蔽層45的膜厚。 　　[0057] 具體而言，如圖23所示般，形成複數個試驗體TE，是以矽形成，具有上面TEa、下面TEb、側面TEc，且分別變更側面TEc的傾斜角度θ1，在各試驗體TE的上面TEa及側面TEc設置導電性屏蔽層45。導電性屏蔽層45是使用鈦金屬，在180℃、8×10-4 Pa的條件下，藉由離子電鍍法來形成。並且，傾斜角度θ1是設為90度、82度、68度、60度、45度。在此，此傾斜角度θ1是與對於鉛直線的預定刃角θ具有其次的式(1)的關係。 θ1(度)=90-θ (1) 　　[0058] 又，導電性屏蔽層45是分成：被形成於上面TEa的上部屏蔽層45A，及被形成於側面TEc的側部屏蔽層45B，根據掃描型電子顯微鏡(Scanning Electron Microscope：SEM)的觀察畫像來分別測定上部屏蔽層45A的厚度t1及側部屏蔽層45B的下部的厚度t2。測定後的上部屏蔽層45A的厚度t1及側部屏蔽層45B的下部的厚度t2是作為其次的式(2)所示的階差被覆(step coverage)的值算出，並將此值與傾斜角度θ1的關係彙整於圖24。 step coverage=(t2/t1)×100(%) (2) 　　[0059] 如此圖24所示般，隨著傾斜角度θ1的值從90度(側面為垂直)的狀態變小，階差被覆的值慢慢地變大，在傾斜角度θ1為45度是成為100%。亦即，以傾斜角度θ1形成45度的方式設定時，上部屏蔽層45A的厚度t1與側部屏蔽層45B的下部的厚度t2為一致，可實現上面TEa及側面TEc的導電性屏蔽層45的膜厚的均一化。 　　[0060] 若根據發明者的實驗，則藉由上述離子電鍍(ion plating)法的成膜時，一旦階差被覆的值低於50%，則側部屏蔽層45B的成膜需要時間，製程成本會增大，因此至少階差被覆的值成為50%以上的範圍為理想。因此，構成半導體封裝50(80)的密封晶片40(70)的側面40c(70c)的傾斜角度θ1是45度以上82度以下為理想。 　　[0061] 傾斜角度θ1為45度時是顯示良好的階差被覆的值，但估計在將傾斜角度θ1設為45度時，相對於上面TEa之下面TEb的長度會變大，半導體封裝50(80)大型化，或將下面TEb的大小設為同程度時，上面TEa(裝置領域)縮小化的問題。因此，若根據半導體封裝50(80)的小型化的觀點，則傾斜角度θ1是較理想為60度以上68度以下，在最理想的條件是傾斜角度θ1=60度。另一方面，傾斜角度θ1為45度以上60度以下的領域是比傾斜角度為60度以上82度以下的領域更小階差被覆的值的變化率。因此，例如，即使上述切削刃33的傾斜角度在加工中變化時，還是可抑制被形成的屏蔽層的膜厚變化。因此，在求取量產的情況等的健全的效果時，傾斜角度θ1設為45度以上60度以下為理想。只要將如此階差被覆的值的變化率小的領域轉移至傾斜角度θ1更大的領域，便可兼顧半導體封裝50(80)的小型化與生產性，因此最理想。 　　[0062] 以上，說明有關本發明之一實施形態，但上述實施形態是作為例子提示者，並非意圖限定發明的範圍。在上述的第1實施形態中，配線基板10是設為被保持於各治具而實行各工程的構成，但並非限於此，例如亦可在配線基板10的背面(他面)10b貼著保護膠帶(未圖示)，經由此保護膠帶來將配線基板10配置於基台(未圖示)上的狀態下進行各工程。基台是亦可例如具有吸引機構或往水平方向及鉛直方向的移動機構，可移動地保持配線基板。並且，在第1實施形態中，被作成的半導體封裝是以在配線基板的背面形成有凸塊的BGA(ball grid array)為中心進行説明，但並非限於此，當然例如可作成在配線基板的背面形成有平面(land)的LGA(land grid array)或QFN(Quad Flat No lead package)。並且，在第2實施形態中說明，假想將半導體晶片11進行所謂的覆晶安裝，以半導體晶片11的表面(一面)11a為下，配設於支撐基板25上的裝置配設領域A1的例子，但當半導體晶片11為引線接合安裝時，以半導體晶片11的背面(他面)11b為下，配置於支撐基板25上的裝置配設領域A1。又，例如，半導體裝置為CSP時，可使對應於被形成於晶圓W(矽基板)的裝置，以具備傾斜面的方式分割，將屏蔽層成膜至接地為止。
[0063]10‧‧‧配線基板10a‧‧‧表面10b‧‧‧背面11‧‧‧半導體晶片12‧‧‧模板16‧‧‧液狀樹脂(密封材)17‧‧‧密封樹脂層18‧‧‧密封基板18S、19S‧‧‧領域(對應於分割預定線的領域)19‧‧‧密封體25‧‧‧支撐基板32、32A‧‧‧切削刀33‧‧‧切削刃34‧‧‧雷射束照射裝置35‧‧‧集光器40、70‧‧‧密封晶片40a、70a‧‧‧上面40b、70b‧‧‧下面40c、70c‧‧‧側面45‧‧‧導電性屏蔽層50、80‧‧‧半導體封裝60‧‧‧再配線層61‧‧‧配線62‧‧‧絕緣膜S1‧‧‧接合工程S2‧‧‧密封基板作成工程S3‧‧‧小片化工程S4‧‧‧屏蔽層形成工程S11‧‧‧晶片配設工程S12‧‧‧密封體作成工程S13‧‧‧再配線工程S14‧‧‧小片化工程S15‧‧‧屏蔽層形成工程BP‧‧‧凸塊S‧‧‧切道(分割預定線)θ1‧‧‧傾斜角度
[0012] 　　圖1是表示第1實施形態的半導體封裝的製造方法的程序的流程圖。 　　圖2是表示在配線基板接合半導體晶片的狀態的剖面圖。 　　圖3是表示對安裝有半導體晶片的配線基板供給密封用的液狀樹脂的構成的剖面圖。 　　圖4是以樹脂密封的密封基板的剖面圖。 　　圖5是在配線基板的背面形成有凸塊的密封基板的剖面圖。 　　圖6是表示藉由切削來使密封基板小片化的構成的一例的剖面圖。 　　圖7是表示藉由切削來小片化的密封晶片的剖面圖。 　　圖8是表示藉由切削來使密封基板小片化的構成的別的例子的剖面圖。 　　圖9是表示藉由切削來使密封基板小片化的構成的另外的例子的剖面圖。 　　圖10是表示切削密封基板時的變形例的部分剖面圖。 　　圖11是表示形成有導電性屏蔽層的密封晶片的剖面圖。 　　圖12是表示半導體封裝的構成的剖面圖。 　　圖13是表示半導體封裝的變形例的剖面圖。 　　圖14是表示半導體封裝的其他的變形例的剖面圖。 　　圖15是表示第2實施形態的半導體封裝的製造方法的程序的流程圖。 　　圖16是表示在支撐基板配設半導體晶片的狀態的剖面圖。 　　圖17是以樹脂密封的密封體的剖面圖。 　　圖18是表示在密封體的半導體晶片側形成有再配線層及凸塊的狀態的剖面圖。 　　圖19是表示設置再配線層的密封體的剖面圖。 　　圖20是表示藉由切削來使密封體小片化的構成的一例的剖面圖。 　　圖21是表示藉由切削來小片化的密封晶片的剖面圖。 　　圖22是表示形成有導電性屏蔽層的密封晶片的剖面圖。 　　圖23是表示設於試驗體的導電性屏蔽層的膜厚的圖。 　　圖24是表示試驗體的側面的傾斜角與膜厚的關係的圖。

Claims (4)

  1. 一種半導體封裝的製造方法，係製造藉由密封劑來密封的半導體封裝之半導體封裝的製造方法，其特徵係具備：接合工程，其係於藉由交叉的複數的分割預定線來區劃的配線基板上的複數的領域接合複數的半導體晶片；密封基板作成工程，其係於該複數的半導體晶片被接合的該配線基板的表面側供給密封劑而一起密封作成密封基板；小片化工程，其係沿著對應於該配線基板上的該分割預定線之領域來切削該密封基板，以該被密封的半導體晶片能夠具有上面及比該上面更大的下面，且具備從該上面往該下面傾斜的側壁之方式小片化；及屏蔽層形成工程，其係於該複數被密封的半導體晶片的該上面及該側壁形成導電性屏蔽層，進行該小片化工程之後，導電性屏蔽層會完全覆蓋複數的被密封的半導體晶片的側壁，該側壁，係具備：從上面朝向下面傾斜而延伸的第1側面、及從該第1側面朝向下面而垂直地延伸的第2側面，在該小片化工程中，從該上面側切削該密封基板而形成該第1側面，然後，從該上面側或該下面側垂直地切削該配線基板而形成第2側面，藉此小片化。
  2. 一種半導體封裝的製造方法，係製造藉由密封劑來密封的半導體封裝之半導體封裝的製造方法，其特徵係具備：晶片配設工程，其係於藉由交叉的複數的分割預定線來區劃的支撐基板上的各裝置配設領域配設半導體晶片；密封體作成工程，其係實施該晶片配設工程之後，以密封劑來密封該半導體晶片，藉此在該支撐基板上作成密封體；再配線工程，其係從該密封體除去該支撐基板之後，在該密封體的半導體晶片側形成再配線層及凸塊；小片化工程，其係沿著對應於該支撐基板上的該分割預定線之領域來切削該密封體，以被密封的半導體晶片能夠具有上面及比該上面更大的下面，且具備從該上面往該下面傾斜的側壁之方式小片化；及屏蔽層形成工程，其係於該複數被密封的半導體晶片的該上面及該側壁形成導電性屏蔽層，進行該小片化工程之後，導電性屏蔽層會完全覆蓋複數的被密封的半導體晶片的側壁，該側壁，係具備：從上面朝向下面傾斜而延伸的第1側面、及從該第1側面朝向下面而垂直地延伸的第2側面，在該小片化工程中，從該上面側切削該密封體而形成該第1側面，然後，從該上面側或該下面側垂直地切削該密封體而形成第2側面，藉此小片。
  3. 如申請專利範圍第1或2項之半導體封裝的製造方法，其中，該小片化工程，係一面旋轉具備環狀的切削刃的切削刀，一面切入該密封基板或該密封體而小片化。
  4. 如申請專利範圍第1或2項之半導體封裝的製造方法，其中，該小片化工程，係對於與該密封基板或該密封體的雷射束照射面垂直的方向，使傾斜預定角度至與加工進給方向正交的方向，將雷射束照射至該密封基板或該密封體而小片化。
TW106127547A 2016-09-30 2017-08-15 半導體封裝的製造方法 TWI720240B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-194250 2016-09-30
JP2016194250A JP6832666B2 (ja) 2016-09-30 2016-09-30 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
TW201814846A TW201814846A (zh) 2018-04-16
TWI720240B true TWI720240B (zh) 2021-03-01

Family

ID=61623381

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127547A TWI720240B (zh) 2016-09-30 2017-08-15 半導體封裝的製造方法

Country Status (7)

Country Link
US (2) US10700014B2 (zh)
JP (1) JP6832666B2 (zh)
KR (1) KR102418412B1 (zh)
CN (1) CN107887283B (zh)
DE (1) DE102017217177B4 (zh)
SG (1) SG10201707563VA (zh)
TW (1) TWI720240B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6832666B2 (ja) 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
JP6800745B2 (ja) * 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
JP6955918B2 (ja) * 2017-07-03 2021-10-27 株式会社ディスコ 基板の加工方法
JP7033485B2 (ja) * 2018-04-17 2022-03-10 株式会社ディスコ 切削ブレードの整形方法
JP7043346B2 (ja) * 2018-05-18 2022-03-29 株式会社ディスコ 切削装置
JP7150392B2 (ja) * 2018-06-06 2022-10-11 株式会社ディスコ スリットノズルの製造方法及びスリットノズル
US11177226B2 (en) * 2018-09-19 2021-11-16 Intel Corporation Flexible shield for semiconductor devices
JP7207927B2 (ja) * 2018-09-28 2023-01-18 株式会社ディスコ 半導体パッケージの製造方法
KR102626315B1 (ko) * 2018-11-13 2024-01-17 삼성전자주식회사 반도체 패키지
KR102027238B1 (ko) * 2019-03-14 2019-11-04 인세미텍 주식회사 분할 기판 제조용 연삭 가공장치
JP2021040097A (ja) 2019-09-05 2021-03-11 株式会社ディスコ 被加工物の切削方法
US11664327B2 (en) * 2020-11-17 2023-05-30 STATS ChipPAC Pte. Ltd. Selective EMI shielding using preformed mask
CN116525555A (zh) * 2022-01-20 2023-08-01 长鑫存储技术有限公司 一种半导体封装结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090075428A1 (en) * 2007-09-13 2009-03-19 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US20150303075A1 (en) * 2014-04-18 2015-10-22 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
DE10253163B4 (de) 2002-11-14 2015-07-23 Epcos Ag Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
JP4073830B2 (ja) * 2003-06-20 2008-04-09 松下電器産業株式会社 半導体チップ内蔵モジュールの製造方法
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
JP4408361B2 (ja) * 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7917365B2 (en) * 2005-06-16 2011-03-29 Nuance Communications, Inc. Synchronizing visual and speech events in a multimodal application
CN101609961B (zh) 2006-03-06 2012-06-06 夏普株式会社 氮化物半导体器件及其制备方法
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP2011124413A (ja) * 2009-12-11 2011-06-23 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
US9362196B2 (en) 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
CN102683311B (zh) * 2011-03-10 2014-12-10 精材科技股份有限公司 晶片封装体及其形成方法
JP6019550B2 (ja) * 2011-08-09 2016-11-02 富士通株式会社 電子装置の製造方法
EP3528295B1 (en) * 2012-02-10 2021-04-07 Facebook Technologies, LLC Display comprising led chip and method of manufacturing the same
US9337073B2 (en) * 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D shielding case and methods for forming the same
JP5576543B1 (ja) * 2013-09-12 2014-08-20 太陽誘電株式会社 回路モジュール
JP2015177062A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法および半導体装置
JP6832666B2 (ja) 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
JP6800745B2 (ja) 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090075428A1 (en) * 2007-09-13 2009-03-19 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US20150303075A1 (en) * 2014-04-18 2015-10-22 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package

Also Published As

Publication number Publication date
US20180096948A1 (en) 2018-04-05
US10700014B2 (en) 2020-06-30
TW201814846A (zh) 2018-04-16
JP2018056501A (ja) 2018-04-05
US10707176B2 (en) 2020-07-07
CN107887283A (zh) 2018-04-06
CN107887283B (zh) 2023-03-31
US20180269159A1 (en) 2018-09-20
DE102017217177A1 (de) 2018-04-05
KR20180036542A (ko) 2018-04-09
JP6832666B2 (ja) 2021-02-24
SG10201707563VA (en) 2018-04-27
KR102418412B1 (ko) 2022-07-06
DE102017217177B4 (de) 2024-08-22

Similar Documents

Publication Publication Date Title
TWI720240B (zh) 半導體封裝的製造方法
TWI729235B (zh) 半導體封裝的製造方法
KR102565133B1 (ko) 기판의 가공 방법
KR20180118521A (ko) 반도체 패키지의 제조 방법
CN110323182B (zh) 板状物的加工方法
CN110246802B (zh) 封装基板的加工方法
TWI735733B (zh) 半導體封裝件之製造方法
JP6971093B2 (ja) マルチブレード、加工方法
JP2020027888A (ja) キャリア板の除去方法
JP2019068013A (ja) パッケージ基板の加工方法、保護テープ
US20220028723A1 (en) Carrier plate removing method
JP2016100346A (ja) ウェーハの加工方法
TWI810261B (zh) 半導體封裝的製造方法
TW201935549A (zh) 晶圓之加工方法
US10926524B1 (en) Removal method of carrier plate
JP7511979B2 (ja) キャリア板の除去方法
JP2012222134A (ja) ウエーハの研削方法