KR102565133B1 - 기판의 가공 방법 - Google Patents

기판의 가공 방법 Download PDF

Info

Publication number
KR102565133B1
KR102565133B1 KR1020180074752A KR20180074752A KR102565133B1 KR 102565133 B1 KR102565133 B1 KR 102565133B1 KR 1020180074752 A KR1020180074752 A KR 1020180074752A KR 20180074752 A KR20180074752 A KR 20180074752A KR 102565133 B1 KR102565133 B1 KR 102565133B1
Authority
KR
South Korea
Prior art keywords
package
substrate
package substrate
shield layer
holding
Prior art date
Application number
KR1020180074752A
Other languages
English (en)
Other versions
KR20190004225A (ko
Inventor
병득 장
영석 김
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20190004225A publication Critical patent/KR20190004225A/ko
Application granted granted Critical
Publication of KR102565133B1 publication Critical patent/KR102565133B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0017—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing using moving tools
    • B28D5/0029—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing using moving tools rotating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0052—Means for supporting or holding work during breaking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • B28D5/023—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels with a cutting blade mounted on a carriage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은, 개개의 칩으로 분할함과 동시에, 칩 측면에 경사 또는 단차를 형성하는 것을 목적으로 한다.
표면에 교차하는 복수의 분할 예정 라인이 형성된 패키지 기판(15)의 가공 방법으로서, 패키지 기판의 이면을 유지 테이프(35)로 유지하고, 총형(總型)의 정형 지석(41)으로 분할 예정 라인을 따라 유지 테이프 중간까지 절입하여 패키지 기판을 개개의 반도체 패키지(10)로 분할한다. 정형 지석에는 분할 예정 라인에 대응하여 복수의 돌기(43)가 형성되어 있고, 각 돌기의 측면에는 경사면(44)이 형성되어 있다. 이 때문에, 정형 지석의 돌기로 분할 예정 라인을 따라 절입함으로써, 패키지 기판이 개개의 반도체 패키지로 분할되고, 돌기의 경사면에 의해 각 반도체 패키지의 상면측보다 하면측이 커지도록 패키지 측면(23)에 경사가 형성된다.

Description

기판의 가공 방법{SUBSTRATE PROCESSING METHOD}
본 발명은, 기판의 가공 방법에 관한 것이다.
디바이스 제조 단계에 있어서는, 웨이퍼나 반도체 패키지 기판 등의 각종 기판을, 스트리트를 따라 절삭 블레이드로 절단함으로써 개개의 디바이스 칩이 형성된다. 이러한 기판의 가공 방법으로는, 2종류의 블레이드를 이용하여 기판에 대하여 단계적으로 절입 깊이를 증가시키는 스텝 컷이 알려져 있다. 스텝 컷에서는, 광폭의 스트레이트 블레이드 또는 V 블레이드로 기판의 스트리트를 따라 1번째 단의 얕은 홈이 형성되고, 협폭의 스트레이트 블레이드로 얕은 홈의 바닥면이 깊게 절입되어 기판이 완전 절단된다(예컨대, 특허문헌 1 참조).
[특허문헌 1] 일본 특허 공개 제2015-018965호 공보
그런데, 기판의 종류에 따라서는, 분할 후의 칩 측면에 경사나 단차를 형성하고 싶다는 요망이 있다. 특허문헌 1 기재의 스텝 컷을 채용함으로써, 칩 측면에 경사면이나 단차를 형성하는 것이 가능하지만, 2종류의 블레이드를 이용하여 단계적으로 기판을 절삭해야만 하여, 작업 공정수가 증가하고 작업 시간이 길어진다고 하는 문제가 있었다.
따라서, 본 발명의 목적은, 기판을 개개의 칩으로 분할함과 동시에, 칩 측면에 경사 또는 단차를 형성할 수 있는 기판의 가공 방법을 제공하는 것이다.
본 발명에 따르면, 표면에 교차하는 복수의 분할 예정 라인이 형성된 기판을 상기 분할 예정 라인을 따라 분할하면서 원하는 형상으로 가공을 행하는 기판의 가공 방법으로서, 상기 기판의 이면을 유지 지그 또는 유지 테이프로 유지하는 유지 단계와, 상기 유지 단계를 실시한 후에, 정형 지석으로 상기 분할 예정 라인을 따라 상기 유지 테이프 중간까지 또는 상기 유지 지그 내까지 절입하여, 상기 기판을 개개의 칩으로 분할하는 분할 단계를 포함하고, 상기 정형 지석은, 돌기가 형성되고, 상기 돌기의 측면에는 경사면 또는 단부(段部)를 가지며, 상기 분할 단계에 있어서, 상기 돌기를 상기 분할 예정 라인을 따라 절입하여 상기 기판을 개개의 칩으로 분할하고, 상기 경사면 또는 상기 단부에 의해 각 칩이 상면측보다 하면측이 커지도록 칩 측면에 경사 또는 단차를 형성할 수 있는 것을 특징으로 하는 기판의 가공 방법이 제공된다.
이 구성에 따르면, 정형 지석에는 돌기가 형성되어 있기 때문에, 돌기에 의해 분할 예정 라인을 따라 기판이 절입되어 개편화(個片化)된다. 또한, 각 돌기의 측면이 경사면 또는 단부로 되어 있기 때문에, 개편화된 칩 측면에 경사 또는 단차가 형성된다. 이와 같이, 분할 예정 라인에 의해 분할되고, 분할과 동시에 칩 측면에 경사 또는 단차가 형성되기 때문에, 작업 공정수를 저감하고 작업 시간을 대폭 단축할 수 있다.
바람직하게는, 상기 정형 지석은, 상기 분할 예정 라인에 대응하여 복수의 돌기가 형성되고, 상기 돌기의 측면에 경사면 또는 단부를 갖고 있다.
바람직하게는, 상기 정형 지석의 외주면으로부터의 상기 돌기의 돌기량은, 상기 돌기를 상기 유지 테이프 중간까지 또는 상기 유지 지그 내까지 절입했을 때에, 개편화된 상기 칩을 미리 정해진 두께로 박화하는 돌기량으로 설정되어 있다.
바람직하게는, 상기 기판은 배선 기판 상의 반도체 칩을 수지층으로 밀봉한 패키지 기판이고, 상기 칩은 상기 패키지 기판을 개개로 분할한 반도체 패키지이며, 기판의 가공 방법은, 복수의 상기 반도체 패키지의 상기 상면 및 상기 경사면에 실드층을 형성하는 실드층 형성 단계를 더 포함한다.
본 발명에 따르면, 정형 지석에 복수의 돌기를 형성하고, 각 돌기의 측면에 경사면 및 단부를 마련함으로써, 기판을 개개의 칩으로 분할함과 동시에, 칩 측면에 경사 또는 단차를 형성할 수 있다.
도 1은 본 실시형태의 반도체 패키지의 단면 모식도이다.
도 2는 비교예의 반도체 패키지의 제조 방법을 나타낸 단면 모식도이다.
도 3은 본 실시형태의 반도체 패키지의 제조 방법을 나타낸 단면 모식도이다.
도 4는 본 실시형태의 반도체 패키지의 제조 방법을 나타낸 단면 모식도이다.
도 5는 시험체에 마련한 실드층의 두께를 나타낸 단면도이다.
도 6은 시험체의 측면의 경사각과 실드층의 두께의 관계를 나타낸 도면이다.
도 7은 분할 단계의 변형예를 나타낸 단면 모식도이다.
도 8은 분할 단계의 다른 변형예를 나타낸 단면 모식도이다.
도 9는 분할 단계의 또 다른 변형예를 나타낸 단면 모식도이다.
도 10은 반도체 패키지의 변형예를 나타낸 단면 모식도이다.
도 11은 반도체 패키지의 또 다른 변형예를 나타낸 단면 모식도이다.
도 12는 기판의 변형예를 나타낸 단면도이다.
이하, 첨부 도면을 참조하여, 본 실시형태의 기판의 가공 방법에 대해서 설명한다. 또한, 이하의 설명에서는, 기판으로서 패키지 기판을 예시하여 설명하였으나, 기판의 종류는 패키지 기판에 한정되지 않는다. 도 1은 본 실시형태의 반도체 패키지의 단면 모식도이다. 도 2는 비교예의 반도체 패키지의 제조 방법의 설명도이다. 또한, 이하의 실시형태는 어디까지나 일례를 나타낸 것으로서, 각 단계 사이에 다른 단계를 포함하여도 좋고, 단계의 순서를 적절히 바꾸어도 좋다.
도 1에 도시된 바와 같이, 반도체 패키지(10)는, 소위 EMI(Electro-Magnetic Interference)로 차단을 필요로 하는 모든 패키지의 반도체 장치로서, 외면의 실드층(16)에 의해 주위로의 전자 노이즈의 누설을 억제하도록 구성되어 있다. 실드층(16)의 내측에서는, 배선 기판(인터포저 기판)(11)의 상면에 실장된 반도체 칩(12)이 수지층(밀봉제)(13)으로 밀봉되고, 배선 기판(11)의 하면에 범프(14)가 배치되어 있다. 배선 기판(11)에는, 반도체 칩(12)에 접속되는 전극이나 그라운드 라인(17)을 포함하는 각종 배선이 형성되어 있다.
반도체 칩(12)은, 반도체 기판 상의 디바이스마다 반도체 웨이퍼를 개편화하여 형성되고, 배선 기판(11)의 미리 정해진 위치에 마운트되어 있다. 또한, 패키지 측면(칩 측면)(23)에는 패키지 상면(22)으로부터 아래쪽을 향해 외측으로 넓어지는 경사면(25)이 형성되어 있고, 이 경사면(25)에 대하여 스퍼터법 등에 의해 위쪽으로부터 실드층(16)이 형성되어 있다. 일반적인 반도체 패키지의 연직인 패키지 측면과는 달리, 패키지 측면(23)의 경사면(25)이 실드층(16)의 형성 방향에 대하여 비스듬히 교차하고 있기 때문에, 경사면(25)에 실드층(16)이 형성되기 쉽게 되어 있다.
그런데 통상은, 도 2A의 비교예에 도시된 바와 같이, 배선 기판(11) 상의 반도체 칩(12)을 수지층(13)으로 밀봉한 패키지 기판(15)을, 선단이 V자 형상인 절삭 블레이드(이하, V 블레이드라 칭함)(108)를 이용하여 풀 컷함으로써 반도체 패키지의 패키지 측면이 경사지게 된다. 그러나, 배선 기판(11)에는 다양한 배선(메탈)이 포함되어 있기 때문에, 배선 기판(11)의 절삭시에 V 블레이드(108)의 소모가 심하여, V 블레이드(108)의 선단의 V자 형상이 붕괴되기 쉽다. 따라서, 절입 깊이에 편차가 발생하고 V 블레이드(108)의 수명이 짧아진다.
그래서, 도 2B의 비교예에 도시된 바와 같이, V 블레이드(108)와 통상의 절삭 블레이드(이하, 스트레이트 블레이드라 칭함)(109)를 이용한 스텝 컷으로 패키지 기판(15)을 분할하는 구성을 생각할 수 있다. 즉, V 블레이드(108)로 수지층(13)을 하프 컷하여 경사를 형성하고, 계속해서 스트레이트 블레이드(109)로 배선 기판(11)을 풀 컷하여 개개의 반도체 패키지(10)로 분할한다. 이에 따라, V 블레이드(108)에 의한 배선 기판(11)에 대한 절입을 억제하여, V 블레이드(108)의 선단의 V자 형상의 소모를 감소시킬 수 있다. 그러나, 2단계로 절삭해야만 하여, 작업 공정수 및 작업 시간이 증가하여 생산성이 악화된다.
그래서, 본 실시형태에서는, 패키지 측면에 경사를 형성하여 분할할 수 있는 총형(總型)의 정형 지석(41)(도 4A 참조)을 이용하여, 한 번에 복수의 분할 예정 라인을 따라 패키지 기판(15)을 절입하도록 하고 있다. 이에 따라, 정형 지석(41)의 경사 부분에서 패키지 기판(15)을 컷하여 경사를 형성할 수 있고, 정형 지석(41)의 스트레이트 부분에서 배선 기판(11)을 컷하여 패키지 기판(15)을 개개의 반도체 패키지(10)로 분할할 수 있다. 따라서, 한 번에 패키지 측면(23)에 경사를 형성하면서 분할할 수 있어, 작업 공정수 및 작업 시간을 줄여 생산성이 향상되고 있다.
이하, 도 3 및 도 4를 참조하여, 본 실시형태의 반도체 패키지의 제조 방법에 대해서 설명한다. 또한, 도 3A는 마운트 단계, 도 3B는 기판 작성 단계, 도 3C는 유지 단계의 각각 일례를 나타낸 도면이다. 또한, 도 4A는 분할 단계, 도 4B 및 도 4C는 실드층 형성 단계의 각각 일례를 나타낸 도면이다.
도 3A에 도시된 바와 같이, 우선 마운트 단계가 실시된다. 마운트 단계에서는, 배선 기판(11)의 표면이 교차하는 분할 예정 라인에 의해 격자형으로 구획되어 있고, 구획된 복수의 영역에 복수의 반도체 칩(12)이 마운트된다. 배선 기판(11) 내에는 그라운드 라인(17) 등의 배선이 형성되고, 배선 기판(11)의 하면에는 범프(14)가 배치되어 있다. 이 경우, 반도체 칩(12)의 상면의 전극에 와이어(19)의 일단부가 접속되고, 배선 기판(11)의 표면의 전극(18)에 와이어(19)의 타단부가 접속된다. 또한, 와이어 본딩에 한정되지 않고, 반도체 칩(12)의 하면의 전극을 배선 기판(11)의 표면의 전극에 직접 접속하는 플립 칩 본딩이 실시되어도 좋다.
도 3B에 도시된 바와 같이, 마운트 단계가 실시된 후에 기판 작성 단계가 실시된다. 기판 작성 단계에서는, 복수의 반도체 칩(12)이 마운트된 배선 기판(11)의 표면측에 밀봉제(24)가 공급되고, 각 반도체 칩(12)이 밀봉제(24)로 밀봉되어 패키지 기판(15)(도 3C 참조)이 작성된다. 이 경우, 반도체 칩(12)이 실장된 배선 기판(11)의 하면이 유지 지그(도시하지 않음)에 유지되어 있고, 배선 기판(11)의 상면을 덮도록 프레임형(31)이 배치되어 있다. 프레임형(31)의 상벽에는 주입구(32)가 개구되어 있고, 주입구(32)의 위쪽에는 밀봉제(24)의 공급 노즐(33)이 위치되어 있다.
그리고, 공급 노즐(33)로부터 주입구(32)를 통해 배선 기판(11)의 상면에 밀봉제(24)가 공급되어 반도체 칩(12)이 밀봉된다. 이 상태에서, 밀봉제(24)가 가열 또는 건조됨으로써 경화되어, 배선 기판(11)의 상면에 수지층(13)(도 3C 참조)을 형성한 패키지 기판(15)이 작성된다. 또한, 밀봉제(24)에는, 경화성을 갖는 것이 이용되며, 예컨대, 에폭시 수지, 실리콘 수지, 우레탄 수지, 불포화 폴리에스테르 수지, 아크릴우레탄 수지, 또는 폴리이미드 수지 등으로부터 선택할 수 있다. 또한, 밀봉제(24)는 액 형상에 한정되지 않고, 시트 형상, 파우더 형상의 수지를 사용할 수도 있다. 이와 같이 하여, 배선 기판(11) 상의 복수의 반도체 칩(12)이 일괄적으로 밀봉된다. 또한, 패키지 기판(15)이 미리 준비되어 있는 경우에는, 마운트 단계, 기판 작성 단계를 생략하여도 좋다.
도 3C에 도시된 바와 같이, 기판 작성 단계가 실시된 후에 유지 단계가 실시된다. 유지 단계에서는, 링 프레임(도시하지 않음)의 중앙을 막도록 유지 테이프(35)가 붙여져, 이 유지 테이프(35)로 패키지 기판(15)의 이면이 유지된다. 이 경우, 패키지 기판(15)의 범프(14)가 유지 테이프(35)의 점착층으로 들어가, 유지 테이프(35)를 통해 패키지 기판(15)이 링 프레임에 양호하게 지지된다. 또한, 유지 단계에서는, 상면에서 보아 원 형상의 링 프레임이 사용되어도 좋고, 상면에서 보아 사각 형상의 링 프레임이 사용되어도 좋다.
도 4A에 도시된 바와 같이, 유지 단계가 실시된 후에 분할 단계가 실시된다. 분할 단계에서는, 반도체 패키지(10)의 외면 형상에 대응한 정형 지석(41)이 스핀들의 선단에 장착된다. 정형 지석(41)은, 분할 예정 라인에 대응하여 원통형 베이스(42)의 외주면으로부터 한 쌍의 돌기(43)가 돌출되어 있다. 돌기(43)는 기단(基端)으로부터 돌출 방향을 향해 폭이 좁아지도록 경사지고, 돌출 방향의 중간에서 선단까지는 일정 폭으로 형성되어 있다. 즉, 돌기(43)의 측면의 기단측은 경사면(44)으로 되어 있고, 돌기(43)의 측면의 선단측은 연직면(45)으로 되어 있다.
정형 지석(41)의 베이스(42)의 외주면에는 다이아몬드 등의 지립이 전착(電着)되어, 베이스(42)의 외주면을 덮도록 지립층(46)이 형성되어 있다. 돌기(43)의 양측면 및 선단면뿐만 아니라, 한 쌍의 돌기(43) 사이에서 수평 방향으로 연장되는 베이스(42)의 외주면에도 지립층(46)이 전착되어 있다. 이 한 쌍의 돌기(43) 사이의 지립층(46)에 의해, 패키지 기판(15)의 수지층(13)을 연삭하는 연삭면(47)이 형성되어 있다. 돌기(43)의 돌기량은, 돌기(43)로 유지 테이프(35) 중간까지 절입했을 때에, 돌기(43)에 의해 개편화된 반도체 패키지(10)가, 한 쌍의 돌기(43) 사이의 연삭면(47)에서 미리 정해진 두께로 박화되는 크기로 설정되어 있다.
또한, 패키지 기판(15)의 배선 기판(11)측이 유지 테이프(35)를 통해 척 테이블(도시하되지 않음)에 유지된다. 그리고, 정형 지석(41)으로 분할 예정 라인을 따라 유지 테이프(35) 중간까지 절입되고, 패키지 기판(15)이 개개의 반도체 패키지(10)로 분할된다. 이 경우, 정형 지석(41)의 돌기(43)가 패키지 기판(15)의 외측에서 분할 예정 라인에 위치 맞춤되고, 패키지 기판(15)의 외측에서 유지 테이프(35)의 두께 방향 중간의 깊이까지 내려지게 된다. 그리고, 정형 지석(41)에 대하여 패키지 기판(15)이 수평 방향으로 가공 이송되고, 분할 예정 라인을 따라 패키지 기판(15)이 분할된다.
한 쌍의 돌기(43)에 의해 패키지 기판(15)이 분할되고, 한 쌍의 돌기(43) 사이의 연삭면(47)에서 패키지 기판(15)의 수지층(13)이 연삭된다. 따라서, 패키지 기판(15)이 개개의 반도체 패키지(10)로 개편화되고, 각 반도체 패키지(10)가 미리 정해진 두께로 박화된다. 또한, 돌기(43) 측면의 기단측이 경사면(44)으로 되어 있기 때문에, 반도체 패키지(10)가 상면측보다 하면측이 커지도록 패키지 측면(23)에 경사가 형성되어 있다. 이와 같이, 스텝 컷을 실시하지 않고, 패키지 측면(23)에 경사를 형성하면서, 패키지 기판(15)이 분할된다.
도 4B에 도시된 바와 같이, 분할 단계가 실시된 후에 실드층 형성 단계가 실시된다. 실드층 형성 단계에서는, 수지층(13)의 위쪽으로부터 도전성 재료로 패키지 상면(수지층 상면)(22) 및 패키지 측면(23)에 실드층(16)이 형성된다. 이 경우, 각 반도체 패키지(10)가 유지 테이프(35)를 통해 유지 지그(도시하지 않음)에 유지된다. 그리고, 미리 정해진 형성 조건으로 반도체 패키지(10)에 대하여 위쪽으로부터 스퍼터 등에 의해 도전성 재료가 성막되어, 패키지 상면(22) 및 패키지 측면(23)에 원하는 두께의 실드층(16)이 형성된다.
이 때, 패키지 측면(23)의 경사면(25)이 패키지 상면(22)으로부터 아래쪽을 향해 외측으로 넓어지고 있고, 경사면(25)이 실드층(16)의 형성 방향(연직 방향)에 대하여 비스듬히 교차하고 있다. 따라서, 반도체 패키지(10)에 실드층(16)을 형성할 때에, 패키지 상면(22)뿐만 아니라 패키지 측면(23)의 경사면(25)에도, 충분한 실드 효과를 발휘할 수 있는 두께로 실드층(16)이 형성된다. 또한, 패키지 측면(23)의 연직면(26)이나 패키지 사이의 홈바닥(27)에도 실드층(16)이 형성되기 때문에, 반도체 패키지(10)의 픽업시에 반도체 패키지(10)의 하부에 실드층(16)에 의해 버(burr)가 발생하는 경우가 있다.
이 경우, 패키지 사이의 아스펙트비(종횡비)를 조정함으로써, 반도체 패키지(10)에 대한 버의 발생을 억제하는 것이 가능하다. 도 4C에 도시된 바와 같이, 패키지 사이의 아스펙트비는, 패키지 측면(23)의 경사면(25)의 하단으로부터 유지 테이프(35)에 절입한 홈바닥(27)까지의 깊이를 Y ㎜, 패키지 측면(23)의 연직면(26)의 대향 간격을 X ㎜로 했을 때에 Y/X로 표시된다. 패키지 측면(23)의 연직면(26)의 하측이나 패키지 사이의 홈바닥(27)은 아스펙트비의 영향을 받기 쉽고, 패키지 사이의 아스펙트비가 높아짐에 따라 실드층(16)이 얇게 형성된다.
따라서, 실드층(16)의 성막 조건에 덧붙여, 돌기(43)(도 4A 참조)의 일정 폭의 선단부에서 폭 치수 및 돌출량이 원하는 아스펙트비가 되도록 설정됨으로써, 패키지 사이의 홈바닥(27)의 실드층(16)의 두께가 저감된다. 이에 따라, 아스펙트비의 영향을 받기 어려운 패키지 측면(23)의 경사면(25)에는 실드층(16)이 적절한 두께로 형성되고, 아스펙트비의 영향을 받기 쉬운 연직면(26)의 하측이나 홈바닥(27)에는 실드층(16)이 얇게 형성된다. 따라서, 반도체 패키지(10)의 상측에서는 실드층(16)에 의해 전자 노이즈의 누설이 억제되고, 반도체 패키지(10)의 하측에서는 실드층(16)을 얇게 하여 버의 발생이 억제된다.
또한, 배선 기판(11)의 그라운드 라인(17)은, 패키지 측면(23)의 경사면(25)의 하측에서 외부로 노출되어 있다. 경사면(25)의 하측에는 적절한 두께로 실드층(16)이 형성되고, 실드층(16)이 그라운드 라인(17)에 접속되기 때문에, 반도체 패키지(10)에서 발생한 전자 노이즈가 그라운드 라인(17)을 통해 반도체 패키지(10) 밖으로 방출된다. 또한, 패키지 측면(23)의 연직면(26)의 하측에서는 실드층(16)이 얇아지지만, 배선 기판(11)의 다수의 배선(도시하지 않음)에 의해 전자 노이즈가 차단되고 있다. 따라서, 반도체 패키지(10) 주위의 전자 부품에의 전자 노이즈의 누설이 전체적으로 방지된다. 또한, 배선 기판(11)의 그라운드 라인(17)은, 실드층(16)에 접속되어 있으면 좋고, 패키지 측면(23)의 연직면(26)에서 실드층(16)에 접속되어도 좋다.
또한, 실드층(16)은, 구리, 티탄, 니켈, 금 등 중 하나 이상의 금속에 의해 성막된 두께 수 ㎛ 이상의 다층으로서, 예컨대, 스퍼터법, 이온 플레이팅법, 스프레이 도포법, CVD(chemical Vapor Deposition)법, 잉크젯법, 스크린 인쇄법에 의해 형성된다. 실드층(16)은, 진공 분위기 하에서 상기한 다층막을 갖는 금속 필름을 패키지 상면(22) 및 패키지 측면(23)에 접착하는 진공 라미네이트에 의해 형성하여도 좋다. 이와 같이 하여, 패키지 상면(22) 및 패키지 측면(23)이 실드층(16)으로 커버된 반도체 패키지(10)가 제조된다.
계속해서, 반도체 패키지의 측면의 경사 각도와 실드층과의 관계에 대해서 설명한다. 도 5는 시험체에 마련한 실드층의 두께를 나타낸 도면이다. 도 6은 시험체의 측면의 경사각과 실드층의 두께의 관계를 나타낸 도면이다.
도 5에 도시된 바와 같이, 측면(51)의 경사 각도(θ)를 바꾼 복수의 시험체(50)를 준비하여, 180℃, 8×10-4 Pa의 조건 하에서 이온 플레이팅법에 의해 실드층을 형성하였다. 측면(51)의 경사 각도(θ)는, 90°, 82°, 68°, 60°, 45°로 하였다. 또한, 상면(52)에 형성된 상부 실드층(53), 측면(51)에 형성된 측부 실드층(54)으로 나누어, 주사형 전자현미경의 관찰 화상에 기초하여 상부 실드층(53), 측부 실드층(54)의 두께(t1, t2)를 측정하였다. 상부 실드층(53) 및 측부 실드층(54)의 두께(t1, t2)는, 다음 식 (1)에 나타내는 스텝 커버리지(step coverage)의 값으로서 산출하고, 이 값과 경사 각도(θ)의 관계를 도 6에 통합하였다.
(1) step coverage=(t2/t1)×100
이 결과, 경사 각도(θ)가 90°에서부터 작아짐에 따라 스텝 커버리지의 값이 서서히 커져, 경사 각도(θ)가 45°가 되면 스텝 커버리지의 값이 100%가 되었다. 구체적으로는, 경사 각도(θ)가 45°가 되도록 설정한 경우, 상부 실드층(53)의 두께(t1)와 측부 실드층(54)의 두께(t2)가 일치하고, 시험체(50)의 상면(52) 및 측면(51)에 균일한 두께의 실드층이 확인되었다. 또한, 발명자의 실험에 따르면, 스텝 커버리지의 값이 50%를 하회하면, 측부 실드층(54)의 성막에 시간을 필요로 하고, 프로세스 비용이 증대하기 때문에, 스텝 커버리지의 값이 50% 이상이 되는 범위가 바람직하다. 따라서, 반도체 패키지의 측면의 경사 각도(θ)는 45° 이상 또한 82° 이하인 것이 바람직하다.
이상과 같이, 본 실시형태의 반도체 패키지(10)의 제조 방법에 따르면, 정형 지석(41)에는 한 쌍의 돌기(43)가 형성되어 있기 때문에, 한 쌍의 돌기(43)에 의해 복수의 분할 예정 라인을 따라 패키지 기판(15)이 동시에 절입되어 개편화된다. 또한, 각 돌기(43)의 측면이 경사면(44)으로 되어 있기 때문에, 개편화된 패키지 측면(23)에 경사가 형성된다. 이와 같이, 복수의 분할 예정 라인에 의해 동시에 분할되고, 분할과 동시에 패키지 측면(23)에 경사가 형성되기 때문에, 작업 공정수를 저감시키고 작업 시간을 대폭 단축할 수 있다.
또한, 본 실시형태에서는, 분할 단계에 있어서 패키지 측면에 경사를 형성하는 구성으로 하였지만, 이 구성에 한정되지 않는다. 도 7A의 변형예에 도시된 바와 같이, 분할 단계에 있어서 패키지 측면에 단차를 형성하는 구성으로 하여도 좋다. 이 경우, 돌기(73)의 측면에 단부(74)가 형성된 정형 지석(71)이 이용된다. 돌기(73)의 기단으로부터 돌출 방향을 향해 광폭의 일정 폭으로 형성되고, 돌출 방향의 중간에서 선단까지는 협폭의 일정 폭으로 형성되어 있다. 이 정형 지석(71)의 돌기(73)에 의해 패키지 기판(15)이 절입됨으로써, 패키지 기판(15)이 개개의 반도체 패키지(76)로 분할되고, 단부(74)에 의해 반도체 패키지(76)가 상면측보다 하면측이 커지도록 패키지 측면(77)에 단차가 형성된다.
또한, 도 7B의 변형예에 도시된 바와 같이, 분할 단계에 있어서 반도체 패키지(86)의 패키지 측면(87)의 단차는 만곡면에 의해 형성되어도 좋다. 이 경우, 돌기(83)의 측면에 만곡된 단부(84)가 형성된 정형 지석(81)이 이용된다. 돌기(83)의 기단으로부터 돌출 방향을 향해 폭이 좁아지도록 만곡되고, 돌출 방향의 중간에서 선단까지는 협폭의 일정 폭으로 형성되어 있다. 이와 같이, 패키지 측면의 단차는, 반도체 패키지의 상면에 대하여 고저차를 생기게 하는 형상이면 된다.
또한, 본 실시형태에서는, 정형 지석에 의해 패키지 기판의 분할과 함께 연삭이 실시되는 구성으로 하였지만, 이 구성으로 한정되지는 않는다. 도 8의 변형예에 도시된 바와 같이, 정형 지석(91)에 의해 패키지 기판의 분할만이 실시되어도 좋다. 정형 지석(91)에는, 한 쌍의 돌기(93) 사이에서 베이스(92)의 외주면에 지립층이 형성되지 않고, 한 쌍의 돌기(93)로 유지 테이프(35) 중간까지 절입했을 때에, 돌기(93) 사이의 베이스(92)의 외주면이 패키지 기판(15)으로부터 이격되도록, 한 쌍의 돌기(93)의 돌출량이 설정되어 있다.
또한, 본 실시형태에서는, 정형 지석의 복수의 돌기로 경사를 형성하면서, 분할 예정 라인을 따라 기판을 절입하는 구성으로 하였지만, 이 구성으로 한정되지는 않는다. 도 9의 변형예에 도시된 바와 같이, 정형 지석(110)이, 단일 돌기(111)를 갖는 싱글 블레이드로 구성되어도 좋다. 이 경우, 정형 지석(110)의 돌기(111)는, 기단으로부터 돌출 방향을 향해 폭이 좁아지도록 경사지고, 돌출 방향의 중간에서 선단까지는 일정 폭으로 형성되어 있다. 이러한 구성이어도, 단일 돌기(111)로 반도체 패키지(10)에 경사를 형성하면서, 분할 예정 라인을 따라 패키지 기판(15)을 절입할 수 있어, 작업 공정수를 저감하고 작업 시간을 단축할 수 있다.
또한, 본 실시형태에서는, 배선 기판에 하나의 반도체 칩을 실장한 반도체 패키지를 예시하였지만, 이 구성으로 한정되지는 않는다. 배선 기판에 복수의 반도체 칩을 실장한 반도체 패키지를 제조하여도 좋다. 예컨대, 도 10의 변형예에 도시된 바와 같이, 배선 기판(95)에 복수(예컨대, 3개)의 반도체 칩(96a-96c)을 실장하고, 반도체 칩(96a-96c)을 통합하여 실드한 반도체 패키지(97)를 제조하도록 하여도 좋다. 또한, 반도체 칩(96a-96c)은 동일 기능을 가져도 좋고, 상이한 기능을 가져도 좋다.
또한, 본 실시형태에서는, 반도체 칩이 와이어를 통해 배선 기판의 전극에 와이어 본딩된 반도체 패키지를 제조하는 구성에 대해서 설명하였으나, 이 구성으로 한정되지는 않는다. 도 11의 변형예에 도시된 바와 같이, 반도체 패키지(101)는, 반도체 칩(102)이 배선 기판(103)의 전극에 직접 접속되어 플립 칩 본딩되어 있어도 좋다.
또한, 본 실시형태의 기판의 가공 방법을, 패키지 기판의 가공 방법에 적용하는 구성에 대해서 설명하였으나, 이 구성으로 한정되지는 않는다. 도 12A 및 도 12B의 변형예에 도시된 바와 같이, 본 실시형태의 기판의 가공 방법을 웨이퍼의 가공 방법에 적용하여, 웨이퍼(106, 107)의 분할 후의 칩 측면에 경사 또는 단차를 형성하도록 하여도 좋다. 예컨대, 광디바이스 웨이퍼를 분할하여 LED 칩을 제조할 때에는, 칩 측면에 경사나 단차를 형성함으로써 광의 취출 효율을 향상시킬 수 있다.
또한, 본 실시형태에서는, 베이스의 외주면으로부터 한 쌍의 돌기가 돌출되는 구성을 예시하였으나, 이 구성으로 한정되지는 않는다. 베이스의 외주면으로부터 복수의 돌기가 돌출되어 있으면 좋고, 3개 이상의 돌기가 돌출되어 있어도 좋다.
또한, 본 실시형태에서는, 기판의 이면이 유지 테이프로 유지되어 각 공정이 실시되는 구성으로 하였으나, 이 구성으로 한정되지는 않는다. 예컨대, 기판의 이면이 유지 지그로 유지된 상태에서 각 공정이 실시되어도 좋다. 또한, 유지 지그는, 기판을 유지 가능하면 좋고, 예컨대, 척 테이블이나 서브 스트레이트로 구성되어도 좋다.
또한, 반도체 패키지는, 휴대 전화 등의 휴대 통신 기기에 이용되는 구성에 한정되지 않고, 카메라 등의 다른 전자 기기에 이용되어도 좋다.
또한, 가공 대상의 워크로서, 가공의 종류에 따라, 예컨대, 반도체 디바이스 웨이퍼, 광디바이스 웨이퍼, 패키지 기판, 반도체 기판, 무기 재료 기판, 산화물 웨이퍼, 생세라믹스 기판, 압전 기판 등의 각종 워크가 이용되어도 좋다. 반도체 디바이스 웨이퍼로는, 디바이스 형성 후의 실리콘 웨이퍼나 화합물 반도체 웨이퍼가 이용되어도 좋다. 광디바이스 웨이퍼로는, 디바이스 형성 후의 사파이어 웨이퍼나 실리콘 카바이드 웨이퍼가 이용되어도 좋다. 또한, 패키지 기판으로는 CSP(Chip Size Package) 기판, 반도체 기판으로는 실리콘이나 갈륨비소 등, 무기 재료 기판으로는 사파이어, 세라믹스, 유리 등이 이용되어도 좋다. 또한, 산화물 웨이퍼로는, 디바이스 형성 후 또는 디바이스 형성 전의 리튬탄탈레이트, 리튬나이오베이트가 이용되어도 좋다.
또한, 본 실시형태 및 변형예를 설명하였으나, 본 발명의 다른 실시형태로서, 상기 각 실시형태 및 변형예를 전체적 또는 부분적으로 조합한 것이어도 좋다.
또한, 본 발명의 실시형태는 상기한 각 실시형태 및 변형예에 한정되지 않고, 본 발명의 기술적 사상의 취지를 일탈하지 않는 범위에서 다양하게 변경, 치환, 변형되어도 좋다. 나아가서는, 기술의 진보 또는 파생되는 다른 기술에 의해, 본 발명의 기술적 사상을 다른 방법으로 실현할 수 있으면, 그 방법을 이용하여 실시되어도 좋다. 따라서, 특허청구범위는, 본 발명의 기술적 사상의 범위 내에 포함될 수 있는 모든 실시형태를 커버하고 있다.
또한, 본 실시형태에서는, 본 발명을 반도체 패키지 및 웨이퍼 등의 기판의 가공 방법에 적용한 구성에 대해서 설명하였으나, 개개의 칩으로 분할되는 다른 가공 대상의 가공 방법에 적용하는 것도 가능하다.
이상 설명한 바와 같이, 본 발명은, 기판을 개개의 칩으로 분할함과 동시에, 칩 측면에 경사 또는 단차를 형성할 수 있다고 하는 효과를 가지며, 특히, 휴대 통신 기기에 이용되는 기판의 가공 방법에 유용하다.
10 : 반도체 패키지 15 : 패키지 기판(기판)
16 : 실드층 23 : 패키지 측면(칩 측면)
25 : 반도체 패키지의 경사면(칩의 경사) 35 : 유지 테이프
41 : 정형 지석 43 : 정형 지석의 돌기
44 : 돌기의 경사면 46 : 정형 지석의 지립층
106 : 웨이퍼(기판) 107 : 웨이퍼(기판)

Claims (4)

  1. 표면에 교차하는 복수의 분할 예정 라인이 형성되며, 배선 기판 상의 반도체 칩을 수지층으로 밀봉한 패키지 기판을, 상기 분할 예정 라인을 따라 분할하면서 원하는 형상으로 가공을 행하는, 기판의 가공 방법으로서,
    상기 패키지 기판의 이면을 유지 지그 또는 유지 테이프로 유지하는 유지 단계와,
    상기 유지 단계를 실시한 후에, 정형 지석으로 상기 분할 예정 라인을 따라 상기 유지 테이프 중간까지 또는 상기 유지 지그 내까지 절입하여, 상기 패키지 기판을 개개의 칩으로 분할하는 분할 단계와,
    상기 패키지 기판에 실드층을 형성하는 실드층 형성 단계
    를 포함하고,
    상기 정형 지석은, 돌기가 형성되고, 상기 돌기의 측면에는 경사면을 가지며,
    상기 분할 단계에 있어서, 상기 돌기를 상기 분할 예정 라인을 따라 절입하여 상기 패키지 기판을 개개의 칩으로 분할하고, 상기 경사면에 의해 각 칩이 상면측보다 하면측이 커지도록 칩 측면에 경사가 형성되며,
    상기 실드층 형성 단계에서, 상기 실드층의 두께는, 상기 경사면으로부터 각 칩 사이의 홈 바닥을 향하여 얇아지도록 형성되는 것을 특징으로 하는 기판의 가공 방법.
  2. 제1항에 있어서, 상기 정형 지석은, 상기 분할 예정 라인에 대응하여 복수의 돌기가 형성되고, 상기 돌기의 측면에 경사면을 가지는 것인 기판의 가공 방법.
  3. 제1항에 있어서, 상기 정형 지석의 외주면으로부터의 상기 돌기의 돌기량은, 상기 돌기를 상기 유지 테이프 중간까지 또는 상기 유지 지그 내까지 절입했을 때에, 개편화된 상기 칩을 미리 정해진 두께로 박화하는 돌기량으로 설정되어 있는 것인 기판의 가공 방법.
  4. 삭제
KR1020180074752A 2017-07-03 2018-06-28 기판의 가공 방법 KR102565133B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-130292 2017-07-03
JP2017130292A JP6955918B2 (ja) 2017-07-03 2017-07-03 基板の加工方法

Publications (2)

Publication Number Publication Date
KR20190004225A KR20190004225A (ko) 2019-01-11
KR102565133B1 true KR102565133B1 (ko) 2023-08-08

Family

ID=64661754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180074752A KR102565133B1 (ko) 2017-07-03 2018-06-28 기판의 가공 방법

Country Status (6)

Country Link
US (1) US10515841B2 (ko)
JP (1) JP6955918B2 (ko)
KR (1) KR102565133B1 (ko)
CN (1) CN109216271B (ko)
DE (1) DE102018210393B4 (ko)
TW (1) TWI748103B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6969657B2 (ja) * 2019-02-01 2021-11-24 大日本印刷株式会社 動植物育成用のｌｅｄ照明シート、動植物育成用のｌｅｄ照明モジュール、動植物の育成棚用の棚板、動植物の育成棚、及び動植物育成工場
JP6953461B2 (ja) 2019-02-01 2021-10-27 大日本印刷株式会社 動植物育成用のｌｅｄ照明シート、動植物育成用のｌｅｄ照明モジュール、動植物の育成棚用の棚板、動植物の育成棚、及び動植物育成工場
CN113207244A (zh) * 2020-02-03 2021-08-03 奥特斯奥地利科技与系统技术有限公司 制造部件承载件的方法及部件承载件
JP7385832B2 (ja) * 2020-11-20 2023-11-24 大日本印刷株式会社 動植物育成用のｌｅｄ照明シート、動植物育成用のｌｅｄ照明モジュール、動植物の育成棚用の棚板、動植物の育成棚、及び動植物育成工場
CN116601107B (zh) * 2020-12-15 2024-04-26 应美盛股份有限公司 Mems凸片移除方法
JPWO2023017678A1 (ko) * 2021-08-10 2023-02-16

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060569A (ja) * 1999-08-24 2001-03-06 Japan Radio Co Ltd デバイス製造方法
JP2004087998A (ja) * 2002-08-29 2004-03-18 Fuji Electric Holdings Co Ltd 表面実装型半導体装置およびその製造方法
JP2005033196A (ja) 2003-06-19 2005-02-03 Showa Denko Kk 半導体ウエーハのダイシング方法および発光ダイオードチップ
US20060005672A1 (en) * 2004-07-07 2006-01-12 Chapman Gregory M Blades, saws, and methods for cutting microfeature workpieces
JP2007253277A (ja) * 2006-03-23 2007-10-04 Tdk Corp 研切削体及び研削体セット、これらを用いた研削装置及び研削方法
JP2009295964A (ja) * 2008-05-07 2009-12-17 Panasonic Corp 電子部品と電子部品の樹脂パッケージ方法
JP2011159788A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
US20150125997A1 (en) 2013-11-07 2015-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Singulating Packaged Integrated Circuits and Resulting Structures
US20160204074A1 (en) 2015-01-14 2016-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for power transistors

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3992308B2 (ja) * 1996-04-25 2007-10-17 ローム株式会社 半導体装置およびその製造方法
KR100219577B1 (ko) * 1997-06-27 1999-09-01 한효용 반도체칩 패키지 성형장치
JP4503632B2 (ja) * 2001-05-11 2010-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
JP5577839B2 (ja) * 2009-06-05 2014-08-27 大日本印刷株式会社 半導体装置
KR101739943B1 (ko) * 2010-07-07 2017-05-25 삼성전자주식회사 웨이퍼 다이싱 블레이드 및 이를 포함하는 웨이퍼 다이싱 장비
US20130187540A1 (en) 2012-01-24 2013-07-25 Michael A. Tischler Discrete phosphor chips for light-emitting devices and related methods
US9245804B2 (en) * 2012-10-23 2016-01-26 Nxp B.V. Using a double-cut for mechanical protection of a wafer-level chip scale package (WLCSP)
JP5600775B2 (ja) * 2013-06-11 2014-10-01 ルネサスエレクトロニクス株式会社 半導体装置
JP6170769B2 (ja) 2013-07-11 2017-07-26 株式会社ディスコ ウェーハの加工方法
JP5549769B1 (ja) * 2013-08-26 2014-07-16 Ｔｄｋ株式会社 モジュール部品の製造方法
JP2015115552A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
US20150183131A1 (en) * 2013-12-27 2015-07-02 Chee Seng Foong Semiconductor wafer dicing blade
JP2015177061A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法および半導体装置
TWI575779B (zh) * 2014-03-31 2017-03-21 精材科技股份有限公司 晶片封裝體及其製造方法
JP6504750B2 (ja) * 2014-05-07 2019-04-24 株式会社ディスコ ウェーハの加工方法
JP2016001677A (ja) * 2014-06-12 2016-01-07 株式会社ディスコ ウエーハの加工方法
JP6521687B2 (ja) * 2015-03-23 2019-05-29 株式会社ディスコ 切削ブレードの検査方法
JP6832666B2 (ja) * 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
JP6971093B2 (ja) * 2017-08-30 2021-11-24 株式会社ディスコ マルチブレード、加工方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060569A (ja) * 1999-08-24 2001-03-06 Japan Radio Co Ltd デバイス製造方法
JP2004087998A (ja) * 2002-08-29 2004-03-18 Fuji Electric Holdings Co Ltd 表面実装型半導体装置およびその製造方法
JP2005033196A (ja) 2003-06-19 2005-02-03 Showa Denko Kk 半導体ウエーハのダイシング方法および発光ダイオードチップ
US20060005672A1 (en) * 2004-07-07 2006-01-12 Chapman Gregory M Blades, saws, and methods for cutting microfeature workpieces
JP2007253277A (ja) * 2006-03-23 2007-10-04 Tdk Corp 研切削体及び研削体セット、これらを用いた研削装置及び研削方法
JP2009295964A (ja) * 2008-05-07 2009-12-17 Panasonic Corp 電子部品と電子部品の樹脂パッケージ方法
JP2011159788A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
US20150125997A1 (en) 2013-11-07 2015-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Singulating Packaged Integrated Circuits and Resulting Structures
US20160204074A1 (en) 2015-01-14 2016-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for power transistors

Also Published As

Publication number Publication date
TWI748103B (zh) 2021-12-01
CN109216271A (zh) 2019-01-15
JP2019016617A (ja) 2019-01-31
DE102018210393A1 (de) 2019-01-03
DE102018210393B4 (de) 2023-05-25
US20190006224A1 (en) 2019-01-03
KR20190004225A (ko) 2019-01-11
JP6955918B2 (ja) 2021-10-27
US10515841B2 (en) 2019-12-24
CN109216271B (zh) 2023-09-05
TW201907458A (zh) 2019-02-16

Similar Documents

Publication Publication Date Title
KR102565133B1 (ko) 기판의 가공 방법
KR102372119B1 (ko) 반도체 패키지의 제조 방법
KR102418412B1 (ko) 반도체 패키지의 제조 방법
KR102311487B1 (ko) 반도체 패키지의 제조 방법
CN110323182B (zh) 板状物的加工方法
KR102334782B1 (ko) 반도체 패키지의 제조 방법
TWI755563B (zh) 多刀切割刀片及工件的加工方法
KR102548550B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN110246802B (zh) 封装基板的加工方法
JP7075791B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant