KR102372119B1 - 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR102372119B1
KR102372119B1 KR1020170175384A KR20170175384A KR102372119B1 KR 102372119 B1 KR102372119 B1 KR 102372119B1 KR 1020170175384 A KR1020170175384 A KR 1020170175384A KR 20170175384 A KR20170175384 A KR 20170175384A KR 102372119 B1 KR102372119 B1 KR 102372119B1
Authority
KR
South Korea
Prior art keywords
wiring board
groove
sealing
semiconductor package
manufacturing
Prior art date
Application number
KR1020170175384A
Other languages
English (en)
Other versions
KR20180077028A (ko
Inventor
영석 김
병득 장
후미오 우치다
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180077028A publication Critical patent/KR20180077028A/ko
Application granted granted Critical
Publication of KR102372119B1 publication Critical patent/KR102372119B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(과제) 측면에 대하여 소정의 막 두께의 실드층을 효율적으로 형성하는 것.
(해결 수단) 배선 기판 (11) 상의 반도체 칩 (12) 을 봉지제로 봉지한 반도체 패키지 (10) 의 제조 방법으로서, 배선 기판의 표면에 복수의 반도체 칩을 본딩하고, 배선 기판의 표면에 봉지제를 공급하여 봉지 기판 (15) 을 제작하고, 봉지 기판의 수지층 (13) 측으로부터 V 블레이드 (39) 로 가공하여 분할 예정 라인을 따라 V 홈 (25) 을 형성하고, V 홈을 따라 배선 기판을 분할하여 개개의 패키지 (21) 로 개편화하고, 각 패키지의 상면 (22) 및 측면 (23) 에 전자파 실드층 (16) 을 형성한다.

Description

반도체 패키지의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR PACKAGE}
본 발명은 실드 기능을 갖는 반도체 패키지의 제조 방법에 관한 것이다.
일반적으로 휴대 전화 등의 휴대 통신 기기에 사용되는 반도체 패키지에는, 반도체 패키지로부터의 전자 노이즈의 누설을 억제하는 것이 요구되고 있다. 반도체 패키지로는, 배선 기판 상에 탑재된 반도체 칩을 수지 (봉지제) 로 봉지하여, 수지층의 외면을 따라 실드층을 형성한 것이 알려져 있다 (예를 들어, 특허문헌 1 참조). 실드층은, 판금 실드로 형성되는 경우도 있는데, 판 두께가 두꺼워짐으로써 기기의 소형화나 박형화의 저해 요인이 된다. 그래서, 스퍼터법, 스프레이 도포법, CVD (chemical Vapor Deposition) 법, 잉크젯법, 스크린 인쇄법 등에 의해 실드층을 얇게 형성하는 기술이 제안되어 있다.
일본 공개특허공보 2012-039104호
그러나, 특허 문헌 1 에 기재된 반도체 패키지는, 패키지의 측면이 상면에 대하여 대략 수직으로 형성되어 있기 때문에, 패키지의 상면과 균일한 두께로 측면에 실드층을 형성하기는 어렵다. 또한, 상기 스퍼터법 등의 실드층의 성막 방법은, 반도체 패키지의 상면에 수직인 방향으로부터 실드층을 성막하는 것이기 때문에, 패키지의 측면에 대한 실드층의 성막에 긴 시간을 필요로 한다는 문제가 있었다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 측면에 대하여 소정의 막 두께의 실드층을 효율적으로 형성할 수 있는 반도체 패키지의 제조 방법을 제공하는 것을 목적의 하나로 한다.
본 발명에 따르면, 봉지제에 의해 봉지된 반도체 패키지를 제조하는 반도체 패키지의 제조 방법으로서, 교차하는 복수의 분할 예정 라인에 의해 구획된 배선 기판 표면 상의 복수 영역에 복수의 반도체 칩을 본딩하는 칩 본딩 공정과, 그 복수의 반도체 칩이 본딩된 그 배선 기판의 표면측에 봉지제를 공급하여 봉지하고 봉지 기판을 제작하는 봉지 기판 제작 공정과, 그 봉지 기판 형성 공정을 실시한 후에, 그 봉지 기판의 그 배선 기판측을 유지 지그로 유지하고, 가공 공구를 그 봉지제측에서부터 그 봉지 기판의 두께 방향 도중까지 절입하고 그 분할 예정 라인에 대응하는 영역을 따라 가공하고, 그 봉지제 상면으로부터 가공 홈 바닥을 향하여 경사진 측면을 구비하도록 V 홈을 형성하는 V 홈 형성 공정과, 그 V 홈 형성 공정을 실시한 후에, 그 V 홈을 따라 그 배선 기판을 분할하여 그 분할 예정 라인을 따라 개개의 패키지로 개편화 (個片化) 하는 개편화 공정과, 그 개편화 공정을 실시한 후에, 복수의 그 패키지의 그 봉지제 상면 및 경사져 있는 측면에 전자파 실드층을 형성하는 실드층 형성 공정을 구비하는 반도체 패키지의 제조 방법이 제공된다.
이 구성에 따르면, 가공 공구로 봉지제측으로부터 봉지 기판에 V 홈이 형성됨으로써, 개편화된 패키지의 측면이 봉지제측으로부터 하방을 향하여 외측으로 넓어지도록 경사진다. 상면에서 보았을 때에 패키지의 측면이 투영 면적을 갖기 때문에, 패키지의 상면에 수직인 방향으로부터 패키지의 측면에 대하여 전자파 실드층을 용이하게 형성할 수 있다. 따라서, 반도체 패키지의 상면 및 측면에, 충분한 실드 효과를 발휘할 수 있는 소정의 두께로 전자파 실드층을 효율적으로 형성할 수 있다.
바람직하게는 반도체 패키지의 제조 방법은, 그 V 홈 형성 공정과 그 개편화공정 사이에, 그 배선 기판의 이면측에 범프를 형성하는 범프 형성 공정을 추가로 구비하고, 그 개편화 공정에 있어서는, 그 봉지 기판의 그 봉지제측을 유지 지그로 흡인 유지하는 것을 특징으로 한다.
바람직하게는 반도체 패키지의 제조 방법은, 그 봉지 기판 제작 공정을 실시하기 전에, 그 배선 기판의 두께 방향 도중까지의 깊이의 홈을 그 분할 예정 라인 을 따라 형성하는 배선 기판 홈 형성 공정을 추가로 구비하고, 그 봉지 기판 형성 공정에 있어서, 그 봉지제를 그 홈 내에 충전시켜 그 봉지 기판을 형성하고, 그 V 홈 형성 공정에 있어서, 그 가공 공구는 그 봉지제를 가공하여 V 홈을 형성한다.
본 발명에 따르면, 개편화된 패키지의 측면이 하방을 향하여 외측으로 넓어지도록 경사지기 때문에, 측벽에 대하여 소정의 막 두께의 실드층을 효율적으로 형성할 수 있다.
도 1 은 본 실시 형태의 반도체 패키지의 모식적 단면도이다.
도 2 는 비교예의 반도체 패키지의 제조 방법을 나타내는 모식적 단면도이다.
도 3 은 제 1 실시 형태의 반도체 패키지의 제조 방법을 나타내는 모식적 단면도이다.
도 4 는 제 1 실시 형태의 반도체 패키지의 제조 방법을 나타내는 모식적 단면도이다.
도 5 는 제 2 실시 형태의 반도체 패키지의 제조 방법을 나타내는 모식적 단면도이다.
도 6 은 제 2 실시 형태의 반도체 패키지의 제조 방법을 나타내는 모식적 단면도이다.
도 7 은 시험체에 형성된 전자파 실드층의 두께를 나타내는 도면이다.
도 8 은 시험체 측면의 경사각과 전자파 실드층의 두께의 관계를 나타내는 그래프이다.
도 9 는 반도체 패키지의 변형예를 나타내는 모식적 단면도이다.
도 10 은 V 홈 형성 공정의 변형예를 나타내는 모식적 단면도이다.
도 11 은 반도체 패키지의 변형예를 나타내는 모식적 단면도이다.
이하, 첨부 도면을 참조하여 본 실시 형태의 반도체 패키지의 제조 방법에 대해서 설명한다. 도 1 은, 본 실시 형태의 반도체 패키지의 모식적 단면도이다. 도 2 는, 비교예의 반도체 패키지의 제조 방법을 나타내는 모식적 단면도이다. 또, 이하의 실시 형태는 어디까지나 일례를 나타내는 것이고, 각 공정 사이에 다른 공정을 구비해도 되고, 공정의 순서를 적절히 바꿔 넣어도 된다.
도 1 에 나타내는 바와 같이, 반도체 패키지 (10) 는, 이른바 EMI (Electro-Magnetic Interference) 로 차단을 필요로 하는 모든 패키지의 반도체 장치로서, 외면의 전자파 실드층 (16) 에 의해 주위로의 전자 노이즈의 누설을 억제하도록 구성되어 있다. 전자파 실드층 (16) 의 내측에서는, 배선 기판 (인터포저 기판) (11) 의 상면에 실장된 반도체 칩 (12) 이 수지층 (봉지제) (13) 으로 봉지되고, 배선 기판 (11) 의 하면에 범프 (14) 가 배치 형성되어 있다. 배선 기판 (11) 에는, 반도체 칩 (12) 에 접속되는 전극이나 그라운드 라인 (17) 을 포함하는 각종 배선이 형성되어 있다.
반도체 칩 (12) 은, 실리콘, 갈륨 비소 등의 반도체 기판 상의 디바이스마다 반도체 웨이퍼를 개편화하여 형성되고, 배선 기판 (11) 상에 본딩되어 있다. 또한, 반도체 패키지 (10) 의 측면 (23) 은 상면 (22) 으로부터 하방을 향하여 외측으로 넓어지도록 경사져 있고, 반도체 패키지 (10) 의 경사진 측면 (23) 에 대하여 스퍼터법 등에 의해 상방으로부터 전자파 실드층 (16) 이 성막되어 있다. 일반적인 반도체 패키지의 연직인 측면과는 달리 반도체 패키지 (10) 의 측면 (23) 은 전자파 실드층 (16) 의 성막 방향에 대하여 비스듬하게 교차되어 전자파 실드층 (16) 을 형성하기 쉽게 하고 있다.
그런데 통상적으로는 도 2A 에 나타내는 비교예와 같이, 배선 기판 (11) 상의 반도체 칩 (12) 을 수지층 (13) 으로 봉지한 봉지 기판 (15) 을, 선단이 V 자 형상인 절삭 블레이드 (이하, V 블레이드라고 한다) (39) 를 사용하여 풀 커트함으로써 반도체 패키지 (10) (도 1 참조) 의 측면 (23) 이 경사진다. 이 방법으로는, 반도체 패키지 (10) 의 제조 방법을 간략화할 수 있지만, 분할시에 반도체 패키지 (10) 를 지지하는 유지 지그 (111) 에 범프 (14) 를 도피시키기 위한 오목부 (112) 를 형성해야 하므로, 새롭게 유지 지그 (111) 를 설계할 필요가 있었다. 봉지 기판 (15) 을 개편화한 후에 범프 (14) 를 배치 형성하는 구성도 생각할 수 있지만, 패키지에 대한 범프 (14) 의 위치 어긋남이 발생한다.
또한, 상기한 바와 같이 배선 기판 (11) 에는 각종 배선 (메탈) 이 포함되어 있기 때문에, 배선 기판 (11) 절삭시에 V 블레이드 (39) 의 소모가 심하고, V 블레이드 (39) 선단의 V 자 형상이 무너지기 쉬워진다. 그래서, 도 2B 에 나타내는 비교예와 같이, V 블레이드 (39) 와 통상적인 절삭 블레이드 (49) 를 사용한 스텝 커트로 봉지 기판 (15) 을 분할하는 구성을 생각할 수 있다. 이로써, V 블레이드 (39) 에 의한 배선 기판 (11) 에 대한 절입량을 억제하여, V 블레이드 (39) 선단의 V 자 형상의 소모를 감소시킬 수 있다. 그러나, 이러한 구성에서도, 새롭게 유지 지그 (111) 를 설계해야 한다.
그래서, 제 1 실시 형태의 반도체 패키지의 제조 방법에서는, 봉지 기판 (15) 에 대한 범프 (14) 의 배치 형성 전에 V 블레이드 (39) 로 봉지 기판 (15) 을 하프 커트하도록 하고 있다. 이로써, 유지 지그 (36) (도 3C 참조) 에 범프 (14) 를 회피하기 위한 오목부를 형성할 필요가 없기 때문에, 기존의 유지 지그 (36) 를 사용하여 봉지 기판 (15) 을 유지할 수 있다. 또한, V 블레이드 (39) 로 봉지 기판 (15) 을 풀 커트하지 않기 때문에, 봉지 기판 (15) 에 대하여 범프 (14) 를 위치 어긋나는 일 없이 배치 형성할 수 있고, 배선 기판 (11) 에 대한 절입량을 억제하여 V 블레이드 (39) 선단의 V 자 형상의 소모를 감소시킬 수 있다.
이하, 도 3 및 도 4 를 참조하여, 제 1 실시 형태의 반도체 패키지의 제조 방법에 대해서 설명한다. 도 3 및 도 4 는, 제 1 실시 형태의 반도체 패키지의 제조 방법의 설명도이다. 또, 도 3A 는 칩 본딩 공정, 도 3B 는 봉지 기판 제작 공정, 도 3C 는 V 홈 형성 공정, 도 3D 는 변형예의 절삭 블레이드의 각각 일례를 나타내는 도면이다. 또한, 도 4A 는 범프 형성 공정, 도 4B 는 개편화 공정, 도 4C 는 실드층 형성 공정의 각각 일례를 나타내는 도면이다.
도 3A 에 나타내는 바와 같이, 먼저 칩 본딩 공정이 실시된다. 칩 본딩 공정에서는, 배선 기판 (11) 의 표면이 교차되는 분할 예정 라인에 의해 격자상으로 구획되어 있고, 구획된 복수의 영역에 복수의 반도체 칩 (12) 이 본딩된다. 이 경우, 반도체 칩 (12) 상면의 전극에 와이어 (19) 의 일단이 접속되고, 배선 기판 (11) 표면의 전극 (18) 에 와이어 (19) 의 타단이 접속된다. 또, 칩 본딩 공정에서는, 와이어 본딩에 한정되지 않고, 반도체 칩 (12) 하면의 전극을 배선 기판 (11) 표면의 전극에 직접 접속하는 플립 칩 본딩이 실시되어도 된다.
도 3B 에 나타내는 바와 같이, 칩 본딩 공정이 실시된 후에 봉지 기판 제작 공정이 실시된다. 봉지 기판 제작 공정에서는, 복수의 반도체 칩 (12) 이 본딩된 배선 기판 (11) 의 표면측에 봉지제 (24) 가 공급되고, 각 반도체 칩 (12) 이 봉지제 (24) 로 봉지되어 봉지 기판 (15) (도 3C 참조) 이 제작된다. 이 경우, 반도체 칩 (12) 이 실장된 배선 기판 (11) 의 하면이 봉지용 유지 지그 (31) 에 유지되어 있고, 배선 기판 (11) 의 상면을 덮도록 프레임형 (32) 이 배치되어 있다. 프레임형 (32) 의 상벽에는 주입구 (33) 가 개구되어 있고, 주입구 (33) 의 상방에는 봉지제 (24) 의 공급 노즐 (34) 이 위치 매김되어 있다.
그리고, 공급 노즐 (34) 로부터 주입구 (33) 를 통하여 배선 기판 (11) 의 상면에 봉지제 (24) 가 공급되어 반도체 칩 (12) 이 봉지된다. 이 상태에서, 봉지제 (24) 가 가열 또는 건조됨으로써 경화되어, 배선 기판 (11) 의 상면에 수지층 (13) (도 3C 참조) 을 형성한 봉지 기판 (15) 이 제작된다. 또, 봉지제 (24) 는, 경화성을 갖는 것이 사용되고, 예를 들어, 에폭시 수지, 실리콘 수지, 우레탄 수지, 불포화 폴리에스테르 수지, 아크릴우레탄 수지, 또는 폴리이미드 수지 등에서 선택할 수 있다. 또한, 봉지제 (24) 는 액상에 한정되지 않고, 시트상, 파우더상의 수지를 사용할 수도 있다. 이와 같이 하여, 배선 기판 (11) 상의 복수의 반도체 칩 (12) 이 일괄로 봉지된다.
또, 봉지 기판 (15) (수지층 (13) (도 3C 참조)) 의 표면을 연삭에 의해 평탄화시켜도 된다. 봉지 기판 (15) 을 연삭 장치 (도시 생략) 로 연삭함으로써, 반도체 칩 (12) 을 피복하는 수지층 (13) 을 원하는 두께로 조정할 수 있다. 이와 같이, 봉지 기판 제작 공정 후에 평탄화 공정이 실시되어도 된다.
도 3C 에 나타내는 바와 같이, 봉지 기판 제작 공정이 실시된 후에 V 홈 형성 공정이 실시된다. V 홈 형성 공정에서는, 봉지 기판 (15) 의 배선 기판 (11) 측이 V 홈 형성용 유지 지그 (36) 에 유지되고, 선단이 V 자 형상으로 형성된 V 블레이드 (39) (가공 공구) 로 수지층 (봉지제) (13) 측에서부터 배선 기판 (11) (봉지 기판 (15)) 의 두께 방향 도중까지 절입되어, 분할 예정 라인에 대응하는 영역을 따라 V 홈 (25) 이 형성된다. 이 경우, 유지 지그 (36) 의 유지면 (37) 에는 분할 예정 라인에 대응하여 격자상의 도피 홈 (38) 이 형성되어 있고, 도피 홈 (38) 으로 구획된 각 영역에 흡인구 (도시 생략) 가 형성되어 있다. 각 흡인구는 흡인로를 통해서 흡인원에 접속되고, 흡인구에 발생한 부압에 의해 유지 지그 (36) 의 유지면 (37) 에 봉지 기판 (15) 이 흡인 유지된다.
또한, V 블레이드 (39) 는, 봉지 기판 (15) 의 외측에서 봉지 기판 (15) 의 분할 예정 라인에 위치 맞춤되어 있다. V 블레이드 (39) 는, 다이아몬드 지립 등을 결합제로 굳혀, 선단이 V 자 형상의 원판상으로 성형되어 있고, 스핀들 (도시 생략) 의 선단에 장착되어 있다. 봉지 기판 (15) 의 외측에서 배선 기판 (11) 의 두께 방향 도중까지의 깊이까지 V 블레이드 (39) 가 내려져, 이 V 블레이드 (39) 에 대하여 봉지 기판 (15) 이 수평 방향으로 절삭 이송된다. 이로써, 분할 예정 라인을 따라 봉지 기판 (15) 이 하프 커트되어, 수지층 (13) 상면으로부터 가공 홈 바닥 (26) 을 향하여 경사진 측면 (23) 을 구비하도록 V 홈 (25) 이 형성된다.
1 개의 분할 예정 라인을 따라 봉지 기판 (15) 이 하프 커트되면, 이웃하는 분할 예정 라인에 V 블레이드 (39) 가 위치 맞춤되어 봉지 기판 (15) 이 하프 커트된다. 이 하프 커트가 반복됨으로써, 봉지 기판 (15) 의 표면에 분할 예정 라인을 따라 복수의 V 홈 (25) 이 형성된다. 이와 같이, 범프 (14) (도 4A 참조)를 배치 형성하기 전에 봉지 기판 (15) 이 하프 커트되어 V 홈 (25) 이 형성되기 때문에, V 홈 형성시에 기존의 유지 지그 (36) 를 사용하여 봉지 기판 (15) 을 유지할 수 있다. 따라서, 비교예와 같이 범프 (14) 를 도피시키기 위한 오목부가 불필요해져, 새롭게 유지 지그를 설계할 필요가 없다.
또, 본 실시 형태에서는, V 블레이드 (39) 의 선단이 뾰족해진 V 자 형상으로 형성되었지만, 이 구성에 한정되지 않는다. V 블레이드 (39) 의 선단은, 봉지 기판 (15) 에 대하여 V 홈 (25) 을 형성할 수 있는 형상이면 된다. 예를 들어, 도 3D 에 나타내는 바와 같이, 절삭 블레이드 (40) 의 선단이 평탄한 V 자 형상으로 형성되어 있어도 된다. 즉, 절삭 블레이드의 선단이 V 자 형상이란, 절삭 블레이드의 선단까지 뾰족해진 완전한 V 자 형상에 한정되지 않고, 절삭 블레이드의 선단이 평탄한 대략 V 자 형상을 포함하는 형상이다. 또한, V 블레이드 선단의 V 자 면은 직선적으로 경사져 있을 필요는 없고, 약간 둥그스름을 띠고 있어도 된다.
도 4A 에 나타내는 바와 같이, V 홈 형성 공정이 실시된 후에 범프 형성 공정이 실시된다. 범프 형성 공정에서는, 배선 기판 (11) 의 이면측에 범프 (14) 가 형성된다. 이 경우, 봉지 기판 (15) 이 표리 반전되어, 봉지 기판 (15) 의 수지층 (봉지제) (13) 측이 범프 형성용 유지 지그 (41) 로 흡인 유지된다. 그리고, 봉지 기판 (15) 의 배선 기판 (11) 의 이면측이 상방으로 노출되고, 배선 기판 (11) 의 이면에 범프 (14) 가 배치 형성된다. 범프 (14) 는, 반도체 패키지 (10) (도 4C 참조) 를 각종 기판에 실장할 때의 단자나 전극이 되고, 배선 기판 (11) 의 배선 패턴에 따른 소정 위치에 형성된다. 봉지 기판 (15) 의 개편화 전에 범프 (14) 가 형성되기 때문에, 봉지 기판 (15) 에 대한 범프 (14) 의 위치 어긋남이 방지된다.
도 4B 에 나타내는 바와 같이, 범프 형성 공정이 실시된 후에 개편화 공정이 실시된다. 개편화 공정에서는, V 홈 (25) 을 따라 배선 기판 (11) 을 분할하여 분할 예정 라인을 따른 개개의 패키지 (21) 로 개편화된다. 이 경우, 범프 (14) 를 상측을 향한 상태에서 봉지 기판 (15) 의 수지층 (13) 측이 개편화용 유지 지그 (46) 의 유지면 (47) 에 흡인 유지되고, 봉지 기판 (15) 의 외측에서 절삭 블레이드 (49) 가 봉지 기판 (15) 의 분할 예정 라인에 위치 맞춤되어 있다. 유지 지그 (46) 는 V 홈 형성용 유지 지그 (36) 와 동일하게 구성되고, 절삭 블레이드 (49) 는 다이아몬드 지립 등을 결합제로 굳혀 원판상으로 성형되어 스핀들 (도시 생략) 의 선단에 장착되어 있다.
봉지 기판 (15) 의 외측에서 배선 기판 (11) 을 절단한 깊이까지 절삭 블레이드 (49) 가 내려져, 이 절삭 블레이드 (49) 에 대하여 봉지 기판 (15) 이 수평 방향으로 절삭 이송됨으로써 풀 커트된다. 1 개의 분할 예정 라인을 따라 봉지 기판 (15) 이 풀 커트되면, 이웃하는 분할 예정 라인에 절삭 블레이드 (49) 가 위치 맞춤되어 봉지 기판 (15) 이 풀 커트된다. 이 절단 동작이 반복됨으로써, 봉지 기판 (15) 이 분할 예정 라인을 따라 개개의 패키지 (21) 로 분할된다. 또, 절삭 중에 절삭 블레이드 (49) 가 소모되지만, 절삭 블레이드 (49) 의 측면 형상의 변화가 적기 때문에 절단면을 연직으로 형성할 수 있다.
도 4C 에 나타내는 바와 같이, 개편화 공정이 실시된 후에 실드층 형성 공정이 실시된다. 실드층 형성 공정에서는, 복수 패키지 (21) 의 수지층 (13) 의 상면 (22) 및 경사져 있는 측면 (23) 에 전자파 실드층 (16) 이 형성된다. 이 경우, 유지 지그 (46) (도 4B 참조) 로부터 패키지 (21) 가 픽업되어, 실드용 유지 지그 (51) 에 상으로 나열하여 배치된다. 유지 지그 (51) 의 유지면 (52) 에는 다수의 오목부 (53) 가 나란히 형성되어 있고, 각 오목부 (53) 에 각 패키지 (21) 의 범프 (14) 가 수용되어 있다. 또, 유지 지그 (51) 는 오목부 (53) 마다 패키지 (21) 를 흡인 유지하는 흡인구 (도시 생략) 가 형성되어 있어도 된다.
그리고, 패키지 (21) 에 대하여 상방으로부터 도전성 재료가 성막되고, 패키지 (21) 의 상면 (22) 및 측면 (23) 에 전자파 실드층 (16) 이 형성된다. 전자파 실드층 (16) 은, 구리, 티탄, 니켈, 금 등 중 하나 이상의 금속에 의해 성막된 두께 수 ㎛ 이상의 다층막이고, 예를 들어, 스퍼터법, 이온 플레이팅법, 스프레이 도포법, CVD (chemical Vapor Deposition) 법, 잉크젯법, 스크린 인쇄법에 의해 형성된다. 또, 전자파 실드층 (16) 은, 진공 분위기하에서 상기 다층막을 갖는 금속 필름을 패키지 (21) 의 상면 (22) 및 측면 (23) 에 접착하는 진공 라미네이트에 의해 형성해도 된다.
이 때, 패키지 (21) 의 측면 (23) 이 상면 (22) 으로부터 하방을 향하여 외측으로 넓어지도록 경사져 있고, 패키지 (21) 측면 (23) 의 경사면이 전자파 실드층 (16) 의 성막 방향 (연직 방향) 에 대하여 비스듬하게 교차되고 있다. 따라서, 패키지 (21) 에 전자파 실드층 (16) 을 상방으로부터 성막할 때에, 패키지 (21) 의 상면 (22) 뿐만 아니라 측면 (23) 에도, 충분한 실드 효과를 발휘할 수 있을 정도의 두께로 전자파 실드층 (16) 을 용이하게 성막하는 것이 가능해진다. 이와 같이 하여, 패키지 (21) 의 상면 (22) 및 측면 (23) 이 전자파 실드층 (16) 으로 커버된 반도체 패키지 (10) 가 제조된다.
전자파 실드층 (16) 이 그라운드 라인 (17) 에 접속되어 있기 때문에, 반도체 패키지 (10) 에서 발생한 전자 노이즈는 그라운드 라인 (17) 을 통하여 반도체 패키지 (10) 밖으로 도피된다. 또, 패키지 (21) 측면 (23) 의 하단측은 연직으로 형성되어 있기 때문에, 경사면과 동일하게 성막할 수는 없다. 그러나, 배선 기판 (11) 에 형성된 다수의 배선에 의해 전자 노이즈가 커트되기 때문에, 패키지 (21) 측면 (23) 의 연직 부분의 전자파 실드층 (16) 이 얇게 형성되어도 전자 노이즈를 충분히 차폐할 수 있다. 따라서, 반도체 패키지 (10) 주위의 전자 부품으로의 전자 노이즈의 누설이 효과적으로 방지된다.
또, 제 1 실시 형태의 반도체 패키지의 제조 방법에서는, V 홈 형성 공정, 개편화 공정은, 동일한 절삭 장치에 실시되어도 된다. 또한, 범프 (14) 가 없는 반도체 패키지를 제조하는 경우에는 범프 형성 공정을 생략해도 된다. 또한, 봉지 기판 (15) 이 미리 준비되어 있는 경우에는, 칩 본딩 공정, 봉지 기판 제작 공정을 생략해도 된다.
이상과 같이, 제 1 실시 형태의 반도체 패키지의 제조 방법에 따르면, V 블레이드 (39) 로 수지층 (13) 측으로부터 봉지 기판 (15) 이 절삭됨으로써, 개편화된 패키지 (21) 의 측면 (23) 이 수지층 (13) 측으로부터 하방을 향하여 외측으로 넓어지도록 경사진다. 상면에서 볼 때에 패키지 (21) 의 측면 (23) 이 투영 면적을 갖기 때문에, 패키지 (21) 의 상면 (22) 에 수직인 방향으로부터 패키지 (21) 의 측면 (23) 에 대하여 전자파 실드층 (16) 을 용이하게 형성할 수 있다. 따라서, 반도체 패키지 (10) 의 상면 (22) 및 측면 (23) 에, 충분한 실드 효과를 발휘할 수 있는 소정의 두께로 전자파 실드층 (16) 을 효율적으로 형성할 수 있다.
여기서, 봉지 기판 (15) 은, V 블레이드 (39) 의 소모가 심한 배선 기판 (11) 상에 V 블레이드 (39) 의 소모가 적은 수지층 (13) 이 적층되어 형성되어 있다. 그래서, 제 1 실시 형태의 반도체 패키지의 제조 방법에서는, V 홈 형성 공정에서 배선 기판 (11) 과 수지층 (13) 의 이종 재료가 동시에 절삭되기 때문에, V 블레이드 (39) 의 소모량이나 선단의 V 자 형상의 각도 관리가 어렵다. 그래서, 제 2 실시 형태에서는, 봉지 기판 (15) 의 제작 전에 배선 기판 (11) 과 V 블레이드 (39) 의 접촉을 회피하는 도피 홈을 형성하여 수지로 매립함으로써, V 홈 형성시에 V 블레이드 (39) 로 수지만을 절삭하도록 하고 있다.
이하, 도 5 및 도 6 을 참조하여, 제 2 실시 형태의 반도체 패키지의 제조 방법에 대해서 설명한다. 도 5A 는 배선 기판 홈 형성 공정, 도 5B 는 칩 본딩 공정, 도 5C 는 봉지 기판 제작 공정, 도 5D 는 범프 형성 공정의 각각 일례를 나타내는 도면이다. 도 6A 는 V 홈 형성 공정, 도 6B 는 개편화 공정, 도 6C 는 실드층 형성 공정의 각각 일례를 나타내는 도면이다. 또, 제 1 실시 형태의 반도체 패키지의 제조 방법과 동일한 구성에 대해서는 간략화하여 설명한다.
도 5A 에 나타내는 바와 같이, 먼저 배선 기판 홈 형성 공정이 실시된다. 배선 기판 홈 형성 공정에서는, 배선 기판 (11) 의 두께 방향 도중까지의 깊이, 예를 들어 그라운드 라인 (17) 을 절단하는 깊이의 홈 (27) 이 분할 예정 라인을 따라 형성된다. 이 경우, 배선 기판 (11) 의 이면측이 홈 형성용 유지 지그 (56) 에 흡인 유지되고, 배선 기판 (11) 의 외측에서 절삭 블레이드 (59) 가 배선 기판 (11) 의 분할 예정 라인에 위치 맞춤되어 있다. 절삭 블레이드 (59) 는, 다이아몬드 지립 등을 결합제로 굳혀 원판상으로 성형되고, 스핀들 (도시 생략) 의 선단에 장착되어 있다. 또, 배선 기판 (11) 을 절삭함으로써 절삭 블레이드 (59) 가 소모되지만, V 블레이드 (39) 와는 달리 절삭 블레이드 (59) 의 측면 형상의 변화가 적기 때문에 일정한 홈 폭으로 형성할 수 있다.
배선 기판 (11) 의 외측에서, 배선 기판 (11) 의 두께 방향 도중까지의 깊이까지 절삭 블레이드 (59) 가 내려져, 이 절삭 블레이드 (59) 에 대하여 배선 기판 (11) 이 수평 방향으로 절삭 이송된다. 1 개의 분할 예정 라인을 따라 배선 기판 (11) 이 하프 커트되면, 이웃하는 분할 예정 라인에 절삭 블레이드 (59) 가 위치 맞춤되어 배선 기판 (11) 이 하프 커트된다. 이 절단 동작이 반복됨으로써, 배선 기판 (11) 에 분할 예정 라인을 따른 홈 (27) 이 형성된다. 이로써, 후단의 V 홈 형성 공정에서 배선 기판 (11) 과 V 블레이드 (39) (도 6A 참조) 의 접촉을 회피하기 위한 도피 홈이 분할 예정 라인을 따라 형성된다.
도 5B 에 나타내는 바와 같이, 배선 기판 홈 형성 공정이 실시된 후에 칩 본딩 공정이 실시된다. 칩 본딩 공정에서는, 분할 예정 라인을 따른 홈 (27) 으로 구획된 각 영역에 반도체 칩 (12) 이 배치된다. 그리고, 반도체 칩 (12) 상면의 전극에 와이어 (19) 의 일단이 접속되고, 배선 기판 (11) 표면의 전극 (18) 에 와이어 (19) 의 타단이 접속되어, 배선 기판 (11) 에 복수의 반도체 칩 (12) 이 와이어 본딩된다. 또, 칩 본딩 공정에서는, 와이어 본딩에 한정되지 않고, 반도체 칩 (12) 하면의 전극을 배선 기판 (11) 표면의 전극에 직접 접속하는 플립 칩 본딩이 실시되어도 된다.
도 5C 에 나타내는 바와 같이, 칩 본딩 공정이 실시된 후에 봉지 기판 제작 공정이 실시된다. 봉지 기판 제작 공정에서는, 봉지용 유지 지그 (31) 상의 배선 기판 (11) 에 대하여 프레임형 (32) 의 주입구 (33) 를 통하여 공급 노즐 (34) 로부터 봉지제 (24) 가 공급되고, 반도체 칩 (12) 이 봉지제 (24) 로 봉지됨과 함께 배선 기판 (11) 의 홈 (27) 내에 봉지제 (24) 가 충전된다. 이 상태에서, 봉지제 (24) 가 가열 또는 건조에 의해 경화되어, 배선 기판 (11) 의 상면에 수지층 (13) (도 5D 참조) 이 형성된 봉지 기판 (15) 이 제작된다. 또, 봉지 기판 제작 공정 후에는, 수지층을 연삭으로 평탄화시키는 평탄화 공정이 실시되어도 된다.
도 5D 에 나타내는 바와 같이, 봉지 기판 제작 공정이 실시된 후에 범프 형성 공정이 실시된다. 범프 형성 공정에서는, 봉지 기판 (15) 이 표리 반전되어, 봉지 기판 (15) 의 수지층 (13) 측이 범프 형성용 유지 지그 (41) 로 흡인 유지된다. 그리고, 봉지 기판 (15) 의 배선 기판 (11) 의 이면측이 상방으로 노출되고, 배선 기판 (11) 의 이면에 범프 (14) 가 배치 형성된다. 범프 (14) 는, 반도체 패키지 (10) 를 각종 기판에 실장할 때의 단자나 전극이 되고, 배선 기판 (11) 의 배선 패턴에 따른 소정 위치에 형성된다. 봉지 기판 (15) 의 개편화 전에 범프 (14) 가 형성되기 때문에, 봉지 기판 (15) 에 대한 범프 (14) 의 위치 어긋남이 방지된다.
도 6A 에 나타내는 바와 같이, 범프 형성 공정이 실시된 후에 V 홈 형성 공정이 실시된다. V 홈 형성 공정에서는, 봉지 기판 (15) 의 배선 기판 (11) 측이 V 홈 형성용 유지 지그 (61) 에 유지되어 있고, V 블레이드 (39) 로 수지층 (13) 측에서부터 배선 기판 (11) (봉지 기판 (15)) 의 두께 방향 도중까지 절입되어, 분할 예정 라인 (홈 (27)) 을 따라 V 홈 (25) 이 형성된다. 이 경우, 유지 지그 (61) 의 유지면 (62) 에는, 범프 (14) 를 수용하는 오목부 (63) 가 형성되고, 서로 이웃하는 오목부 (63) 사이에 분할 예정 라인에 대응한 도피 홈 (64) 이 형성되어 있다. 오목부 (63) 내는 흡인로를 통해서 흡인원에 접속되고, 오목부 (63) 에 발생한 부압에 의해 유지 지그 (61) 의 유지면 (62) 에 봉지 기판 (15) 이 흡인 유지된다.
또한, V 블레이드 (39) 가 봉지 기판 (15) 의 외측에서 분할 예정 라인에 위치 맞춤되고, V 블레이드 (39) 에 대하여 봉지 기판 (15) 이 수평 방향으로 절삭 이송된다. 이 때, V 블레이드 (39) 의 선단이 배선 기판 (11) 의 홈 (27) 내에 들어가, V 블레이드 (39) 와 배선 기판 (11) 의 접촉이 회피된다. V 블레이드 (39) 에 의해 수지층 (13) 만이 절삭되기 때문에, V 블레이드 (39) 의 소모가 억제되어, 성형 드레스 타이밍을 늦춰 블레이드 라이프를 길게 할 수 있다. 또, V 블레이드 (39) 의 선단은, 봉지 기판 (15) 에 대하여 V 홈 (25) 을 형성할 수 있는 형상이면 되고, 도 3D 에 나타내는 바와 같이, 절삭 블레이드 (40) 의 선단이 평탄한 V 자 형상으로 형성되어 있어도 된다.
도 6B 에 나타내는 바와 같이, V 홈 형성 공정이 실시된 후에 개편화 공정이 실시된다. 개편화 공정에서는, 봉지 기판 (15) 의 배선 기판 (11) 측이 유지 지그 (61) 에 유지된 상태에서, 절삭 블레이드 (49) 로 봉지 기판 (15) 이 풀 커트되어, 봉지 기판 (15) 이 분할 예정 라인을 따라 개개의 패키지 (21) 로 분할된다. 이 때, 절삭 블레이드 (49) 의 선단이 유지 지그 (61) 의 도피 홈 (64) 에 들어가기 때문에, 절삭 블레이드 (49) 와 유지 지그 (61) 의 간섭이 방지되어 있다. 또, 배선 기판 (11) 을 절삭함으로써 절삭 블레이드 (49) 가 소모되지만, V 블레이드 (39) 와는 달리 절삭 블레이드 (49) 의 측면 형상의 변화가 적기 때문에 절단면을 연직으로 형성할 수 있다.
도 6C 에 나타내는 바와 같이, 개편화 공정이 실시된 후에 실드층 형성 공정이 실시된다. 실드층 형성 공정에서는, 실드용 유지 지그 (51) 의 오목부 (53) 마다 패키지 (21) 가 배치되고, 패키지 (21) 에 대하여 상방으로부터 도전성 재료가 성막되어, 패키지 (21) 의 상면 (22) 및 측면 (23) 에 전자파 실드층 (16) 이 형성된다. 전자파 실드층 (16) 은, 구리, 티탄, 니켈, 금 등 중 하나 이상의 금속에 의해 성막된 두께 수 ㎛ 이상의 다층막이고, 예를 들어, 스퍼터법, 이온 플레이팅법, 스프레이 도포법, CVD (chemical Vapor Deposition) 법, 잉크젯법, 스크린 인쇄법, 진공 라미네이트법에 의해 형성되어도 된다.
이 때, 패키지 (21) 의 측면 (23) 이 상면 (22) 으로부터 하방을 향하여 외측으로 넓어지도록 경사져 있기 때문에, 패키지 (21) 의 상면 (22) 뿐만 아니라 측면 (23) 에도 전자파 실드층 (16) 이 원하는 두께로 용이하게 성막된다. 이와 같이 하여, 패키지 (21) 의 상면 (22) 및 측면 (23) 이 전자파 실드층 (16) 으로 커버된 반도체 패키지 (10) 가 제조된다. 전자파 실드층 (16) 이 그라운드 라인 (17) 에 접속되어 있기 때문에, 반도체 패키지 (10) 에서 발생한 전자 노이즈는 그라운드 라인 (17) 을 통해서 반도체 패키지 (10) 밖으로 도피된다. 따라서, 반도체 패키지 (10) 주위의 전자 부품으로의 전자 노이즈의 누설이 효과적으로 방지된다.
또, 제 2 실시 형태에서는, 칩 본딩 공정 전에 배선 기판 홈 형성 공정이 실시되는 구성으로 했지만, 이 구성에 한정되지 않는다. 배선 기판 홈 형성 공정은, 봉지 기판 제작 공정 전에 실시되어 있으면 되고, 칩 본딩 공정과 봉지 기판 제작 공정 사이에 실시되어도 된다. 또한, 제 2 실시 형태에서는, 제 1 실시 형태와 동일하게 V 홈 형성 공정과 개편화 공정 사이에 범프 형성 공정이 실시되어도 된다. V 홈 형성 후에 범프 (14) 를 형성함으로써, V 홈 형성 공정 및 개편화 공정의 유지 지그 (61) 에 범프 (14) 를 도피시키기 위한 오목부 (63) 가 불필요해지고, 기존의 유지 지그를 사용할 수 있다.
이상과 같이, 제 2 실시 형태의 반도체 패키지의 제조 방법에 따르면, 제 1 실시 형태와 마찬가지로, 반도체 패키지 (10) 의 상면 (22) 및 측면 (23) 에, 충분한 실드 효과를 발휘할 수 있는 소정의 두께로 전자파 실드층 (16) 을 효율적으로 형성할 수 있다. 또한, V 블레이드 (39) 에 의해 수지층 (13) 만이 절삭되기 때문에, V 블레이드 (39) 의 소모를 억제하여 블레이드 라이프를 길게 할 수 있다.
계속해서, 반도체 패키지 측면의 경사 각도와 전자파 실드층의 관계에 대해서 설명한다. 도 7 은, 시험체에 형성된 전자파 실드층의 두께를 나타내는 도면이다. 도 8 은, 시험체 측면의 경사각과 전자파 실드층의 두께의 관계를 나타내는 도면이다.
도 7 에 나타내는 바와 같이, 측면 (82) 의 경사 각도 (θ) 를 바꾼 복수의 시험체 (80) 를 준비하고, 180 ℃, 8×10-4 Pa 의 조건 하에서 이온 플레이팅법에 의해 실드층을 형성하였다. 측면 (82) 의 경사 각도 (θ) 는, 90°, 82°, 68°, 60°, 45°로 하였다. 또, 상면 (81) 에 형성된 상부 실드층 (83), 측면 (82) 에 형성된 측부 실드층 (84) 으로 나누어, 주사형 전자 현미경의 관찰 화상에 의거하여 상부 실드층 (83), 측부 실드층 (84) 의 두께 (t1, t2) 를 측정하였다. 상부 실드층 (83) 및 측부 실드층 (84) 의 두께 (t1, t2) 는, 다음 식 (1) 에 나타낸 스텝 커버리지 (step coverage) 의 값으로서 산출하고, 이 값과 경사 각도 (θ) 의 관계를 도 8 에 정리하였다.
스텝 커버리지 (step coverage)＝(t2/t1)×100 --- (1)
이 결과, 경사 각도 (θ) 가 90°부터 작아짐에 따라 스텝 커버리지의 값이 서서히 커져, 경사 각도 (θ) 가 45°가 되면 스텝 커버리지의 값이 100 ％ 가 되었다. 구체적으로는, 경사 각도 (θ) 가 45°가 되도록 설정한 경우, 상부 실드층 (83) 의 두께 (t1) 와 측부 실드층 (84) 의 두께 (t2) 가 일치하고, 시험체 (80) 의 상면 (22) 및 측면 (23) 에 균일한 두께의 전자파 실드층 (16) 이 확인되었다. 또한, 발명자의 실험에 따르면, 스텝 커버리지의 값이 50 ％ 를 하회하면, 측부 실드층 (84) 의 성막에 시간을 필요로 하고, 프로세스 비용이 증대하기 때문에, 스텝 커버리지의 값이 50 ％ 이상이 되는 범위가 바람직하다. 따라서, 반도체 패키지 측면의 경사 각도 (θ) 는 45°이상이고 82°이하인 것이 바람직하고, V 블레이드 (39) 선단의 각도는 90°이상이고 36°이하인 것이 바람직하다.
또, 제 1, 제 2 실시 형태에 있어서는, 배선 기판에 1 개의 반도체 칩을 실장한 반도체 패키지를 예시했는데, 이 구성에 한정되지 않는다. 배선 기판에 복수의 반도체 칩을 실장한 반도체 패키지를 제조해도 된다. 예를 들어, 도 9A 에 나타내는 바와 같이, 배선 기판 (91) 에 복수 (예를 들어, 3 개) 의 반도체 칩 (92a, 92b, 92c) 을 실장하고, 반도체 칩 (92a, 92b, 92c) 을 통합하여 실드한 반도체 패키지 (90) 를 제조하도록 해도 된다. 이 경우, V 홈 형성 공정에 있어서 패키지 단위로 봉지 기판 (95) 에 V 홈이 형성되고, 개편화 공정에 있어서 패키지 단위로 봉지 기판 (95) 이 분할된다. 또, 반도체 칩 (92a, 92b, 92c) 은 동일 기능을 가져도 되고, 상이한 기능을 가져도 된다.
또한, 도 9B 에 나타내는 바와 같이, 배선 기판 (101) 에 복수 (예를 들어, 2 개) 의 반도체 칩 (102a, 102b) 을 실장하고, 반도체 칩 (102a, 102b) 을 개별적으로 실드한 반도체 패키지 (SIP) (100) 를 제조하도록 해도 된다. 이 경우, V 홈 형성 공정에 있어서 반도체 칩 단위로 봉지 기판 (105) 에 V 홈 (106) 이 형성되고, 개편화 공정에 있어서 패키지 단위로 봉지 기판 (105) 이 분할된다. 이로써, 반도체 칩 (102a, 102b) 사이에 전자파 실드층 (107) 이 형성되고, 반도체 칩 (102a, 102b) 의 상호 간에 전자 노이즈의 영향을 방지할 수 있다. 또, 반도체 칩 (102a, 102b) 은 동일 기능을 가져도 되고, 상이한 기능을 가져도 된다.
또한, 상기 제 1, 제 2 실시 형태에 있어서는, V 홈 형성 공정이 가공 공구로서 V 블레이드를 사용하여 실시되었지만, 이 구성에 한정되지 않는다. V 홈 형성 공정은, 봉지 기판에 대하여 수지층측으로부터 홈 바닥을 향하여 V 홈이 형성되는 구성이면 된다. 예를 들어, 도 10A 에 나타내는 바와 같이, 가공 공구로서 통상적인 절삭 블레이드 (108) 를 사용하여 봉지 기판 (15) 에 V 홈을 형성하도록 해도 된다. 이 경우, 봉지 기판 (15) 의 분할 예정 라인 상의 연직면 (P) 에 대하여 절삭 블레이드 (108) 를 소정 각도만큼 일방측으로 기울여 절삭한 후에, 연직면 (P) 에 대하여 절삭 블레이드 (108) 를 소정 각도만큼 타방측으로 기울여 절삭한다. 이로써, 절삭 블레이드 (108) 에 의해 봉지 기판 (15) 의 상면이 V 형상으로 절취되어, 분할 예정 라인을 따라 V 홈이 형성된다.
또한, 도 10B 에 나타내는 바와 같이, 가공 공구로서 레이저 어블레이션용 가공 헤드 (109) 를 사용하여 봉지 기판 (15) 에 V 홈 (25) 을 형성하도록 해도 된다. 이 경우, 봉지 기판 (15) 의 분할 예정 라인 상의 연직면 (P) 에 대하여 가공 헤드 (109) 를 소정 각도만큼 일 방향으로 기울여 어블레이션 가공을 실시한 후에, 연직면 (P) 에 대하여 가공 헤드 (109) 를 소정 각도만큼 타방측으로 기울여 어블레이션 가공을 실시한다. 봉지 기판 (15) 에 대하여 흡수성을 갖는 레이저 광선에 의해, 봉지 기판 (15) 의 상면이 V 자 형상으로 절취되어, 분할 예정 라인을 따라 V 홈이 형성된다. 또, 레이저 어블레이션이란, 레이저 광선의 조사 강도가 소정의 가공 임계값 이상이 되면, 고체 표면에서 전자, 열적, 광 과학적 및 역학적 에너지로 변환되고, 그 결과, 중성 원자, 분자, 정부 (正負) 의 이온, 라디칼, 클러스터, 전자, 광이 폭발적으로 방출되어 고체 표면이 에칭되는 현상을 말한다.
또한, 도 10C 에 나타내는 바와 같이, 가공 공구로서 프로파일러 (115) 를 사용하여 봉지 기판 (16) 에 V 홈 (25) 을 형성하도록 해도 된다. 프로파일러 (115) 는 알루미늄 기대 (基臺) (116) 의 대략 V 자 형상의 가공면에 다이아몬드 지립으로 이루어지는 지립층 (117) 을 전착하여 구성되어 있다. 프로파일러 (115) 는, V 블레이드 (39) 와 비교하여 잘 소모되지 않아, V 자 형상을 길게 계속 유지할 수 있다.
또한, 상기 제 1, 제 2 실시 형태에 있어서는, 개편화 공정이 절삭 블레이드를 사용하여 실시되었지만, 이 구성에 한정되지 않는다. 개편화 공정은, 봉지 기판을 개개의 패키지를 분할하는 구성이면 되고, 예를 들어, 어블레이션 가공에 의해 봉지 기판을 개개의 패키지로 분할해도 된다.
또, 상기 제 1, 제 2 실시 형태에서는, 배선 기판이 각 유지 지그에 유지되어 각 공정이 실시되는 구성으로 했지만, 이 구성에 한정되지 않는다. 예를 들어, 배선 기판의 이면에 보호 테이프가 첩착 (貼着) 되고, 테이프를 개재하여 배선 기판을 기대 등 상에 재치 (載置) 한 상태에서 각 공정이 실시되어도 된다. 또한, 유지 지그는, 기판을 유지할 수 있으면 되고, 예를 들어, 포러스제 유지면을 갖는 척 테이블이 적절히 사용되어도 된다.
반도체 패키지는, 휴대 전화 등의 휴대 통신 기기에 사용되는 구성에 한정되지 않고, 카메라 등의 다른 전자 기기에 사용되어도 된다.
또한, 상기 제 1, 제 2 실시 형태 및 변형예에 있어서는, 반도체 칩이 와이어를 통해 배선 기판의 전극에 와이어 본딩된 반도체 패키지를 제조하는 구성에 대해서 설명했지만, 이 구성에 한정되지 않는다. 도 11 에 나타내는 바와 같이, 반도체 패키지 (10) 는, 반도체 칩 (12) 이 배선 기판 (11) 의 전극에 직접 접속되어 플립 칩 본딩되어 있어도 된다.
본 실시 형태 및 변형예를 설명했는데, 본 발명의 다른 실시 형태로서 상기 각 실시 형태 및 변형예를 전체적 또는 부분적으로 조합한 것이어도 된다.
또한, 본 발명의 실시 형태는 상기 각 실시 형태 및 변형예에 한정되는 것이 아니라, 본 발명의 기술적 사상의 취지를 일탈하지 않는 범위에서 다양하게 변경, 치환, 변형되어도 된다. 나아가서는, 기술의 진보 또는 파생되는 다른 기술에 의해, 본 발명의 기술적 사상을 다른 방법으로 실현할 수 있으면, 그 방법을 사용하여 실시되어도 된다. 따라서, 특허 청구 범위는, 본 발명의 기술적 사상의 범위내에 포함될 수 있는 모든 실시 형태를 커버하고 있다.
또, 본 실시 형태에서는, 본 발명을 반도체 패키지의 제조 방법에 적용한 구성에 대해서 설명했는데, 소정의 막 두께의 실드층이 형성되는 다른 패키지 부품의 제조 방법에 적용하는 것도 가능하다.
이상 설명한 바와 같이, 본 발명은, 측면에 대하여 소정의 막 두께의 실드층을 효율적으로 형성할 수 있다는 효과를 갖고, 특히 휴대 통신 기기에 사용되는 반도체 패키지의 제조 방법에 유용하다.
10 : 반도체 패키지
11 : 배선 기판
12 : 반도체 칩
13 : 수지층 (봉지제)
14 : 범프
15 : 봉지 기판
16 : 전자파 실드층
21 : 패키지
22 : 패키지의 상면
23 : 패키지의 측면
25 : 봉지 기판의 V 홈
26 : V 홈의 가공 홈 바닥
27 : 배선 기판의 홈
36 : 유지 지그
39 : V 블레이드 (가공 공구)

Claims (3)

  1. 봉지제에 의해 봉지된 반도체 패키지를 제조하는 반도체 패키지의 제조 방법으로서,
    교차하는 복수의 분할 예정 라인에 의해 구획된 배선 기판 표면 상의 복수 영역에 복수의 반도체 칩을 본딩하는 칩 본딩 공정과,
    그 복수의 반도체 칩이 본딩된 그 배선 기판의 표면측에 봉지제를 공급하여 봉지하고 봉지 기판을 제작하는 봉지 기판 제작 공정과,
    그 봉지 기판 제작 공정을 실시한 후에, 그 봉지 기판의 그 배선 기판의 이면측을 유지 지그로 유지하고, 가공 공구를 그 봉지제측에서부터 그 봉지 기판의 두께 방향 도중까지 절입하고 그 분할 예정 라인에 대응하는 영역을 따라 가공하고, 그 봉지제 상면으로부터 가공 홈 바닥을 향하여 경사진 측면을 구비하도록 V 홈을 형성하는 V 홈 형성 공정과,
    그 V 홈 형성 공정 후에, 그 봉지 기판의 표면측이 그 유지 지그와 대향하도록 그 배선 기판을 표리 반전하는 표리 반전 공정과,
    그 표리 반전 공정을 실시한 후에, 그 V 홈을 따라 그 배선 기판을 분할하여 그 분할 예정 라인을 따라 개개의 패키지로 개편화하는 개편화 공정과,
    그 개편화 공정을 실시한 후에, 복수의 그 패키지의 그 봉지제 상면 및 경사져 있는 측면에 전자파 실드층을 형성하는 실드층 형성 공정을 구비하는, 반도체 패키지의 제조 방법.
  2. 제 1 항에 있어서,
    그 표리 반전 공정과 그 개편화 공정 사이에, 그 배선 기판의 이면측에 범프를 형성하는 범프 형성 공정을 추가로 구비하고,
    그 개편화 공정에 있어서는, 그 봉지 기판의 그 봉지제측을 유지 지그로 흡인 유지하는, 반도체 패키지의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    그 봉지 기판 제작 공정을 실시하기 전에, 그 배선 기판의 두께 방향 도중까지의 깊이의 홈을 그 분할 예정 라인을 따라 형성하는 배선 기판 홈 형성 공정을 추가로 구비하고,
    그 봉지 기판 제작 공정에 있어서, 그 봉지제를 그 홈 내에 충전시켜 그 봉지 기판을 형성하고,
    그 V 홈 형성 공정에 있어서, 그 가공 공구는 그 봉지제를 가공하여 V 홈을 형성하는, 반도체 패키지의 제조 방법.
KR1020170175384A 2016-12-28 2017-12-19 반도체 패키지의 제조 방법 KR102372119B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-255911 2016-12-28
JP2016255911A JP6800745B2 (ja) 2016-12-28 2016-12-28 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
KR20180077028A KR20180077028A (ko) 2018-07-06
KR102372119B1 true KR102372119B1 (ko) 2022-03-07

Family

ID=62510475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170175384A KR102372119B1 (ko) 2016-12-28 2017-12-19 반도체 패키지의 제조 방법

Country Status (6)

Country Link
US (1) US10211164B2 (ko)
JP (1) JP6800745B2 (ko)
KR (1) KR102372119B1 (ko)
CN (1) CN108257879B (ko)
DE (1) DE102017223555A1 (ko)
TW (1) TWI729235B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6832666B2 (ja) 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
JP6482618B2 (ja) * 2017-08-22 2019-03-13 Ｔｏｗａ株式会社 加工装置及び加工方法
JP7207927B2 (ja) * 2018-09-28 2023-01-18 株式会社ディスコ 半導体パッケージの製造方法
JP7184458B2 (ja) * 2018-11-06 2022-12-06 株式会社ディスコ 金属膜付き半導体デバイスの製造方法
KR102633190B1 (ko) 2019-05-28 2024-02-05 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2021040097A (ja) * 2019-09-05 2021-03-11 株式会社ディスコ 被加工物の切削方法
US11664327B2 (en) 2020-11-17 2023-05-30 STATS ChipPAC Pte. Ltd. Selective EMI shielding using preformed mask
JP2022137337A (ja) * 2021-03-09 2022-09-22 キオクシア株式会社 半導体装置
CN114649308B (zh) * 2022-05-17 2023-04-11 宁波芯健半导体有限公司 一种封装器件及封装器件的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039104A (ja) * 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
US20150303075A1 (en) 2014-04-18 2015-10-22 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package
JP2016115722A (ja) 2014-12-11 2016-06-23 アピックヤマダ株式会社 半導体製造装置、半導体装置、及び、半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
CN100568563C (zh) 2006-03-06 2009-12-09 夏普株式会社 氮化物半导体器件及其制备方法
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
JPWO2009113267A1 (ja) * 2008-03-14 2011-07-21 パナソニック株式会社 半導体装置および半導体装置の製造方法
US7618846B1 (en) * 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
EP2364539B1 (en) 2008-11-17 2012-09-19 Telefonaktiebolaget L M Ericsson (PUBL) A system and method of implementing lightweight not-via ip fast reroutes in a telecommunications network
JP5888995B2 (ja) * 2012-01-16 2016-03-22 三菱電機株式会社 半導体装置およびその製造方法
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP5959386B2 (ja) * 2012-09-24 2016-08-02 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
JP6164879B2 (ja) * 2013-03-08 2017-07-19 セイコーインスツル株式会社 パッケージ、圧電振動子、発振器、電子機器及び電波時計
JP2014183181A (ja) * 2013-03-19 2014-09-29 Tdk Corp 電子部品モジュール及びその製造方法
KR20140137535A (ko) * 2013-05-23 2014-12-03 에스티에스반도체통신 주식회사 집적회로 패키지 제조방법
JP6418625B2 (ja) * 2013-12-13 2018-11-07 東芝メモリ株式会社 半導体装置の製造方法
KR101573283B1 (ko) * 2014-02-05 2015-12-02 앰코 테크놀로지 코리아 주식회사 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법
JP6525643B2 (ja) * 2015-03-04 2019-06-05 Ｔｏｗａ株式会社 製造装置及び製造方法
JP2016219520A (ja) * 2015-05-18 2016-12-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法
JP6832666B2 (ja) * 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039104A (ja) * 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
US20150303075A1 (en) 2014-04-18 2015-10-22 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package
JP2016115722A (ja) 2014-12-11 2016-06-23 アピックヤマダ株式会社 半導体製造装置、半導体装置、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
TW201826459A (zh) 2018-07-16
JP6800745B2 (ja) 2020-12-16
KR20180077028A (ko) 2018-07-06
JP2018107408A (ja) 2018-07-05
US10211164B2 (en) 2019-02-19
US20180182715A1 (en) 2018-06-28
TWI729235B (zh) 2021-06-01
CN108257879A (zh) 2018-07-06
CN108257879B (zh) 2023-03-28
DE102017223555A1 (de) 2018-06-28

Similar Documents

Publication Publication Date Title
KR102372119B1 (ko) 반도체 패키지의 제조 방법
KR102311487B1 (ko) 반도체 패키지의 제조 방법
JP6955918B2 (ja) 基板の加工方法
KR102418412B1 (ko) 반도체 패키지의 제조 방법
KR102334782B1 (ko) 반도체 패키지의 제조 방법
US11114385B2 (en) Plate-shaped workpiece processing method
KR102548550B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP6971093B2 (ja) マルチブレード、加工方法
CN110246802B (zh) 封装基板的加工方法
JP7075791B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant