KR100219577B1

KR100219577B1 - 반도체칩 패키지 성형장치

Info

Publication number: KR100219577B1
Application number: KR1019970028255A
Authority: KR
Inventors: 한효용
Original assignee: 한효용; 주식회사트라이맥스
Priority date: 1997-06-27
Filing date: 1997-06-27
Publication date: 1999-09-01
Also published as: US5914136A; KR970067814A

Abstract

본 발명은 반도체칩패키지의 성형공정에서 금형에 삽입되는 서브스트레이트의 평탄도와 측면 가장자리의 진직도를 보상할 수 있는 반도체칩 팩키지 성형장치에 관한 것이다.

본 발명에 따르면, 상하로 유동가능하게 탄설된 개별캐비티블록(50)과 상하부체이스(10,20) 일측에 설치된 탄성가압부재(60,70)를 구비한 성형장치를 사용함으로써 서브스트레이트(100)의 두께편차와 측면가장자리의 불균일을 반도체팩키지의 수지몰딩과정에서 보상할 수 있어서, 서브스트레이트의 평탄도와 측면진직도가 높은 반도체 팩키지 스트립을 제조할 수 있다. 따라서, 종래에서와 같이 서브스트레이트의 불량에 기인한 플래시를 없앨 수 있어서, 정밀하고 고품질의 반도체칩 패키지를 양산할 수 있게 된다.

Description

반도체칩 패키지 성형장치

본 발명은 반도체칩 패키지 성형장치에 관한 것으로서, 좀 더 상세하게는 반도체칩패키지의 성형공정에서 금형에 삽입되는 서브스트레이트의 평탄도와 측면 가장자리의 진직도를 보상할 수 있는 새로운 구조의 반도체칩 팩키지 성형장치에 관한 것이다.

일반적으로 반도체칩패키지는 동으로 된 리드프레임에 반도체 칩을 어태치시키고, 그 반도체칩과 리드를 와이어에 의해 전기적으로 연결시켜서 제조하게 된다. 반도체 칩패키지는 QFP(Quad Flat Package)와 PGA(Pin Grid Array) 그리고 BGA(Ball Grid Arry)(이하, BGA 패키지라 함)등으로 구분될 수 있는데, 이는 각각의 제조방법에 반도체칩패키지의 특성에 따라 구분되어 진다. 특히 리드프레임이 없는 실장패키지로써 고집적이 가능한 BGA 패키지는 갈수록 정밀해져 가는 반도체 업계의 기술특성을 감안하여 볼 때 그 수요가 갈수록 늘어가고 있다.

BGA패키지는 종래의 얇은 동판으로 이루어진 리드프레임을 사용하지 않고 수지박판을 다층으로 접착하여 소정의 두께로 형성시키며 적정한 폭을 갖도록 엔드밀로 절단하여 형성된 서브스트레이트를 이용한다. 그러나, 상기 서브스트레이트는 수지박판을 다층으로 접착하여 형성되므로 두께를 균일하게 형성하기 어려웠으며, 서브스트레이트의 절단면도 그 진직도가 정밀하지 못하다는 단점이 있었다.

상기와 같은 서브스트레이트의 두께의 불균일 또는 절단면의 진직도 불량은 반도체 칩 패키지의 몰딩시 성형수지가 상하부형금형과 서브스트레이트기판의 불균일한 틈새로 흘러나와서 플래시를 유발하게 된다. 도 1과 도 2는 이와같이 반도체 칩패키지의 몰딩공정시 서브스트레이트(100)의 두께오차(105)에 의한 플래시(103)와 그 서브스트레이트(100)의 절단시 발생한 진직도의 오차(104)로 인하여 발생한 플래시(102)를 동시에 보여주고 있다.

상기와 같이 반도체칩 몰딩공정에서 발생한 플래시는 반도체칩패키지의 제조시 그 후공정인 절단공정과 포장공정에 있어서 제품의 불량이 많이 발생하는 치명적인 원인이 되었다. 그러므로, 상기와 같은 서브스트레이트기판의 두께오차를 줄이기 위해 해당 금형부품을 매번 교체하여 몰딩을 하거나 각각의 서브스트레이트를 일일이 두께별로 분류하여 성형금형간의 두께오차를 보상하는 방법을 사용하였으나 이러한 방법은 각각의 단위 패키지마다 그 위치에서의 두께가 1-3mil씩 차이가 발생하여 각각의 서브스트레이트 단위별로 캐비티바로 보상해주더라도 각각의 반도체 칩별로 발생하는 플래시는 방지할 수가 없었으며, 교체시간의 지연으로 인한 손실이 매우 컸다.

본 발명은 전술한 바와같은 종래의 문제점을 해소시키기 위하여 안출된 것으로서, 반도체칩패키지의 성형공정시 서브스트레이트의 두께오차와 절단된 측면의 진직도의 오차를 보상하여 평탄도와 진직도가 우수하여 서브스트레이트에 발생하는 플래시를 방지할 수 있는 새로운 구조의 반도체칩 패키지 성형장치를 제공하고자 하는 것이다.

제1도와 제2도는 종래의 서브스트레이트를 보여주는 도면.

제3도와 제4도는 본 발명의 실시예의 정단면도 및 측단면도.

제5도는 상기 실시예의 요부확대도.

* 도면의 주요부분에 대한 부호의 설명

10 : 상부체이스 20 : 하부체이스

30 : 상부캐비티블록 40 : 하부캐비티블록

50 : 상부개별캐비티블록 52 : 리테이너부재

54 : 탄성부재 56 : 오목부

58 : 슬리브 60 : 제 1 탄성가압부재

62 : 경사부 70 : 제2 탄성가압부재

72 : 경사부 76 : 평탄부

본 발명의 특징에 따르면, 복수개의 서브스트레이트(100)가 중간에 삽입되어 맞물리도록 된 상하부캐비티블록(30,40)과, 상기 상하부캐비티블록(30,40)의 둘레에 배치되어 이들을 체결 지지하는 상하부체이스(10,20)를 포함하며, 상기 상하부 캐비티블록(30,40) 중의 어느 한쪽에 복수의 캐비티(44)가 형성된 반도체칩 패키지 성형장치에 있어서, 상기 캐비티(44)가 형성되지 않은 쪽에 개별 서브스트레이트(100)에 대응하여 별체로 제작하여 병렬배치된 복수개의 개별캐비티블록(50)과, 상기 각각의 개별캐비티블록(50)이 대응하는 체이스(10)에 대해 상하유동하도록 상기 대응 체이스(10)를 수직관통하여 상기 개별캐비티블록(50)에 결합된 리테이너부재(52)와, 상기 개별캐비티블록(50)과 대응체이스(10) 사이에 개재된 탄성부재(54)를 포함하는 것을 특징으로 하는 반도체칩 패키지 성형장치가 제공된다.

본 발명의 다른 특징에 따르면, 서브스트레이트(100)가 중간에 삽입되어 맞물리도록 된 상하부캐비티블록(30,40)과, 상기 상하부캐비티블록(30,40)의 둘레에 배치도어 이들을 각각 지지하는 상하부체이스(10,20)를 포함하는 반도체칩 패키지 성형장치에 있어서, 상부 또는 하부 중 어느 한쪽의 체이스(10)의 일측에 회동가능하게 핀결합되며 선단내측에 경사부(62)가 형성된 제 1 탄성가압부재(60)와, 상기 제 1 탄성가압부재(60)의 경사부(62)에 맞닿아 내향가압되도록 대응하는 다른쪽 체이스(20)의 일측에 회동가능하게 핀결합되며 그 내측면에 서브스트레이트(100)의 가장자리에 맞닿는 평탄부(76)가 구비된 제2 탄성가압부재(70)를 포함하는 것을 특징으로 하는 반도체칩 패키지 성형장치가 제공된다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.

도 3과 도 4는 본 발명의 실시예에 따른 성형장치의 정단면도 및 측단면도이고 도 5는 본 발명의 요부확대도이다. 도시된 바와같이, 상하부캐비티블록(30,40)과 런너블록(42)이 상하부체이스(10,20)에 둘러싸여 결합되고, 하부캐비티블록(40)의 상면에 캐비티(44)가 형성되는 것은 종래의 일반적인 반도체 패키지 성형장치와 같다. 그런데, 본 발명에서는 상부캐비티블록(30)이 개별 서브스트레이트(100)에 대응하여 별체로 제작된 상부개별캐비티블록(50)이 병렬배치되어 구성되는 점에 특징이 있다. 또한, 이 상부개별캐비티블록(50)은 상부체이스(10)에 대하여 상하로 유동가능한 플로팅방식으로 구성된다.

구체적으로는, 각각의 상부개별캐비티블록(50)은 슬리브(58)를 통해 상부체이스(10)를 수직으로 관통하는 볼트타입의 리테이너부재(52)에 의해 간격(58)을 이루도록 상부체이스(10)에 체결된다. 그리고 이 리테이너부재(52)가 체결되는 상부 개별캐비티블록(50)의 상면 부위에 형성된 오목부(56)에는 디스크스프링과 같은 탄성부재(54)가 개재된다.

이러한 구성에 따르면, 상하부캐비티블록(30,40) 사이에 투입되는 각각의 서브스트레이트(100)의 두께에 편차가 있더라도, 상부개별캐비티블록(50)이 탄성적으로 상하유동하여 높이를 조절하게 되므로, 금형설계시에 서브스트레이트의 허용공차 안에서 탄성부재(54)인 디스크스프링의 탄성계수를 설정한다면 서브스트레이트의 두께 편차를 금형 내에서 보상할 수 있다.

본 실시예는 상부캐비티블록(30)를 각각의 서브스트레이트에 대응하는 상부 개별캐비티블록(50)으로 제작하는 것을 설명하였으나, 하부캐비티블록(50)을 개별캐비티블록으로 제작하여도 좋을 것이다. 이경우에는 서브스트레이트(100)는 수지 몰딩부가 상면에 놓이도록 상하로 뒤집혀서 상하캐비티블록 사이로 투입되게 될 것이다.

도 4 및 도 5를 참조하여 본 발명의 또다른 특징요소를 설명하면, 상부체이스(10)의 일측단부에는 하단내측에 경사부(62)가 형성된 제 1 탄성가압부재(60)가 고정핀(64)에 의해 회동가능하게 구비된다. 이 제 1 탄성가압부재(60)는 상부일측에 개재된 스프링(66)에 의해 탄성적으로 회동 또는 복귀된다. 또한, 이 탄성가압부재(60)는 상부체이스(10)의 일부를 이루거나 별도의 부재로 구성되어 장착되는 스토퍼부(68)에 의해 회동이 규제된다.

상기 제 1 탄성가압부재(60)에 대응하는 하부체이스(20) 쪽에는 상기 제 1 탄성가압부재(60)의 경사부(62)에 맞닿는 경사부(72)가 상단외측에 형성된 제 2 탄성가압부재(70)가 고정핀(74)에 의해 회동가능하게 결합된다. 이 제 2 탄성가압부재(70)의 하부 일측에도 스프링(78)이 탄설되어 제 2 탄성가압부재(70)가 탄성적으으로 회동 및 복귀하도록 구성된다. 그리고, 이 제 2 탄성가압부재(70)의 내측면은 평탄부(74)로 이루어져서 상하부캐비티블록(30,40) 사이에 놓이는 서브스트레이트(100)의 측단부에 면하도록 설치된다. 이에따라, 상하금형이 상호 맞물리는 순간, 제 1 탄성가압부재(60)와, 제 2 탄성가압부재(70)가 맞닿아서 제 2 탄성가압부재(70)가 내측으로 밀려서 그 내측면인 평탄부(76)가 서브스트레이트(100)의 일측 가장자리를 가압시키게 된다. 이때, 서브스트레이트(100)는 수지재료로서 약 175℃전후로 예열도어 무른 상태이므로 평탄부(76)에 눌려서 그 가장자리가 매끄럽게 성형되어 진직성이 높은 서브스트레이트(100)를 얻을 수 있다.

본 실시예에서, 제 1 탄성가압부재(60)가 하부체이스(20)에 핀결합되고, 제 2 탄성가압부재(70)가 상부체이스(10)에 핀결합되어 상하가 뒤바뀐 구성을 취해도 본 발명의 동일한 기능을 수행할 수 있음은 물론이다.

이상에서 설명한 본 발명에 따르면, 상하로 유동가능하게 탄설된 개별캐비티블록(50)과 상하부체이스(10,20) 일측에 설치된 탄성가압부재(60,70)를 구비한 성형장치를 사용함으로써 서브스트레이트(100)의 두께편차와 측면가장자리의 불균일을 반도체팩키지의 수지몰딩과정에서 보상할 수 있어서, 서브스트레이트의 평탄도와 측면진직도가 높은 반도체 팩키지 스트립을 제조할 수 있다. 따라서, 종래에서와 같이 서브스트레이트의 불량에 기인한 플래시를 없앨 수 있어서, 정밀하고 고품질의 반도체칩 패키지를 양산할 수 있게 된다.

Claims

복수개의 서브스트레이트(100)가 중간에 삽입되어 맞물리도록 된 상하부캐비티블록(30,40)과, 상기 상하부캐비티블록(30,40)의 둘레에 배치되어 이들을 체결 지지하는 상하부체이스(10,20)를 포함하며, 상기 상하부캐비티블록(30,40) 중의 어느 한쪽에 복수의 캐비티(44)가 형성된 반도체칩 패키지 성형장치에 있어서, 상기 캐비티(44)가 형성되지 않은 쪽에 개별 서브스트레이트(100)에 대응하여 별체로 제작하여 병렬배치된 복수개의 개별캐비티블록(50)과, 상기 각각의 개별캐비티블록(50)이 대응하는 체이스(10)에 대해 상하유동하도록 상기 대응 체이스(10)를 수직관통하여 상기 개별캐비티블록(50)에 결합된 리테이너부재(52)와, 상기 개별캐비티블록(50)과 대응체이스(10) 사이에 개재된 탄성부재(54)를 포함하는 것을 특징으로 하는 반도체칩 패키지 성형장치.
서브스트레이트(100)가 중간에 삽입되어 맞물리도록 된 상하부캐비티블록(30,40)과, 상기 상하부캐비티블록(30,40)의 둘레에 배치되어 이들을 각각 지지하는 상하부체이스(10,20)를 포함하는 반도체칩 패키지 성형장치에 있어서, 상부 또는 하부 중 어느 한쪽의 체이스(10)의 일측에 회동가능하게 핀결합되며 선단내측에 경사부(62)가 형성된 제 1 탄성가압부재(60)와, 상기 제 1 탄성가압부재(60)의 경사부(62)에 맞닿아 내향가압되도록 대응하는 다른쪽 체이스(20)의 일측에 회동가능하게 핀결합되며 그 내측면에 서브스트레이트(100)의 가장자리에 맞닿는 평탄부(76)가 구비된 제 2 탄성가압부재(70)를 포함하는 것을 특징으로 하는 반도체칩 패키지 성형장치.