JP5549769B1 - モジュール部品の製造方法 - Google Patents
モジュール部品の製造方法 Download PDFInfo
- Publication number
- JP5549769B1 JP5549769B1 JP2013174118A JP2013174118A JP5549769B1 JP 5549769 B1 JP5549769 B1 JP 5549769B1 JP 2013174118 A JP2013174118 A JP 2013174118A JP 2013174118 A JP2013174118 A JP 2013174118A JP 5549769 B1 JP5549769 B1 JP 5549769B1
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- groove
- module
- angle
- module component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Dicing (AREA)
Abstract
【課題】量産工程でのスプレー塗布により、モジュール部品の側面に好適に導電性ペーストを形成できるモジュール部品の製造方法を提供する。
【解決手段】本発明によるモジュール部品の製造方法は、集合基板の主面に複数のモジュール部品1を形成する工程と、ダイシングにより、複数のモジュール部品1の間に溝3を形成する工程と、集合基板の主面に向けて導電性ペーストPを噴射する工程と、複数のモジュール部品1を個片化する工程とを備える。導電性ペーストPを噴射する工程では、噴射方向Iの主面への射影Iaが溝3の幅方向に平行となり、かつ、噴射方向Iと主面とのなす角が角度θとなるよう導電性ペーストPを噴射する。角度θは、溝3の深さをD、溝3の幅をwとすると、式(1)を満たすように設定される。
tan−1(D/2w)≦θ≦tan−1(2D/w) ・・・(1)
【選択図】図4
【解決手段】本発明によるモジュール部品の製造方法は、集合基板の主面に複数のモジュール部品1を形成する工程と、ダイシングにより、複数のモジュール部品1の間に溝3を形成する工程と、集合基板の主面に向けて導電性ペーストPを噴射する工程と、複数のモジュール部品1を個片化する工程とを備える。導電性ペーストPを噴射する工程では、噴射方向Iの主面への射影Iaが溝3の幅方向に平行となり、かつ、噴射方向Iと主面とのなす角が角度θとなるよう導電性ペーストPを噴射する。角度θは、溝3の深さをD、溝3の幅をwとすると、式(1)を満たすように設定される。
tan−1(D/2w)≦θ≦tan−1(2D/w) ・・・(1)
【選択図】図4
Description
本発明はモジュール部品の製造方法に関し、特に、セルフシールド構造を有するモジュール部品の製造方法に関する。
近年普及が著しいスマートフォンやタブレット端末には、各種のモジュール部品が搭載される。これらのモジュール部品は、基本的な構成要素として、表面又は内部に各種配線が、底面に接続用パッド及び端子がそれぞれ形成された基板と、それぞれ該基板の表面に搭載された受動素子(インダクタ、コンデンサなど)及び半導体素子と、該受動素子及び半導体素子を覆うモールドとを有するが、中には、端子面以外の各面を導電性ペーストで覆い、この導電性ペーストにグランド電位を供給することによって電磁ノイズからのシールドを可能にした、いわゆるセルフシールド構造をさらに有するものも存在する。特許文献1〜7には、そのようなモジュール部品の例が開示されている。
導電性ペーストへのグランド電位の供給は、基板に形成される各種配線のひとつであるグランド配線を、モジュール部品の側面に露出させることによって実現される。こうすることで、モジュール部品の側面に形成された導電性ペーストが、側面に露出しているグランド配線と導通するので、導電性ペーストに対してグランド電位を供給することが可能になる。
セルフシールド構造は、特許文献1〜7に示されるように、各種の方法によって形成可能である。しかし現在のところ、特許文献6に示されるような導電性ペーストのスプレー塗布による方法が最も好ましいと考えられている。この方法によれば、他の方法に比べて気泡の少ない導電性ペーストを得ることが可能になる。
ところで、モジュール部品の量産工程において導電性ペーストの形成をスプレー塗布によって行う場合、一枚のパネル又はシート(以下、「集合基板」と称する)に形成された複数のモジュール部品の間にダイシングによって溝を形成し、この溝の内部に向けて導電性ペーストを噴射することになる。
従来の製造方法によれば、上記の導電性ペーストの噴射は、溝の真上に設けたスプレーノズルから、真っ直ぐ下に向けて導電性ペーストを噴射することによって行われる。溝が浅ければ、この方法により、溝の内側面の全体に好適に導電性ペーストを形成することが可能である。したがって、モジュール部品の上面及び側面全体に好適に導電性ペーストを形成することが可能になる。
しかしながら、溝が深いと、上記のようにして導電性ペーストを噴射しても、溝の内側面の上側部分にばかり導電性ペーストが付着してしまい、下側部分にまで導電性ペーストが行き渡らない場合が生ずる。そうすると、モジュール部品の側面の特に下側部分(端子面に近い部分)で導電性ペーストの形成が不十分となり、その程度によっては、電磁シールド機能が損なわれ、また、基板に形成されたグランド配線と導電性ペーストの間の導通が取れなくなってしまう場合がある。
したがって、本発明の課題のひとつは、量産工程でのスプレー塗布により、モジュール部品の側面に好適に導電性ペーストを形成できるモジュール部品の製造方法を提供することにある。
上記課題を解決するための本発明によるモジュール部品の製造方法は、集合基板の主面に複数のモジュール部品を形成する工程と、ダイシングにより、前記複数のモジュール部品の間に溝を形成する工程と、前記集合基板の主面に向けて導電性ペーストを噴射する工程と、噴射した前記導電性ペーストを硬化する工程と、前記複数のモジュール部品を個片化する工程とを備え、前記導電性ペーストを噴射する工程では、噴射方向の前記主面への射影が前記溝の幅方向に平行となり、かつ、前記噴射方向と前記主面とのなす角が角度θとなるよう前記導電性ペーストを噴射し、前記角度θは、前記溝の深さをD、前記溝の幅をwとして、式(1)を満たすよう設定される
tan−1(D/2w)≦θ≦tan−1(2D/w) ・・・(1)
ことを特徴とする。
tan−1(D/2w)≦θ≦tan−1(2D/w) ・・・(1)
ことを特徴とする。
本発明によれば、要するに溝に対して斜めに導電性ペーストを噴射するので、溝の内側面の下側部分にも、導電性ペーストを行き渡らせることが可能になる。したがって、量産工程でのスプレー塗布により、モジュール部品の側面に好適に導電性ペーストを形成することが可能になる。
上記モジュール部品の製造方法において、前記導電性ペーストを噴射する工程は、前記溝の第1の内側面に向けて前記導電性ペーストを噴射する工程と、前記第1の内側面と対向する前記溝の第2の内側面に向けて前記導電性ペーストを噴射する工程とを有することとしてもよい。これによれば、溝の両側に位置する2つのモジュール部品の両方について、側面に好適に導電性ペーストを形成することが可能になる。
上記各モジュール部品の製造方法において、前記複数のモジュール部品はそれぞれ、側面の下部に露出した端部を含むグランド配線を有し、前記導電性ペーストは、前記端部を通じて前記グランド配線と電気的に接続されることとしてもよく、また、前記複数のモジュール部品はそれぞれ4つの側面を有し、前記グランド配線は、対応する前記モジュール部品の前記4つの側面のうちの1つ以上に露出するよう構成されることとしてもよい。これらによれば、導電性ペーストにグランド電位を供給することが可能になる。
上記各モジュール部品の製造方法において、前記溝を形成する工程の前に、前記集合基板の裏面にダイシングテープを貼り付ける工程をさらに備え、前記個片化する工程は、前記ダイシングテープから前記複数のモジュール部品を剥離する工程であることとしてもよい。これによれば、各モジュール部品の側面の最下部(端子面側の縁辺)にまで、導電性ペーストを形成することが可能になる。
一方、上記各モジュール部品の製造方法において、前記溝を形成する工程では、前記集合基板の一部が切断されない状態で残存し、かつ、前記グランド配線が前記溝の内側面に露出するように前記ダイシングを行い、前記個片化する工程は、前記集合基板のうち前記溝を形成する工程で切断されなかった部分を切断する工程であることとしてもよい。これによれば、ダイシングテープなどの集合基板の形状保持のための粘着性シートを使わずに、導電性ペーストの噴射工程を実施することが可能になる。
また、上記各モジュール部品の製造方法において、前記導電性ペーストを噴射する工程では、パルス制御により、前記導電性ペーストが間欠的に噴射されることとしてもよい。これによれば、必要最小限の厚みを得ることが可能になるとともに、モジュール部品の上面と側面とで導電性ペーストの厚みに差が生ずることを抑制可能になる。
本発明によれば、量産工程でのスプレー塗布により、モジュール部品の側面に好適に導電性ペーストを形成することが可能になる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
初めに、図1を参照しながら、本実施の形態によるモジュール部品の製造方法によって製造されるモジュール部品1の構造について説明する。
モジュール部品1は、スマートフォンやタブレット端末などの電子機器に搭載される直方体状の電子部品であり、図1に示すように、基板10と、基板10の上面10uに載置されたチップ部品11と、チップ部品11の上から基板10の上面10uの全体を覆うモールド12と、モジュール部品1の上面1u及び側面1sの全体を覆うシールド14とを有して構成される。
基板10は、1枚の大きな集合基板から、後述するモジュール部品1の製造工程で行うダイシングによって、切り出されたものである。基板10の具体的な構成材料としては、有機基板、LTCC(低温焼成セラミック多層基板)、HTCC(高温焼成セラミック多層基板)、フレキシブルプリント基板などが好適である。また、基板10は、各種能動素子や各種受動素子を内蔵してもよい。基板の厚みH10は、必要な機能、回路規模、必要形状などに応じて層数と厚みを選択した結果として決定されるものであるが、モジュール高さの薄厚化が要求されるスマートホンやタブレット端末用のモジュ−ル部品では、0.05〜0.5mmとなることが多い。
基板10の内部及び上面10uのうちの少なくとも一方には、図示したグランド配線13を含む各種の配線が形成される。これらの配線は、銅、銀、金、ニッケル、クロム、アルミニウム、パラジウム、インジウムなどの金属、これらの金属の合金、又は、樹脂やガラスをバインダーとする材料などによって構成することができるが、コストや導電率の観点から、銅又は銀により配線を形成することが最も好ましい。配線の形成は、印刷、メッキ、箔押し、スパッタ、蒸着、インクジェット、エッチングなどの方法で行えばよい。グランド配線13の端部は、図1に示すように、モジュール部品1の側面1sに露出している。また、基板10の上面10uには、上記の配線と接続される接続用パッドも形成される。
図示していないが、基板10の裏面(モジュール部品1の下面1b)には複数の外部端子が形成される。これらの外部端子は基板10内の各種配線と接続されており、チップ部品11の入出力端子や、外部から電源電位(グランド電位を含む)の供給を受ける電源端子として機能する。モジュール部品は、図示しないマザーボード上に搭載されるものであり、下面1bに形成された外部端子は、マザーボード上の配線と電気的に接続される。
チップ部品11は、メモリー、プロセッサー、RF制御IC、電源制御IC、トランジスター、ダイオードなどの能動素子、キャパシター、インダクター、レジスター、フィルターなどの受動素子、水晶発振器,MEMS素子など、モジュールの機能に必要な部品又は回路素子であり、その下面には多数の端子電極(不図示)が露出している。これらの端子電極は、基板10の上面10uに形成される接続用パッドと、クリームはんだの印刷、リフロー、又は、導電性ペーストの印刷及び硬化などの手法によって接合される。
モールド12は、熱硬化性又は熱可塑性の材料をベースとし、適量のフィラーを配合した材料によって構成される。フィラーの配合量は、基板10とモールド12の熱膨張係数が、リフロー中のソリを低減し、マザーボードへの実装、接合が確実となるように調整された値となるように設定される。モールド12の形成は、コンプレッション、インジェクション、印刷、注型などの方法によって行えばよい。モールド12の厚みH12は、チップ部品11の厚みに応じて適宜選択すればよい。
モールド12は、チップ部品11の上から基板10の上面10uの全体を覆うように構成される。モールド12の上面は平坦化されており、モジュール部品1の上面1uを構成する。モールド12の側面は後述するダイシングでの切断面であり、基板10の側面10sと同一平面を構成する。モジュール部品1の側面1sは、モールド12の側面と基板10の側面10sとによって構成される。具体的には、モールド12の側面が側面1sの上側部分(上面1uから下方向に距離H12までの部分)を、基板10の側面10sが側面1sの下側部分(下面1bから上方向に距離H10までの部分)を、それぞれ構成する。
シールド14は、金、銀、銅、錫、ニッケルなどからなるフィラーを熱硬化性樹脂又は熱可塑性樹脂に分散混合してなる材料、ナノサイズのフィラーを溶剤に分散したナノペースト、又は、2種以上の上記フィラーを混合ないし配合したものなどによって構成される。上記材料およびペーストに関しては、沸点が50℃〜300℃の間の溶剤を1種以上混合したものを希釈溶剤として添加することにより、粘度調整を行ってもよい。
シールド14は、図1に示すように、モジュール部品1の上面1u及び側面1sの全体を覆うように形成される。上述したように、モジュール部品1の側面1sにはグランド配線13の端部が露出しているため、シールド14は、グランド配線13と導通している(電気的に接続されている)。その結果、シールド14の電位はグランド電位とされており、これによりシールド14は、外部からモジュール部品1に到来する電磁的ノイズを遮蔽する役割を果たす。
次に、本実施の形態によるモジュール部品の製造方法について、図1に示したモジュール部品1を製造する場合を例に取り、図2のフローチャートも参照しながら詳しく説明する。以下の説明では、まず初めにモジュール部品の製造方法の全体像を説明し、その後、本発明の特徴部分について詳しく説明する。
本製造方法では、まず初めに、1枚の集合基板(不図示)に、複数のモジュール部品1をマトリクス状に形成する(ステップS1)。具体的には、まず、集合基板の内部及び主面に必要な配線を形成するとともに、集合基板の裏面に必要な端子電極を形成する。さらに、集合基板の主面に必要なチップ部品11を搭載し、主面全体をモールド12で覆う。
次に、集合基板の裏面にダイシングテープを貼り付ける(ステップS2)。そして、その状態でダイサーを用いてダイシングを行うことにより、図3に示すように、複数のモジュール部品1の間に溝3を形成する(ステップS3)。このダイシングは、集合基板の主面側から行い、モールド12及び集合基板(基板10)をモジュール部品1ごとに完全に分離する一方、ダイシングテープを切断しまうことのないように行う。これにより、溝3の底面にはダイシングテープが露出し、溝3の内側面には各モジュール部品1の側面1sが露出する。ダイシングテープが切断されないことから、各モジュール部品1の相対的な位置関係はダイシングの前後で変化しない。
上記のようにして形成された溝3の深さDは、図1に示したモールド12の厚みH12及び基板の厚みH10の合計にほぼ等しくなる。ダイサーにおける深さDの設定値は、チップ部品11の高さや基板10の厚みH10などに応じて適宜選択すればよいが、通常、概ね0.5mm〜1.4mmの間の値となる。また、溝3の幅wはダイサーの刃の幅に依存するが、集合基板の面積を効率的に使用する観点から、できるだけ細い刃を使って幅wを可能な限り小さくすることが好ましい。幅wの最小値は、深さDの値によって異なるが、概ね0.2mm〜0.4mmとなる。これらの値から、溝3のアスペクト比(=D/w)の範囲は、1.25〜7と算出される。
なお、ここではダイシングテープを使い、集合基板を完全に切断する例(フルカット)を挙げて説明しているが、集合基板の裏面から一定距離の部分をダイシングせずに残す(ハーフカット)こととしてもよい。この場合、ダイシングテープの使用は必ずしも必要ではなく、ダイシングテープを使わない場合には、削らずに残った部分が簡単に折れてしまうことがない程度に、削らずに残す部分の厚みを設定する必要がある。具体的には、0.02mm〜0.20mm程度を残すことが好ましい。
次に、集合基板の主面(各モジュール部品の上面1u)に向けて、導電性ペーストを噴射する(ステップS4)。具体的には、図4(a)(b)に示すように、上面1uから距離Lのところにスプレーノズル20を設置し、このスプレーノズル20から、集合基板の主面に向けて導電性ペーストPを噴射する。図示した噴射方向Iは、スプレーノズル20から噴射される導電性ペーストPの流れの中心を示している。実際の導電性ペーストPの流れは、図4(b)に示すように、この噴射方向Iから一定程度の広がりを有するものとなる(スプレー角度2α≠0)。
導電性ペーストPの噴射について、詳しく説明する。この噴射は、複数のモジュール部品1が形成された集合基板を、水平面内での平行移動及び回転移動に対応するワークテーブル21に設置した状態で行う。スプレーノズル20は、噴射方向Iとワークテーブル21の上面とのなす角が角度θとなるように、ワークテーブル21の上方に固定する。
ここで、以下の説明では、ワークテーブル21の法線方向をz方向とし、ワークテーブル21の表面に平行な方向をx方向及びy方向とする。このうちx方向はスプレーノズル20の噴射方向Iのxy平面内への射影Iaの延在方向とし、y方向はx方向に直角な方向とする。ワークテーブル21としては、少なくとも、x方向及びy方向それぞれへの平行移動と、xy平面内での回転移動とに対応しているものを使用する。
導電性ペーストPの噴射は、ワークテーブル21を移動させながら、溝3をターゲットとして実施する。具体的に説明すると、まず初めにワークテーブル21を移動させ、ターゲットとなる溝3をy方向と平行に配置する。これにより、噴射方向Iのxy平面内への射影Iaと、ターゲットである溝3の幅方向とが平行になる。すなわち、溝3の延在方向と射影Iaとのなす角度φが直角となる。ただし、角度φが直角とならないように構成してもよく、その場合の角度θは、噴射方向Iのxz平面内への射影と、ワークテーブルの上面とのなす角により定義される。
次に、噴射方向Iの先端がターゲットである溝3の内部に入るよう、ワークテーブル21をxy平面内で平行移動させる。その後、導電性ペーストPの噴射を開始し、噴射しながらワークテーブル21を一定速度でy方向に移動する。これにより、ターゲットである溝3の幅方向の両内側面のうち、スプレーノズル20から遠い方の内側面(図4(b)に示した内側面1sa)に、導電性ペーストPの薄膜が形成される。角度θが鋭角である場合、スプレーノズル20に近い方の内側面(図4(b)に示した内側面1sb)には、ほとんど導電性ペーストPが付着しない。
以上のような噴射工程を、すべての溝3について、幅方向の内側面ごとに順次行う。図4(b)に示した溝3を例として具体的に説明すると、まずスプレーノズル20を内側面1sa(第1の内側面)に向けた状態で、ワークテーブル21をy方向に移動させながら、導電性ペーストPを噴射する。これにより、内側面1saに導電性ペーストPの薄膜が形成される。次に、ワークテーブル21を180°回転させることにより、スプレーノズル20を内側面1saと対向する内側面1sb(第2の内側面)に向け、その状態で、ワークテーブル21をy方向に移動させながら、導電性ペーストPを噴射する。これにより、内側面1sbにも導電性ペーストPの薄膜が形成される。以上の工程を、すべての溝3について行う。
これにより、すべての溝3について、幅方向の両内側面が導電性ペーストPによって覆われた状態となる。なお、上述したように導電性ペーストPはある程度の広がりをもって噴射されるため、上記のような溝3をターゲットとした噴射を行うことにより、各モジュール部品1の上面1uも、導電性ペーストPによって覆われた状態となる。
なお、導電性ペーストPを噴射する際には、パルス制御により、導電性ペーストPを間欠的に噴射することが好ましい。こうすることで、必要最小限の厚みを得ることが可能になるとともに、上面1uと側面1sとで導電性ペーストPの厚みに差が生ずることを抑制可能になる。したがって、製造工程を低コスト化することが可能になる。パルス制御とワークテーブル21の動きとを同期させる必要は特にないが、同期させても構わない。
図2に戻る。導電性ペーストPの噴射が完了したら、次に、一枚の集合基板に形成された複数のモジュール部品1のそれぞれを、ダイシングテープ2から剥離する(ステップS5)。これにより、各モジュール部品1が個片化され、製品としてのモジュール部品1が完成する。
なお、上述したように集合基板の裏面から一定距離の部分をダイシングせずに残す場合には、ステップS5において、集合基板の残存部分のダイシングを行うこととしてもよい。こうすることで、集合基板を完全に切断することができるので、上記同様、各モジュール部品1を個片化することが可能になる。
以上、モジュール部品の製造方法の全体像について説明した。次に、本発明の特徴部分について詳しく説明する。
本実施の形態によるモジュール部品の製造方法では、角度θを次の式(2)を満たすように設定する。これにより、モジュール部品1の側面に好適に導電性ペーストを形成することが実現される。以下、この点について詳しく説明する。
tan−1(D/2w)≦θ≦tan−1(2D/w) ・・・(2)
tan−1(D/2w)≦θ≦tan−1(2D/w) ・・・(2)
まず図5(a)は、従来の製造工程における角度θを示す図である。同図に示すように、従来の製造工程では、角度θが90°となるように導電性ペーストPの噴射を行っていた。この噴射によれば、上述したように、側面1sの上部にばかり導電性ペーストPが付着してしまい、側面1sの下部には僅かな導電性ペーストPしか到達しない。その結果、特に溝3のアスペクト比(=D/w)が高い場合に、図6に示したθ=90°の例に示すように、側面1sの下部における導電性ペーストPの厚みが足りなくなってしまう。なお、図6に示した各側面写真では、導電性ペーストPが薄いところほど色が濃くなっている。したがって、θ=90°の側面写真を見ると、側面1sの下部における導電性ペーストPの厚みが、側面1sの上部における導電性ペーストPの厚みに比べて薄くなっていることが理解される。
本実施の形態では、角度θが90°より小さな値、具体的には上記式(2)を満たすように設定される。図5(b)には、角度θが上限値θ1=tan−1(2D/w)となる場合の例を、図5(c)には、角度θが下限値θ2=tan−1(D/2w)となる場合の例を、それぞれ示している。これらの図から明らかなように、角度θが小さくなるほど、導電性ペーストPの内側面1sa(スプレーノズル20から遠い方の内側面)に吹き付ける角度が急になる。その結果、内側面1saの下部に好適に導電性ペーストPが付着し、側面1sの下部における導電性ペーストPの厚みを十分に確保することが可能になる。ただし、角度θが90°より小さければ何でもいいというわけではなく、角度θが90°に近すぎると、角度θが90°となるように導電性ペーストPの噴射を行っていた従来の例と実質的に変わらず、側面1sの下部における導電性ペーストPの厚みが不十分となる。また、角度θが小さすぎると、図5(c)から理解されるように、内側面1saの下部に届かなくなり、側面1sの下部における導電性ペーストPの厚みが不十分となる。したがって、角度θには0°〜90°の間に好適な範囲があり、具体的には、上記式(2)を満たすように角度θを設定することで、各モジュール部品1の側面1sの下部に、好適に導電性ペーストPを行き渡らせることが可能になる。
なお、図5(c)の例では、導電性ペーストPの噴射方向Iの先端が、内側面1saの下部には届いていない。しかしながら、噴射方向Iは実際には完全な直線ではなく、重力の影響によって、図示した矢印Bの方向に曲がる。その結果、ある程度角度θがtan−1(D/w)より小さくても内側面1saの下部に好適に導電性ペーストPを行き渡らせることは可能であり、その限界が、上述した下限値θ2=tan−1(D/2w)となる。
図6を再度参照する。溝3の幅w及び深さDがそれぞれ0.4mm,1.0mmである場合、角度θの上限値θ1は約78.69°となり、角度θの下限値θ2は約51.34°となる。したがって、図6に示したθ=68°の例は角度θが上記式(2)を満たす場合の例であり、θ=80°の例は角度θが上記式(2)を満たさない場合の例である。図6に示した側面写真から理解されるように、θ=80°の例では側面1sにおける導電性ペーストPの厚みが均一でなく、特に側面1sの下部における厚みが十分でないのに対し、θ=68°の例では、側面1sにおける導電性ペーストPの厚みが均一になっている。したがって、この例からも、角度θが上記式(2)を満たすようにすることで、導電性ペーストPを側面1sの下部にも好適に行き渡らせることが可能になる、ということが理解される。
角度θが上記式(2)を満たす場合に、導電性ペーストPが側面1sの下部に好適に行き渡っていることは、図7に示したモジュール部品1の断面写真にも示されている。同断面写真は、図6に示したθ=68°の例によるモジュール部品1を、側面1sと垂直な方向で切断し、その切断面を撮影したものである。図7の(a)は上面1uから下面1bまでの全体を示しており、(b)(c)(d)は、(a)を側面1sの上端付近、中央付近、下端付近のそれぞれについて拡大したものとなっている。これらの断面写真から明らかなように、溝3の幅w及び深さDがそれぞれ0.4mm,1.0mmであり、かつ噴射角θを68°に設定した場合、すなわち角度θが上記式(2)を満たす場合、シールド14(導電性ペーストP)は、側面1sの下部にも好適に形成される。
また、図7に示されるように、本実施の形態によるモジュール部品の製造方法によれば、側面1sの上端付近における導電性ペーストPを、比較的厚く形成することができる。これは、溝3に対して斜めに導電性ペーストPを吹き付けていることによる、副次的な効果であると考えられる。したがって、本実施の形態によるモジュール部品の製造方法によれば、上面1uに形成された導電性ペーストPと側面1sに形成された導電性ペーストPとを、確実に導通させることも可能になる。
さらに、本実施の形態によるモジュール部品の製造方法によれば、側面1sの全体にわたって連続して導電性ペーストPが形成される。したがって、グランド配線13(図1)の露出位置に関わらず、グランド配線13と導電性ペーストPとを確実に導通させることが可能になる。
以上、本発明の好ましい実施の形態について説明したが、本発明はこうした実施の形態に何等限定されるものではなく、本発明が、その要旨を逸脱しない範囲において、種々なる態様で実施され得ることは勿論である。
以下、ここまでで説明したモジュール部品1を、様々な条件を変えつつ実際に作製し、その側面1sに形成されたシールド14の状態を確認した結果について、説明する。
初めに、今回作製したモジュール部品1の詳細な構成材料及び作製方法について、詳しく説明する。まず集合基板としては、パナソニック株式会社製の基板材料であるR−1515Bによって構成され、かつ厚みH10(図1)が0.2mmのものを用いた。基板10(図1)に形成される各種配線は、集合基板の表面に、サブトラクティブ法によるパターニングを用いて形成した。
各種配線の形成後には、太陽インキ製造株式会社製のドライフィルムであるPFR(登録商標)−800 AUS(登録商標) 410を全面にラミネートし、さらに露光、現像、ポストキュアを順次行うことにより、ソルダーレジストのパターンを形成した。次いで、このパターンにより露出させた銅製ランドの表面に、四国化成工業株式会社製の防錆剤を用いて耐熱プリフラックス処理(OSP:Organic Solderability Preservative)を施した。その後、千住金属工業株式会社製のSn/Ag系ハンダであるM705クリームはんだを印刷し、マウンターを用いて0603〜2520サイズのチップ部品11(図1)を実装した後、最大260℃のリフロー処理を行うことにより、チップ部品11を基板10に接合した。
続いて、基板10の表面及びはんだに含まれるフラックスを洗浄によって除去した後、コンプレッションモールド法によってモールド12(図1)の形成を行い、所定の硬化条件にてポストキュアを行った。モールド12の材料としては、パナソニック株式会社製のIC/LSI用モールド材であるCV8710TAC(カットポイント30μm以下、平均粒径6μmのフィラーを含む材料)を用いた。また、モールド12の成型はメーカー推奨条件の下で行い、成型厚みH12(図1)を0.7mm、0.9mm、1.1mmの三種類とした。
モールド12を形成した後、厚さ0.4mmのブレードを有するダイサーを用い、成型厚みH12+0.1mmの切込み深さで、x方向及びy方向のそれぞれに延在する溝3(図3)の形成を行った。これにより、各モジュール部品1の間に、幅wが0.4mmであり、深さDが、モールド12の厚みH12に応じて0.8mm、1.0mm、1.2mmのいずれかである溝3が形成された。なお、溝3のピッチは10.4mmである。
溝3を形成した後には、図4に示したワークテーブル21に集合基板状態のモジュール部品1を載置し、スプレーノズル20から導電性ペーストP(図4)の噴射を行った。この場合において、ワークテーブル21を移動させながら、パルス制御によって導電性ペーストPの間欠的な噴射を行うことで、溝3の内側面の全体に均一に導電性ペーストPが形成されるようにした。導電性ペーストPの材料としては、住友電気化学工業株式会社製の導電性ペーストSP−1300Aをメチルエチルケトンによって希釈したものを用いた。また、スプレーノズル20(図4)としては、ノードソン株式会社製のNCGノズルを用いた。スプレーノズル20と上面1uとの間の距離L(図4(b))は36mmとし、ワークテーブル21の掃引速度は45mm/秒とした。導電性ペーストPの噴射が完了した後には、メーカー推奨条件の下で導電性ペーストPを硬化した後、モジュール部品1の個片化を実施した。
今回の実験では、三種類の溝3の深さD(上述した0.8mm、1.0mm、1.2mm)のそれぞれについて、六種類の角度θのそれぞれにより、10個ずつモジュール部品1のサンプルを作製した。そして、それぞれの側面1sを目視で確認することにより、シールド14(導電性ペーストP)の状態を評価した。評価基準は、10個のサンプルのいずれにおいても側面1sにおけるシールド14の形成が十分である場合に○、10個のサンプルの一部においては側面1sにおけるシールド14の形成が十分であるが、残りの一部においては不十分である場合に△、10個のサンプルのいずれにおいても側面1sにおけるシールド14の形成が不十分である場合に×、という3段階とした。
まず、表1は、深さDが0.8mmである場合の評価結果である。この場合、溝3のアスペクト比(=D/w)は2.0、角度θの上限値θ1=tan−1(2D/w)は約75.96°、角度θの下限値θ2=tan−1(D/2w)は約45.00°となる。表1に示す六種類のサンプル1〜6の評価結果から、この場合、角度θがθ1以上θ2以下であれば良好な結果が得られる一方、そうでないと良好な結果が得られないことが理解される。
次に、表2は、深さDが1.0mmである場合の評価結果である。この場合、溝3のアスペクト比(=D/w)は2.5、角度θの上限値θ1=tan−1(2D/w)は約78.69°、角度θの下限値θ2=tan−1(D/2w)は約51.34°となる。表2にはさらに、図7(b)〜(d)に示した3カ所(側面1sの上端付近、中央付近、下端付近)のそれぞれにおけるシールド14の最大厚みの実測結果も示している。なお、この実測結果の単位はμmである。表2に示す六種類のサンプル7〜12の評価結果及び最大厚みの実測結果から、この場合にも、角度θがθ1以上θ2以下であれば良好な結果が得られる一方、そうでないと良好な結果が得られないことが理解される。
次に、表3は、深さDが1.2mmである場合の評価結果である。この場合、溝3のアスペクト比(=D/w)は3.0、角度θの上限値θ1=tan−1(2D/w)は約80.54°、角度θの下限値θ2=tan−1(D/2w)は約56.31°となる。表3に示す六種類のサンプル13〜18の評価結果から、この場合にも、角度θがθ1以上θ2以下であれば良好な結果が得られる一方、そうでないと良好な結果が得られないことが理解される。
以上のように、実験の結果、溝3の深さD及びアスペクト比の値によらず、式(2)により示される範囲内の角度θを用いることで、良好な結果を得られることが確認された。
1 モジュール部品
1b モジュール部品の裏面
1s モジュール部品の側面
1sa 溝の内側面
1sb 溝の内側面
1u モジュール部品の上面
2 ダイシングテープ
3 溝
10 基板
10s 基板の側面
10u 基板の上面
11 チップ部品
12 モールド
13 グランド配線
14 シールド
20 スプレーノズル
21 ワークテーブル
I 噴射方向
P 導電性ペースト
1b モジュール部品の裏面
1s モジュール部品の側面
1sa 溝の内側面
1sb 溝の内側面
1u モジュール部品の上面
2 ダイシングテープ
3 溝
10 基板
10s 基板の側面
10u 基板の上面
11 チップ部品
12 モールド
13 グランド配線
14 シールド
20 スプレーノズル
21 ワークテーブル
I 噴射方向
P 導電性ペースト
Claims (7)
- 集合基板の主面に複数のモジュール部品を形成する工程と、
ダイシングにより、前記複数のモジュール部品の間に溝を形成する工程と、
前記集合基板の主面に向けて導電性ペーストを噴射する工程と、
前記複数のモジュール部品を個片化する工程とを備え、
前記導電性ペーストを噴射する工程では、前記噴射方向と前記主面とのなす角が角度θとなるよう前記導電性ペーストを噴射し、
前記角度θは、前記溝の深さをD、前記溝の幅をwとして、式(1)を満たす角度に固定される
tan−1(D/2w)≦θ≦tan−1(2D/w) ・・・(1)
ことを特徴とするモジュール部品の製造方法。 - 前記導電性ペーストを噴射する工程は、
前記溝の第1の内側面に向けて前記導電性ペーストを噴射する工程と、
前記第1の内側面と対向する前記溝の第2の内側面に向けて前記導電性ペーストを噴射する工程とを有する
ことを特徴とする請求項1に記載のモジュール部品の製造方法。 - 前記複数のモジュール部品はそれぞれ、側面の下部に露出した端部を含むグランド配線を有し、
前記導電性ペーストは、前記端部を通じて前記グランド配線と電気的に接続される
ことを特徴とする請求項1又は2に記載のモジュール部品の製造方法。 - 前記複数のモジュール部品はそれぞれ4つの側面を有し、
前記グランド配線は、対応する前記モジュール部品の前記4つの側面のうちの1つ以上に露出するよう構成される
ことを特徴とする請求項3に記載のモジュール部品の製造方法。 - 前記溝を形成する工程の前に、前記集合基板の裏面にダイシングテープを貼り付ける工程をさらに備え、
前記個片化する工程は、前記ダイシングテープから前記複数のモジュール部品を剥離する工程である
ことを特徴とする請求項1乃至4のいずれか一項に記載のモジュール部品の製造方法。 - 前記溝を形成する工程では、前記集合基板の一部が切断されない状態で残存し、かつ、前記グランド配線が前記溝の内側面に露出するように前記ダイシングを行い、
前記個片化する工程は、前記集合基板のうち前記溝を形成する工程で切断されなかった部分を切断する工程である
ことを特徴とする請求項3又は4に記載のモジュール部品の製造方法。 - 前記導電性ペーストを噴射する工程では、パルス制御により、前記導電性ペーストが間欠的に噴射される
ことを特徴とする請求項1乃至6のいずれか一項に記載のモジュール部品の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013174118A JP5549769B1 (ja) | 2013-08-26 | 2013-08-26 | モジュール部品の製造方法 |
US14/334,965 US9472428B2 (en) | 2013-08-26 | 2014-07-18 | Manufacturing method of module components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013174118A JP5549769B1 (ja) | 2013-08-26 | 2013-08-26 | モジュール部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5549769B1 true JP5549769B1 (ja) | 2014-07-16 |
JP2015043357A JP2015043357A (ja) | 2015-03-05 |
Family
ID=51416757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013174118A Expired - Fee Related JP5549769B1 (ja) | 2013-08-26 | 2013-08-26 | モジュール部品の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9472428B2 (ja) |
JP (1) | JP5549769B1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150197063A1 (en) * | 2014-01-12 | 2015-07-16 | Zohar SHINAR | Device, method, and system of three-dimensional printing |
US9232686B2 (en) * | 2014-03-27 | 2016-01-05 | Intel Corporation | Thin film based electromagnetic interference shielding with BBUL/coreless packages |
JP6584245B2 (ja) * | 2015-09-08 | 2019-10-02 | 三井化学東セロ株式会社 | 電子部品製造用フィルム及び電子部品の製造方法 |
US9907179B2 (en) * | 2016-04-25 | 2018-02-27 | Tdk Corporation | Electronic circuit package |
JP6665047B2 (ja) * | 2016-06-29 | 2020-03-13 | 株式会社ディスコ | デバイスのパッケージ方法 |
JP6665048B2 (ja) * | 2016-06-29 | 2020-03-13 | 株式会社ディスコ | デバイスのパッケージ方法 |
KR101896435B1 (ko) | 2016-11-09 | 2018-09-07 | 엔트리움 주식회사 | 전자파차폐용 전자부품 패키지 및 그의 제조방법 |
JP6955918B2 (ja) * | 2017-07-03 | 2021-10-27 | 株式会社ディスコ | 基板の加工方法 |
CN107910360A (zh) * | 2017-12-06 | 2018-04-13 | 中国工程物理研究院电子工程研究所 | 一种新型碳化硅小角度倾斜台面终端结构及其制备方法 |
JP7239789B1 (ja) * | 2021-06-24 | 2023-03-14 | 三井金属鉱業株式会社 | 配線基板の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011151372A (ja) * | 2009-12-25 | 2011-08-04 | Murata Mfg Co Ltd | 電子部品モジュールの製造方法及び電子部品モジュール |
JP2011159788A (ja) * | 2010-02-01 | 2011-08-18 | Panasonic Corp | モジュールとその製造方法 |
JP2011258920A (ja) * | 2010-06-08 | 2011-12-22 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ及びその製造方法 |
JP2012039104A (ja) * | 2010-07-15 | 2012-02-23 | Toshiba Corp | 半導体パッケージとそれを用いた携帯通信機器 |
JP2012160579A (ja) * | 2011-01-31 | 2012-08-23 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2012160577A (ja) * | 2011-01-31 | 2012-08-23 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
JP2012253190A (ja) * | 2011-06-02 | 2012-12-20 | Powertech Technology Inc | 半導体パッケージ及びその実装方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160403A (en) * | 1991-08-09 | 1992-11-03 | Xerox Corporation | Precision diced aligning surfaces for devices such as ink jet printheads |
JPH05169664A (ja) * | 1991-12-26 | 1993-07-09 | Canon Inc | インクジェット記録方法 |
JP3385339B2 (ja) * | 1997-10-09 | 2003-03-10 | 大津電機工業株式会社 | 建築材の塗装方法及び装置 |
JP4178880B2 (ja) | 2002-08-29 | 2008-11-12 | 松下電器産業株式会社 | モジュール部品 |
JP4357817B2 (ja) | 2002-09-12 | 2009-11-04 | パナソニック株式会社 | 回路部品内蔵モジュール |
JP4662324B2 (ja) | 2002-11-18 | 2011-03-30 | 太陽誘電株式会社 | 回路モジュール |
JP3966172B2 (ja) | 2002-12-09 | 2007-08-29 | 松下電器産業株式会社 | モジュール部品の製造方法 |
JP4350366B2 (ja) | 2002-12-24 | 2009-10-21 | パナソニック株式会社 | 電子部品内蔵モジュール |
JP2005079139A (ja) | 2003-08-28 | 2005-03-24 | Sony Corp | 電子部品モジュール及びその製造方法 |
JP2005310523A (ja) * | 2004-04-21 | 2005-11-04 | Konica Minolta Holdings Inc | プラズマディスプレイパネルの製造方法、プラズマディスプレイパネル |
JP2007027398A (ja) * | 2005-07-15 | 2007-02-01 | Fuji Xerox Co Ltd | 光学部品実装用サブマウント、及び光送受信モジュール |
KR101495153B1 (ko) * | 2007-06-01 | 2015-02-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제작 방법 및 반도체장치 |
JP5279225B2 (ja) * | 2007-09-25 | 2013-09-04 | 三洋電機株式会社 | 発光モジュールおよびその製造方法 |
JP5437626B2 (ja) * | 2007-12-28 | 2014-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
WO2009119374A1 (ja) | 2008-03-24 | 2009-10-01 | 株式会社村田製作所 | 電子部品モジュールの製造方法 |
JP2008288610A (ja) * | 2008-07-17 | 2008-11-27 | Taiyo Yuden Co Ltd | 回路モジュールの製造方法 |
JP2011228322A (ja) * | 2010-04-15 | 2011-11-10 | Alps Electric Co Ltd | 電子回路モジュールの製造方法及び電子回路モジュール |
JP2012206869A (ja) * | 2011-03-29 | 2012-10-25 | Seiko Instruments Inc | ガラス体の切断方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器及び電波時計 |
-
2013
- 2013-08-26 JP JP2013174118A patent/JP5549769B1/ja not_active Expired - Fee Related
-
2014
- 2014-07-18 US US14/334,965 patent/US9472428B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011151372A (ja) * | 2009-12-25 | 2011-08-04 | Murata Mfg Co Ltd | 電子部品モジュールの製造方法及び電子部品モジュール |
JP2011159788A (ja) * | 2010-02-01 | 2011-08-18 | Panasonic Corp | モジュールとその製造方法 |
JP2011258920A (ja) * | 2010-06-08 | 2011-12-22 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ及びその製造方法 |
JP2012039104A (ja) * | 2010-07-15 | 2012-02-23 | Toshiba Corp | 半導体パッケージとそれを用いた携帯通信機器 |
JP2012160579A (ja) * | 2011-01-31 | 2012-08-23 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2012160577A (ja) * | 2011-01-31 | 2012-08-23 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
JP2012253190A (ja) * | 2011-06-02 | 2012-12-20 | Powertech Technology Inc | 半導体パッケージ及びその実装方法 |
Also Published As
Publication number | Publication date |
---|---|
US9472428B2 (en) | 2016-10-18 |
US20150052743A1 (en) | 2015-02-26 |
JP2015043357A (ja) | 2015-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5549769B1 (ja) | モジュール部品の製造方法 | |
CN105309055B (zh) | 导电膏的填充方法、以及多层印刷布线板的制造方法 | |
US20150270068A1 (en) | Electronic component | |
KR20060129519A (ko) | 오버몰드 패키지 및 그 제조 방법 | |
US10834821B2 (en) | Electronic circuit module | |
US9105616B2 (en) | External connection terminal, semiconductor package having external connection terminal, and methods for manufacturing the same | |
JP2009212446A (ja) | 電子部品筐体のシールド方法及びシールド部材 | |
US20140037862A1 (en) | Method for manufacturing printed circuit board | |
CN110140433B (zh) | 电子模块以及电子模块的制造方法 | |
CN103871996A (zh) | 封装结构及其制作方法 | |
CN104380848B (zh) | 部件内置基板 | |
JP5958558B2 (ja) | 樹脂多層基板 | |
JP2015144165A (ja) | 回路モジュール及びその製造方法 | |
KR101184543B1 (ko) | 인쇄회로기판과 그 제조방법, 및 이를 이용한 반도체 패키지 | |
US20150156865A1 (en) | Coreless board for semiconductor package, method of manufacturing the same, and method of manufacturing semiconductor package using the same | |
JP5257518B2 (ja) | 基板製造方法および樹脂基板 | |
CN106783631B (zh) | 一种二极管的封装方法及二极管 | |
JP2007066964A (ja) | 集合プリント配線板及びその製造方法 | |
US9420690B2 (en) | Connector | |
CN110858548A (zh) | 埋入式芯片及其制造方法 | |
JP2005159227A (ja) | 回路部品内蔵モジュール及びその製造方法 | |
KR101440516B1 (ko) | 회로 기판(pcb)의 솔더링 방법 | |
KR101194448B1 (ko) | 인쇄회로기판의 제조방법 | |
KR20120085208A (ko) | 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법 | |
JP2011035269A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140505 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5549769 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |