KR20060129519A - 오버몰드 패키지 및 그 제조 방법 - Google Patents

오버몰드 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20060129519A
KR20060129519A KR1020067020570A KR20067020570A KR20060129519A KR 20060129519 A KR20060129519 A KR 20060129519A KR 1020067020570 A KR1020067020570 A KR 1020067020570A KR 20067020570 A KR20067020570 A KR 20067020570A KR 20060129519 A KR20060129519 A KR 20060129519A
Authority
KR
South Korea
Prior art keywords
conductive layer
overmold
pillar
overmolded package
overmolded
Prior art date
Application number
KR1020067020570A
Other languages
English (en)
Other versions
KR100824562B1 (ko
Inventor
더블유. 워런 로버트
수레쉬 자야라만
디. 포테바움 래리
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20060129519A publication Critical patent/KR20060129519A/ko
Application granted granted Critical
Publication of KR100824562B1 publication Critical patent/KR100824562B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명의 일실시예에 따르면, 오버몰드 패키지는 기판 상에 위치하는 반도체 다이를 포함한다. 오버몰드 패키지는 반도체 다이 및 기판 상에 위치하는 오버몰드를 포함하며, 이 오버몰드는 상부면을 갖는다. 오버몰드 패키지는 또한 오버몰드의 상부면 상에 위치하는 도전층을 포함하며, 이 도전층은 도전성 폴리머를 포함하고, EMI 및 RFI 차폐를 형성한다. 이 실시예에 따르면, 오버몰드 패키지는 또한 기판 상에 위치하는 기둥을 포함할 수 있는데, 이 기둥은 도전층에 접속된다. 오버몰드 패키지는 또한 오버몰드 내에 위치하는 홀을 포함할 수 있는데, 이 홀은 기둥 상에 위치하고, 기둥과 접촉하는 도전성 폴리머로 채워진다.

Description

오버몰드 패키지 및 그 제조 방법{OVERMOLDED SEMICONDUCTOR PACKAGE WITH AN INTEGRATED EMI AND RFI SHIELD}
본 발명은 일반적으로 반도체 디바이스 패키징 분야에 관한 것이다. 보다 구체적으로는, 본 발명은 반도체 디바이스 패키지의 차폐 분야에 관한 것이다.
셀 전화기와 같은 휴대형 전자 장치는 일반적으로 단일 몰드 패키지(single molded package)에 높은 수준의 회로 집적을 제공하기 위해 다중 부품 반도체 모듈을 사용한다. 다중 부품 반도체 모듈은 예를 들어, 회로 기판 상에 탑재되는 반도체 다이 및 다수의 전자 부품을 포함할 수 있다. 반도체 다이 및 전자 부품을 포함하는 회로 기판은 몰딩 프로세스에서 포장되어 오버몰드(overmoled) 반도체 패키지를 형성한다. 여러 환경에서 적절히 동작하는데 요구되는 셀 전화기와 같은 장치에서 만족스러운 수준의 성능을 보장하기 위해, 오버몰드 반도체 패키지는 EMI(Electro-Magnetic Interference) 및/또는 RFI(Radio Frequency Interference)로부터 차폐되어야 한다. 그러나, 반도체 디바이스 제조업체는 패키지의 크기를 증가시키지 않고 실질적으로 패키징 비용을 증가시키지 않으면서 오버몰드 반도체 패 키지에 대한 효과적인 EMI 및RFI 차폐를 제공하는 것을 시도하고 있다.
한 방법에서는, EMI 및 RFI 차폐는 오버몰드 반도체 패키지 위에 불연속 금속 차폐물을 형성함으로써 이루어진다. 이 금속 차폐물은 통상 오버몰드 반도체 패키지 주위에 형성되는 벽(wall) 및 상기 벽에 부착되며 패키지와의 간섭을 회피하기 위해 오버몰드 패키지 위에 충분한 거리를 두고 위치한 커버를 포함한다. 그 결과, 금속 차폐는 최종 오버몰드 패키지의 두께를 바람직하지 않게 증가시킨다. 또한, 금속 차폐물의 형성은 과도한 프로세스 단계 및 추가적인 재료를 요구하며, 이로 인해 패키징 비용을 크게 증가시킨다.
다른 방법에서는, 도전성 포말 또는 고무가 오버몰드 반도체 패키지 위에 도포되어 EMI를 흡수 및 포획한다. 그러나, 도전성 포말 또는 고무는 수작업으로 도포되어야 하며, 특별한 재료 및 여분의 프로세스를 요구하기 때문에, 이로 인해 패키징 비용이 크게 증가한다. 또한, 도전성 포말 또는 고무는 최종 오버몰드 패키지의 두께를 바람직하지 않게 증가시킨다.
따라서, 실질적으로 패키지 두께를 증가시키지 않는 오버몰드 반도체 패키지에 대해 비용면에서 효율적인 EMI 및 RFI 차폐가 요구된다.
본 발명은 EMI 및 RFI 차폐를 집적하는 오버몰드 패키지에 관한 것이다. 본 발명은 실질적으로 패키지 두께를 증가시키지 않는 오버몰드 반도체 패키지에 있어서 비용면에서 효율적인 EMI 및 RFI 차폐에 대한 기술적인 요구를 해결한다.
일실시예에 따르면, 오버몰드 패키지는 기판 상에 위치하는 반도체 다이를 포함한다. 오버몰드 패키지는 또한 반도체 다이 및 기판 상에 위치하는 오버몰드를 포함하는데, 이 오버몰드는 상부면을 갖는다. 오버몰드 패키지는 오버몰드의 상부면 상에 위치하는 도전층을 포함하고, 이 도전층은 도전성 폴리머를 포함하며, EMI 및 RFI 차폐물을 형성한다. 예를 들면, 도전층은 약 25.0 마이크론 내지 약 125.0 마이크론의 두께를 가질 수 있다.
이 실시예에 따르면, 오버몰드 패키지는 기판 상에 위치하는 기둥(post)을 더 포함하며, 이 기둥은 도전층에 접속된다. 예를 들어, 이 기둥은 솔더 패드 상에 위치할 수 있으며, 솔더 패드는 기준 전압에 연결되어 있다. 이 기둥은, 예를 들어 약 100.0 마이크론 내지 약 200.0 마이크론의 폭을 가질 수 있다. 오버몰드 패키지는 또한 오버몰드 내에 위치하는 홀을 포함할 수 있는데, 이 홀은 상기 기둥 위에 위치하고, 도전 중합체를 포함하며, 도전성 폴리머가 이 기둥과 접촉해 있다. 일실시예에 따르면, 본 발명은 전술한 구조를 달성하는 방법과 관련이 있다. 본 발명의 다른 이점 및 장점은 첨부한 도면 및 후술하는 상세한 설명을 살펴보면 명확해질 것이다.
도 1은 본 발명의 일실시예에 따른 예시적인 오버몰드 반도체 패키지를 포함하는 예시적인 구조물의 단면도.
도 2는 본 발명의 일실시예에 따른 예시적인 오버몰드 반도체 패키지를 포함 하는 예시적인 구조물의 단면도.
도 3은 본 발명의 일실시예에 따른 예시적인 방법의 단계들에 대응하는 순서도.
본 발명은 집적된 EMI 및 RFI 차폐물을 갖는 오버몰드 반도체 패키지에 관한 것이다. 이하의 설명은 본 발명의 실시에 대한 특별한 정보를 포함한다. 당업자라면, 본 발명이 본 명세서에서 특별히 논의하는 것과 상이한 방식으로 실시될 수도 있다는 것을 알 수 있을 것이다. 또한, 본 발명의 상세 중 일부는 본 발명을 본 발명에 대한 혼돈을 피하기 위해 논의하지 않는다.
본 명세서에서 도면 및 관련 상세한 설명은 단지 본 발명의 예시적인 실시예에 관한 것이다. 간략성을 위해, 본 명세서에서 본 발명의 다른 실시예는 특별히 설명하지 않고 도면에 특별히 도시하지 않는다.
도 1은 본 발명의 일실시예를 설명하는데 이용되는 구조물(100)의 단면도이다. 당업자에게 명확한 특정 세부사항 및 특징들은 도 1에서 생략하였다. 구조물(100)은 오버몰드 반도체 패키지(102, 104, 106)를 포함하는데, 이들 패키지는 별도의 후속 절단 단품화 공정에서 단품화되기 전의 스트립 구조로 도시되어 있다. 도 1에서는 간략성을 위해 단지 오버몰드 반도체 패키지(104)(본 명세서에서는 오버몰드 패키지라고도 함)만 상세하게 논의한다. 오버몰드 반도체 패키지(104)는 기판(108), 반도체 다이(110), 솔더 패드(112, 114), 기둥(116, 118), 홀(120, 122) 오버몰드(124) 및 도전층(126)을 포함한다. 간략성을 위해 도 1에는 단지 세 개의 부착된 오버몰드 반도체 패키지, 즉, 오버몰드 반도체 패키지(102, 104, 106)만 도시되어 있지만, 구조물(100)은 임의의 수의 부착된 오버몰드 반도체 패키지를 포함할 수 있다.
도 1에 도시된 바와 같이, 반도체 다이(110)는 예를 들어 라미네이트 회로 기판일 수 있는 기판(108)의 표면(128) 상에 위치한다. 도 1에 도시된 바와 같이, 솔더 패드(112, 114)는 기판(108)의 표면(128) 상에 위치한다. 솔더 패드(112, 114)는 구리 또는 알루미늄과 같은 금속을 포함할 수 있고, 예를 들어 구리 또는 알루미늄과 같은 금속층을 침적시켜 패터닝하고 금속층을 금으로 도금함으로써 형성될 수 있다. 솔더 패드(112, 114)는 기준 전위(도 1에 도시되어 있지 않음)에 접속되며, 이 기준 전위는 AC 부품을 갖고 있지 않는 임의의 일정한 DC 플레인일 수 있다. 또한, 도 1에 도시된 바와 같이, 기둥(116, 118)이 각각의 솔더 패드(112, 114)에 위치하며, 각각의 상부면(121, 123)과 폭(130) 및 높이(129)를 갖는다. 예를 들어, 폭(130)은 약 100.0 마이크론 내지 약 200.0 마이크론일 수 있다. 예를 들면, 높이(129)는 높이(133)의 약 90.0% 내지 약 95.0%일 수 있는데, 이것은 오버몰드(124)의 상부면(132)과 기판(108)의 상부면(128) 사이의 거리이다.
기둥(116, 118)은 표면 탑재형 기둥일 수 있으며, 금으로 도금된 구리 또는 기타 적절한 금속 화합물 또는 금속을 포함할 수 있다. 일실시예에서, 기둥(116, 118)은 금속으로 코팅된 세라믹 재료를 포함할 수 있다. 기둥(116, 118)은 표면 탑재 어셈블리 프로세스 또는 기타 적절한 프로세스를 이용하여 각각의 솔더 패 드(112, 114)에 솔더로 부착될 수 있다. 일실시예에서는, 기둥(116)과 같은 기둥이 캐패시터와 같은 기준 전위에 결합되어 있는 부품의 단자에 부착될 수 있다. 다른 실시예에서는, 오버몰드 반도체 패키지(104)와 같은 오버몰드 반도체 패키지가 기둥(116, 118)과 같은 하나 이상의 기둥을 포함할 수 있다.
도 1에 도시된 바와 같이, 오버몰드(124)는 기판(108), 반도체 다이(110), 솔더 패드(112, 114) 및 기둥(116, 118) 위에 위치하고, 에폭시 몰딩 화합물 또는 기타 적절한 몰딩 화합물을 포함할 수 있으며, 공지되어 있는 방식으로 몰딩 프로세스로 형성될 수 있다. 오버몰드(124)는 높이(133)를 갖는 상부면(132)을 갖는다. 예를 들면, 높이(133)는 약 700.0 마이크론 내지 약 1300.0 마이크론일 수 있다.
또한 도 1에 도시된 바와 같이, 홀(120, 122)이 오버몰드(124) 내에 기둥(116, 118) 위에 위치하며, 각각 폭(131)을 갖는다. 예를 들면, 폭(131)은 약 100.0 마이크론이 될 수 있다. 홀(120, 122)은 드릴링과 같은 기계적인 프로세스, 레이저 또는 기타 적절한 프로세스에 의해 오버몰드(124) 내에 형성될 수 있다. 홀(120, 122)은 각 포스트(116, 118)의 상부면(121, 123)이 노출되도록, 각각의 포스트(116, 118) 위에서 오버몰드(124) 내의 충분한 깊이까지 형성된다. 홀 형성 후에, 홀(120, 122)은 도전성 폴리머와 같은 도전 재료로 채워질 수 있고, 이 도전 재료가 각 기둥(116, 118)의 상부면(121, 123)과 접촉한다.
도 1에 도시된 바와 같이, 도전층(126)은 오버몰드(124)의 상부면(132) 상에 위치한다. 도전층(126)은 도전성 폴리머를 포함할 수 있는데, 이 도전성 폴리머는 은 또는 구리와 같은 금속 또는 기타 적절한 도전 재료를 포함할 수 있다. 일실시 예에서, 도전층(126)은 금박(metal foil)을 포함할 수 있다. 도전층(126)은 약 25.0 마이크론 내지 약 125.0 마이크론의 두께(134)를 갖는다. 도전층(126)은 도전성 폴리머와 같은 도전 재료를 오버몰드(124)의 상부면(132)에 도포하기 위해 도장(painting) 프로세스, 스크린 도장 프로세스, 스퍼터 증착 프로세스 또는 기타 적절한 프로세스를 이용하여 형성될 수 있다. 도전층(126)이 형성되는 동안, 도전 재료는 홀(120, 122)안으로 흘러들어가 각각의 기둥(116, 118)과 접촉된다. 그 결과, 도전층(126), 기둥(116, 118) 및 각각의 솔더 패드(112, 114) 사이에 전기 접속부가 형성된다. 솔더 패드(112, 114)가 기준 전위에 접속되기 때문에, 도전층(126)은 홀(120, 122)을 채우는 도전 재료, 각각의 기둥(116, 118) 및 각각의 솔더 패드(112, 114)에 의해 기준 전위에 접속된다. 일실시예에서는, 기둥(116, 118)이 이용되지 않고, 도전층(126)은 기준 전위인 본드 패드 또는 캐패시터 단자와 같은 기준 전위에 접속되는 가용 단자에 접속된다.
일실시예에서는, 기둥(116, 118) 대신에 하나 이상의 스프링이 이용될 수 있다. 이러한 실시예에서는, 스프링이 오버몰드(124)의 상부면(132)에서 노출되어 도전층(126)과 직접 접속되기 때문에, 홀(120, 122)이 필요하지 않다. 따라서, 도전층(126)이 오버몰드(124)의 상부면(132)에 위치하고 기준 전위에 접속되므로, 도전층(126)은 반도체(110) 및 기타 부품(도 1에는 도시되어 있지 않음)을 포함하는 오버몰드 반도체 패키지(104)를 EMI 및 RFI로부터 효과적으로 보호하는 집적된 차폐물을 제공한다. 도전층(126) 형성 후에, 절단 단품화 프로세스가 각각의 점선(136, 138)에서 오버몰드 반도체 패키지(102, 106)로부터 오버몰드 반도체 패키지(104)를 분리시키는 단품화에 이용될 수 있다.
따라서, 도전성 폴리머와 같은 도전 재료를 이용하여 오버몰드(124)의 상부면(132) 상에 도전층(126)을 형성함으로써, 도 1에 도시된 본 발명의 실시예는 EMI 및 RFI로부터 오버몰드 반도체 패키지(104)를 효과적으로 보호하는 집적된 차폐물을 획득한다. 또한, 도전층(126)은 스트립 형태로 부착되는 동안 오버몰드 반도체 패키지에 도포될 수 있으며, 이것은 도전층(126)이 자동화된 프로세스에서 효과적으로 도포될 수 있게 한다. 그 결과, 도 1에 도시된 본 발명의 실시예는 패키징 비용을 감소시키면서 오버몰드 반도체 패키지에 대한 효과적인 EMI 및 RFI 차폐를 달성한다. 또한, 도 1에 도시된 본 발명의 실시예는 종래의 불연속 금속 차폐물과 같은 고가의 재료를 요구하지 않아 패키징 비용을 감소시키는 EMI 및 RFI 차폐를 제공한다. 또한, 충분히 얇은 도전층을 이용함으로써, 도 1에 도시된 본 발명의 실시예는 오버몰드 반도체 패키지의 총 두께를 조금만 증가시키는 집적된 EMI 및 RFI 차폐물을 획득한다.
도 2는 본 발명의 일실시예를 설명하기 위해 이용하는 구조물(200)의 단면도이다. 당업자에게 명백한 세부사항들 및 특징부들은 도 2에서 생략하였다. 구조물(200)은 오버몰드 반도체 패키지(240, 242, 244)를 포함하는데, 도 2에서는 이 패키지가 후속 절단 단품화 프로세스에서 분리되는 단품화되기 전의 스트립 포맷으로 도시되어 있다. 간략화를 위해, 본 명세서에서는 도 2의 오버몰드 반도체 패키지(242)만 논의하도록 한다. 도 2에서, 구조물(200) 내의 기판(208), 반도체 다이(210), 솔더 패드(212, 214), 기둥(216, 218), 홀(220, 222), 상부면(221, 223, 228), 폭(230, 231), 높이(229, 233), 두께(234)는 각각, 도 1의 구조물(100)의 기판(108), 반도체 다이(110), 솔더 패드(112, 114), 기둥(116, 118), 홀(120, 122), 상부면(121, 123, 128), 폭(130, 131), 높이(229, 233), 두께(134)에 대응한다.
오버몰드 반도체 패키지(242)는 기판(208), 반도체 다이(210), 솔더 패드(212, 214), 포스트(216, 218), 홀(220, 222), 오버몰드(246)를 포함한다. 간략화를 위해, 세 개의 부착된 오버몰드 반도체 패키지, 즉 오버몰드 반도체 패키지(240, 242, 244)가 도 2에 도시되어 있지만, 구조물(200)은 임의의 개수의 부착된 오버몰드 반도체 패키지를 포함할 수 있다.
도 2에 도시된 바와 같이, 반도체 다이(210) 및 솔더 패드(212, 214)는 기판(208)의 상부면(228)에 위치한다. 솔더 패드(212, 214)는 그 구성 및 형성에 있어서 도 1의 솔더 패드(112, 114)와 실질적으로 유사하며, AC 부품을 갖고 있지 않은 임의의 일정한 DC 플레인일 수 있는 기준 전위(도 2에는 도시되어 있지 않음)에 접속된다. 또한 도 2에 도시된 바와 같이, 기둥(216, 218)이 솔더 패드(212, 214) 상에 각각 위치하는데, 이는 도 1의 기둥(116, 118)과 구성, 폭, 높이 및 형성에 있어서 실질적으로 유사하다.
또한, 도 2에 도시된 바와 같이, 오버몰드(246)가 기판(208), 반도체 다이(210), 솔더 패드(212, 214), 기둥(216, 218) 상에 위치하며, 에폭시 몰딩 화합물 또는 기타 적절한 몰딩 화합물을 포함할 수 있다. 오버몰드(246)는 상부면(248) 및 측면(250, 252)을 가지며 공지되어 있는 몰딩 프로세스로 형성될 수 있다. 측면(250, 252)은 기판(208)의 상부면(228)에 대해 각각의 각도(253, 255)로 위치한 다. 본 실시예에서, 각도(253, 255)는 90°미만이다. 도 2에 도시된 바와 같이, 홀(220, 222)은 오버몰드(246) 내의 기둥(216, 218) 위에 각각 위치하며, 폭(231)을 갖는다. 홀(220, 222)은 폭 및 구성 및 형성에 있어서 도 1의 홀(120, 122)과 실질적으로 유사하다. 형성 후에, 홀(220, 222)은 도전성 폴리머와 같은 도전 재료로 채워져 각각의 기둥(216, 218)의 각 상부면(221, 223)과 접촉할 수 있다.
또한, 도 2에 도시된 바와 같이, 도전층(254)이 오버몰드(246)의 상부면(248) 및 측면(250, 252) 상에 위치한다. 도전층(254)은 도 1의 도전층(126)과 구성이 실질적으로 유사하고, 약 25.0 마이크론 내지 약 125.0 마이크론의 두께(234)를 갖는다. 도전층(254)은 도장 프로세스, 스크린 도장 프로세스, 스퍼터 증착 프로세스 또는 기타 적절한 프로세스를 이용하여 도전성 폴리머와 같은 도전 재료를 오버몰드(246)의 상부면(248) 및 측면(250, 252)에 도포함으로써 형성될 수 있다. 도전층(254)을 형성하는 동안, 도전 재료가 오버몰드(246) 내의 홀(220, 222)로 흘러들어 가서 각각의 기둥(216, 218)과 접촉한다. 그 결과, 도전층(254), 기둥(216, 218) 및 각각의 솔더 패드(212, 214) 간에 전기 접속이 이루어진다. 솔더 패드(212, 214)는 기준 전위에 접속되기 때문에, 도전층(254)은 홀(220, 222)을 채우는 도전 재료와, 각각의 기둥(216, 218) 및 각각의 솔더 패드(212, 214)에 의해 기준 전위에 접속된다. 일실시예에서는, 기둥(216, 218)이 이용되지 않고, 도전층(254)이 기준 전위인 본드 패드 또는 캐패시터 단자와 같은 기준 전위에 접속되어 있는 가용 단자에 접속된다.
따라서, 도전층(254)이 오버몰드(246)의 상부면(248) 및 측면(250) 상에 위 치하여 기준 전위에 전기 접속되기 때문에, 도전층(254)은 EMI 및 RFI로부터 반도체(210) 및 기타 부품(도 2에 도시되어 있지 않음)을 포함하는 오버몰드 반도체 패키지(242)를 효과적으로 보호하는 집적된 차폐물을 제공한다. 도전층(254) 형성 후에, 절단 단품화 프로세스가 각각의 점선(256, 258)에서 오버몰드 반도체 패키지(240, 244)로부터 오버몰드 반도체 패키지(242)를 분리시키는 단품화에 이용될 수 있다.
따라서, 도전성 폴리머와 같은 도전 재료를 포함하는 도전층을 오버몰드의 상부면 및 측면 상에 형성함으로써, 도 2에 도시된 본 발명의 실시예는 EMI 및 RFI로부터 오버몰드 패키지를 효과적으로 보호하는 집적된 차폐물을 획득하고, 전술한 도 1에 도시된 본 발명의 실시예와 유사한 이점을 제공한다. 또한, 도전성 폴리머와 같은 도전 재료를 포함하는 도전층을 오버몰드의 상부면에 더해 측면에 형성함으로써, 도 2에 도시된 본 발명의 실시예는 오버몰드 패키지에 대한 증가된 EMI 및 RFI 보호를 제공하는 집적된 차폐물을 획득한다.
도 3은 본 발명의 일실시예에 따른 예시적인 방법을 도시한 순서도이다. 구체적으로는, 순서도(300)는 도 1에 도시된 본 발명의 실시예를 형성하는 예시적인 방법을 도시하고 있다. 당업자에게 명백한 특정 세부사항 및 특징들은 순서도(300)에서 제외하였다. 예를 들면, 하나의 단계는 하나 이상의 부 단계로 이루어질 수도 있고, 공지되어 있는 특화된 장비 또는 재료를 포함할 수도 있다. 단계 302에서, 반도체 다이(110)를 포함하는 기판(108) 상에 도 1의 솔더 패드(112, 114)가 형성되고, 기둥(116, 118)이 솔더 패드(112, 114)에 각각 부착된다. 예를 들어, 솔더 패드(112, 114)는 구리와 같은 금속층을 기판(108) 상에 침적시켜 패터닝하고, 금으로 구리를 도금함으로써 형성될 수 있다. 예를 들면, 기둥(116, 118)은 금으로 도금된 구리를 포함할 수 있으며, 표면 탑재 조립 프로세스 또는 기타 적절한 프로세스를 이용하여 솔더로 각각의 솔더 패드(112, 114)에 부착될 수 있다. 솔더 패드(112, 114)는 AC 부품을 갖고 있지 않는 임의의 일정한 DC 플레인일 수 있는 기준 전위(도 1에 도시되어 있지 않음)에 접속되지 않는다.
단계 304에서, 도 1의 오버몰드(124)가 반도체 다이(110), 기둥(116, 118), 솔더 패드(112, 114) 및 기판(108) 위에 형성된다. 예를 들면, 오버몰드(124)는 에폭시 몰딩 화합물 또는 기타 적절한 몰딩 화합물을 포함할 수 있으며, 공지되어 있는 방식으로 몰딩 프로세스에서 형성될 수 있다. 단계 306에서, 홀(120, 122)이 각 기둥(116, 118)의 상부면(121, 123)을 노출시키도록 각각의 기둥(116, 118) 위의 오버몰드(124)의 상부면(132)에 홀(120, 122)이 형성된다. 예를 들면, 홀(120, 122)은 드릴링과 같은 기계적 프로세스, 레이저 또는 기타 적절한 프로세스에 의해 형성될 수 있다.
단계 308에서, 오버몰드(124)의 상부면(132)에 도전 재료를 도포함으로써 도전층(126)이 오버몰드(124)상에 형성되는데, 이 도전 재료가 각 기둥(116, 118) 위의 오버몰드(124) 내에 형성된 홀(120, 122)을 채운다. 예를 들면, 도전층(126)은 도장 프로세스, 스크린 도장 프로세스, 스퍼터 증착 프로세스 또는 기타 적절한 프로세스를 이용하여 오버몰드(124)의 상부면(132)에 도포될 수 있는 도전성 폴리머를 포함할 수 있다. 도전층(126)을 형성하는 동안, 도전성 폴리머는 홀(120, 122) 을 채워 기둥(116, 118)과 접촉한다. 그 결과, 도전층(126)과 기둥(116, 118) 사이에 전기 접속이 이루어진다. 각각의 솔더 패드(112, 114)를 통해 기둥(116, 118)이 기준 전위에 접속되므로, 도전층(126)은 홀(120, 122) 내의 도전성 폴리머에 의해 기준 전위에 접속된다. 그 결과, 도전층(126)은 효과적인 EMI 및 RFI 차폐물을 형성하며, 이들은 오버몰드 반도체 패키지(104) 내에 집적된다.
따라서, 전술한 바와 같이, 도 1 및 2에 도시된 본 발명의 실시예에서, 도전성 폴리머와 같은 도전 재료를 포함하는 도전층을 오버몰드 상에 형성함으로써, 본 발명은 오버몰드 패키지의 크기를 본질적으로 증가시키지 않으면서 비용면에서 효율적인 오버몰드 패키지에 대한 효과적인 EMI 및 RFI 차폐를 얻을 수 있다.
이상의 본 발명에 대한 설명으로부터, 다양한 기법이 본 발명의 범위로부터 벗어나지 않고 본 발명의 개념을 구현하는데 사용될 수 있음이 명백하다. 또한, 특정 실시예를 참고하여 본 발명을 설명하였지만, 당업자라면 본 발명의 사상 및 범주를 벗어나지 않고 형식 및 세부사항에 있어서 변경이 이루어질 수 있다. 따라서, 본 발명은 본 명세서에 개시한 특정 실시예에 한정되지 않고 본 발명의 범주로부터나지 않고 많은 재구성, 변형 및 대체가 가능하다.
이상, 집적된 EMI 및 RFI 차폐물을 갖는 오버몰드 반도체 패키지를 설명하였다.

Claims (20)

  1. 오버몰드 패키지(overmolded package)로서,
    기판 상에 위치하는 반도체 다이와,
    상기 반도체 다이 및 상기 기판 상에 위치하며, 상부면을 갖는 오버몰드와,
    상기 오버몰드의 상기 상부면 상에 위치하며, 도전성 폴리머(conductive polymer)를 포함하는 도전층을 포함하되,
    상기 도전층은 EMI 및 RFI 차폐물을 형성하며, 상기 도전층은 상기 오버몰드 패키지의 최상부층인
    오버몰드 패키지.
  2. 제 1 항에 있어서,
    상기 기판 상에 위치하는 기둥을 더 포함하되, 상기 기둥은 상기 도전층에 접속되는
    오버몰드 패키지.
  3. 제 2 항에 있어서,
    상기 오버몰드 내에 위치하는 홀을 더 포함하되, 상기 홀은 상기 기둥 위에 위치하고, 상기 도전성 폴리머로 채워지며, 상기 도전성 폴리머는 상기 기둥과 접촉하고 있는
    오버몰드 패키지.
  4. 제 2 항에 있어서,
    상기 기둥은 기준 전압에 접속되는
    오버몰드 패키지.
  5. 제 4 항에 있어서,
    상기 기둥은 솔더 패드 상에 위치하고, 상기 솔더 패드는 상기 기둥을 상기 기준 전압에 접속시키는
    오버몰드 패키지.
  6. 제 1 항에 있어서,
    상기 도전층의 두께는 약 25.0 마이크론 내지 약 125.0 마이크론인
    오버몰드 패키지.
  7. 제 2 항에 있어서,
    상기 기둥의 폭은 약 100.0 마이크론 내지 약 200.0 마이크론인
    오버몰드 패키지.
  8. 오버몰드 패키지 제조 방법에 있어서,
    기판 및 상기 기판 상에 위치한 반도체 다이 상에 오버몰드를 형성하는 단계와,
    상기 오버몰드의 상부면 상에 도전성 폴리머를 포함하는 도전층을 형성하는 단계를 포함하되,
    상기 도전층은 EMI 및 RFI 차폐물을 형성하고, 상기 도전층은 상기 오버몰드 패키지의 최상부층인
    오버몰드 패키지 제조 방법.
  9. 제 8 항에 있어서,
    상기 기판 상에 솔더 패드를 형성하는 단계와,
    상기 오버몰드를 형성하는 단계 전에 기둥을 상기 솔더 패드에 부착하는 단계를 더 포함하는
    오버몰드 패키지 제조 방법.
  10. 제 9 항에 있어서,
    상기 오버몰드 형성 단계 후 상기 도전층 형성 단계 전에, 상기 기둥의 상부면을 노출하도록 상기 오버몰드 내에 홀을 형성하는 단계를 더 포함하는
    오버몰드 패키지 제조 방법.
  11. 제 10 항에 있어서,
    상기 도전층 형성 단계는 상기 도전층이 상기 기둥에 접촉되도록 상기 도전성 폴리머로 상기 오버몰드 내의 상기 홀을 채우는 단계를 포함하는
    오버몰드 패키지 제조 방법.
  12. 제 8 항에 있어서,
    상기 도전층은 기준 전압에 접속되는
    오버몰드 패키지 제조 방법.
  13. 제 8 항에 있어서,
    상기 도전층의 두께는 약 25.0 마이크론 내지 약 125.0 마이크론인
    오버몰드 패키지 제조 방법.
  14. 제 9 항에 있어서,
    상기 기둥의 폭은 약 100.0 마이크론 내지 약 200.0 마이크론인
    오버몰드 패키지 제조 방법.
  15. 오버몰드 패키지로서,
    기판 상에 위치하는 반도체 다이와,
    상기 기판 상에 위치하며, 기준 전압에 접속되어 있는 기둥과,
    상기 반도체 다이와 상기 기둥 상에 위치하며, 상부면을 갖는 오버몰드와,
    상기 오버몰드의 상기 상부면 상에 위치하며, 상기 기둥에 접속되는 도전성 폴리머를 포함하는 도전층을 포함하되,
    상기 도전층은 EMI 및 RFI 차폐물을 형성하고, 상기 도전층은 상기 오버몰드 패키지의 최상부층인
    오버몰드 패키지.
  16. 제 15 항에 있어서,
    상기 오버몰드 내에 형성된 홀을 더 포함하되, 상기 홀은 상기 기둥 위에 위치하고, 상기 도전성 폴리머로 채워지며, 상기 도전성 폴리머는 상기 기둥과 접촉하고 있는
    오버몰드 패키지.
  17. 제 15 항에 있어서,
    상기 기판 상에 위치하는 솔더 패드를 더 포함하되, 상기 솔더 패드는 상기 기둥 아래에 위치하며, 상기 기둥을 기준 전압에 접속시키는
    오버몰드 패키지.
  18. 제 15 항에 있어서,
    상기 오버몰드는 측면을 포함하며, 상기 도전층은 상기 측면 상에 위치하는
    오버몰드 패키지.
  19. 제 15 항에 있어서,
    상기 도전층의 두께는 약 25.0 마이크론 내지 약 125.0 마이크론인
    오버몰드 패키지.
  20. 제 15 항에 있어서,
    상기 기둥의 폭은 약 100.0 마이크론 내지 약 200.0 마이크론인
    오버몰드 패키지.
KR1020067020570A 2004-03-04 2005-02-11 오버몰드 패키지 및 그 제조 방법 KR100824562B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/793,618 2004-03-04
US10/793,618 US7198987B1 (en) 2004-03-04 2004-03-04 Overmolded semiconductor package with an integrated EMI and RFI shield

Publications (2)

Publication Number Publication Date
KR20060129519A true KR20060129519A (ko) 2006-12-15
KR100824562B1 KR100824562B1 (ko) 2008-04-24

Family

ID=35056481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067020570A KR100824562B1 (ko) 2004-03-04 2005-02-11 오버몰드 패키지 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7198987B1 (ko)
EP (1) EP1733427A4 (ko)
KR (1) KR100824562B1 (ko)
CN (1) CN100485921C (ko)
WO (1) WO2005093833A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332332B1 (ko) * 2011-12-27 2013-11-22 앰코 테크놀로지 코리아 주식회사 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080112151A1 (en) 2004-03-04 2008-05-15 Skyworks Solutions, Inc. Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components
US8399972B2 (en) 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US7659604B2 (en) * 2004-03-30 2010-02-09 Panasonic Corporation Module component and method for manufacturing the same
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7432586B2 (en) * 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7582951B2 (en) 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
KR100737098B1 (ko) 2006-03-16 2007-07-06 엘지이노텍 주식회사 전자파 차폐장치 및 그 제조 공정
US7714453B2 (en) * 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US7808087B2 (en) 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US8581381B2 (en) 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
US8183687B2 (en) * 2007-02-16 2012-05-22 Broadcom Corporation Interposer for die stacking in semiconductor packages and the method of making the same
US7872335B2 (en) * 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
US20080315396A1 (en) * 2007-06-22 2008-12-25 Skyworks Solutions, Inc. Mold compound circuit structure for enhanced electrical and thermal performance
CN101369573B (zh) * 2007-08-14 2010-06-09 海华科技股份有限公司 芯片级电子封装的穿孔结构
US8178956B2 (en) * 2007-12-13 2012-05-15 Stats Chippac Ltd. Integrated circuit package system for shielding electromagnetic interference
US8138024B2 (en) * 2008-02-26 2012-03-20 Stats Chippac Ltd. Package system for shielding semiconductor dies from electromagnetic interference
TWI420640B (zh) * 2008-05-28 2013-12-21 矽品精密工業股份有限公司 半導體封裝裝置、半導體封裝結構及其製法
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
US7829390B2 (en) * 2008-11-20 2010-11-09 Azurewave Technologies, Inc. Packaging structure of SIP and a manufacturing method thereof
DE102009002376A1 (de) * 2009-04-15 2010-10-21 Robert Bosch Gmbh Multichip-Sensormodul und Verfahren dessen Herstellung
US8081466B2 (en) * 2009-07-06 2011-12-20 Rockwell Automation Technologies, Inc. Overmolded electronics enclosure
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
CN102123561B (zh) * 2010-04-19 2013-12-25 苹果公司 用于电子设备的电子子组件
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
TWI456728B (zh) * 2010-12-17 2014-10-11 Advanced Semiconductor Eng 具有防電磁干擾結構的半導體結構與其製造方法
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9402319B2 (en) 2011-05-11 2016-07-26 Vlt, Inc. Panel-molded electronic assemblies
US8966747B2 (en) 2011-05-11 2015-03-03 Vlt, Inc. Method of forming an electrical contact
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
CN102306645A (zh) * 2011-09-29 2012-01-04 日月光半导体制造股份有限公司 具有电磁干扰屏蔽膜的半导体封装件及其制造方法
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9947606B2 (en) 2012-04-26 2018-04-17 Sandisk Information Technology (Shanghai) Co., Ltd. Semiconductor device including electromagnetic absorption and shielding
US9595454B2 (en) 2012-04-26 2017-03-14 Sandisk Information Technology (Shanghai) Co., Ltd. Semiconductor device including electromagnetic absorption and shielding
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8948712B2 (en) 2012-05-31 2015-02-03 Skyworks Solutions, Inc. Via density and placement in radio frequency shielding applications
CN104410373B (zh) 2012-06-14 2016-03-09 西凯渥资讯处理科技公司 包含相关系统、装置及方法的功率放大器模块
US9295157B2 (en) 2012-07-13 2016-03-22 Skyworks Solutions, Inc. Racetrack design in radio frequency shielding applications
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
CN103493198B (zh) * 2012-09-11 2016-05-25 华为终端有限公司 电子器件及电子器件制造方法
CN107068647B (zh) * 2012-12-24 2021-02-09 日月光半导体制造股份有限公司 电子模块以及其制造方法
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
TWI509767B (zh) 2013-12-13 2015-11-21 Universal Scient Ind Shanghai 電子封裝模組及其製造方法
CN104716102B (zh) * 2013-12-13 2017-07-21 环旭电子股份有限公司 电子封装模块及其制造方法
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
KR102210332B1 (ko) * 2014-09-05 2021-02-01 삼성전자주식회사 반도체 패키지
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9936580B1 (en) 2015-01-14 2018-04-03 Vlt, Inc. Method of forming an electrical connection to an electronic module
CN104659022B (zh) * 2015-02-12 2017-09-26 苏州日月新半导体有限公司 引线键合的屏蔽结构及其制备方法
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10785871B1 (en) 2018-12-12 2020-09-22 Vlt, Inc. Panel molded electronic assemblies with integral terminals
US11336167B1 (en) 2016-04-05 2022-05-17 Vicor Corporation Delivering power to semiconductor loads
US10903734B1 (en) 2016-04-05 2021-01-26 Vicor Corporation Delivering power to semiconductor loads
US10158357B1 (en) 2016-04-05 2018-12-18 Vlt, Inc. Method and apparatus for delivering power to semiconductors
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
KR20180032985A (ko) 2016-09-23 2018-04-02 삼성전자주식회사 집적회로 패키지 및 그 제조 방법과 집적회로 패키지를 포함하는 웨어러블 디바이스
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
TWI612638B (zh) * 2017-01-25 2018-01-21 矽品精密工業股份有限公司 電子封裝件及其製法
WO2018164159A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 モジュール
CN107481977B (zh) * 2017-08-21 2020-02-07 华进半导体封装先导技术研发中心有限公司 一种晶圆级扇出型封装结构及封装方法
CN111508852B (zh) * 2020-05-06 2022-01-18 广州市锐骏半导体有限公司 一种半导体管芯的封装构件及其制备方法
CN111508851B (zh) * 2020-05-06 2021-11-23 芯瑞微(上海)电子科技有限公司 一种半导体结构及其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222885A (ja) * 1995-02-16 1996-08-30 Sumise Device:Kk パッケージの電磁遮蔽膜及びその成形方法
SG45122A1 (en) * 1995-10-28 1998-01-16 Inst Of Microelectronics Low cost and highly reliable chip-sized package
US6150193A (en) 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US6350951B1 (en) 1997-12-29 2002-02-26 Intel Corporation Electric shielding of on-board devices
US6092281A (en) * 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
US6757181B1 (en) 2000-08-22 2004-06-29 Skyworks Solutions, Inc. Molded shield structures and method for their fabrication
US20030002271A1 (en) * 2001-06-27 2003-01-02 Nokia Corporation Integrated EMC shield for integrated circuits and multiple chip modules
JP2003249607A (ja) 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
TW200411871A (en) * 2002-12-30 2004-07-01 Advanced Semiconductor Eng Thermal-enhance package and manufacturing method thereof
US6873043B2 (en) * 2003-03-10 2005-03-29 Delphi Technologies, Inc. Electronic assembly having electrically-isolated heat-conductive structure
WO2004093506A2 (en) * 2003-04-15 2004-10-28 Wavezero, Inc. Electomagnetic interference shielding for a printed circuit board
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332332B1 (ko) * 2011-12-27 2013-11-22 앰코 테크놀로지 코리아 주식회사 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US7198987B1 (en) 2007-04-03
CN1926682A (zh) 2007-03-07
CN100485921C (zh) 2009-05-06
EP1733427A4 (en) 2010-03-31
KR100824562B1 (ko) 2008-04-24
EP1733427A1 (en) 2006-12-20
WO2005093833A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
KR100824562B1 (ko) 오버몰드 패키지 및 그 제조 방법
US10490478B2 (en) Chip packaging and composite system board
US7261596B2 (en) Shielded semiconductor device
US5436203A (en) Shielded liquid encapsulated semiconductor device and method for making the same
US7480153B2 (en) EMI shielding package and method for making the same
US7161252B2 (en) Module component
JP4662324B2 (ja) 回路モジュール
US7342303B1 (en) Semiconductor device having RF shielding and method therefor
TWI440101B (zh) 用於屏蔽電磁干擾的積體電路封裝件系統
CN106057688B (zh) 具有屏蔽件的集成电路封装系统及其制造方法
KR20170113743A (ko) 반도체 패키지
US8822844B1 (en) Shielding and potting for electrical circuits
CN101804959A (zh) 半导体封装及其制造方法
JP2012151353A (ja) 半導体モジュール
JP2008288610A (ja) 回路モジュールの製造方法
US8508023B1 (en) System and method for lowering contact resistance of the radio frequency (RF) shield to ground
CN107546184B (zh) 半导体封装体及其制造方法
US9887163B2 (en) Semiconductor package and method of manufacturing the same
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
JP2008258478A (ja) 電子部品装置およびその製造方法
US11127689B2 (en) Segmented shielding using wirebonds
KR20140083084A (ko) 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법
KR101141443B1 (ko) 반도체 패키지의 제조 방법
US20180240738A1 (en) Electronic package and fabrication method thereof
CN108807294B (zh) 封装结构及其制法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130408

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140407

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160407

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170410

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180404

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190409

Year of fee payment: 12