JP2012151353A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2012151353A
JP2012151353A JP2011009957A JP2011009957A JP2012151353A JP 2012151353 A JP2012151353 A JP 2012151353A JP 2011009957 A JP2011009957 A JP 2011009957A JP 2011009957 A JP2011009957 A JP 2011009957A JP 2012151353 A JP2012151353 A JP 2012151353A
Authority
JP
Japan
Prior art keywords
semiconductor module
substrate
module
resin layer
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011009957A
Other languages
English (en)
Inventor
Masahiko Kushino
正彦 櫛野
Masahiro Murakami
雅啓 村上
Yoshihisa Amano
義久 天野
Shinichi Tokuno
真一 得能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011009957A priority Critical patent/JP2012151353A/ja
Priority to US13/323,495 priority patent/US20120187551A1/en
Priority to BRPI1105466-2A priority patent/BRPI1105466A2/pt
Priority to CN2011104521377A priority patent/CN102610591A/zh
Publication of JP2012151353A publication Critical patent/JP2012151353A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】。外装シールドを確実に接地するとともに前記外装シールドと信号配線との短絡を抑制でき、小型・低背化を達成しつつ、生産性の高い半導体モジュールを提供する。
【解決手段】上面に電子部品２が実装された基板１と、上面を封止する絶縁性の封止樹脂層３と、封止樹脂層３の基板１と反対側を覆う導電性の外装シールド４と、封止樹脂層３の内部に配置され、外装シールド４と、基板１に備えられた接地端子１３とを電気的に接続する接続部５とを備えた半導体モジュールＡ。
【選択図】図２

Description

本発明は、樹脂封止された半導体モジュールに関するものである。
従来、携帯電話等の電子機器に用いられる半導体モジュールは、高周波半導体素子と、周辺回路とを含む高周波回路が形成されている。そのため、高周波ノイズ等の遮蔽（シールド）が必要であり、前記半導体モジュールはモジュール全体を金属製シールドケースで覆う構成を有している。また、近年、前記電子機器の小型化の要求が高まっており、それに伴って、前記半導体モジュールの小型化、低背化の要求も高まっている。
しかしながら、従来の半導体モジュールの場合、モジュール基板に前記金属製シールドケースを取り付けるためのパット（ランド）を設ける必要があり、モジュールの小型化、低背化の妨げになっていた。
そこで、前記金属製シールドケースを省略した（金属シールドケースレス構造の）改良型の半導体モジュールが提案されている。次に、改良型の半導体モジュールについて図面を参照して説明する。図２５は従来の半導体モジュールの改良型の概略断面図であり、図２６〜図３０は図２５に示す半導体モジュールの製造工程を示す概略断面図である。
図２５に示すように、改良型の半導体モジュールＧは、モジュール基板９１と、モジュール基板９１の上面（部品実装面）に実装された半導体素子、コンデンサ、抵抗等の電子部品９２と、エポキシ樹脂等で形成され電子部品９２を封止する封止樹脂層９３と、封止樹脂層９３の表面に形成された外装シールド９４とを備えている。
モジュール基板９１の部品実装面には、信号導体９１１が形成されており、電子部品９２はボンディングワイヤＢｗを介して又は端子を直接、信号導体９１１に接続されている。モジュール基板９１の内部には接地ライン９１３が形成されており、接地ライン９１３は、下面に露出した部分を含んでいる。外装シールド９４は導電性を有する材料で構成されており、封止樹脂層９３の上面及び側面を覆うように形成されている。そして、外装シールド９４は側面のモジュール基板９１と対向する部分で、接地ライン９１３と接触している。外装シールド９４は接地ライン９１３と接触することで、接地される。これにより、電磁界、静電による影響（高周波ノイズ等）を遮断（シールド）できる。
改良型の半導体モジュールの製造工程は次のとおりである。モジュール基板９１に切断する前の集合基板９１０の上面に電子部品９２を実装する実装工程を行う（図２６参照）。そして、印刷手法等の従来よく知られた方法で、エポキシ樹脂等の絶縁性樹脂で集合基板９１０の上面を封止する封止樹脂層９３を形成する封止工程を行う（図２７参照）。このとき、集合基板９１０は、複数個のモジュール領域（切断、分離後、モジュール基板９１となる）が配列された構成を有している。
そして、封止樹脂層９３の隣り合うモジュール同士の境界部分に、ダイシングブレードを用いて上面側よりスリットを形成する第１ダイシング工程を行う。第１ダイシング工程では、封止樹脂層９３にスリットを形成すると同時に、集合基板９１０の一部も削り、集合基板９１０の内部に形成された接地ライン９１３を上面側に露出させる（図２８参照）。
印刷手法等の従来よく知られた方法を用いて、封止樹脂層９３に形成されたスリットに導電性ペーストを充填する（充填工程）。このとき、スリットに充填された導電性ペーストは集合基板９１０の接地ライン９１３と接触する。さらに、スリットに導電性ペーストが充填された封止樹脂層９３の上面に導電性ペーストを被覆する（被覆工程、図２９参照）。図２９に示すように、導電性ペーストは、接地ライン９１３と接触するように充填、被覆されることで、接地される。なお、この導電性ペーストの層は、半導体モジュールＧの外装シールド９４になる部分である。
集合基板９１０のモジュール同士の境界部分、すなわち、導電性ペーストが充填されたスリットの中央部分を、スリットの幅より薄い（第１ダイシング工程で用いたものよりも薄い）ダイシングブレードを用いて切断する、第２ダイシング工程を行う（図３０参照）。このように、第２ダイシング工程で用いるダイシングブレードを第１ダイシング工程で用いるものよりも薄くすることで、第２ダイシング工程の後、完成した半導体モジュールＧ（図２５参照）の側面に外装シールド９４が形成され、外装シールド９４を確実に接地することが可能である（特開２００５−１０９３０６号公報参照、特開２００４−１７２１７６号公報参照）。
図３１は第２ダイシング工程にて半導体モジュールが切り離される前の集合基板を示す平面図である。モジュールが２次元配列された集合基板９１０をダイシングブレード（第２ダイシング工程）で切断することで、複数個の半導体モジュールＧが製造される。
図３２は図２５の半導体モジュールを搭載基板に搭載した状態の概略断面図を示す。図３２に示すように、モジュール基板９１の下面に形成されたモジュール実装端子９１２と搭載基板Ｍｂに形成された信号端子Ｓｔとを接触させることで構成である。外装シールド９４がモジュール基板９１の側部の一部を覆うように形成されているため、モジュール基板９１の上面に形成されたパッド（ランド）にケースを取り付ける、以前の構成に比べて低背化が可能である。
特開２００５−１０９３０６号公報 特開２００４−１７２１７６号公報
しかしながら、図３２に示すように半導体モジュールＧを搭載基板Ｍｂに搭載するとき、モジュール基板９１の下面に形成されたモジュール実装端子９１２と、搭載基板Ｍｂの信号端子Ｓｔとを接続するときに用いられる、はんだ又は導電性樹脂接着剤の量によって、搭載基板Ｍｂの信号端子Ｓｔと外装シールド９４とが短絡してしまう場合があり、作業性がよくない。
また、上述の方法で半導体モジュールを製造する場合、第１ダイシング工程及び第２ダイシング工程の２度のダイシング工程が必要であるとともに、それぞれのダイシング工程で厚みの異なるダイシングブレードを用いる必要があり、製造工程が煩雑になる。また、ダイシングによって除去される樹脂又は導電性ペーストの量が多くなる。以上のことより、生産性が低くなりやすく、コストアップにつながる。
そこで本発明は、外装シールドを確実に接地するとともに前記外装シールドと信号配線との短絡を抑制できる半導体モジュールを提供することを目的とする。
さらに本発明は、小型・低背化を達成しつつ、生産性の高い半導体モジュールを提供することを目的とする。
上記目的を達成するために本発明は、上面に電子部品が実装された基板と、前記電子部品が実装された上面を封止する絶縁性の封止樹脂層と、前記封止樹脂層の前記基板と反対側を覆う導電性の外装シールドと、前記封止樹脂層の内部に配置され、前記外装シールドと前記基板に備えられた接地端子とを電気的に接続する接続部とを備えた半導体モジュールを提供する。
この構成によると、前記外装シールドと前記接地端子とを接続する接続部が封止樹脂内に配置されるので、前記外装シールドと前記接地端子とを確実に設置することができ、電磁界、静電による影響（高周波ノイズ等）を効率よく遮断（シールド）することが可能である。また、前記接続部が、はんだ付け時のはんだが多くても、前記半導体モジュールの信号配線と前記外装シールドとが短絡してしまう不具合を抑制できる。このことより、前記搭載基板に実装するときの、はんだ量にある程度の調整代があるので、組み付けの生産性を高めることが可能である。さらに、前記基板の上部に取り付けられるカバーが不要であるので低背化、小型が可能である。
上記構成において、前記外装シールドを貫通し、少なくとも前記封止樹脂層の内部に到達する凹部が形成されており、前記接続部は、前記凹部の内周面を覆う内周部分と前記接地端子と接触する接触部分とを備えていてもよい。
上記構成において、前記基板は下面に接地端子が配置されており、前記凹部が、前記封止樹脂層、前記基板及び接地端子を貫通していてもよい。この構成によると、前記凹部を前記モジュール基板を搭載基板に実装するときの位置決め孔として利用することができ、作業性が高い。
上記構成において、前記凹部は、前記封止樹脂層を貫通しており、前記接続部の前記接触部分は前記凹部の底面を覆うように形成されており、前記接触部分は前記基板の上面に形成された接地端子と接触するようにしてもよい。
上記構成において、前記凹部が前記電子部品の上部に形成されており、前記電子部品の前記接地端子と接続された導体部分と前記接触部分とが接触していてもよい。このとき、前記電子部品として、シリコン貫通電極を備えた半導体素子であってもよい。
上記構成において、前記接地端子が基板の上面に形成されており、前記基板には、前記接地端子と接続し、前記基板の厚み方向に立設された導電体が実装されており、前記接触部分が前記導電体と接触するようにしてもよい。前記立設された導電体として、低抵抗素子、ジャンパー線等を挙げることができる。容易に立設できる構成のものを広く採用することができる。
前記外装シールドは平面形状が前記基板よりも小さく形成されている。この構成によると、前記モジュール基板を切断、分離するときに用いるダイシングブレードが他の部分に比べて切断しにくい、外装シールドを切断しないようにすることが可能である。これにより、ダイシングブレードの磨耗を抑制することができるとともに、前記外装シールドを切断するときに発生する応力、ひずみを抑えることができる。
上記構成において、前記接続部が複数個備えられていてもよく、その場合、少なくとも前記基板の対角位置に対を成すように配置されている物を挙げることができる。
本発明によると、外装シールドを確実に接地するとともに前記外装シールドと信号配線との短絡を抑制できる半導体モジュールを提供することができる。
さらに本発明によると、小型・低背化を達成しつつ、生産性の高い半導体モジュールを提供することができる。
本発明にかかる半導体モジュールの一例の概略斜視図である。 図１に示す半導体モジュールをＩＩ−ＩＩ線で切断したときの矢視断面図である。 図２に示す半導体モジュールを実装した状態の半導体モジュール及び搭載基板の断面図である。 集合基板に電子部品を実装した状態の平面図である。 図４に示す集合基板の断面図である。 封止工程後の集合基板を示す断面図である。 孔あけ工程を模式的に示す断面図である。 孔あけ工程後の集合基板を示す平面図である。 成膜工程により金属被膜が形成された状態の集合基板の断面図である。 図９の貫通孔部分の拡大断面図である。 ダイシング工程を示す断面図である。 本発明にかかる半導体モジュールの他の例の概略断面図である。 図１２に示す半導体モジュールを実装した状態の半導体モジュール及び搭載基板の断面図である。 穴あけ工程中の集合基板を模式的に示す断面図である。 集合基板の上面を封止している封止樹脂層にレーザー光Ｌｓを照射している状態を示す断面図である。 成膜工程後の集合基板の断面図である。 図１６に示す集合基板の凹穴部分を拡大した断面図である。 ダイシング工程を示す断面図である。 本発明にかかる半導体モジュールのさらに他の例を拡大した断面図である。 図１９の半導体モジュールの変形例を示す拡大断面図である。 本発明にかかる半導体モジュールのさらに他の例の拡大断面図である。 本発明にかかる半導体モジュールのさらに他の例の拡大断面図である。 本発明にかかる半導体モジュールの他の例の平面図である。 図２３に示す半導体モジュールの成膜工程が終了した後の集合基板を示す平面図である。 従来の半導体モジュールの改良型の概略断面図である。 従来の半導体モジュールの製造における実装工程を示す概略断面図である。 従来の半導体モジュールの製造における封止工程を示す概略断面図であるである。 従来の半導体モジュールの製造における第１ダイシング工程を示す概略図である。 従来の半導体モジュールの製造における充填工程を示す概略断面図である。 従来の半導体モジュールの製造における第２ダイシング工程を示す概略図である。 従来の集合基板を示す概略平面図である。 図２５に示す半導体モジュールを実装した状態の半導体モジュール及び搭載基板の断面図である。
以下に本発明の実施形態について図面を参照して説明する。なお、便宜上、部材符号及び（又は）ハッチングを省略する場合もあるが、かかる場合、他の図面を参照するものとする。
（第１の実施形態）
図１は本発明にかかる半導体モジュールの一例の概略斜視図であり、図２は図１に示す半導体モジュールをＩＩ−ＩＩ線で切断したときの矢視断面図である。まず、図１及び図２を参照して、本発明にかかる半導体モジュールＡの構造について説明する。
図１、図２に示すように、本発明にかかる半導体モジュールＡは、モジュール基板１と、モジュール基板１の上面（一主面であり以下において部品実装面と称する場合もある）に実装された複数個の電子部品２と、これらの電子部品２を含むモジュール基板１の上面を封止する封止樹脂層３と、封止樹脂層３の上面を覆う外装シールド４と、外装シールド４と一体に形成された接続部５とを備えている。モジュール基板１は、本発明の「基板」の一例であり、後述の集合基板１００を切り分けることで得られる基板である。なお、実際の製造工程では、集合基板１００は、電子部品２、封止樹脂層３、外装シールド４、接続部５等の実装、形成が終了した後に切断される。
また半導体モジュールＡは、図１に示すように、平面的に見て（平面視）正方形形状を有している。半導体モジュールＡは、平面視正方形の対角位置に２個の貫通孔Ｔｈを備えている。貫通孔Ｔｈの詳細については後述するが、半導体モジュールＡを搭載基板Ｍｂに実装するとき、半導体モジュールＡを搭載基板Ｍｂに対して位置決めするための基準孔として用いられる。
モジュール基板１は、所定の厚みを有するセラミックス多層基板であり、平面視で正方形形状を有している。モジュール基板１の上面には、所定の配線パターンに形成され、電子部品２が電気的に接続される配線導体１１が形成されている。また、モジュール基板１の下面には、ビアホール（不図示）等を介して配線導体と電気的に接続されたモジュール実装端子１２が形成されている。さらに、モジュール基板１の内部の層及び下面には、接地ライン１３が形成されている。接地ライン１３の内部の層に配置されている部分（内層接地配線１３１）と下面に形成されている部分（下面接地端子１３２）とは電気的に接続されている。なお、配線導体１１、モジュール実装端子１２及び接地ライン１３は低抵抗の金属薄膜、例えば、銅の薄膜で構成されている。
また、配線導体１１には電子部品２の接地線と接続されるものもあり、電子部品２の接地線と接続される配線導体１１はビアホール（不図示）等を介して、接地ライン１３と接続されている。なお、接地ライン１３の内層接地配線１３１は、配置されている層のできるだけ広い部分に形成されることが好ましい。このように、接地ライン１３を大きくすることで、モジュール基板１の下面側からの電磁界、静電等による影響（高周波ノイズ等）を遮断（シールド）する効果を得ることが可能である。
モジュール基板１の上面に実装された複数個の電子部品２は、図２に示すように、半導体素子２１、及び、抵抗、インダクタ、コンデンサなどの受動部品２２等を含んでいる。これら複数個の電子部品２は、目的とする機能を発揮するように適宜選択され、モジュール基板１の部品実装面に実装されている。例えば、半導体モジュールＡが携帯電話の無線送受信用のモジュールとして用いられる場合には、半導体素子２１として、ＲＦ−ＩＣ（Radio Frequency Integrated Circuit）などが用いられる。
受動部品２２は、チップ型電子部品（チップ部品）である。受動部品２２は、例えば、セラミックス焼成体を素体とし、その両端部に外部端子電極２２１を備えた構成を有している。
上述した複数個の電子部品２は、モジュール基板１の上面の所定の位置に実装されることで、モジュール基板１の配線導体１１（図２参照）等を介して互いに接続されたり、或いは、接地されたりする。このことによって、半導体モジュールＡは集積回路を構成している。なお、半導体モジュールＡにおいて、モジュール基板１の上面に実装される半導体素子２１は、ＷＬ−ＣＳＰ（Wafer Level Chip Size Package）に構成されたＩＣである。また、モジュール基板１には、必要に応じて、ＢＰＦ（Band Pass Filter）、水晶振動子などの部品が実装される場合もある。
そして、電子部品２が実装されたモジュール基板１の上面は、上述しているように電子部品２とともに封止樹脂層３で覆われている。この封止樹脂層３は、電子部品２を封止して絶縁層を成すものであり、モジュール基板１の上面の全体を覆うように形成されている。封止樹脂層３が形成されていることで、電子部品２や配線導体１１が外部からの応力、湿気や汚染物質から保護されている。封止樹脂層３は絶縁性の樹脂で構成されており、例えば、エポキシ樹脂で構成されている。なお、封止樹脂層３はこの構成に限定されるものではなく、モジュール基板１の上面及び電子部品２を封止できる樹脂等を広く採用することができる。
半導体モジュールＡには、モジュール基板１、封止樹脂層３及び接地ライン１３の下面接地端子１３２を貫通する貫通孔Ｔｈが形成されている。すなわち、貫通孔Ｔｈは半導体モジュールＡの上面から下面に貫通する形状を有している。なお、接地ライン１３の下面接地端子１３２は、貫通孔Ｔｈに貫通される構成であるため、モジュール基板１の対角位置の貫通孔Ｔｈが形成される部分に形成されている。
そして、封止樹脂層３の上面を覆うように、外装シールド４が形成されている。外装シールド４は、導電性を有する金属箔であり、例えば、銅箔で構成されている。半導体モジュールＡでは、外装シールド４は封止樹脂層３の上面全体を覆っており、封止樹脂層３の上面にしっかり固着している。また、貫通孔Ｔｈの内部に配置された、接続部５が形成されている。接続部５は外装シールド４と同じ銅箔で構成されており、外装シールド４と一体に（導通状態で）形成されている。
また、接続部５は、貫通孔Ｔｈの内周面を覆うように配置された内周部分５１と、内周部分の外装シールド４と反対側の端部に形成され、接地ライン１３の下面接地端子１３２と電気的に接触する接触部分５２とを有している。接地ライン１３と接続部５とが電気的に接続されることで、接続部５（内周部分５１）と一体的に形成された外装シールド４も、接地ライン１３と電気的に接続される。なお、接地ライン１３が接地される（搭載基板の接地線と接続される）ことで外装シールド４も接地される。
このことから、外装シールド４が電磁シールドを構成し、電磁界、静電による影響（高周波ノイズ等）を遮断（シールド）することが可能である。なお、半導体モジュールＡでは、外装シールド４で半導体モジュールＡの側面を覆っていない構成となっているが、半導体モジュールＡが薄いので、外装シールド４（側面を覆わない構成）で十分なシールド効果を得ることが可能である。
また、接触部分５２のモジュール基板１の下面より突出した部分を、接地ライン１３の下面接地端子１３２に沿うように成形し、接地ライン１３の下面接地端子１３２にはんだ付け等で電気的に接続するようにしてもよい。このように、接触部分５２と下面接地端子１３２とを固定することで、外装シールド４と接地ライン１３との接続を確実に行うことが可能である。
なお、半導体モジュールＡにおいて、接触部分５２が内周部分５１の下側端部に形成され、接触部分５２と接地ライン１３の下面接地端子１３２とが接触することで、外装シールド４と接地ライン１３とを電気的に接続しているが、これに限定されるものではない。接触部分５２が、接地ライン１３のモジュール基板１の内層に配置される内層接地配線１３１と接触するように接続部５が形成されていてもよい。この構成でも、外装シールド４と接地ライン１３とを確実に接続することが可能である。
次に、本発明にかかる半導体モジュールＡを搭載基板に実装した状態について新たな図面を参照して説明する。図３は図２に示す半導体モジュールを実装した状態の半導体モジュール及び搭載基板の断面図である。
図３に示すように、半導体モジュールＡは、搭載基板Ｍｂの一主面である上面に実装されている。搭載基板Ｍｂの上面には、半導体モジュールＡの下面に形成されたモジュール実装端子１２と接続する信号電極Ｓｔと、同じく、下面に形成された接地ライン１３の下面接地端子１３２と接続する接地電極Ｇｔとを備えている。なお、信号電極Ｓｔは、実装されている部品（電子部品２等）に駆動用の信号（電力）を供給するための端子である。
また、搭載基板Ｍｂの上面には、垂直に突出した柱状部Ｐｒが備えられており、図３に示すように柱状部Ｐｒは半導体モジュールＡの貫通孔Ｔｈに挿入されている。柱状部Ｐｒは、半導体モジュールＡに形成されている２つの貫通孔Ｔｈに同時に挿入できるように２個備えられている。柱状部Ｐｒは、搭載基板Ｍｂの下面より上面に貫通し、絶縁性を有するピンである。柱状部Ｐｒは、半導体モジュールＡの２つの貫通孔Ｔｈのそれぞれを同時に挿入できる配置されている。柱状部Ｐｒが貫通孔Ｔｈのそれぞれに挿入されるように半導体モジュールＡを配置することで、半導体モジュールＡを搭載基板Ｍｂの正確な位置に位置決めすることが可能である。すなわち、２個の貫通孔Ｔｈに２個の柱状部Ｐｒが挿入されるように半導体モジュールＡを搭載基板Ｍｂに取り付けることで、半導体モジュールＡのモジュール実装端子１２と対応する信号電極Ｓｔ、及び、接地ライン１３の下面接地端子１３２と接地電極Ｇｔとを正確に接触させることが可能である。
この状態で、モジュール実装端子１２と対応する信号電極端子Ｓｔ、接地ライン１３の下面接地端子１３２と接地電極Ｇｔとをはんだ又は導電性樹脂接着剤等で接触固定することで、半導体モジュールＡを搭載基板Ｍｂに実装することが可能である。このとき、図３に示しているように、半導体モジュールＡの側面には外装シールド４が形成されないので、はんだ又は導電性樹脂接着剤の量が多い場合であっても、信号電極Ｓｔと外装シールド４とが短絡する不具合の発生を抑制することができる。これにより、半導体モジュールＡを搭載基板Ｍｂに実装するときのはんだ或いは導電性樹脂接着剤の量の制限を緩和することができ、生産性を高めることができる。
なお、上述の例において、貫通孔Ｔｈに挿入される柱状部Ｐｒとして搭載基板Ｍｂを貫通するピンを例にしているが、これに限定されるものではなく、搭載基板Ｍｂと一体に形成されているものでもよく、或いは、搭載基板Ｍｂの上面より埋め込まれた柱状の部材であってもよい。また、柱状部Ｐｒが金属線等の導電性を有する部材であって、搭載基板Ｍｂの設置電極Ｇｔと接続しておき、柱状部Ｐｒと貫通孔Ｔｈの内周面に形成された接続部５の内周部分５１と接触固定するように形成してもよい。このように導電性を有する柱状部Ｐｒと接続部５の内周部分５１とを電気的に接触させることで、半導体モジュールＡの位置決めを行うとともに、外装シールド４をより確実に接地することが可能である。さらには、搭載基板Ｍｂに孔を設けておき、半導体モジュールＡの貫通孔Ｔｈの上面側から貫通させた柱状の冶具を搭載基板Ｍｂの孔に挿入することで位置決めしてもよい。半導体モジュールＡの貫通孔Ｔｈに軸状の部材を挿入することで位置決めする方法を広く採用することができる。
次に、本発明にかかる半導体モジュールＡの製造方法について新たな図面を参照して説明する。図４〜図１１は半導体モジュールＡを製造するときの各工程を模式的に示す断面図である。
図４は集合基板に電子部品を実装した状態の平面図であり、図５は図４に示す集合基板の断面図である。なお、図４では配線パターンである配線導体１１の記載を省略しているが、実際には集合基板１００のモジュール基板１を構成する部分に、それぞれ同一の配線導体１１が形成されているものとする。また、図４において、水平方向をＸ方向、紙面内でＸ方向と直交する方向をＹ方向とする。
まず、モジュール基板１を並べて組み合わせた形状の集合基板１００を準備する。この集合基板１００は、セラミックス多層基板であり、集合基板１００は、同じ形状及び大きさのモジュール領域１０１を備えている。ここで、図４では、モジュール領域１０１を特定するため、境界部分を一点鎖線（境界線）で示しているが、実際の集合基板１００には、モジュール領域１０１の境界線が形成されているわけではない。
なお、モジュール領域１０１は切断後モジュール基板１となる部分であり、正方形形状を有している。後のダイシング工程において、モジュール領域１０１の隣り合う部分に設けられたダイシングラインＤＬでＸ方向又はＹ方向に切断することで、モジュール領域１０１は個々のモジュール基板１に分離される。このことより、隣り合うモジュール領域１０１の間にはダイサー（不図示）で切削するための切削しろが形成されており、その切削しろがダイシングラインＤＬとすることもできる。なお、ダイシングラインＤＬは、集合基板１００に実際に形成されていてもよく、ダイサーの制御部に位置情報（座標、長さ等）として備えられた仮想のラインであってもよい。
モジュール領域１０１には、配線導体１１、モジュール実装端子１２及び接地ライン１３が備えられている。配線導体１１、モジュール実装端子１２及び接地ライン１３は全てのモジュール領域１０１で共通した形状及び大きさを有している。
図４、図５に示すように、モジュール基板１を並べて組み合わせた形状の集合基板１００の上面（部品実装面）に、半導体素子２１、受動部品２２等の複数個の電子部品２をはんだ付けにて実装する（実装工程）。配線導体１１は複数の配線パターンで形成されており、複数個の電子部品２の端子はそれぞれ予め決められた配線導体１１と接続するように実装される。
半導体モジュールＡでは、電子部品２は表面実装されるので、例えば、次の手順で電子部品が実装される。まず、集合基板１００の上面に形成された配線導体１１に印刷手法を用いてクリームはんだを塗布する。そして、マウンターを利用して、複数個の電子部品２（半導体素子２１、受動部品２２）のそれぞれの端子が、予め決められた配線導体１１と接続するように配置する。そして、電子部品２が配置された集合基板１００をリフロー炉で加熱し、はんだを溶かすことで電子部品２を配線導体１１に固定する。
実装工程により複数個の電子部品２が実装された集合基板１００の上面に絶縁性樹脂の封止樹脂層３を形成する（封止工程）。図６は封止工程後の集合基板を示す断面図である。図６に示すように、電子部品２が実装された集合基板１００の上面には、トランスファーモールド法によって形成された絶縁性樹脂の封止樹脂層３が形成されている。封止工程では、絶縁性樹脂として、例えば、エポキシ樹脂が用いられる。エポキシ樹脂は熱硬化性の樹脂であり、集合基板１００の上面を覆うように配置した後、加熱されることで硬化する。なお、エポキシ樹脂の効果前の流動性（粘性）を調整するために、無機質フィラーが添加される場合もある。図６に示すように、封止樹脂層３は、集合基板１００の上面の全体を覆う。トランスファーモールド法では、集合基板１００に成形型（金属、カーボン等）を取り付け、成形型の内部にエポキシ樹脂が注入される。このとき、成形型を加熱することで、エポキシ樹脂を加熱する。熱硬化性樹脂であるエポキシ樹脂は、金型からの熱を受けて硬化する。
封止工程で封止樹脂層３が形成された集合基板１００に貫通孔Ｔｈを形成する（孔あけ工程）。図７は孔あけ工程を模式的に示す断面図であり、図８は孔あけ工程後の集合基板を示す平面図である。図７に示すように、孔あけ工程は、ＮＣ（Numerical Control）ドリルＮｄを用いて、集合基板１００の予め決められた位置（ここでは、モジュール領域１０１の対角位置の２箇所）に貫通孔Ｔｈを形成する。ＮＣドリルＮｄは、不図示の制御部より、貫通孔Ｔｈを形成する場所のＸ座標値及びＹ座標値を得ており、各座標値により示される場所に、貫通孔Ｔｈを形成する。図８に示すように、貫通孔Ｔｈは、各モジュール領域１０１内で同じ位置に、形成されている。
なお、図２、図７に示しているように、この貫通孔Ｔｈは、封止樹脂層３及び集合基板１００（モジュール基板１）を貫通するように形成されており、さらには、集合基板１００の下面に形成されている接地ライン１３の下面接地端子１３２も貫通している。なお、貫通孔Ｔｈは２箇所に限定されるものではなく、１箇所或いは３箇所以上であってもよい。貫通孔Ｔｈは個数に関わらず、接地ライン１３の下面接地端子１３２を貫通するように形成される。
孔あけ工程にて貫通孔Ｔｈが形成された後、封止樹脂層３の上面に金属被膜を成形する（成膜工程）。図９は成膜工程により金属被膜が形成された状態の集合基板の断面図であり、図１０は図９の貫通孔部分の拡大断面図である。図９に示すように、上面に封止樹脂層３が形成され、貫通孔Ｔｈが形成された集合基板１００の上面、すなわち、封止樹脂層３の上面から、めっき手法により金属被膜を形成する。成膜工程によって、形成された金属被膜は、封止樹脂層３の上面全体を均一又は略均一にカバーするように形成される。
成膜工程において、金属被膜は、封止樹脂層３の上面だけでなく、貫通孔Ｔｈの内周面にも形成される（図１０参照）。そして、金属被膜は貫通孔Ｔｈの下面側の端部にも到達しており、接地ライン１３の下面接地端子１３２と接触している。成膜工程によって形成された金属被膜は、封止樹脂層３の上面、貫通孔Ｔｈの内周面に形成され、下面接地端子１３２と接触している。この成膜工程によって形成された金属被膜が、図１、図２等に示される外装シールド４及び接続部５を構成する。
図１０に示すように、外装シールド４は、封止樹脂層３の上面、すなわち、電子部品２が実装された集合基板１００の上面を覆う。そして、貫通孔Ｔｈに形成された接続部５の内周部分５１及び接触部分５２を介して、下面接地端子１３２と接触する。例えば、分離後の半導体モジュールＡにおいて、下面接地端子１３２が搭載基板Ｍｂの接地端子Ｇｔと接続されることで、接地され、外装シールド４も接地される構成になっている。なお、外装シールド４は、例えば、銅のような、低抵抗の金属で形成されていることが好ましい。また、成膜工程で形成された接続部５の接触部分５２と下面接地端子１３２とをはんだで固定するはんだ付け工程を備えていてもよい。このとき、接触部分５２として、下面接地端子１３２に沿って広がる構成を有していてもよい。接触部分５２の広がる部分としてめっき手法による成膜時に形成されるばりを利用してもよい。
成膜工程において外装シールド４及び接続部５が形成された集合基板１００を、切断、分離する（ダイシング工程）。図１１はダイシング工程を示す断面図である。ダイシング工程では、高速回転するダイシングブレードＤｂを、ダイシングラインＤＬに沿って移動させて、モジュール領域１０１を切断、分離し、個々の半導体モジュールＡに個片化する。なお、図１１に示すダイシング工程ではダイシングブレードＤｂを集合基板１００側から接触させているが、これに限定されるものではない。
以上示した複数の工程を経て形成された半導体モジュールＡは、側面がダイシングブレードＤｂによる切断端面となっている。このことから、半導体モジュールＡの側面に外装シールド４が形成されることはなく、小型化が可能である。また、半導体モジュールＡの外装シールド４は貫通孔Ｔｈに形成された接続部５を介して接地される構成である。このことより、半導体モジュールＡは小型化及び低背化を達成しつつ、確実なシールド性を有する。
また、半導体モジュールＡでは、側面に外装シールド４及びそれと類する導電部が形成されていないので、図３に示したように半導体モジュールＡを搭載基板Ｍｂに実装するときのはんだの量によって、搭載基板Ｍｂの信号端子Ｓｔと外装シールド４のような接地された導体部分とが短絡する不具合を抑制することが可能である。
また、本発明にかかる半導体モジュールＡの製造工程ではダイシング工程が１度である。このことから、従来の２度のダイシング工程を経て製造される半導体モジュールＧに比べて、製造に必要な時間を短縮することができる。また、本発明にかかる半導体モジュールＡの製造工程においてダイシングブレードＤｂによって切削される部分は、従来の半導体モジュールＧの製造工程におけるそれに比べて小さい。これにより、本発明にかかる半導体モジュールＡは従来の半導体モジュールＧに比べて材料の無駄を減らすことが可能である。さらには、ダイシング工程では１種類の厚さのダイシングブレードＤｂを用いて集合基板１００を切断、分離するので、製造に必要な装置を簡略化することができる。
以上のことから、本発明の半導体モジュールＡは、小型、低背であるとともに、製造工程が少なく、製造に要する材料も減らすことができ、生産性が高い。また、本発明の半導体モジュールＡを用いることで、搭載基板に実装するときの実装ミスを防ぐことができ、半導体モジュールＡが用いられる電子機器の生産性を高めることも可能である。
（第２の実施形態）
本発明にかかる半導体モジュールの他の例について図面を参照して説明する。図１２は本発明にかかる半導体モジュールの他の例の概略断面図である。図１２に示す半導体モジュールＢは、モジュール基板１ｂ、モジュール実装端子１２ｂ、接地ライン１３ｂ及び接続部５ｂが異なる以外は、半導体モジュールＡと同じ構成を有している。半導体モジュールＢを構成する部分のうち、半導体モジュールＡを構成する部分と実質上同じ部分には、同じ符号を付すとともに、詳細な説明は省略する。
図１２に示しているように、モジュール基板１ｂの接地ライン１３ｂは、モジュール基板１ｂの部品実装面である上面に上面接地端子１３０ｂを備えており、上面接地端子１３０ｂはモジュール基板１ｂの内層に形成された内層接地配線１３１に接続されている。なお、接地ライン１３ｂは、例えば、銅箔のような電気抵抗の低い金属箔で形成されている。また、半導体モジュールＢにおいて、モジュール基板１ｂの上面形成された上面接地端子１３０ｂと、同じくモジュール基板１ｂの上面に形成された配線導体１１の接地される配線とが上面で接触している場合、半導体モジュールＡで用いられていた、配線導体１１と内層接地配線１３１とをつなぐビアホール（不図示）を省略することが可能である。
図１２に示しているように、封止樹脂層３ｂには、上面からモジュール基板１の上面に配された上面接地端子１３０ｂに到達する凹穴Ｖｈが形成されている。凹穴Ｖｈは底部が上面接地端子１３０ｂとなる位置に形成されている。なお、半導体モジュールＢの凹穴Ｖｈは、半導体モジュールＡの貫通孔Ｔｈと平面視同じ位置に形成されている。さらに半導体モジュールＢの上面に、金属被膜で形成された外装シールド４が備えられている。なお、凹穴Ｖｈは、半導体モジュールＡの貫通孔Ｔｈと平面視同じ位置に形成されていてもよいがそれ以外であってもよい。また、位置決めに用いないので、１箇所であってもよいし、３箇所以上形成されていてもよい。
接続部５ｂは、凹穴Ｖｈの内周面を覆う部分（内周部分５１ｂ）と、凹穴Ｖｈの底面を覆う部分（接触部分５３ｂ）とを備えている。接続部５ｂの内周部分５１ｂと接触部分５３ｂとは、一体的に形成されている。そして、図１２に示すように、外装シールド４と接続部分５ｂ（内周部分５１ｂ）とは一体的に形成されている。また、接触部分５３ｂが、接地ライン１３ｂの上面接地端子１３０ｂと接触することで、接続部５ｂ（内周部分５１ｂ）と一体的に形成された外装シールド４は、接地ライン１３ｂと電気的に接続される。
半導体モジュールＢの構成によると、接続部５ｂの接触部分５３ｂと接地ライン１３ｂの上面接地端子１３０ｂとが面で接触するので、安定的に接続される。これにより、外装シールド４と接地ライン１３ｂとの接続抵抗を低減することができる。なお、接地ライン１３ｂは搭載基板の接地線と接続されることで、接地され、外装シールド４も接地される。これにより、外装シールド４の電磁界、静電による影響（高周波ノイズ等）を遮断（シールド）する効果を高めることが可能である。
次に図１２に示す半導体モジュールＢの搭載基板Ｍｂへの搭載について図面を参照して説明する。図１３は図１２に示す半導体モジュールを実装した状態の半導体モジュール及び搭載基板の断面図である。なお、図１３では、半導体モジュールＢが異なる以外は、図１２と同じ構成を有しており、実質上、同じ部分は同じ符号を付し、実質上同じ部分の詳細な説明は省略する。
図１３に示すように、搭載基板Ｍｂの上面に半導体モジュールＢが実装されている。半導体モジュールＢのモジュール実装端子１２が信号電極Ｓｔと、接地ライン１３ｂの下面接地端子１３２ｂが接地電極Ｇｔとそれぞれ接続されている。図１３に示すように、半導体モジュールＢにおいて、モジュール実装端子１２が外周部分、下面接地端子１３２ｂが中央付近に、それぞれ、離れて形成されている。これにより、半導体モジュールＢを実装するときのはんだの量が多く、モジュール実装端子１２と下面接地端子１３２ｂとの短絡を抑制することが可能である。また、モジュール実装端子１２と信号電極Ｓｔとのはんだ付けのとき、はんだの量が多く、はんだが半導体モジュールＢの側面に盛り上がっても、はんだと外装シールド４とが接触することはない。これにより、搭載基板Ｍｂの信号端子Ｓｔと接地端子Ｇｔと電気的に接続された外装シールド４との短絡を抑制することができる。
次に図１２に示す半導体モジュールＢの製造工程について、新たな図面を参照して説明する。図１４〜図１８は図１２に示す半導体モジュールを製造する工程の一部を模式的に示す断面図である。半導体モジュールＢの製造工程では、実装工程及び封止工程までは半導体モジュールＡの製造工程と同じである。すなわち、集合基板１００上面に複数の電子部品２を実装し、絶縁性の樹脂で集合基板１００の上面を封止する。
封止工程で封止樹脂層３が形成された集合基板１００に凹穴Ｖｈを形成する（穴あけ工程）。図１４は穴あけ工程中の集合基板を模式的に示す断面図であり、図１５は集合基板の上面を封止している封止樹脂層にレーザー光Ｌｓを照射している状態を示す断面図である。
穴あけ工程では、集合基板１００の上面側より、レーザー光Ｌｓを照射し、封止樹脂層３に凹穴Ｖｈを形成する。レーザーＬｓ光は、集合基板１００の上面に対して直交するように照射される。封止樹脂層３は、レーザー光Ｌｓが照射されることで切削され、凹穴Ｖｈが形成される。図１２に示すように、凹穴Ｖｈの底面が上面接地端子１３０ｂとなっているので、レーザー光Ｌｓは、モジュール領域１０１の上面に形成されている上面接地端子１３０ｂに向かって照射される。
図１５に示すように、レーザー光Ｌｓは金属鏡面である上面接地端子１３０ｂで反射される。この特性を利用して、レーザー光Ｌｓを出射するレーザー光源（不図示）上面接地端子１３０ｂの上部に正確に位置決めすることができる。これにより、レーザー光Ｌｓを上面接地端子１３０ｂに向けて正確に照射することができる。
さらに詳しく説明すると、レーザー光Ｌｓは、金属鏡面でより多く反射される特性を有しており、上面接地端子１３０ｂと集合基板１００とでは反射されるレーザー光Ｌｓの光量が異なる。この特性を利用して、レーザー光Ｌｓの反射光を検出しつつ、封止樹脂層３の上部からレーザー光Ｌｓを照射し、反射光の強さ（光量）が一定以上になったところで、レーザー光Ｌｓによる穴あけ加工を開始する。なお、レーザー光Ｌｓの照射位置を決めるためにレーザー光Ｌｓを封止樹脂層３の上部より照射する場合、封止樹脂層３が切削されないように、位置決め時レーザー光Ｌｓの出力を穴あけ時に比べて落とすようにしてもよい。また、ＮＣ制御によって、レーザー光源のモジュール領域１０１に対する凡その位置を決めておき、上述のレーザー光Ｌｓの反射特性を利用して、正確な位置決めを行うようにしてもよい。なお、ＮＣ制御によるレーザー光源のモジュール領域１０１に対して正確な位置決めが可能な場合、反射特性による位置決めを省略してもよい。
レーザー光Ｌｓの照射位置を決定した後、予め決められた出力のレーザー光Ｌｓを封止樹脂層３に照射し、封止樹脂層３の切削を行う。レーザー光Ｌｓによる封止樹脂層３の切削が上面接地端子１３０ｂに到達すると、レーザー光Ｌｓが上面接地端子１３０ｂで反射され、切削が鈍り、穴あけ加工（穴あけ工程）が完了する。なお、穴あけ工程において、凹穴Ｖｈの底面より上面接地端子１３０ｂが露出度を高めるため、凹穴Ｖｈ部分の封止樹脂層３を構成する樹脂は完全に（或いは略完全に）取り除かれていることが好ましい。
穴あけ工程によって、凹穴Ｖｈが形成された後、封止樹脂層３の上面に金属被膜を成形する（成膜工程）。図１６は成膜工程後の集合基板の断面図であり、図１７は図１６に示す集合基板の凹穴部分を拡大した断面図である。金属被膜の成膜方法については、半導体モジュールＡの製造工程と同様の方法で行われる。すなわち、封止樹脂層３の上面から、めっき手法により金属被膜を形成する。成膜工程によって、形成された金属被膜は、封止樹脂層３の上面全体を均一又は略均一にカバーするように形成される。
また、成膜工程において、金属被膜は、封止樹脂層３の上面だけでなく、凹穴Ｖｈの内周面及び底面にも形成される（図１７参照）。凹穴Ｖｈの底面から上面接地端子１３０ｂが露出しており、金属被膜は凹穴Ｖｈの底面で上面接地端子１３０ｂと接触する。この成膜工程によって形成された金属被膜が、図１２に示される外装シールド４及び接続部５ｂを構成する。
図１２に示すように、外装シールド４は、封止樹脂層３の上面、すなわち、電子部品２が実装された集合基板１００の上面を覆う構成を有している。また、図１７に示しているように、外装シールド４ｂと接続部５ｂ（内周部分５１ｂ）とが一体で形成されている。そして、接続部５ｂは接触部分５３ｂで、上面接地端子１３０ｂと接触している。例えば、切断、分離後の半導体モジュールＡにおいて、下面接地端子１３２が搭載基板Ｍｂの接地端子Ｇｔとの接触で接地されることで、外装シールド４も接地される構成になっている。なお、外装シールド４及び接続部５ｂは、例えば、銅のような、低抵抗の金属で形成されていることが好ましい。
成膜工程において外装シールド４及び接続部５ｂが形成された集合基板１００を、切断、分離する（ダイシング工程）。図１８はダイシング工程を示す断面図である。半導体モジュールＢの製造工程におけるダイシング工程は、半導体モジュールＡの製造工程におけるダイシング工程と同じ方法である。すなわち、高速回転するダイシングブレードＤｂをダイシングラインＤＬに沿って移動させ、モジュール領域１０１を切断、分離し、個々の半導体モジュールＢに個片化する。
以上示した複数の工程を経て形成された半導体モジュールＢは、側面がダイシングブレードＤｂによる切断端面となっている。このことから、半導体モジュールＢの側面に外装シールド４ｂが形成されることはなく、小型化が可能である。また、半導体モジュールＢの外装シールド４は凹穴Ｖｈに形成された接続部５ｂ（内周部分５１ｂ及び接触部分５３ｂ）を介して接地する構成である。このことより、半導体モジュールＢは低背化を達成しつつ、確実なシールド性を有する。
また、半導体モジュールＢでは、側面に外装シールド４及びそれに類する導電部が形成されていないので、図１３に示したように半導体モジュールＢを搭載基板Ｍｂに実装するときのはんだの量によって、搭載基板Ｍｂの信号端子Ｓｔと、外装シールド４のような接地された導体部分とが短絡する不具合を抑制することが可能である。
また、本発明にかかる半導体モジュールＢの製造工程ではダイシング工程が１度である。このことから、従来の２度のダイシング工程を経て製造される半導体モジュールＧに比べて、製造に必要な時間を短縮することができる。また、本発明にかかる半導体モジュールＢの製造工程においてダイシングブレードによって切削される部分は、従来の半導体モジュールＧの製造工程におけるそれに比べて小さい。これにより、本発明にかかる半導体モジュールＢは従来の半導体モジュールＧに比べて材料の無駄を減らすことが可能である。さらには、ダイシング工程において１種類の厚さのダイシングブレードで集合基板１００を切断、分離するので、製造に必要な装置を簡略化することができる。
以上のことから、本発明の半導体モジュールＢは、小型、低背であるとともに、製造工程が少なく、製造に要する材料も減らすことができ、生産性が高い。また、本発明の半導体モジュールＢを用いることで、搭載基板に実装するときの実装ミスを防ぐことができ、半導体モジュールＢが用いられる電子機器の生産性を高めることも可能である。
（第３の実施形態）
本発明にかかる半導体モジュールのさらに他の例について新たな図面を参照して説明する。図１９は本発明にかかる半導体モジュールのさらに他の例を拡大した断面図である。図１９に示す半導体モジュールＣは、接続部５ｃが異なる以外は半導体モジュールＢと同じ構成を有しており、実質上同じ部分には同じ符号を付すとともに、実質上同じ部分の詳細な説明は省略する。
図１９に示しているように、受動部品２２ｃは、モジュール基板１ｂの上面接地端子１３０ｂと接続して実装されている。受動部品２２ｃは上面に、電極端子２２０ｃを備えており、受動部品２２ｃは外面に電極端子２２０ｃと上面接地端子１３０ｂとを接続する配線２２２ｃを備えている。すなわち、電極端子２２０ｃは接地端子の機能を備えている。そして、図１９に示すように、半導体モジュールＣの接続部５ｃは、凹穴Ｖｈの内周面を覆う部分（内周部分５１ｃ）と、凹穴Ｖｈの底面を覆う部分（接触部分５３ｃ）とが一体で形成されている。また、外装シールド４と接続部５ｃ（内周部分５１ｃ）とは一体に形成されている。
半導体モジュールＣの凹穴Ｖｈは受動部品２２ｃの上部に形成されており、接続部５ｃの接触部分５３ｃが電極端子２２０ｃと接触している。電極端子２２０ｃが接地ライン１３ｂと（電気的に）接続される。これにより、接続部５ｃと一体に形成されている外装シールド４も接地ライン１３ｂと接続される。
この半導体モジュールＣによると、受動部品２２ｃの一部を利用して外装シールド４の接地を行うので、モジュール基板上に外装シールドを接地させるための接地端子を、複数個の電子部品２を避けて形成する必要がなく、半導体モジュールＣの平面視の大きさを小型化することが可能である。
半導体モジュールＣの製造工程は、穴あけ工程による穴あけ位置が異なる以外は、半導体モジュールＢと同じであり、製造工程の詳細は省略する。半導体モジュールＣの凹穴Ｖｈは、半導体モジュールＢの凹穴Ｖｈに比べて浅い。このことから、穴あけ工程に要する時間を短縮することが可能であり、半導体モジュールＢに比べて、製造効率を高めることが可能である。なお、半導体モジュールＣにおいて、受動部品２２ｃとして、電極端子２２０ｃと上面接地端子１３０ｂとを接続する配線２２２ｃが外面に形成されたものを挙げているが、これに限定されるものではなく、内部に形成された貫通孔と貫通孔（スルーホール）を介して接続するものであってもよい。
図２０は本実施形態の変形例を示す拡大断面図である。図２０に示すように、外周部分を接地された金属製のカバー２２３ｃで覆われる受動部品２２ｃ（たとえば、水晶振動子）の上面に凹穴Ｖｈを形成し、接続部５ｃの凹穴Ｖｈの底面を覆う接触部分５３ｃをカバー２２３ｃに接触させることで、外装シールド４と接地ライン１３ｂとの接続を行うことが可能である。この構成によると、受動部品２２ｃに電極端子２２０ｃ、配線２２２ｃ等を形成しなくてもよく、それだけ、半導体モジュールＣの製造にかかる手間を省くことが可能である。
第３の実施形態のその他の効果は、上述の第１、第２の実施形態と同様である。
（第４の実施形態）
本発明にかかる半導体モジュールのさらに他の例について図面を参照して説明する。図２１は本発明にかかる半導体モジュールのさらに他の例の拡大断面図である。図２１に示す半導体モジュールＤは、半導体素子２１ｄ及び接続部５ｄが異なる以外、半導体モジュールＣと同じ構成を有するものであり、実質上同じ部分には同じ符号を付すとともに、同じ部分の詳細な説明は省略する。さらに製造工程についても、穴あけ工程で形成する凹穴の位置が異なる以外は、同様の構成を有しているので、詳しい説明は省略する。
図２１に示すように、半導体モジュールＤは、内周面に導電性を有する貫通孔であるシリコン貫通電極２１０ｄが形成されたシリコン貫通ＷＬ−ＣＳＰである半導体素子２１ｄを備えている。半導体モジュールＤは、シリコン貫通電極ｄを介して、上面に形成された金属端子部２１１ｄと、下面に形成された下面側端子（不図示）とが電気的に接続されている。シリコン貫通電極ｄを介して金属端子部２１１ｄと接続された下面側端子はモジュール基板１の上面接地端子１３０ｂとはんだを介して接続されている。これにより、半導体素子２１ｄの上面の金属端子部２１１ｄは接地ライン１３ｂと接続される。
そして、半導体モジュールＤにおいて、凹穴Ｖｈは半導体素子２１ｄの上部に形成されており、接続部５ｄの凹穴Ｖｈの底面を覆う接触部分５３ｄは、半導体素子２１ｄの金属端子部２１１ｄと接触している。これにより、接続部５ｄが接地ライン１３ｂと電気的に接続され、接続部５ｄと一体に形成されている外装シールド４も接地ライン１３ｂと電気的に接続される。なお、接続ライン１３ｂが接地される（搭載基板の接地線と接続される）ことで外装シールド４も接地される。
半導体素子２１ｄにシリコン貫通ＥＬ−ＣＳＰを用いることで、外装シールド４を確実に且つ容易に接地ラインと接続することが可能である。また、半導体モジュールＣ同様、凹穴Ｖｈが浅いので製造工程に要する時間を短縮することができる。
第４の実施形態のその他の効果は、上述の第１〜第３の実施形態と同様である。
（第５の実施形態）
本発明の半導体モジュールの他の例について図面を参照して説明する。図２２は本発明にかかる半導体モジュールのさらに他の例の拡大断面図である。図２２に示す半導体モジュールＥは、半導体モジュールＥの厚み方向（上下方向）に立てて配置されたチップ部品２３ｅを備えている以外は、半導体モジュールＢと同じ構成を有しており、実質上同じ部分は、同じ符号を付すとともに、詳細な説明を省略する。
図２２に示すように、半導体モジュールＥは、複数個の電子部品２ｅに加え、チップ部品２３ｅの外部端子電極２３１ｅの一方を上面接地端子１３０ｂにはんだ付けし、チップ部品２３ｅが半導体モジュールＥの厚み方向に立設している。そして、半導体モジュールＥの上面は、絶縁性樹脂３で封止されている。また、半導体モジュールＥは、チップ部品２３ｅの外部端子電極２３１ｅの他方が露出するように形成された凹穴Ｖｈと、凹穴Ｖｈの内周面と底面とをそれぞれ覆う内周部分５１ｅ及び接触部分５３ｅとを含む接続部５ｅを備えている。なお、チップ部品２３ｅとして、外部端子電極２３１ｅの一方と他方とが導通であるもの、例えば、抵抗器（低抵抗）を挙げることができる。
半導体モジュールＥにおいて、凹穴Ｖｈはチップ部品２３ｅの上部に形成されており、接続部５ｅの凹穴Ｖｈの底面を覆う接触部分５３ｅは、チップ部品２３ｅの外部端子電極２３１ｅの他方と接触している。これにより、接続部５ｅは、チップ部品２３ｅを介して接地ライン１３ｂと電気的に接続され、接続部５ｅと一体に形成された外装シールド４も接地ライン１３ｂと電気的に接続される。なお、接地ライン１３ｂは搭載基板の接地線と接続されることで、接地され、外装シールド４も接地される。
半導体モジュールＥはチップ部品２３ｅ及び接続部５ｅを利用して、外装シールド４と接地ライン１３ｂとを接続するので、外装シールド４を確実に且つ容易に接地することが可能である。また、半導体モジュールＣ同様、凹穴Ｖｈが浅いので製造工程に要する時間を短縮することができる。
また、チップ部品２３ｅとして、半導体モジュールＥの厚み方向の長さを、封止樹脂層３の同じ厚さのものを用い、封止工程において、先端側の外部端子電極２３１ｅが樹脂から露出するように絶縁性樹脂で封止するようにしてもよい。このように、チップ部品２３ｅの先端側の外部端子電極２３１ｅが樹脂から露出するように樹脂で封止することで、チップ部品２３ｅの外部端子電極２３１ｅを露出させる工程（上述において、穴あけ工程）を飛ばすことが可能である。これにより、製造工程を減らすことができ、それだけ、生産効率を上げることが可能である。
なお、チップ部品２３ｅとして、抵抗器を用いる場合、その抵抗は可能な限り小さい方が好ましい。また、チップ部品２３ｅの代わりに、立設状態で配置することが可能な銅線（ジャンパ線）を用いてもよい。
第５の実施形態のその他の効果は、上述の第１〜第４の実施形態と同様である。
（第６の実施形態）
本発明にかかる半導体ユニットについて図面を参照して説明する。図２３は本発明にかかる半導体モジュールの他の例の平面図であり、図２４は図２３に示す半導体モジュールの成膜工程が終了した後の集合基板を示す平面図である。半導体モジュールＦは、外装シールド４ｆが異なる以外は、半導体モジュールＢと同じ構成を有しており、実質上同じ部分は同じ符号を付すとともに、詳細な説明は省略する。
図２３に示すように、半導体モジュールＦは、平面視において、外装シールド４ｆがモジュール基板１ｂよりも小さく形成されている。外装シールド４ｆは、モジュール基板１ｂよりも小さいが、電子部品２に対する、或いは、電子部品２からの電磁界、静電による影響を確実に遮断（シールド）できる大きさを有している。
図２４は成膜工程が完了した状態の集合基板の平面図である。半導体モジュールＦの製造工程において、実装工程、封止工程、穴あけ工程は、半導体モジュールＢの製造工程と同じである。すなわち、集合基板１００の上面に複数個の電子部品２を実装し（図４参照）、集合基板１００の上面を電子部品２を含めて絶縁性樹脂で封止し封止樹脂層３を形成した後（図５参照）、封止樹脂層３の上部から予め決められた位置に凹穴Ｖｈを形成する（図１４参照）。
穴あけ工程にて凹穴Ｖｈを形成した後、封止樹脂層３の上面のユニット領域１０１の境界部分にめっきレジストＭｒを施す。このめっきレジストＭｒが形成される部分には、ダイシング工程においてダイシングブレードによって切断されるダイシングラインＤＬが形成される。めっきレジストＭｒが形成された封止樹脂層３の上面に、めっき手法にて金属被膜を成膜する（図２４参照）。成膜工程において、封止樹脂層３の上面には、ダイシングラインＤＬ上にめっきレジストＭｒが形成されており、ダイシングラインＤＬを除く部分にのみ金属被膜が成膜される。
封止樹脂層３の上面に金属被膜が形成された後、めっきレジストＭｒを取り除くことで、ダイシングラインＤＬ上には、金属被膜が形成されない。ダイシング工程において、金属被膜である外装シールド４を切断するとき、モジュール基板１ｂや封止樹脂層３を切断する場合にくらべてダイシングブレードＤｂへの負担が大きくなる。
そこで、図２４に示すように、めっきレジストＭｒでダイシングラインＤＬ上の金属被膜を排除することで、ダイシングブレードが金属被膜を切断しなようにし、ダイシングブレードの磨耗を抑えている。また、ダイシングブレードが金属被膜を切断することで、ダイシング工程で、封止樹脂層３或いはモジュール基板１ｂにストレスがかかるのを低減することが可能である。なお、本実施形態では、理解を容易にするため、めっきレジストを施す領域を大きく示しているが、実際には、ダイシングブレードの幅と略同じかわずかに広い程度とすることも可能である。ダイシングブレードが金属被膜と接触せず、外装シールド４が確実に電磁界、静電による影響を遮断（シールド）できる大きさとなるものを広く採用することが可能である。
なお、本実施形態において、半導体モジュールＦの構成として、半導体モジュールＢと同じ構成のものとしたが、これに限定されるものではない。
第６の実施形態のその他の効果は、上述の第１〜第５の実施形態と同様である。
以上、本発明の実施形態につき説明したが、本発明の範囲はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で種々の変更が可能である。
例えば、上述の各実施形態において、モジュール基板（集合基板）として、セラミックス多層基板を用いた例を示しているが、これに限定されるものではなく、セラミックス多層基板以外の基板を用いてもよい。例えば、ガラスエポキシ多層基板や多層樹脂基板を用いてもよい。
また、上述の各実施形態において、封止樹脂層を構成する絶縁性樹脂としてエポキシ樹脂を挙げているがこれに限定するものではない。絶縁性を有し、加工性（流動性、硬化性等）に優れる樹脂を広く採用することができる。また、封止樹脂層の成形方法として、トランスファーモールド法を採用しているが、これに限定されるものではなく、封止樹脂層を精度良く、確実に形成することができる方法を広く採用することが可能である。また、接続部は平面視において、封止樹脂層内であれば、特に場所にこだわらなくてもよい。
さらに、上述の各実施形態において、外装シールドを構成する金属被膜として銅箔を用いているが、これに限定されるものではない。例えば、アルミニウム箔などを用いてもよい。また、銅箔、アルミニウム箔以外にも、導電性に優れ、加工が容易な金属被膜を広く採用することが可能である。また、上述の各実施形態において、金属被膜をめっき手法により成膜する方法を採用しているが、これに限定されるものではない。例えば、スパッタリングや蒸着等の方法を用いてもよい。封止樹脂層の上面よりはがれにくい金属被膜を形成する方法を広く採用することが可能である。
また、上述の各実施形態において、ＷＬ−ＣＳＰからなる半導体素子をモジュール基板に実装した例を示しているが、これに限定されるものではなく、ＷＬ−ＣＳＰ以外の半導体素子を実装する構成としてもよい。また、ＷＬ−ＣＳＰからなる半導体素子及び（又は）ＷＬ−ＣＳＰ以外の半導体素子が複数個備えられた構成としてもよい。そのとき、半導体素子とモジュール基板の配線導体とは、上述のような下面に形成された端子をはんだ付けすることで接続されていてもよく、ボンディングワイヤを用いて接続されてもよい。
本発明にかかる半導体モジュールは、携帯電話、デジタルカメラ、携帯情報端末等の小型の電子機器にも安全に実装可能である。
１ モジュール基板
１１ 配線導体
１２ モジュール実装端子
１３ 接地ライン
１３１ 内層接地端子
１３２ 下面接地端子
２ 電子部品
２１ 半導体素子
２２ 受動部品
３ 封止樹脂層
４ 外装シールド
５ 接続部
５１ 内周部分
５２ 接触部分

Claims (10)

  1. 上面に電子部品が実装された基板と、
    前記電子部品が実装された上面を封止する絶縁性の封止樹脂層と、
    前記封止樹脂層の前記基板と反対側を覆う導電性の外装シールドと、
    前記封止樹脂層の内部に配置され、前記外装シールドと前記基板に備えられた接地端子とを電気的に接続する接続部とを備えていることを特徴とする半導体モジュール。
  2. 前記外装シールドを貫通し、少なくとも前記封止樹脂層の内部に到達する凹部が形成されており、
    前記接続部は、前記凹部の内周面を覆う内周部分と前記接地端子と接触する接触部分とを備える請求項１に記載の半導体モジュール。
  3. 前記基板は下面に接地端子が配置されており、
    前記凹部が、前記封止樹脂層、前記基板及び接地端子を貫通している請求項２に記載の半導体モジュール。
  4. 前記凹部は、前記封止樹脂層を貫通しており、
    前記接続部の前記接触部分は前記凹部の底面を覆うように形成されており、
    前記接触部分は前記基板の上面に形成された接地端子と接触する請求項２に記載の半導体モジュール。
  5. 前記凹部が前記電子部品の上部に形成されており、
    前記電子部品の前記接地端子と接続された導体部分と前記接触部分とが接触している請求項２に記載の半導体モジュール。
  6. 前記電子部品が、シリコン貫通電極を備えた半導体素子である請求項５に記載の半導体モジュール。
  7. 前記接地端子が基板の上面に形成されており、
    前記基板には、前記接地端子と接続し、前記基板の厚み方向に立設された導電体が実装されており、
    前記接触部分が前記導電体と接触する請求項２に記載の半導体モジュール。
  8. 前記外装シールドは平面形状が前記基板よりも小さい請求項１から請求項７のいずれかに記載の半導体モジュール。
  9. 前記接続部が複数個備えられている請求項１から請求項８のいずれかに記載の半導体モジュール。
  10. 前記複数個の接続部は、少なくとも前記基板の対角位置に対を成すように配置されている請求項９に記載の半導体モジュール。
JP2011009957A 2011-01-20 2011-01-20 半導体モジュール Pending JP2012151353A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011009957A JP2012151353A (ja) 2011-01-20 2011-01-20 半導体モジュール
US13/323,495 US20120187551A1 (en) 2011-01-20 2011-12-12 Semiconductor module
BRPI1105466-2A BRPI1105466A2 (pt) 2011-01-20 2011-12-13 Módulo semicondutor
CN2011104521377A CN102610591A (zh) 2011-01-20 2011-12-29 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011009957A JP2012151353A (ja) 2011-01-20 2011-01-20 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2012151353A true JP2012151353A (ja) 2012-08-09

Family

ID=46527870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011009957A Pending JP2012151353A (ja) 2011-01-20 2011-01-20 半導体モジュール

Country Status (4)

Country Link
US (1) US20120187551A1 (ja)
JP (1) JP2012151353A (ja)
CN (1) CN102610591A (ja)
BR (1) BRPI1105466A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
KR20140124339A (ko) * 2013-04-16 2014-10-24 스카이워크스 솔루션즈, 인코포레이티드 표면 장착 디바이스들로 구현되는 접지 경로들과 관련된 장치들 및 방법들
KR20150002264A (ko) * 2013-06-28 2015-01-07 삼성전기주식회사 반도체 패키지
WO2018029921A1 (ja) * 2016-08-09 2018-02-15 株式会社村田製作所 半導体パッケージ、及び、配線基板
WO2021019877A1 (ja) * 2019-07-30 2021-02-04 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置
US11178778B2 (en) 2017-06-29 2021-11-16 Murata Manufacturing Co., Ltd. High frequency module
WO2022249600A1 (ja) * 2021-05-26 2022-12-01 株式会社村田製作所 電子回路モジュール
JP7434758B2 (ja) 2019-08-29 2024-02-21 株式会社レゾナック 電子部品装置を製造する方法、及び電子部品装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4766162B2 (ja) * 2009-08-06 2011-09-07 オムロン株式会社 パワーモジュール
TWI448224B (zh) 2012-09-24 2014-08-01 Universal Scient Ind Shanghai 電子模組以及其製造方法
CN102969303A (zh) * 2012-10-26 2013-03-13 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
JP5684349B1 (ja) * 2013-09-10 2015-03-11 株式会社東芝 半導体装置および半導体装置の検査方法
JP2016063015A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体装置
WO2016080333A1 (ja) * 2014-11-21 2016-05-26 株式会社村田製作所 モジュール
US9883582B2 (en) * 2015-11-20 2018-01-30 Hamilton Sundstrand Corporation Circuit boards and circuit board assemblies
JP6717103B2 (ja) * 2016-08-03 2020-07-01 株式会社豊田自動織機 半導体モジュール
WO2018092529A1 (ja) * 2016-11-16 2018-05-24 株式会社村田製作所 高周波モジュール
JP2018098677A (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 送受信モジュール
WO2018135555A1 (ja) * 2017-01-18 2018-07-26 株式会社村田製作所 モジュール
TWI639205B (zh) * 2017-10-18 2018-10-21 Hermes-Epitek Corp. 晶圓級多點測試結構
SG11202006671PA (en) 2018-01-29 2020-08-28 Agency Science Tech & Res Semiconductor package and method of forming the same
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
US11610848B2 (en) * 2021-06-07 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, semiconductor device and shielding housing of semiconductor package
CN114710877A (zh) * 2022-06-07 2022-07-05 深圳市卓汉材料技术有限公司 一种电磁屏蔽封装体及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158595A (ja) * 2002-11-06 2004-06-03 Sanyo Electric Co Ltd 回路装置、回路モジュールおよび回路装置の製造方法
JP2007095739A (ja) * 2005-09-27 2007-04-12 Casio Comput Co Ltd 半導体装置
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
JP2007157891A (ja) * 2005-12-02 2007-06-21 Murata Mfg Co Ltd 回路モジュールおよびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101263752B (zh) * 2005-09-20 2010-06-09 株式会社村田制作所 内装元器件的组件的制造方法及内装元器件的组件
CN101080958A (zh) * 2005-12-22 2007-11-28 株式会社村田制作所 部件内置模块及其制造方法
WO2007114224A1 (ja) * 2006-03-29 2007-10-11 Kyocera Corporation 回路モジュール及び無線通信機器、並びに回路モジュールの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158595A (ja) * 2002-11-06 2004-06-03 Sanyo Electric Co Ltd 回路装置、回路モジュールおよび回路装置の製造方法
JP2007095739A (ja) * 2005-09-27 2007-04-12 Casio Comput Co Ltd 半導体装置
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
JP2007157891A (ja) * 2005-12-02 2007-06-21 Murata Mfg Co Ltd 回路モジュールおよびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10980106B2 (en) 2013-04-16 2021-04-13 Skyworks Solutions, Inc. Apparatus related to conformal coating implemented with surface mount devices
KR20140124339A (ko) * 2013-04-16 2014-10-24 스카이워크스 솔루션즈, 인코포레이티드 표면 장착 디바이스들로 구현되는 접지 경로들과 관련된 장치들 및 방법들
KR102268822B1 (ko) * 2013-04-16 2021-06-25 스카이워크스 솔루션즈, 인코포레이티드 표면 장착 디바이스들로 구현되는 접지 경로들과 관련된 장치들 및 방법들
KR20150002264A (ko) * 2013-06-28 2015-01-07 삼성전기주식회사 반도체 패키지
KR101983142B1 (ko) * 2013-06-28 2019-08-28 삼성전기주식회사 반도체 패키지
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
WO2018029921A1 (ja) * 2016-08-09 2018-02-15 株式会社村田製作所 半導体パッケージ、及び、配線基板
US11178778B2 (en) 2017-06-29 2021-11-16 Murata Manufacturing Co., Ltd. High frequency module
WO2021019697A1 (ja) * 2019-07-30 2021-02-04 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置
JP6888749B1 (ja) * 2019-07-30 2021-06-16 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法
WO2021019877A1 (ja) * 2019-07-30 2021-02-04 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置
JP7434758B2 (ja) 2019-08-29 2024-02-21 株式会社レゾナック 電子部品装置を製造する方法、及び電子部品装置
WO2022249600A1 (ja) * 2021-05-26 2022-12-01 株式会社村田製作所 電子回路モジュール

Also Published As

Publication number Publication date
CN102610591A (zh) 2012-07-25
BRPI1105466A2 (pt) 2015-09-01
US20120187551A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
JP2012151353A (ja) 半導体モジュール
US9230924B2 (en) Method of producing semiconductor module and semiconductor module
KR100824562B1 (ko) 오버몰드 패키지 및 그 제조 방법
US9055682B2 (en) Circuit module
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
JP6950757B2 (ja) 高周波モジュール
US20130271928A1 (en) Circuit module and method of manufacturing the same
CN104051408A (zh) 模块及其制造方法
JP2014112627A (ja) 電子回路モジュール
US20170098637A1 (en) Circuit module and method for manufacturing the same
JP2008288610A (ja) 回路モジュールの製造方法
US10573591B2 (en) Electronic component mounting board, electronic device, and electronic module
US20110038132A1 (en) Microstructure Apparatus, Manufacturing Method Thereof, and Sealing Substrate
US20130250528A1 (en) Circuit module
JP2018201248A (ja) 無線モジュール
JP5577716B2 (ja) 回路モジュール及び回路モジュールの製造方法
KR102117477B1 (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
KR102409692B1 (ko) 통신 모듈
KR20160095520A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
CN107305849B (zh) 封装结构及其制作方法
JP2009152408A (ja) 半導体装置およびその製造方法
KR20160010246A (ko) 전자 소자 모듈 및 그 제조 방법
KR101699213B1 (ko) 저 프로파일 전자 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141111