WO2018135555A1 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
WO2018135555A1
WO2018135555A1 PCT/JP2018/001299 JP2018001299W WO2018135555A1 WO 2018135555 A1 WO2018135555 A1 WO 2018135555A1 JP 2018001299 W JP2018001299 W JP 2018001299W WO 2018135555 A1 WO2018135555 A1 WO 2018135555A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
module
resin layer
heat
sealing resin
Prior art date
Application number
PCT/JP2018/001299
Other languages
English (en)
French (fr)
Inventor
一生 山元
野村　忠志
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201880007121.5A priority Critical patent/CN110178214A/zh
Publication of WO2018135555A1 publication Critical patent/WO2018135555A1/ja
Priority to US16/508,788 priority patent/US11121054B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

発熱効果の向上が図られるとともに、マザー基板等へ安定して実装できるモジュールを提供する。　モジュール１は、配線基板２の一方主面２ａに実装された発熱する第１部品３と、配線基板２の一方主面２ａに実装された第２部品４と、第１部品３の天面３ｂを被覆しないように第１部品３および第２部品４を封止する封止樹脂層５と、第１部品３の天面３ｂに配置された放熱部６とを備え、一方主面２ａを基準として、放熱部６の最も高い位置の高さは、封止樹脂層５の一方主面２ａと対向する面と反対側の面のうちの最も高い面５ａの位置の高さ以下である。

Description

モジュール
　本発明は、配線基板に実装された発熱する部品と、発熱した熱を放熱するための構造を有するモジュールに関する。
　配線基板に発熱する部品が実装されたモジュールでは、加熱による部品の損傷を防ぐために、放熱対策が施される場合がある。このような放熱対策が施されたモジュールとして、例えば、図１１（ａ）に示す特許文献１に記載の半導体装置１００がある。
　半導体装置１００は、積層配線基板１０１と、導電性リード１０２と、導電性リード１０２によって積層配線基板１０１の半導体素子搭載面１０１ａに保持されている、回路形成面１０３ａおよび反回路形成面１０３ｂを有する半導体素子１０３と、半導体素子１０３の反回路形成面１０３ｂを除いて、導電性リード１０２および半導体素子１０３を被覆するように設けられた樹脂１０４とを有する。図１１（ａ）に示すように、半導体装置１００においては、半導体素子１０３の反回路形成面１０３ｂが樹脂１０４から露出している構造となっており、半導体装置冷却用の空気が直接半導体素子１０３と接触するようになっている。これにより、半導体装置１００の放熱効果の向上を図っている。しかしながら、例えば通信に用いるバンドの数が多い場合には、半導体素子１０３の発熱量が大きくなり、半導体素子１０３の反回路形成面１０３ｂを樹脂１０４から露出させただけでは半導体装置１００の冷却性能は十分ではない。
　また、特許文献１には図１１（ｂ）に示す半導体装置１２０が記載されている。半導体装置１２０は、図１１（ｂ）に示すように、半導体素子１０３の反回路形成面１０３ｂに放熱用のフィン１２１を接合したものである。このフィン１２１により空気に直接接触する表面積を増大させ、これにより放熱効果の更なる向上を図っている。
特開平７－２７３２５０号公報（段落００３１～００３２、図５、図６参照）
　しかしながら、上記した半導体装置１２０では、放熱用のフィン１２１が樹脂１０４より突出している。このような構造では、フィン１２１が半導体装置１２０をマザー基板等に実装する際に用いる吸引パッドの邪魔になるため、半導体装置１２０のマザー基板等への安定した実装が困難になる。
　本発明は、上記した課題に鑑みてなされたものであり、放熱効果の向上が図られるとともに、マザー基板等に安定して実装することができるモジュールを提供することを目的とする。
　上記した目的を達成するために、本発明のモジュールは、配線基板と、前記配線基板の一方主面に実装された発熱する第１部品と、前記一方主面に実装された第２部品と、前記第１部品の実装される側の面と反対側の面の少なくとも一部を被覆せず、当該第１部品および前記第２部品を封止する封止樹脂層と、前記第１部品の前記反対側の面の少なくとも一部に配置された放熱部とを備え、前記一方主面を基準として、前記放熱部の最も高い位置の高さは、前記封止樹脂層の表面のうちの最も高い面の位置の高さ以下であることを特徴としている。
　この構成によれば、第１部品の反対側の面のうちの封止樹脂層により被覆されていない部分に配置された放熱部により放熱に寄与する部分の表面積が増大するため、放熱効果の向上が図られる。また、放熱部の最も高い位置の高さを封止樹脂層の表面のうちの最も高い面の位置の高さ以下とすることにより放熱部が封止樹脂層の最も高い面より突出しなくなるため、放熱部が吸引パッドの邪魔にならずマザー基板等に安定して実装することができるとともに、モジュールの低背化を実現することができる。
　また、前記放熱部の材質は金属であるとしてもよい。この構成によれば、第１部品が発する熱が放熱部全体に速やかに伝わるため、放熱効果の更なる向上が図られる。
　また、前記封止樹脂層の表面、前記第１部品の前記反対側の面の前記少なくとも一部のうちの前記放熱部が配置されていない部分、前記放熱部の表面および前記配線基板の側面を被覆するシールド層をさらに備えるとしてもよい。この構成によれば、シールド層により放熱に寄与する部分の表面積がさらに増大するため、放熱効果の更なる向上が図られる。
　また、前記放熱部は柱状または板状の構造を有するとしてもよい。この構成によれば、放熱部の構造の具体例を提供することができる。
　本発明によれば、第１部品の反対側の面のうちの封止樹脂層により被覆されていない部分に配置された放熱部により放熱に寄与する部分の表面積が増大するため、放熱効果の向上が図られる。また、放熱部の最も高い位置の高さを封止樹脂層の表面のうちの最も高い面の位置の高さ以下とすることにより放熱部が封止樹脂層の最も高い面より突出しなくなるため、放熱部が吸引パッドの邪魔にならずマザー基板等に安定して実装することができるとともに、モジュールの低背化を実現することができる。
本発明の第１実施形態に係るモジュールの断面図である。 図１のモジュールのシールド前の平面図である。 図１のモジュールと吸引パッドとの位置関係を示す図である。 本発明の第１実施形態の変形例１に係るモジュールの断面図である。 本発明の第１実施形態の変形例２に係るモジュールの断面図である。 （ａ）本発明の第１実施形態の変形例３に係るモジュールの断面図であり、（ｂ）は（ａ）のモジュールのシールド前の平面図である。 本発明の第１実施形態の変形例４に係るモジュールのシールド前の平面図である。 本発明の第２実施形態に係るモジュールの断面図である。 図８のモジュールのシールド前の平面図である。 （ａ）は本発明の第２実施形態の変形例１に係るモジュールのシールド前の平面図であり、（ｂ）は本発明の第２実施形態の変形例２に係るモジュールのシールド前の平面図である。 （ａ）は従来のモジュールの断面図の一例であり、（ｂ）は従来のモジュールの断面図の他の例である。
　＜第１実施形態＞
　本発明の第１実施形態に係るモジュール１について図１および図２を参照して説明する。なお、図１は第１実施形態に係るモジュール１の断面図であり、図２は図１のモジュール１のシールド前の平面図である。
　第１実施形態に係るモジュール１は、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載されるものである。モジュール１は、配線基板２と、配線基板２の一方主面２ａに実装された第１部品３および複数の第２部品４と、第１部品３および各第２部品４などを封止する封止樹脂層５と、第１部品３の一方主面２ａと対向する面（第１部品３の実装される側の面）３ａと反対側の面（以下、「天面」という。）３ｂに配置された放熱部６と、封止樹脂層５の表面、第１部品３の天面３ｂの一部および放熱部６の表面を被覆するシールド層７と、実装電極８とを備える。
　配線基板２は、例えば、低温同時焼成セラミックスやガラスエポキシ樹脂などで形成される。配線基板２の一方主面２ａには第１部品３および各第２部品４のそれぞれが実装される複数のランド電極が形成され、他方主面２ｂには複数の実装電極８が形成され、配線基板２の表層および内層には複数のグランド電極、複数種類の配線電極９、および複数のビア導体が形成されている。ここで、各グランド電極は、例えば、配線基板２の側面から露出するように形成されている。また、配線基板２の他方主面２ｂの外部電極に半田バンプが形成されることによって実装電極８が構成されている。
　また、各ランド電極、各外部電極、各グランド電極、および各配線電極９は、それぞれ、ＣｕやＡｇ、Ａｌ等の電極として一般的に採用される金属で形成されている。また、各ビア導体は、ＡｇやＣｕ等の金属で形成されている。なお、各ランド電極および各外部電極には、Ｎｉ／Ａｕめっきがそれぞれ施されていてもよい。
　第１部品３は発熱する部品であり、第１部品３として、例えば、ＩＣ、パワーアンプなどの半導体素子と、パワーインダクタやトランスなどの受動素子が挙げられる。また、各第２部品４はほとんど発熱しない部品であり、第２部品４として、例えば、インダクタ、コンデンサ、フィルタなどが挙げられる。
　封止樹脂層５は、第１部品３の天面３ｂを除いて配線基板２の一方主面２ａとこの一方主面２ａに実装された第１部品３および各第２部品４を被覆するように設けられており、第１部品３の天面３ｂおよび放熱部６を被覆していない。また、封止樹脂層５に、一般的なシリカフィラー入りのエポキシ樹脂を用いることができる。なお、封止樹脂層５に高い熱伝導性を持たせるために、アルミナフィラー入りのエポキシ樹脂を封止樹脂層５に用いることもできる。
　各放熱部６は、第１部品３の天面３ｂに配置されており、略円柱状をしている。また、配線基板２の一方主面２ａを基準として、各放熱部６の最も高い位置は、封止樹脂層５の一方主面２ａと対向する面と反対側の面のうちの最も高い面５ａの位置より低くなっている。なお、シールド層７の形成後において、配線基板２の一方主面２ａを基準として、各放熱部６の最も高い部分を覆うシールド層７の位置の高さは、封止樹脂層５の最も高い面５ａを覆うシールド層７の位置の高さ以下となる。また、各放熱部６は、各種金属、カーボン材料などの熱伝導の高い材料で形成されている。なお、この第１実施形態では、封止樹脂層５の最も高い面５ａは、第１部品３の天面３ｂに垂直な方向から見た平面視において、第１部品３の天面３ｂの周囲全てを取り囲むように第１部品３の天面３ｂ以外の部分に存在する。
　なお、第１実施形態では、１５個の放熱部６が３行５列のマトリックス状に配置されているが、配置パターンや数はこれに限定されるものではない。また、各放熱部６は略円柱状以外の略直方体状などの他の柱状であってもよい。
　シールド層７は、封止樹脂層５の表面（シールド前の封止樹脂層５の露出部分）、第１部品３の天面３ｂのうちの放熱部６が配置されていない部分、放熱部６の表面（シールド前の放熱部６の露出部分）および配線基板２の側面を被覆するように設けられている。シールド層７は、外部機器から放射される不要電磁波がモジュール１の第１部品３、各第２部品４および各配線電極等へ到来することを低減したり、モジュール１の第１部品３、各第２部品４および各配線電極等から放射される不要電磁波が外部へ漏洩することを低減したりするためのものである。また、シールド層７が配線基板２の側面から露出しているグランド電極と接触することで、シールド効果を上げることができる。
　シールド層７は、例えば、密着層と、密着層に積層された導電層と、導電層に積層された耐食層とを有する多層構造で形成することができる。密着層は、導電層と封止樹脂層５等との密着強度を高めるために設けられるものであり、例えば、ＳＵＳなどの金属で形成することができる。導電層は、シールド層７の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌのうちのいずれかの金属で形成することができる。耐食層は、導電層が腐食したり、傷が付いたりするのを防止するために設けられるものであり、例えば、ＳＵＳで形成することができる。
　（モジュールの製造方法）
　次に、モジュール１の製造方法について説明する。この第１実施形態では、複数のモジュール１の集合体が形成された後に、個片化されることによりモジュール１が製造される。
　まず、一方主面２ａに複数のランド電極が形成され、他方主面２ｂに複数の外部電極が形成されるとともに、表層または内層に複数のグランド電極、複数種類の配線電極９、複数のグランド電極および複数のビア導体等が形成された配線基板２の集合体を用意する。各ランド電極、各外部電極、各グランド電極、および各配線電極９については、Ａｇ、Ｃｕ等の金属を含有する導電性ペーストをスクリーン印刷するなどしてそれぞれ形成することができる。また、各ビア導体については、レーザ等を用いてビアホールを形成した後、周知の方法により形成することができる。
　次に、配線基板２の一方主面２ａに、周知の表面実装技術を用いて第１部品３および複数の第２部品４を実装する。例えば、配線基板２のランド電極のうち所望のランド電極上に半田を印刷しておき、半田が印刷されているランド電極のうちの対応するランド電極上に第１部品３および各第２部品４を実装し、第１部品３および各第２部品４を実装した後、リフロー処理を行う。なお、リフロー処理後に必要に応じて配線基板２の集合体の洗浄を行う。
　次に、配線基板２の一方主面２ａおよびこの一方主面２ａに実装された第１部品３および各第２部品４を被覆するように、配線基板２の一方主面２ａに封止樹脂層５を形成する。封止樹脂層５の形成に、例えば、トランスファーモールド方式、コンプレッションモールド方式、液状樹脂工法、シート樹脂工法等を用いることができる。ここで、封止樹脂層５に、一般的なシリカフィラー入りのエポキシ樹脂を用いることができる。なお、封止樹脂層５に高い熱伝導性を持たせるために、アルミナフィラー入りのエポキシ樹脂を封止樹脂層５に用いることもできる。なお、封止樹脂層５の形成前に、必要に応じて配線基板２のプラズマ洗浄を行う。また、必要に応じて封止樹脂層５の本硬化を行う。
　必要に応じて、配線基板２の所望の外部電極上に半田をスクリーン印刷したり、半田ボールを実装したり、めっき形成したりすることによって半田バンプを形成する。これによって実装電極８が形成される。
　次に、封止樹脂層５のうち、第１部品３の天面３ｂを被覆する部分の樹脂をレーザ照射により除去し、第１部品３の天面３ｂを露出させる。ここで、レーザとして、例えば、ＵＶレーザ、ＣＯ２レーザ、Ｇｒｅｅｎレーザなどを使用することができる。
　次に、第１部品３の天面３ｂに複数の放熱部６を形成する。この放熱部６には、各種金属およびカーボン材料等の熱伝導性の高い材料が用いられる。この放熱部６の形成の一例は以下の通りである。
　第１部品３の天面３ｂのうち所望の箇所に、金属ナノ粒子を含有したインクをインクジェット法により吐出し、この吐出を少なくとも２回以上行ってインクを積み重ねる。そして、インクの吐出終了後に焼成により金属ナノ粒子を含有したインクを焼結させ、略円柱状をした放熱部６として硬化させる。ただし、インクの吐出回数は、配線基板２の一方主面２ａを基準として、硬化後の各放熱部６の最も高い位置の高さが封止樹脂層５の最も高い面５ａの位置の高さ以下になる回数である。
　また、インクに含有される金属ナノ粒子の粒子径は５００ｎｍより小さいことが望ましい。５００ｎｍより大きい場合、焼成温度が高くなり、配線基板２の一方主面２ａに実装されている第１部品３等などの信頼性が低下するからである。
　また、金属ナノ粒子の材料としては、Ｃｕ、Ｎｉ、Ｃｏ、Ａｇ、Ｐｄ、Ｒｈ、Ｒｕ、Ａｕ、Ｐｔ、Ｉｒ等の遷移金属群の中から選択した少なくとも１種類の金属とすることが望ましい。また、選択した金属を単体で用いても良いし、合金として用いても良いし、金属の酸化物として用いても良い。
　インクは１回吐出された状態で略楕円球状となる粘度を有することが望ましい。インクの粘度を高くしておくことにより吐出されたインクが濡れ広がりにくくなり、インクが吐出される都度、液球の形状が略楕円球状となって残留するため、放熱部６は幅が広い部分と狭い部分とを交互に有する略円柱状となる。なお、吐出されたインクが均等に濡れ広がると仮定した場合、放熱部６の横断面（第１部品３の天面３ｂと水平な面）の形状は略円形状となり、その径は５０μｍ以上３００μｍ以下であることが望ましい。放熱部６の径が小さすぎると、硬化時の収縮でヒビが入る可能性があるからである。一方、径が大きすぎると、第１部品３の天面３ｂに形成することができる放熱部６の数が少なくなって第１部品３の天面３ｂに配置可能な複数の放熱部６全体での表面積が小さくなるからである。
　なお、焼成は、インクに含まれている金属ナノ粒子および分散剤の種類により、酸化雰囲気中または還元雰囲気中で行う。例えば、分散剤を早期に消失させるためには酸化雰囲気中で焼成することが望ましく、金属ナノ粒子に酸化物が含まれる場合には還元雰囲気中で焼成することが望ましい。酸化雰囲気中で焼成するか、還元雰囲気中で焼成するかは、流入させるガスの種類により制御することができる。例えば、酸化雰囲気中で焼成する場合には、空気、酸化ガス等を流入させれば良く、還元雰囲気中で焼成する場合には、水素ガス等を流入させれば良い。
　放熱部６が第１部品３の天面３ｂに形成された後、ダイサーまたはレーザ加工により、モジュール１を個片化する。
　次に、封止樹脂層５の表面、第１部品３の天面３ｂのうちの放熱部６が配置されていない部分、放熱部６の表面および配線基板２の側面を被覆するように、シールド層７を形成する。シールド層７の形成に、例えば、スパッタ方式、蒸着方式、ペースト塗布方式等を用いることができる。シールド層７は配線基板２のグランド電極と接続してもよい。
　なお、必要に応じて、モジュール１の洗浄、印字、測定、外観検査、梱包を行い出荷する。
　上記した第１実施形態によれば、第１部品３の天面３ｂに放熱部６を配置することにより、放熱に寄与する部分の表面積が増大するため、放熱効果の向上が図られる。さらに、封止樹脂層５の表面、第１部品３の天面３ｂの一部および放熱部６の表面をシールド層７により覆うことにより、放熱に寄与する部分の表面積がさらに増大するため、放熱効果の更なる向上が図られる。また、第１部品３から発せられた熱を、放熱部６、シールド層７、シールド層７に接続されたグランド電極、グランド電極に接続されたモジュール１の他方主面２ｂに形成された実装電極８を介してマザー基板等に逃がすがことができる。また、モジュール１の放熱効果が優れているので、第１部品３の負荷電流量を大きくすることができる。
　また、配線基板２の一方主面２ａを基準として、放熱部６の最も高い位置の高さを封止樹脂層５の最も高い面５ａの位置の高さ以下とすることにより、放熱部６が封止樹脂層５の最も高い面５ａより突出しなくなる、つまり、放熱部６の最も高い部分を覆うシールド層７の部分が封止樹脂層５の最も高い面５ａを覆うシールド層７の部分より突出しなくなる。このため、吸引パッド２０を用いてモジュール１をマザー基板等に実装する際に、図３に示すように、放熱部６が吸引パッド２０の邪魔にならずマザー基板等に安定して実装することができる。また、封止樹脂層５の最も高い面５ａは、第１部品３の天面３ｂに垂直な方向から見た平面視において、第１部品３の天面３ｂの周囲全てを取り囲むように存在するため、吸引パッド２０による吸引時のリークを防止することができる。
　また、放熱部６の材質を各種金属またはカーボン材料などの熱伝導率の高い材料とすることにより、第１部品３が発する熱が放熱部６全体に速やかに伝わるため、放熱効果の更なる向上が図られる。
　＜変形例１＞
　本発明の第１実施形態に係るモジュール１の変形例１について図４を参照して説明する。なお、図４は変形例１に係るモジュール１Ａの断面図である。
　変形例１に係るモジュール１Ａでは、封止樹脂層３１は、第１部品３の天面３ｂのうち、高温になる部分を含む領域を被覆せず、残りの領域を被覆するように設けられている。ここで、第１部品３の天面３ｂのうちの高温になる部分は、天面３ｂに垂直な方向から見た平面視において、例えば、第１部品３が備える電源ブロックおよびパワーアンプブロックが存在する部分である。
　モジュール１Ａにおいて、放熱部６は第１部品３の天面３ｂのうちの高温になる部分を含む領域に配置される。これにより、第１部品３から発せられる熱が放熱部６に速やかに伝導することになるため、モジュール１Ａは効率的な放熱を実現することができる。
　＜変形例２＞
　本発明の第１実施形態に係るモジュール１の変形例２について図５を参照して説明する。なお、図５は変形例２に係るモジュール１Ｂの断面図である。
　変形例２におけるモジュール１Ｂでは、封止樹脂層３２は、第１部品３の天面３ｂに垂直な方向から見た平面視において、第１部品３の天面３ｂおよびその天面３ｂの周辺部分の樹脂が除去されることにより形成されている。つまり、配線基板２の一方主面２ａを基準として、封止樹脂層３２の第１部品３の周辺部分の面５ｂの位置の高さが第１部品３の天面３ｂの位置の高さと略同じになっている。
　モジュール１Ｂでは、シールド層７の第１部品３側の面からシールド層７の外側の側面までの距離が短くなるので、モジュール１Ｂは効率的な放熱を実現することができる。
　＜変形例３＞
　本発明の第１実施形態に係るモジュール１の変形例３について図６を参照して説明する。なお、図６（ａ）は変形例３に係るモジュール１Ｃの断面図であり、図６（ｂ）は図６（ａ）のモジュール１Ｃのシールド前の平面図である。なお、変形例３において用いる「右」は、モジュール１Ｃの天面に垂直な方向から見た平面視（図６（ｂ）の紙面）での「右」を指す。
　変形例３におけるモジュール１Ｃでは、第１部品３が、配線基板２の一方主面２ａに垂直な方向から見た平面視において、配線基板２の一方主面２ａ上の右側中央の端部付近に配置されている。さらに記載すると、第１部品３は、配線基板２の一方主面２ａ上に、当該一方主面２ａの所定の辺（変形例３では「一方主面２ａの右側の辺」が該当）に近接し、かつ、当該所定の辺と連続する２辺（変形例３では「一方主面２ａの上側の辺」、「一方主面２ａの下側の辺」が該当）のそれぞれに近接しない部分に配置されている。また、モジュール１Ｃでは、封止樹脂層３３は、第１部品３の天面３ｂに垂直な方向から見た平面視において、第１部品３の天面３ｂおよびその天面３ｂの周辺部分のうちの右側の周辺部分の樹脂が除去されることにより形成されている。さらに記載すると、封止樹脂層３３は、第１部品３の天面３ｂ上の樹脂が除去されるとともに、一方主面２ａの上記の所定の辺と天面３ｂの当該所定の辺と対向する辺との間の第１の部分（変形例３では「天面３ｂの周辺部分のうちの右側の周辺部分」が該当）において当該第１の部分における封止樹脂層３３の面が天面３ｂと略同一平面となるように樹脂が除去されることにより形成されている。つまり、配線基板２の一方主面２ａを基準として、封止樹脂層３３の第１部品３の周辺部分のうちの右側の周辺部分の面５ｃの位置の高さは第１部品３の天面３ｂの位置の高さと略同じになっている。さらに記載すると、封止樹脂層３３の上記の第１の部分の一方主面２ａと対向する面と反対側の面の位置の高さは第１部品３の天面３ｂの位置の高さと略同じになっている。なお、この変形例３では、封止樹脂層３３の最も高い面５ａは、第１部品３の天面３ｂに垂直な方向から見た平面視において、第１部品３の天面３ｂの周囲のうちの右側を除く周囲を取り囲むように存在する。さらに記載すると、封止樹脂層３３の最も高い面５ａは、第１部品３の天面３ｂの周囲のうちの上記の所定の辺と対向する辺（変形例３では、「第１部品３の天面３ｂの右側の辺」が該当）を除く周囲を取り囲むように存在する。このため、放熱部６がモジュール１Ｃのマザー基板等への実装に際して吸引パッドを利用して、マザー基板等に安定して確実に実装することができる。また、シールド層７が接続されるグランド電極と近いため、放熱経路を短くすることができる。よって、更なる放熱効果の向上が図られる。
　＜変形例４＞
　本発明の第１実施形態に係るモジュール１の変形例４について図７を参照して説明する。なお、図７は変形例４に係るモジュール１Ｄのシールド前の平面図である。なお、変形例４において用いる「左」、「右」、「上」、「下」は、モジュール１Ｄの天面に垂直な方向から見た平面視（図７の紙面）での「左」、「右」、「上」、「下」を指す。
　変形例４におけるモジュール１Ｄでは、第１部品３が、配線基板２の一方主面２ａに垂直な方向から見た平面視において、配線基板２の一方主面２ａ上の右下の端部付近に配置されている。さらに記載すると、第１部品３は、配線基板２の一方主面２ａ上に、当該一方主面２ａの所定の辺（変形例４では「一方主面２ａの右側の辺」が該当）および当該所定の辺に連続する２辺のうちの一方の辺（変形例４では「一方主面２ａの下側の辺」が該当）に近接し、かつ、当該所定の辺に連続する２辺のうちの他方の辺（変形例４では「一方主面２ａの上側の辺」が該当）に近接しない部分に配置されている。また、モジュール１Ｄでは、封止樹脂層３４は、第１部品３の天面３ｂに垂直な方向から見た平面視において、第１部品３の天面３ｂおよびその天面３ｂの周辺部分のうちの右側の周辺部分および下側の周辺部分の樹脂が除去されることにより形成されている。さらに記載すると、封止樹脂層３４は、第１部品３の天面３ｂ上の樹脂が除去されるとともに、一方主面２ａの上記の所定の辺と天面３ｂの当該所定の辺と対向する辺との間の第１の部分、一方主面２ａの上記の一方の辺と天面３ｂの当該一方の辺と対向する辺との間の第２の部分、第１の部分の一方主面２ａの上記の一方の辺と対向する辺と当該一方の辺との間の第３の部分（変形例４では、「天面３ｂの周辺部分のうちの右側の周辺部分および下側の周辺部分」が第１の部分、第２の部分、および第３の部分に該当）において第１の部分、第２の部分、および第３の部分それぞれにおける封止樹脂層３４の面が天面３ｂと略同一平面となるように樹脂が除去されることにより形成されている。つまり、配線基板２の一方主面２ａを基準として、封止樹脂層３４の第１部品３の周辺部分のうちの右側の周辺部分および下側の周辺部分を囲む周辺部分の面５ｄの位置の高さは第１部品３の天面３ｂの位置の高さと略同じになっている。さらに記載すると、封止樹脂層３４の上記の第１の部分、第２の部分、および第３の部分のそれぞれの一方主面２ａと対向する面と反対側の面の位置の高さは第１部品３の天面３ｂの位置の高さと略同じになっている。なお、この変形例４では、封止樹脂層３４の最も高い面５ａは、第１部品３の天面３ｂに垂直な方向から見た平面視において、第１部品３の天面３ｂの周囲のうちの左側および上側の周囲を取り囲むように存在する。さらに記載すると、封止樹脂層３４の最も高い面５ａは、第１部品３の天面３ｂの周囲のうちの上記の所定の辺と対応する辺と反対側の辺（変形例４では、「第１部品３の天面３ｂの左側の辺」が該当）および上記の一方の辺と対応する辺と反対側の辺（変形例４では、「第１部品３の天面３ｂの上側の辺」が該当）を取り囲むように存在する。このため、放熱部６がモジュール１Ｄのマザー基板等への実装に際して吸引パッドを利用して、マザー基板等に安定して確実に実装することができる。また、シールド層７が接続されるグランド電極と近いため、放熱経路を短くすることができる。よって、更なる放熱効果の向上が図られる。
　＜第２実施形態＞
　本発明の第２実施形態に係るモジュール５０について図８および図９を参照して説明する。なお、図８は第２実施形態に係るモジュール５０の断面図であり、図９は図８のモジュール５０のシールド前の平面図である。
　第２実施形態に係るモジュール５０が図１および図２を用いて説明した第１実施形態に係るモジュール１と異なる点は、図８および図９に示すように、放熱部５１の形状が柱状ではなく板状をしている点である。その他の構成は第１実施形態に係るモジュール１と同様であるため、同一符号を付すことによりその説明を省略する。
　各放熱部５１は、第１部品３の天面３ｂに配置されており、略板状をしている。また、配線基板２の一方主面２ａを基準として、各放熱部５１の最も高い位置は、封止樹脂層５の一方主面２ａと対向する面と反対側の面のうちの最も高い面５ａの位置より低くなっている。なお、シールド層７の形成後において、配線基板２の一方主面２ａを基準として、各放熱部５１の最も高い部分を覆うシールド層７の位置の高さは、封止樹脂層５の最も高い面５ａを覆うシールド層７の位置の高さ以下となる。また、各放熱部５１は、各種金属、カーボン材料などの熱伝導の高い材料で形成されている。なお、この第２実施形態では、封止樹脂層５の最も高い面５ａは、第１部品３の天面３ｂに垂直な方向から見た平面視において、第１部品３の天面３ｂの周囲全てを取り囲むように第１部品３の天面３ｂ以外の部分に存在する。
　なお、第２実施形態では、５個の放熱部５１が並んで配置されているが、配置パターンや数はこれに限定されるものではない。
　（モジュールの製造方法）
　次に、モジュール５０の製造方法について説明する。この第２実施形態では、複数のモジュール５０の集合体が形成された後に、個片化されることによりモジュール５０が製造される。
　第１実施形態に係るモジュール１の製造方法と同様に、配線基板２の集合体を用意する工程から、封止樹脂層５の第１部品３の天面３ｂを覆う部分を除去する工程までの各工程を行う。
　次に、第１部品３の天面３ｂに複数の放熱部５１を形成する。この放熱部５１には、各種金属およびカーボン材料等の熱伝導性の高い材料が用いられる。この放熱部５１の形成の一例は以下の通りである。
　第１部品３の天面３ｂのうち所望の箇所に熱硬化性接着剤を塗布する。なお、熱硬化性接着剤に金属フィラーを含む接着剤を用いることにより熱伝導性を良好にすることができる。
　熱硬化性接着剤を塗布した後、塗布した熱硬化性接着剤上に放熱部５１として金属製の板を実装する。金属製の板からなる各放熱部５１を接着剤上に実装した状態において、配線基板２の一方主面２ａを基準として、各放熱部５１の最も高い位置の高さが封止樹脂層５の最も高い面５ａの位置の高さ以下にする。ただし、金属製の板の材料として、Ｃｕ、Ａｌ、ＳＵＳ、真鍮等を用いることができる。
　第１実施形態に係るモジュール１の製造方法と同様に、モジュール５０を個片化する工程以降の各工程を行う。
　上記した第２実施形態に係るモジュール５０によれば、第１実施形態に係るモジュール１と同様の効果が得られる。
　＜変形例１＞
　本発明の第２実施形態に係るモジュール５０の変形例１について図１０（ａ）を参照して説明する。なお、図１０（ａ）は変形例１に係るモジュール５０Ａのシールド前の平面図である。変形例１に係るモジュール５０Ａでは、第１部品３の天面３ｂに配置される放熱部５５がハニカム構造をしている。
　＜変形例２＞
　本発明の第２実施形態に係るモジュール５０の変形例２について図１０（ｂ）を参照して説明する。なお、図１０（ｂ）は変形例２に係るモジュール５０Ｂのシールド前の平面図である。
　変形例２に係るモジュール５０Ｂでは、配線基板２の一方主面２ａに複数の第１部品３および複数の第２部品４が搭載されている。各第１部品３の天面３ｂは第１実施形態に係るモジュール１と同様に、封止樹脂層５により被覆されていない。複数の第１部品３のうちの一の第１部品３の天面３ｂには、柱状をした放熱部６と板状の放熱部５１とが混在して配置されている。また、複数の第１部品３のうちの他の第１部品３の天面３ｂには、ハニカム構造をした放熱部５５が配置されている。なお、封止樹脂層５の最も高い面５ａは、各第１部品３の天面３ｂに垂直な方向から見た平面視において、各第１部品３の天面３ｂの周囲を囲むように各第１部品３の天面３ｂ以外の部分に存在する。
　なお、板状の放熱部５１およびハニカム構造をした放熱部５５は、それぞれ、第１実施形態で説明したインクをインクジェット法により吐出する方法を利用して形成することができる。また、柱状の放熱部６は、第２実施形態の放熱部５１と同様に、第１部品３の天面３ｂの所望の箇所に熱硬化性接着剤を塗布し、その上に柱状の棒を実装することによって形成することができる。
　なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行うことができる。例えば、上記した各実施形態の内容および変形例の内容を組み合わせてもよい。
　本発明は、配線基板に発熱する部品が実装されているとともに、放熱構造を有するモジュールに適用することができる。
　１，１Ａ，１Ｂ，１Ｃ，１Ｄ，５０，５０Ａ，５０Ｂ　モジュール
　２　配線基板
　３　第１部品
　４　第２部品
　５，３１，３２，３３，３４　封止樹脂層
　６，５１，５５　放熱部
　７　シールド層

Claims (4)

  1. 　配線基板と、
    　前記配線基板の一方主面に実装された発熱する第１部品と、
    　前記一方主面に実装された第２部品と、
    　前記第１部品の実装される側の面と反対側の面の少なくとも一部を被覆せず、当該第１部品および前記第２部品を封止する封止樹脂層と、
    　前記第１部品の前記反対側の面の少なくとも一部に配置された放熱部と
    を備え、
    　前記一方主面を基準として、前記放熱部の最も高い位置の高さは、前記封止樹脂層の表面のうちの最も高い面の位置の高さ以下であることを特徴とするモジュール。
  2. 　前記放熱部の材質は金属であることを特徴とする請求項１に記載のモジュール。
  3. 　前記封止樹脂層の表面、前記第１部品の前記反対側の面の前記少なくとも一部のうちの前記放熱部が配置されていない部分、前記放熱部の表面および前記配線基板の側面を被覆するシールド層をさらに備える請求項１または２に記載のモジュール。
  4. 　前記放熱部は柱状または板状の構造を有することを特徴とする請求項１ないし３のいずれか１項に記載のモジュール。
PCT/JP2018/001299 2017-01-18 2018-01-18 モジュール WO2018135555A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201880007121.5A CN110178214A (zh) 2017-01-18 2018-01-18 模块
US16/508,788 US11121054B2 (en) 2017-01-18 2019-07-11 Module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017006323 2017-01-18
JP2017-006323 2017-01-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/508,788 Continuation US11121054B2 (en) 2017-01-18 2019-07-11 Module

Publications (1)

Publication Number Publication Date
WO2018135555A1 true WO2018135555A1 (ja) 2018-07-26

Family

ID=62908317

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/001299 WO2018135555A1 (ja) 2017-01-18 2018-01-18 モジュール

Country Status (3)

Country Link
US (1) US11121054B2 (ja)
CN (1) CN110178214A (ja)
WO (1) WO2018135555A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020162614A1 (ja) * 2019-02-08 2020-08-13 株式会社村田製作所 モジュール
WO2022153789A1 (ja) * 2021-01-12 2022-07-21 株式会社村田製作所 回路モジュール
WO2023281847A1 (ja) * 2021-07-07 2023-01-12 株式会社村田製作所 モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153835A (ja) * 1994-11-28 1996-06-11 Fujitsu Ltd 冷却構造
JPH08186200A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置
JP2003031744A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp 半導体装置
JP2004327556A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP5988003B1 (ja) * 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273250A (ja) 1994-03-31 1995-10-20 Hitachi Ltd 半導体装置
US6294731B1 (en) * 1999-03-16 2001-09-25 Performance Interconnect, Inc. Apparatus for multichip packaging
US7057277B2 (en) * 2003-04-22 2006-06-06 Industrial Technology Research Institute Chip package structure
CN101401206B (zh) * 2006-03-29 2011-04-13 京瓷株式会社 电路组件和无线通信设备、以及电路组件的制造方法
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
JP6344981B2 (ja) 2014-06-03 2018-06-20 日立オートモティブシステムズ株式会社 半導体モジュールの製造方法
US9735118B2 (en) * 2015-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Antennas and waveguides in InFO structures
US9691710B1 (en) * 2015-12-04 2017-06-27 Cyntec Co., Ltd Semiconductor package with antenna
JP6328698B2 (ja) * 2016-07-26 2018-05-23 Tdk株式会社 電子回路パッケージ
KR20200107201A (ko) * 2019-03-06 2020-09-16 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153835A (ja) * 1994-11-28 1996-06-11 Fujitsu Ltd 冷却構造
JPH08186200A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置
JP2003031744A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp 半導体装置
JP2004327556A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP5988003B1 (ja) * 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020162614A1 (ja) * 2019-02-08 2020-08-13 株式会社村田製作所 モジュール
WO2022153789A1 (ja) * 2021-01-12 2022-07-21 株式会社村田製作所 回路モジュール
WO2023281847A1 (ja) * 2021-07-07 2023-01-12 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
US11121054B2 (en) 2021-09-14
CN110178214A (zh) 2019-08-27
US20190341329A1 (en) 2019-11-07

Similar Documents

Publication Publication Date Title
US9887173B2 (en) Method for producing structured sintered connection layers, and semiconductor element having a structured sintered connection layer
US8410584B2 (en) Semiconductor device packages with electromagnetic interference shielding
EP1761119A1 (en) Ceramic capacitor
US20090194852A1 (en) Semiconductor device packages with electromagnetic interference shielding
US20090268423A1 (en) Interconnect substrate and electronic circuit mounted structure
US11121054B2 (en) Module
US9591747B2 (en) Module board
JP2009158742A (ja) 電子装置
JP3143888U (ja) 部品内蔵モジュール
JP2008085089A (ja) 樹脂配線基板および半導体装置
WO2018181708A1 (ja) モジュール
JPH08330473A (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JP7354594B2 (ja) 電子素子モジュール及びその製造方法
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
US11903120B2 (en) Radio frequency module
US8093505B2 (en) Layered electronic circuit device
JP2008034778A (ja) 回路モジュール
JP2008258214A (ja) 発光素子実装用多層配線基板とその製造方法
WO2016157478A1 (ja) 配線基板および電子装置
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
TWI417970B (zh) 封裝結構及其製法
JP6760487B2 (ja) モジュール
JP2021005674A (ja) 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法
US20150187676A1 (en) Electronic component module
WO2018070192A1 (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18742156

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18742156

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP