JP2004327556A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004327556A JP2004327556A JP2003117508A JP2003117508A JP2004327556A JP 2004327556 A JP2004327556 A JP 2004327556A JP 2003117508 A JP2003117508 A JP 2003117508A JP 2003117508 A JP2003117508 A JP 2003117508A JP 2004327556 A JP2004327556 A JP 2004327556A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metal plate
- flip
- interposer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】耐半田性などの信頼性が高く、しかも熱放散性に優れた半導体装置を提供する。
【解決手段】インターポーザー１上に半導体素子２をフェースダウンで配置すると共にフリップチップ接合して搭載した半導体装置に関する。半導体素子２のフリップチップ接合部と反対側の面に金属板４を接着する。半導体素子２のフリップチップ接合部に形成される間隙と、半導体素子２のフリップチップ接合部及び金属板３との接着面以外の表面と、金属板４の半導体素子２との接着面以外の表面とを、同一材料の封止樹脂３で封止すると共に、金属板４の表面の少なくとも一部を封止樹脂３の表面に露出させる。半導体素子２を界面のない封止樹脂３で封止することができる。また半導体素子２の発熱を金属板４に伝熱して、金属板４から封止樹脂３を通して放散することができると共に、金属板４の露出する表面から放散することができる。
【選択図】 図１
【解決手段】インターポーザー１上に半導体素子２をフェースダウンで配置すると共にフリップチップ接合して搭載した半導体装置に関する。半導体素子２のフリップチップ接合部と反対側の面に金属板４を接着する。半導体素子２のフリップチップ接合部に形成される間隙と、半導体素子２のフリップチップ接合部及び金属板３との接着面以外の表面と、金属板４の半導体素子２との接着面以外の表面とを、同一材料の封止樹脂３で封止すると共に、金属板４の表面の少なくとも一部を封止樹脂３の表面に露出させる。半導体素子２を界面のない封止樹脂３で封止することができる。また半導体素子２の発熱を金属板４に伝熱して、金属板４から封止樹脂３を通して放散することができると共に、金属板４の露出する表面から放散することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、インターポーザーに半導体素子をフリップチップ実装すると共に封止して形成される半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体高集積化の進展に伴い、半導体装置のＩ／Ｏ数が飛躍的に増加する傾向にある。しかし、従来のリードフレームを使用したＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）ではこれに対応できないので、ＰＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等の半導体装置が開発され、チップセットやプロセッサ等で使用されている。図７（ａ）はＰＢＧＡの一例を示すものであり、インターポーザー１に半導体素子２を搭載し、半導体素子２の電極とインターポーザー１の端子とを金線やアルミニウム細線などのワイヤ１０で接続すると共に、ワイヤ１０を含めて半導体素子２を封止樹脂３で封止するようにしてある。そしてインターポーザー１の半導体素子２を搭載した面と反対側の面には外部接続用の半田ボール１１が設けてある。
【０００３】
一方、一部のゲートアレイ、グラフィック等の分野では、ハイパワー化に対応するため、銅等の金属板４を使用して熱放散性を高めるようにした、図７（ｂ）のようなＴＥＢＧＡ（Ｔｈｅｒｍａｌ Ｅｎｈａｎｃｅｄ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等のパッケージが使用されている。図７（ｂ）のものは、インターポーザー１に素子搭載用開口部２４を形成すると共にインターポーザー１の片面に放熱用の金属板４を接着し、素子搭載用開口部２４に半導体素子２を搭載すると共に半導体素子２の電極とインターポーザー１の端子とをワイヤ１０で接続し、ワイヤ１０を含めて半導体素子２を封止樹脂３で封止するようにしてある。
【０００４】
また最近では、外部リードとの電気的接続間を、金線やアルミニウム細線を用いて接続するいわゆるワイヤボンディング法に代わって、フリップチップ法が高速な信号を効率よく伝達することができるために脚光をあびており、図７（ｃ）に示すようなＦＣ−ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ−Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれるパッケージが、熱放散性も高いパッケージとして検討されている。
【０００５】
しかし、図７（ａ）のＰＢＧＡは、多Ｉ／Ｏ用途には適してはいるものの放熱性が劣るという問題がある。
【０００６】
また図７（ｂ）のＴＥＢＧＡは、放熱性の面では非常に優れたパッケージであるが、ファンインの端子配置ができず、多Ｉ／Ｏ化に限度がある上、パッケージ組立が複雑であるという欠点も有する。
【０００７】
さらに図７（ｃ）のＦＣ−ＢＧＡは、多Ｉ／Ｏ化に適し、放熱性にも裏面にヒートスプレッダーを取り付けることにより対応可能であるが、フリップチップ接合に伴うアンダーフィルと呼ばれる封止が必要である。アンダーフィルは、半導体素子２に設けられた半田や金製のバンプ６によって形成される半導体素子２とインターポーザー１の間の微細なギャップを封止樹脂３ａで埋めることによって、半導体素子２の表面を湿度から保護したり、バンプ６を機械的ストレスから保護する目的で行われるものである。このアンダーフィルの形成は、インターポーザー１と半導体素子２の間は１５〜１００μｍ程度の微細な間隙であるので、低粘度液状材料の封止材料を毛細管現象によって注入させた後、加熱硬化させることによって、半導体素子２とインターポーザー１との間隙に封止樹脂３ａを充填させるようにして行なうのが一般的である。しかし、インターポーザー１と半導体素子２の間の微細な間隙に低粘度液状材料の封止樹脂３ａを毛細管現象で注入させるのに時間がかかるために、アンダーフィルの生産性に問題があり、また毛細管現象という自然現象に頼るために、バンプパターンやフラックス残りなどの影響を受けて低粘度液状材料の封止樹脂３ａの流動性が変化し、ボイドがアンダーフィルに残って信頼性低下につながるおそれがあるという問題がある。さらに半導体素子２は背面側が露出しているので、半導体素子２の露出部の端面が欠けるおそれがあるなど、半導体装置をマウントする際のピックアップ性や、またマーキング性などに問題を有する。
【０００８】
また、上記のようにインターポーザー１と半導体素子２の間隙に低粘度液状材料の封止樹脂３ａでアンダーフィルを形成した後、図７（ｄ）のように、半導体素子２の背面側にも封止樹脂３ｂをモールド成形して封止することが行なわれている。この場合には、半導体素子２は全面が封止樹脂３ａ，３ｂで封止されているので、ピックアップ性やマーキング性などの問題はなくなるが、アンダーフィル封止の工程とモールド封止の工程の両方が必要となって、生産性が一層低下するという問題があると共に、ボイドの問題はそのまま残っており、しかもアンダーフィルの封止樹脂３ａとモールド封止の封止樹脂３ｂとの間に界面ができるため、界面剥離が発生し易いなど、耐半田性などにおいて問題が新たに生じるおそれがある。
【０００９】
そこで、減圧化が可能な成形金型を用い、半導体素子２をフリップチップ接合したインターポーザー１を成形金型のキャビティ内にセットし、減圧状態でキャビティ内に封止材料を注入することによって、図７（ｅ）のようにインターポーザー１と半導体素子２の間の間隙に封止樹脂３を充填すると共に半導体素子２の背面や側面を封止樹脂３で封止するようにした半導体装置が提案されている（特許文献１参照）。
【００１０】
【特許文献１】
特開平７−７４１９４号公報
【００１１】
【発明が解決しようとする課題】
特許文献１の発明では、減圧状態でモールド成形を行なうことによって、インターポーザー１と半導体素子２の間の微細な間隙に封止樹脂３を充填することが可能になり、インターポーザー１と半導体素子２の間隙と半導体素子２の背面や側面を同一の封止樹脂３で同時に封止することができるものである。従ってこのものでは封止樹脂３に界面が存在せず、界面剥離が発生することがなくなって、耐半田性などの信頼性を高く得ることができるものである。
【００１２】
しかしこの図７（ｅ）のものでは、半導体素子２は全周が封止樹脂３で覆われているので、半導体素子２からの熱放散性が低く、半導体装置のハイパワー化への対応に問題を有するものであった。
【００１３】
本発明は上記の点に鑑みてなされたものであり、耐半田性などの信頼性が高く、しかも熱放散性に優れた半導体装置及びその製造方法を提供することを目的とするものである。
【００１４】
【課題を解決するための手段】
本発明の請求項１に係る半導体装置は、インターポーザー１上に半導体素子２をフェースダウンで配置すると共にフリップチップ接合して搭載した半導体装置において、半導体素子２のフリップチップ接合部と反対側の面に金属板４を接着し、半導体素子２のフリップチップ接合部に形成される間隙と、半導体素子２のフリップチップ接合部及び金属板４との接着面以外の表面と、金属板４の半導体素子２との接着面以外の表面とを、同一材料の封止樹脂３で封止すると共に、金属板４の表面の少なくとも一部を封止樹脂３の表面に露出させて成ることを特徴とするものである。
【００１５】
また請求項２の発明は、請求項１において、半導体素子２に金属板４を熱伝導性接着剤によって接着して成ることを特徴とするものである。
【００１６】
また請求項３の発明は、請求項１又は２において、金属板４として、半導体素子２のフリップチップ接合部と反対側の面より面積の大きいものを用いて成ることを特徴とするものである。
【００１７】
本発明の請求項４に係る半導体装置の製造方法は、インターポーザー１上に半導体素子２をフェースダウンで配置してフリップチップ接合すると共に、半導体素子２のフリップチップ接合部と反対側の面に金属板４を接着し、金属板４の半導体素子２との接着面以外の表面の少なくとも一部を耐熱性フィルム５で被覆し、このインターポーザー１をトランスファー成形金型７のキャビティ８内にセットすると共に、最大粒径が半導体素子２のフリップチップ接合部に形成される間隙の寸法の１／２以下のフィラーを配合した封止材料を減圧状態のキャビティ８内に注入することによって、半導体素子２のフリップチップ接合部の間隙と、半導体素子２のフリップチップ接合部及び金属板４との接着面以外の表面と、金属板４の半導体素子２との接着面及び耐熱性フィルム５で被覆した部分以外の表面とを、樹脂封止することを特徴とするものである。
【００１８】
また請求項５の発明は、請求項４において、封止材料を注入する際のキャビティ８内の減圧度を２７ｈＰａ以下に設定することを特徴とするものである。
【００１９】
また請求項６の発明は、請求項４又は５において、トランスファー成形温度を、半導体素子２をインターポーザー１にフリップチップ接合するバンプ６の金属の融点より５℃以上低い温度に設定することを特徴とするものである。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【００２１】
インターポーザー１としては、有機基板、セラミック基板、フレキシブル基板等や、これらと金属基板を組み合わせたものなどを例示することができるが、インターポーザー１として通常使用できるものであれば、何でもよい。
【００２２】
また半導体素子２としては、シリコンベアチップなどの任意の半導体ベアチップを用いることができるものであり、その片側の回路形成面に半田や金などの金属材料でバンプ６が設けてある。
【００２３】
そして、インターポーザー１の上に半導体素子２を回路形成面がインターポーザー１の側を向くフェースダウンで配置し、半導体素子２をバンプ６でフリップチップ接合することによって、インターポーザー１の上に搭載するようにしてある。このようにフェースダウンでフリップチップ接合した半導体素子２の回路形成面には、フリップチップ接合部においてバンプ６の厚みにほぼ相当する０．０１５〜０．１ｍｍ程度の厚みの空隙が間隙として形成される。
【００２４】
ここで、図１（ａ）（ｂ）や図２（ａ）（ｂ）（ｃ）のように、半導体素子２を単体で用い、インターポーザー１に直接、半導体素子２をフェースダウンでフリップチップ接合するようにすることができるが、図３（ａ）（ｂ）のように複数の半導体素子２をフェースダウンでフリップチップ接合するようにするようにしてもよく、図４（ａ）（ｂ）のようにインターポーザー１に半導体素子２をフェースダウンでフリップチップ接合するようにする他に、他の受動部品１２をインターポーザー１に搭載するようにしてもよい。さらに図４（ｃ）のように半導体素子２を他の受動部品１３も同時に搭載されたいわゆるモジュールとして用いるようにしてもよい。図４（ｃ）の実施の形態はいわゆるスタックドＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）を示すものであって、インターポーザー１の上に受動部品１３を介して半導体素子２がフェースダウンでフリップチップ接合してあり、受動部品１３を金線等のワイヤ１１でインターポーザー１に接続することによって、半導体素子２を受動部品１３を介してインターポーザー１に電気的に接続するようにしてある。従って本発明では、半導体素子２をインターポーザー１に直接的にフェースダウンでフリップチップ接合するようにしてもよく、あるいは半導体素子２を受動部品１３などを介して間接的にフェースダウンでフリップチップ接合するようにしてもよいものであり、要するに本発明では、少なくとも一つの半導体素子２がフェースダウンでフリップチップ接合されることによって、インターポーザー１に搭載されていればよいものである。また図１〜図４にはすべて、インターポーザー１の背面に外部接続用の半田ボール１１を設けたものを示したが、インターポーザー１の背面に形成したランドで外部接続をするようにしたものなど、他の接続形態に形成することもできる。
【００２５】
また、半導体素子２のフリップチップ接合部と反対側の面には金属板４が接着してある。金属板４は半導体素子２のフリップチップ接合部と反対側の面より大きな面積で形成してあり、半導体素子２から外方へ張り出すようにして接合してある。この金属板４は熱放散を目的とするものであるので、熱伝導性の高いものが好ましく、例えば銅板、アルミニウム板、鉄板、ニッケル板などやその表面をメッキ処理したものを例示することができる。この金属板４は、封止樹脂３を封止成形する際の圧力に耐える必要があるため、撓みにくい強度を持つものであることが好ましく、このために金属の種類によって異なるが、一般に０．１ｍｍ〜０．６ｍｍの厚みであることが好ましい。また、金属板４と封止樹脂３との界面密着を向上させるため、表面メッキの他、表面化学処理や、ヘアライン形成等の物理的処理を金属板４の表面に施すようにしてもよい。
【００２６】
金属板４を半導体素子２に接着する接着剤としては、半導体素子２の熱を金属板４に良好に熱伝導させるために、熱伝導率の高い熱伝導性接着剤を用いるのが好ましい。熱伝導性接着剤としては、シリコングリース、銀ペースト、半田ペーストなどを例示することができる。
【００２７】
そして本発明において、半導体素子２のフリップチップ接合部に形成される間隙と、半導体素子２のフリップチップ接合部及び金属板４との接着面以外の表面（すなわち具体的には半導体素子２の側面）と、金属板４の半導体素子２との接着面以外の表面（すなわちインターポーザー１の側を向く面と、その反対側の面と、四周の端面）とを、同一材料の封止樹脂３で封止し、さらに金属板４の少なくとも一部を封止樹脂３の表面に露出させることによって、図１〜図４に示すような半導体装置Ａを作製するようにしてある。
【００２８】
このように本発明に係る半導体装置Ａは、同一の封止樹脂３で封止されており、封止樹脂３内には界面が存在しないものであり、従って封止樹脂３に界面剥離が発生することがなくなり、耐半田性などの信頼性を高く得ることができるものである。しかも半導体素子２から発熱した熱は金属板４に伝熱され、金属板４の広い面積から封止樹脂３を通してその表面から放散されると共にさらに金属板４の露出する表面から直接放散されるものであり、半導体素子２からの発熱を熱放散性高く放熱することができ、半導体装置のハイパワー化に容易に対応することができるものである。
【００２９】
ここで、図１に示す半導体装置Ａは一つの半導体素子２に一枚の金属板４を接着するようにした例を示すものであり、図１（ａ）の実施の形態では、封止樹脂３の上面と金属板４の上面を同じ大きさに形成し、金属板４の上面の全面を露出させてある。図１（ｂ）（ｃ）の実施の形態では、封止樹脂３の上面より金属板４の上面の面積を小さく形成し、金属板４の上面の全面を露出させてある。また図２に示す半導体装置Ａは一つの半導体素子２に一枚の金属板４を接着するようにした例を示すものであり、図２（ａ）の実施の形態では、金属板４の周縁部を封止樹脂３に埋入させて、周縁部以外の金属板４の上面を露出させてある。図２（ｂ）の実施の形態では、金属板４の周縁部を下方へ斜めに屈曲させて封止樹脂３に埋入させ、周縁部以外の金属板４の上面を露出させてある。図２（ｃ）の実施の形態では、金属板４の周縁部を上方へ斜めに屈曲させ、金属板４の上面の全面を露出させてある。
【００３０】
また図３に示す半導体装置Ａは、インターポーザー１に搭載した複数の半導体素子２に跨がるように金属板４を接着することによって、金属板４を複数の半導体素子２に対して共通化するようにした例を示すものである。図３（ａ）の実施の形態では、金属板４の上面の全面を露出させてあり、図３（ｂ）の実施の形態では、金属板４の周縁部を封止樹脂３に埋入させて、周縁部以外の金属板４の上面を露出させてある。
【００３１】
また図４に示す半導体装置Ａは、半導体素子２に金属板４を接着すると共に金属板４から張り出した張り出し部２２で受動部品１２を覆い、受動部品１２の発熱を張り出し部２２から放熱するようにした例を示すものである。図４（ａ）の実施の形態では、金属板４の上面の全面を露出させてあり、図４（ｂ）の実施の形態では、金属板４の周縁部を封止樹脂３に埋入させて、周縁部以外の金属板４の上面を露出させてある。さらに図４（ｃ）に示す半導体装置Ａでは、インターポーザー１に受動部品１３を介して搭載した半導体素子２の上面に金属板４を接着し、金属板４の上面の全面を露出させてある。
【００３２】
次に、半導体素子２を封止成形する方法について説明する。図６はトランスファー成形金型７を示すものであり、上下一対の型板１５，１６から形成してある。上型板１５の下面と下型板１６の上面にはそれぞれキャビティ８を形成する凹部が設けてあり、このキャビティ８にゲート１７を介してランナー１８が接続してある。またキャビティ８のゲート１７と反対側には真空ポンプ（図示省略）に連結される吸引路１９が接続してある。さらに、これらのキャビティ８、ランナー１８、吸引路１９を囲むように型板１５，１６の間にパッキン２０を設け、成形金型７の型板１５，１６を型締めしたときにキャビティ８からの空気漏れがパッキン２０で防止できるようにしてある。
【００３３】
そしてまず、半導体素子２をフェースダウンで配置すると共にバンプ６でフリップチップ接合してインターポーザー１の上に半導体素子２を搭載し、さらに半導体素子２の上面に金属板４を接着する。このとき、金属板４の露出させようとする面には耐熱性フィルム５を貼っておくことが好ましい。耐熱性フィルム５はトランスファー成形温度に耐える耐熱性を有することが必要であり、例えばポリイミドフィルムやフッ素樹脂系フィルムを用いることができる。また耐熱性フィルム５として２５〜７５μｍ程度の厚みのものを用いると、耐熱性フィルム５にクッション性を与えることができる。耐熱性フィルム５としてより大きなクッション性を有するものを用いる場合には、デュポン社製「バイトン」等のゴム素材のフィルムを使用することもできる。
【００３４】
次に、成形金型７を開いて、搭載した半導体素子２が上になるようにインターポーザー１を下型板１６のキャビティ８にセットした後、下型板１６の上に上型板１５を閉じる。このように型締めをしたときに、金属板４の上面に貼った耐熱性フィルム５がキャビティ８の内面に当接するようにしてある。そして、上下の型板１５，１６間がパッキン２０で密閉され、且つ上下の型板１５，１６のクランプが行なわれない状態で、真空ポンプを作動させて吸引路１９を通してキャビティ８内の脱気を行なうと同時に、成形金型７のポット（図示省略）に封止材料のタブレットを投入してポット内の空気漏れを防ぎ、１〜５秒保持して真空度を高めた後、上下の型板１５，１６をクランプし、ポットのプランジャ（図示省略）を作動させて、ランナー１８からゲート１７を介して溶融した封止材料を上型板１５のキャビティ８内に注入する。
【００３５】
上記のようにキャビティ８内を減圧状態にして、封止材料を上型板１５のキャビティ８内に注入すると、封止材料は半導体素子２のフリップチップ接合部に形成される間隙に流入すると共に、半導体素子２の側周面や金属板４の下面側に流入し、半導体素子２のフリップチップ接合部の間隙に封止樹脂３を充填してアンダーフィル封止すると同時に、同じ封止樹脂３で半導体素子２の側面や金属板４の下面などをモールド封止することができるものであり、界面のない封止樹脂３で封止した既述の図１〜図４のような半導体装置Ａを作製することができるものである。
【００３６】
このとき、キャビティ８内は減圧されているため、半導体素子２のフリップチップ接合部の微小な間隙に、空気溜りなどが生じることなく封止材料を良好に流入させることができ、充填不良が発生することなく、短時間で封止材料を充填して封止樹脂３による封止を行なうことができるものである。このように半導体素子２のフリップチップ接合部の極小な隙間に封止材料を充填して封止成形する場合、通常の常圧でのトランスファー封止成形では未充填となり、半導体素子２のフリップチップ接合部の間隙に封止成形することは不可能である。従って本発明では減圧状態でトランスファー封止成形を行なうものであり、キャビティ５内の減圧度を２７ｈＰａ（２０Ｔｏｒｒ）以下に設定するのが好ましく、より好ましくは１３ｈＰａ（１０Ｔｏｒｒ）以下に設定するのがよい。キャビティ５内の減圧度は低いほど好ましく、０Ｐａであることが理想的である。
【００３７】
また、成形金型７を型締めしたときに、金属板４の上面にキャビティ８の内面を密着させることによって、この密着させた部分には封止材料が侵入しないので、この部分において金属板４に封止樹脂３で覆われないで露出させる部分を形成することができるのであるが、成形金型７の型締め圧が金属板４に強く作用していないと。密着させた部分に封止材料が侵入することを防ぐのは難しく、バリが発生するおそれがある。このようなバリを発生させないようにするには、成形金型７の型締め圧を金属板４に強く作用させる必要があり、このときには半導体素子２に強い圧力が作用し、半導体素子２を破損してしまうおそれがある。そのために本発明では、金属板４の露出させる部分を耐熱性フィルム５で被覆し、封止成形を行なった後に、耐熱性フィルム５を剥がすことによって、バリによって覆われることなく金属板４を露出させることができるものである。このとき、耐熱性フィルム５がクッション性を有していると、成形金型７を型締めしたときにキャビティ８の内面に耐熱性フィルム５を弾性的に密着させることができ、成形金型７の型締め圧が金属板４に作用することを防いで、半導体素子２が破損されることを確実に防止することができるものである。金属板４の上面に耐熱性フィルム５を貼り付けるにあたって、金属板４の上面の全面に耐熱性フィルムを５を貼り付けることによって、図１（ａ）（ｂ）（ｃ）、図２（ｃ）、図３（ａ）、図４（ａ）（ｃ）の半導体装置Ａを得ることができ、金属板４の上面に部分的に耐熱性フィルムを５を貼り付けることによって、図２（ａ）（ｂ）、図３（ｂ）、図４（ｂ）の半導体装置Ａを得ることができる。
【００３８】
ここで、封止材料としては、トランスファー成形による半導体封止に適用可能なものを用いることができるものであり、例えばエポキシ樹脂組成物、シリコーン樹脂組成物、不飽和ポリエステル樹脂組成物などを使用することができる。封止材料には一般にシリカなどのフィラーを配合したものが使用されるが、このフィラーとしては、最大粒径が半導体素子２のフリップチップ接合部の間隙寸法Ｌの１／２以下であるものを用いるのが好ましい。フィラーの最大粒径が半導体素子２のフリップチップ接合部の間隙寸法Ｌの１／２を超えるものであると、半導体素子２のフリップチップ接合部の微小な間隙に封止材料が流入し難くなって、未充填が生じて封止樹脂３による封止不良が発生するおそれがあり、またこの微小間隙に封止材料が侵入する際に半導体素子２の表面にフィラーが摩擦して傷付き、信頼性が低下するおそれがある。このため、封止材料に配合されるフィラーとして、最大粒径が半導体素子２のフリップチップ接合部の間隙寸法Ｌの１／２以下であるものを用いるのが好ましいのである。フィラーの最大粒径の下限値は特に設定されないが、微細過ぎると粘度上昇を起こし、封止成形の際の流動性が悪くなって充填不足を起こすおそれがあるので、フィラーの最大粒径は１μｍ程度以上であることが好ましい。
【００３９】
また、上記のようにトランスファー封止成形を行なうにあたって、成形温度すなわち成形金型７の温度は、半導体素子２に設けたバンプ６を構成する金属の融点から５℃低い温度（融点−５℃）よりも低い温度であることが好ましく、融点から１０℃低い温度よりも低い温度であることがより好ましい。成形温度がこの温度を超えて高いと、インターポーザー１に半導体素子２をフリップチップ接合しているバンプ６の封止成形時の強度が弱くなり、トランスファー成形の際の溶融封止材料の注入圧力に対してフリップチップ接合が外れ、半導体素子２の脱落やフリップチップ接合不良などのトラブルを生じ易くなるものである。成形温度の下限は特に設定されるものではないが、封止材料を硬化させる温度よりも高い温度である必要はある。
【００４０】
図５は本発明の他の実施の形態を示すものであり、図５（ａ）のようにインターポーザー１の上に複数の半導体素子２をマトリクスアレイ状に配置し、各半導体素子２をフェースダウンでフリップチップ接合して搭載してある。またこの複数の各半導体素子２の上にそれぞれ金属板４を接着してある。そしてこの複数の半導体素子２を搭載したインターポーザー１に上記と同様にして封止材料を成形して硬化させることによって図５（ａ）のように、各半導体素子２を封止樹脂３で一括して封止する。このように各半導体素子２を封止樹脂３で封止した後、隣り合う半導体素子２の間の箇所でインターポーザー１と封止樹脂３をダイシング工程で切断し（切断箇所を図５（ａ）に鎖線で示す）、各半導体素子２を搭載した部分を分割して個片化することによって、図５（ｂ）のような半導体装置Ａを得ることができるものである。
【００４１】
【実施例】
次に、本発明を実施例によって具体的に説明する。
【００４２】
（実施例１）
０．２５ｍｍピッチで８００個の共晶半田バンプ（融点１８３℃）をアレイ状に設けた、８ｍｍ×８ｍｍ×厚さ０．３ｍｍの半導体素子を用いた。またインターポーザーとして３５ｍｍ×３５ｍｍ×厚さ０．４ｍｍのＦＲ−５タイプのエポキシ樹脂プリント配線板を用いた。この半導体素子の表面には電流を流すことによって均一に発熱するようにアルミニウム配線が施してある。そしてこのインターポーザーの上面に半導体素子をフリップチップ接合し、ダウンフェースで搭載した。このとき半導体素子とインターポーザーの間のフリップチップ接合部の間隙寸法は５５〜７５μｍであった。また、半導体素子の上面に、直径２２ｍｍφ×厚さ０．２ｍｍの銅板からなる金属板を熱伝導性接着剤（銀系ダイボンディングペースト）で接着した。この金属板の上面にはニッケルめっきを施した上に、中央において直径２０ｍｍφ×厚み５０μｍのＰＦＡ（Ｐｅｒｆｌｕｏｒｏａｌｋｏｘｙ ｒｅｓｉｎ）フィルムからなる耐熱性フィルムを貼り付けた。また金属板の下面には接着性を高めるためのヘアライン処理が施してある。
【００４３】
次に、この金属板を接着した半導体素子を搭載したインターポーザーを真空成形機構を有するトランスファー成形機の成形金型にセットし、そしてキャビティ内を減圧度約１．３ｈＰａ（約１Ｔｏｒｒ）で減圧し、封止材料を６．９ＭＰａ（７０ｋｇｆ／ｃｍ２）の成形圧、１６０℃の成形温度で２分間トランスファー成形した。この封止材料としては、松下電工株式会社製エポキシ樹脂封止材料「ＣＶ８７００Ｆ２」（フィラーとして溶融シリカ８５質量％含有（最大粒径２１μｍ、平均粒径５μｍ））を使用し、封止厚み０．６ｍｍ、封止範囲２７ｍｍ×２７ｍｍで封止した。そして１７５℃で４時間アフターキュアすることによって、図２（ａ）の構造の半導体装置を得た。
【００４４】
（実施例２、実施例３）
キャビティの減圧度を表１のように設定して、トランスファー成形を行なうようにした他は、実施例１と同様にして、図２（ａ）の構造の半導体装置を得た。
【００４５】
（実施例４、実施例５）
成形温度を表１のように設定して、トランスファー成形を行なうようにした他は、実施例１と同様にして、図２（ａ）の構造の半導体装置を得た。
【００４６】
（実施例６）
耐熱性フィルムとして、厚さ５０μｍのポリイミドフィルム（東レ・デュポン社製「カプトン」）で形成したものを用いるようにした他は、実施例１と同様にして、図２（ａ）の構造の半導体装置を得た。
【００４７】
（実施例７）
金属板として、直径２２ｍｍφ×厚さ０．２ｍｍのアルミニウム板を用いるようにした他は、実施例１と同様にして、図２（ａ）の構造の半導体装置を得た。
【００４８】
（実施例８）
耐熱性フィルムとして、厚み３０μｍのＰＦＡフィルムを用い、金属板の上面の全面を耐熱性フィルムで被覆すると共に成形金型の上型板のキャビティの全面を覆うように耐熱性フィルムを配置するようにした他は、実施例１と同様にして、図１（ｂ）の構造の半導体装置を得た。
【００４９】
（比較例１）
実施例１と同様にしてインターポーザーに半導体素子を搭載した。そして、浸入型アンダーフィル封止材料（松下電工株式会社製「ＣＶ５１８３Ｆ」）を各半導体素子のフリップチップ接合部の間隙に注入し、１００℃、１時間の条件で硬化させることによって、図７（ｃ）の構成の半導体装置を得た。
【００５０】
（比較例２）
キャビティの減圧を行なわないで、トランスファー成形を行なうようにした他は、実施例１と同様にして、図２（ａ）の構造の半導体装置を得た。
【００５１】
（比較例３、４）
最大粒径が表１のように大きいフィラーを配合した封止材料を用いて、トランスファー成形を行なうようにした他は、実施例１と同様にして、図２（ａ）の構造の半導体装置を得た。
【００５２】
（比較例５）
耐熱性フィルムを用いないで、トランスファー成形を行なうようにした他は、実施例１と同様にして、図１（ｂ）の構造の半導体装置を得た。
【００５３】
（比較例５）
耐熱性フィルムを用いないで、且つ、封止厚み０．５５ｍｍで、トランスファー成形を行なうようにした他は、実施例１と同様にして、図１（ｂ）の構造の半導体装置を得た。
【００５４】
【表１】
【００５５】
上記の実施例１〜８及び比較例１〜６で得た半導体装置について、金属板の表面のバリ、アンダーフィル部充填性、耐半田性、温度サイクル信頼性、ＰＣＴ信頼性を測定した。
【００５６】
ここで、金属板の表面のバリは、金属板の露出面のバリの有無を目視観察し、バリがある場合はその最大寸法を測定して評価した。またアンダーフィル部充填性は、トランスポーザーを剥がして、半導体素子の接合側の面積に対して封止材が充填されている面積割合を目視で測定し、充填率として算出して評価した。耐半田性は試料数１１個で試験を行ない、ＪＥＤＥＣ（Ｊｏｉｎｔ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｕｎｃｉｌ）が定めるレベル２をクリアするとき「◎」、レベル３をクリアするとき「○」、レベル３をクリアできないとき「×」と評価した。温度サイクル信頼性は、−６５℃で１５分間、室温で５分間、１５０℃で１５分間を１サイクルとして、１１個の試料について寒熱サイクル試験を２０００サイクル行ない、不良発生までのサイクル回数をカウントして評価した。ＰＣＴ信頼性は、１２１℃、２気圧でプレッシャクッカーテストを行ない、不良発生までの時間を測定して評価した。これらの結果を表２に示す。
【００５７】
【表２】
【００５８】
表２にみられるように、各実施例のものは、金属板の表面のバリ、アンダーフィル部充填性、耐半田性、温度サイクル信頼性、ＰＣＴ信頼性のそれぞれについて、優れるものであった。
【００５９】
【発明の効果】
上記のように本発明の請求項１に係る半導体装置によれば、半導体素子を界面のない封止樹脂で封止することができ、耐半田性などの信頼性を高く得ることができるものである。また半導体素子の発熱は金属板に伝熱され、金属板から封止樹脂を通して放散されると共に、金属板の露出する表面から放散されるものであり、半導体素子からの発熱を熱放散性高く放熱することができるものである。
【００６０】
また請求項２の発明によって、半導体素子の発熱を熱伝導性接着剤を介して金属板に効率高く伝熱することができ、半導体素子の発熱の放散性能を高めることができるものである。
【００６１】
また請求項３の発明によって、半導体素子の発熱を広い面積の金属板から放散させることができ、半導体素子の発熱の放散性能を高めることができるものである。
【００６２】
本発明の請求項４に係る半導体装置の製造方法によれば、半導体素子のフリップチップ接合部の微小な間隙に未充填なく封止材料を充填して封止樹脂で封止することができ、半導体素子を界面のない封止樹脂で封止することができるものである。また、封止成形を行なった後に、耐熱性フィルムを剥がすことによって、バリによって覆われることなく金属板を露出させた半導体装置を得ることができるものである。
【００６３】
また請求項５の発明によって、半導体素子のフリップチップ接合部の微小な間隙に、未充填なく封止材料を充填して成形することができるものである。
【００６４】
また請求項６の発明によって、フリップチップ接合しているバンプの強度を低下させないで成形を行なうことができ、トランスファー成形時の溶融封止材料の注入圧力でフリップチップ接合が外れるようなことを防止することができるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態を示すものであり、（ａ），（ｂ）はそれぞれ断面図、（ｃ）は斜視図である。
【図２】本発明の実施の形態を示すものであり、（ａ），（ｂ），（ｃ）はそれぞれ断面図である。
【図３】本発明の実施の形態を示すものであり、（ａ），（ｂ）はそれぞれ断面図である。
【図４】本発明の実施の形態を示すものであり、（ａ），（ｂ），（ｃ）はそれぞれ断面図である。
【図５】本発明の実施の形態を示すものであり、（ａ），（ｂ）はそれぞれ断面図である。
【図６】トランスファー成形を示す断面図である。
【図７】従来例を示すものであり、（ａ）乃至（ｅ）はそれぞれ断面図である。
【符号の説明】
１ インターポーザー
２ 半導体素子
３ 封止樹脂
４ 金属板
５ 耐熱性フィルム
６ バンプ
７ トランスファー成形金型
８ キャビティ
【発明の属する技術分野】
本発明は、インターポーザーに半導体素子をフリップチップ実装すると共に封止して形成される半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体高集積化の進展に伴い、半導体装置のＩ／Ｏ数が飛躍的に増加する傾向にある。しかし、従来のリードフレームを使用したＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）ではこれに対応できないので、ＰＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等の半導体装置が開発され、チップセットやプロセッサ等で使用されている。図７（ａ）はＰＢＧＡの一例を示すものであり、インターポーザー１に半導体素子２を搭載し、半導体素子２の電極とインターポーザー１の端子とを金線やアルミニウム細線などのワイヤ１０で接続すると共に、ワイヤ１０を含めて半導体素子２を封止樹脂３で封止するようにしてある。そしてインターポーザー１の半導体素子２を搭載した面と反対側の面には外部接続用の半田ボール１１が設けてある。
【０００３】
一方、一部のゲートアレイ、グラフィック等の分野では、ハイパワー化に対応するため、銅等の金属板４を使用して熱放散性を高めるようにした、図７（ｂ）のようなＴＥＢＧＡ（Ｔｈｅｒｍａｌ Ｅｎｈａｎｃｅｄ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等のパッケージが使用されている。図７（ｂ）のものは、インターポーザー１に素子搭載用開口部２４を形成すると共にインターポーザー１の片面に放熱用の金属板４を接着し、素子搭載用開口部２４に半導体素子２を搭載すると共に半導体素子２の電極とインターポーザー１の端子とをワイヤ１０で接続し、ワイヤ１０を含めて半導体素子２を封止樹脂３で封止するようにしてある。
【０００４】
また最近では、外部リードとの電気的接続間を、金線やアルミニウム細線を用いて接続するいわゆるワイヤボンディング法に代わって、フリップチップ法が高速な信号を効率よく伝達することができるために脚光をあびており、図７（ｃ）に示すようなＦＣ−ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ−Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれるパッケージが、熱放散性も高いパッケージとして検討されている。
【０００５】
しかし、図７（ａ）のＰＢＧＡは、多Ｉ／Ｏ用途には適してはいるものの放熱性が劣るという問題がある。
【０００６】
また図７（ｂ）のＴＥＢＧＡは、放熱性の面では非常に優れたパッケージであるが、ファンインの端子配置ができず、多Ｉ／Ｏ化に限度がある上、パッケージ組立が複雑であるという欠点も有する。
【０００７】
さらに図７（ｃ）のＦＣ−ＢＧＡは、多Ｉ／Ｏ化に適し、放熱性にも裏面にヒートスプレッダーを取り付けることにより対応可能であるが、フリップチップ接合に伴うアンダーフィルと呼ばれる封止が必要である。アンダーフィルは、半導体素子２に設けられた半田や金製のバンプ６によって形成される半導体素子２とインターポーザー１の間の微細なギャップを封止樹脂３ａで埋めることによって、半導体素子２の表面を湿度から保護したり、バンプ６を機械的ストレスから保護する目的で行われるものである。このアンダーフィルの形成は、インターポーザー１と半導体素子２の間は１５〜１００μｍ程度の微細な間隙であるので、低粘度液状材料の封止材料を毛細管現象によって注入させた後、加熱硬化させることによって、半導体素子２とインターポーザー１との間隙に封止樹脂３ａを充填させるようにして行なうのが一般的である。しかし、インターポーザー１と半導体素子２の間の微細な間隙に低粘度液状材料の封止樹脂３ａを毛細管現象で注入させるのに時間がかかるために、アンダーフィルの生産性に問題があり、また毛細管現象という自然現象に頼るために、バンプパターンやフラックス残りなどの影響を受けて低粘度液状材料の封止樹脂３ａの流動性が変化し、ボイドがアンダーフィルに残って信頼性低下につながるおそれがあるという問題がある。さらに半導体素子２は背面側が露出しているので、半導体素子２の露出部の端面が欠けるおそれがあるなど、半導体装置をマウントする際のピックアップ性や、またマーキング性などに問題を有する。
【０００８】
また、上記のようにインターポーザー１と半導体素子２の間隙に低粘度液状材料の封止樹脂３ａでアンダーフィルを形成した後、図７（ｄ）のように、半導体素子２の背面側にも封止樹脂３ｂをモールド成形して封止することが行なわれている。この場合には、半導体素子２は全面が封止樹脂３ａ，３ｂで封止されているので、ピックアップ性やマーキング性などの問題はなくなるが、アンダーフィル封止の工程とモールド封止の工程の両方が必要となって、生産性が一層低下するという問題があると共に、ボイドの問題はそのまま残っており、しかもアンダーフィルの封止樹脂３ａとモールド封止の封止樹脂３ｂとの間に界面ができるため、界面剥離が発生し易いなど、耐半田性などにおいて問題が新たに生じるおそれがある。
【０００９】
そこで、減圧化が可能な成形金型を用い、半導体素子２をフリップチップ接合したインターポーザー１を成形金型のキャビティ内にセットし、減圧状態でキャビティ内に封止材料を注入することによって、図７（ｅ）のようにインターポーザー１と半導体素子２の間の間隙に封止樹脂３を充填すると共に半導体素子２の背面や側面を封止樹脂３で封止するようにした半導体装置が提案されている（特許文献１参照）。
【００１０】
【特許文献１】
特開平７−７４１９４号公報
【００１１】
【発明が解決しようとする課題】
特許文献１の発明では、減圧状態でモールド成形を行なうことによって、インターポーザー１と半導体素子２の間の微細な間隙に封止樹脂３を充填することが可能になり、インターポーザー１と半導体素子２の間隙と半導体素子２の背面や側面を同一の封止樹脂３で同時に封止することができるものである。従ってこのものでは封止樹脂３に界面が存在せず、界面剥離が発生することがなくなって、耐半田性などの信頼性を高く得ることができるものである。
【００１２】
しかしこの図７（ｅ）のものでは、半導体素子２は全周が封止樹脂３で覆われているので、半導体素子２からの熱放散性が低く、半導体装置のハイパワー化への対応に問題を有するものであった。
【００１３】
本発明は上記の点に鑑みてなされたものであり、耐半田性などの信頼性が高く、しかも熱放散性に優れた半導体装置及びその製造方法を提供することを目的とするものである。
【００１４】
【課題を解決するための手段】
本発明の請求項１に係る半導体装置は、インターポーザー１上に半導体素子２をフェースダウンで配置すると共にフリップチップ接合して搭載した半導体装置において、半導体素子２のフリップチップ接合部と反対側の面に金属板４を接着し、半導体素子２のフリップチップ接合部に形成される間隙と、半導体素子２のフリップチップ接合部及び金属板４との接着面以外の表面と、金属板４の半導体素子２との接着面以外の表面とを、同一材料の封止樹脂３で封止すると共に、金属板４の表面の少なくとも一部を封止樹脂３の表面に露出させて成ることを特徴とするものである。
【００１５】
また請求項２の発明は、請求項１において、半導体素子２に金属板４を熱伝導性接着剤によって接着して成ることを特徴とするものである。
【００１６】
また請求項３の発明は、請求項１又は２において、金属板４として、半導体素子２のフリップチップ接合部と反対側の面より面積の大きいものを用いて成ることを特徴とするものである。
【００１７】
本発明の請求項４に係る半導体装置の製造方法は、インターポーザー１上に半導体素子２をフェースダウンで配置してフリップチップ接合すると共に、半導体素子２のフリップチップ接合部と反対側の面に金属板４を接着し、金属板４の半導体素子２との接着面以外の表面の少なくとも一部を耐熱性フィルム５で被覆し、このインターポーザー１をトランスファー成形金型７のキャビティ８内にセットすると共に、最大粒径が半導体素子２のフリップチップ接合部に形成される間隙の寸法の１／２以下のフィラーを配合した封止材料を減圧状態のキャビティ８内に注入することによって、半導体素子２のフリップチップ接合部の間隙と、半導体素子２のフリップチップ接合部及び金属板４との接着面以外の表面と、金属板４の半導体素子２との接着面及び耐熱性フィルム５で被覆した部分以外の表面とを、樹脂封止することを特徴とするものである。
【００１８】
また請求項５の発明は、請求項４において、封止材料を注入する際のキャビティ８内の減圧度を２７ｈＰａ以下に設定することを特徴とするものである。
【００１９】
また請求項６の発明は、請求項４又は５において、トランスファー成形温度を、半導体素子２をインターポーザー１にフリップチップ接合するバンプ６の金属の融点より５℃以上低い温度に設定することを特徴とするものである。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【００２１】
インターポーザー１としては、有機基板、セラミック基板、フレキシブル基板等や、これらと金属基板を組み合わせたものなどを例示することができるが、インターポーザー１として通常使用できるものであれば、何でもよい。
【００２２】
また半導体素子２としては、シリコンベアチップなどの任意の半導体ベアチップを用いることができるものであり、その片側の回路形成面に半田や金などの金属材料でバンプ６が設けてある。
【００２３】
そして、インターポーザー１の上に半導体素子２を回路形成面がインターポーザー１の側を向くフェースダウンで配置し、半導体素子２をバンプ６でフリップチップ接合することによって、インターポーザー１の上に搭載するようにしてある。このようにフェースダウンでフリップチップ接合した半導体素子２の回路形成面には、フリップチップ接合部においてバンプ６の厚みにほぼ相当する０．０１５〜０．１ｍｍ程度の厚みの空隙が間隙として形成される。
【００２４】
ここで、図１（ａ）（ｂ）や図２（ａ）（ｂ）（ｃ）のように、半導体素子２を単体で用い、インターポーザー１に直接、半導体素子２をフェースダウンでフリップチップ接合するようにすることができるが、図３（ａ）（ｂ）のように複数の半導体素子２をフェースダウンでフリップチップ接合するようにするようにしてもよく、図４（ａ）（ｂ）のようにインターポーザー１に半導体素子２をフェースダウンでフリップチップ接合するようにする他に、他の受動部品１２をインターポーザー１に搭載するようにしてもよい。さらに図４（ｃ）のように半導体素子２を他の受動部品１３も同時に搭載されたいわゆるモジュールとして用いるようにしてもよい。図４（ｃ）の実施の形態はいわゆるスタックドＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）を示すものであって、インターポーザー１の上に受動部品１３を介して半導体素子２がフェースダウンでフリップチップ接合してあり、受動部品１３を金線等のワイヤ１１でインターポーザー１に接続することによって、半導体素子２を受動部品１３を介してインターポーザー１に電気的に接続するようにしてある。従って本発明では、半導体素子２をインターポーザー１に直接的にフェースダウンでフリップチップ接合するようにしてもよく、あるいは半導体素子２を受動部品１３などを介して間接的にフェースダウンでフリップチップ接合するようにしてもよいものであり、要するに本発明では、少なくとも一つの半導体素子２がフェースダウンでフリップチップ接合されることによって、インターポーザー１に搭載されていればよいものである。また図１〜図４にはすべて、インターポーザー１の背面に外部接続用の半田ボール１１を設けたものを示したが、インターポーザー１の背面に形成したランドで外部接続をするようにしたものなど、他の接続形態に形成することもできる。
【００２５】
また、半導体素子２のフリップチップ接合部と反対側の面には金属板４が接着してある。金属板４は半導体素子２のフリップチップ接合部と反対側の面より大きな面積で形成してあり、半導体素子２から外方へ張り出すようにして接合してある。この金属板４は熱放散を目的とするものであるので、熱伝導性の高いものが好ましく、例えば銅板、アルミニウム板、鉄板、ニッケル板などやその表面をメッキ処理したものを例示することができる。この金属板４は、封止樹脂３を封止成形する際の圧力に耐える必要があるため、撓みにくい強度を持つものであることが好ましく、このために金属の種類によって異なるが、一般に０．１ｍｍ〜０．６ｍｍの厚みであることが好ましい。また、金属板４と封止樹脂３との界面密着を向上させるため、表面メッキの他、表面化学処理や、ヘアライン形成等の物理的処理を金属板４の表面に施すようにしてもよい。
【００２６】
金属板４を半導体素子２に接着する接着剤としては、半導体素子２の熱を金属板４に良好に熱伝導させるために、熱伝導率の高い熱伝導性接着剤を用いるのが好ましい。熱伝導性接着剤としては、シリコングリース、銀ペースト、半田ペーストなどを例示することができる。
【００２７】
そして本発明において、半導体素子２のフリップチップ接合部に形成される間隙と、半導体素子２のフリップチップ接合部及び金属板４との接着面以外の表面（すなわち具体的には半導体素子２の側面）と、金属板４の半導体素子２との接着面以外の表面（すなわちインターポーザー１の側を向く面と、その反対側の面と、四周の端面）とを、同一材料の封止樹脂３で封止し、さらに金属板４の少なくとも一部を封止樹脂３の表面に露出させることによって、図１〜図４に示すような半導体装置Ａを作製するようにしてある。
【００２８】
このように本発明に係る半導体装置Ａは、同一の封止樹脂３で封止されており、封止樹脂３内には界面が存在しないものであり、従って封止樹脂３に界面剥離が発生することがなくなり、耐半田性などの信頼性を高く得ることができるものである。しかも半導体素子２から発熱した熱は金属板４に伝熱され、金属板４の広い面積から封止樹脂３を通してその表面から放散されると共にさらに金属板４の露出する表面から直接放散されるものであり、半導体素子２からの発熱を熱放散性高く放熱することができ、半導体装置のハイパワー化に容易に対応することができるものである。
【００２９】
ここで、図１に示す半導体装置Ａは一つの半導体素子２に一枚の金属板４を接着するようにした例を示すものであり、図１（ａ）の実施の形態では、封止樹脂３の上面と金属板４の上面を同じ大きさに形成し、金属板４の上面の全面を露出させてある。図１（ｂ）（ｃ）の実施の形態では、封止樹脂３の上面より金属板４の上面の面積を小さく形成し、金属板４の上面の全面を露出させてある。また図２に示す半導体装置Ａは一つの半導体素子２に一枚の金属板４を接着するようにした例を示すものであり、図２（ａ）の実施の形態では、金属板４の周縁部を封止樹脂３に埋入させて、周縁部以外の金属板４の上面を露出させてある。図２（ｂ）の実施の形態では、金属板４の周縁部を下方へ斜めに屈曲させて封止樹脂３に埋入させ、周縁部以外の金属板４の上面を露出させてある。図２（ｃ）の実施の形態では、金属板４の周縁部を上方へ斜めに屈曲させ、金属板４の上面の全面を露出させてある。
【００３０】
また図３に示す半導体装置Ａは、インターポーザー１に搭載した複数の半導体素子２に跨がるように金属板４を接着することによって、金属板４を複数の半導体素子２に対して共通化するようにした例を示すものである。図３（ａ）の実施の形態では、金属板４の上面の全面を露出させてあり、図３（ｂ）の実施の形態では、金属板４の周縁部を封止樹脂３に埋入させて、周縁部以外の金属板４の上面を露出させてある。
【００３１】
また図４に示す半導体装置Ａは、半導体素子２に金属板４を接着すると共に金属板４から張り出した張り出し部２２で受動部品１２を覆い、受動部品１２の発熱を張り出し部２２から放熱するようにした例を示すものである。図４（ａ）の実施の形態では、金属板４の上面の全面を露出させてあり、図４（ｂ）の実施の形態では、金属板４の周縁部を封止樹脂３に埋入させて、周縁部以外の金属板４の上面を露出させてある。さらに図４（ｃ）に示す半導体装置Ａでは、インターポーザー１に受動部品１３を介して搭載した半導体素子２の上面に金属板４を接着し、金属板４の上面の全面を露出させてある。
【００３２】
次に、半導体素子２を封止成形する方法について説明する。図６はトランスファー成形金型７を示すものであり、上下一対の型板１５，１６から形成してある。上型板１５の下面と下型板１６の上面にはそれぞれキャビティ８を形成する凹部が設けてあり、このキャビティ８にゲート１７を介してランナー１８が接続してある。またキャビティ８のゲート１７と反対側には真空ポンプ（図示省略）に連結される吸引路１９が接続してある。さらに、これらのキャビティ８、ランナー１８、吸引路１９を囲むように型板１５，１６の間にパッキン２０を設け、成形金型７の型板１５，１６を型締めしたときにキャビティ８からの空気漏れがパッキン２０で防止できるようにしてある。
【００３３】
そしてまず、半導体素子２をフェースダウンで配置すると共にバンプ６でフリップチップ接合してインターポーザー１の上に半導体素子２を搭載し、さらに半導体素子２の上面に金属板４を接着する。このとき、金属板４の露出させようとする面には耐熱性フィルム５を貼っておくことが好ましい。耐熱性フィルム５はトランスファー成形温度に耐える耐熱性を有することが必要であり、例えばポリイミドフィルムやフッ素樹脂系フィルムを用いることができる。また耐熱性フィルム５として２５〜７５μｍ程度の厚みのものを用いると、耐熱性フィルム５にクッション性を与えることができる。耐熱性フィルム５としてより大きなクッション性を有するものを用いる場合には、デュポン社製「バイトン」等のゴム素材のフィルムを使用することもできる。
【００３４】
次に、成形金型７を開いて、搭載した半導体素子２が上になるようにインターポーザー１を下型板１６のキャビティ８にセットした後、下型板１６の上に上型板１５を閉じる。このように型締めをしたときに、金属板４の上面に貼った耐熱性フィルム５がキャビティ８の内面に当接するようにしてある。そして、上下の型板１５，１６間がパッキン２０で密閉され、且つ上下の型板１５，１６のクランプが行なわれない状態で、真空ポンプを作動させて吸引路１９を通してキャビティ８内の脱気を行なうと同時に、成形金型７のポット（図示省略）に封止材料のタブレットを投入してポット内の空気漏れを防ぎ、１〜５秒保持して真空度を高めた後、上下の型板１５，１６をクランプし、ポットのプランジャ（図示省略）を作動させて、ランナー１８からゲート１７を介して溶融した封止材料を上型板１５のキャビティ８内に注入する。
【００３５】
上記のようにキャビティ８内を減圧状態にして、封止材料を上型板１５のキャビティ８内に注入すると、封止材料は半導体素子２のフリップチップ接合部に形成される間隙に流入すると共に、半導体素子２の側周面や金属板４の下面側に流入し、半導体素子２のフリップチップ接合部の間隙に封止樹脂３を充填してアンダーフィル封止すると同時に、同じ封止樹脂３で半導体素子２の側面や金属板４の下面などをモールド封止することができるものであり、界面のない封止樹脂３で封止した既述の図１〜図４のような半導体装置Ａを作製することができるものである。
【００３６】
このとき、キャビティ８内は減圧されているため、半導体素子２のフリップチップ接合部の微小な間隙に、空気溜りなどが生じることなく封止材料を良好に流入させることができ、充填不良が発生することなく、短時間で封止材料を充填して封止樹脂３による封止を行なうことができるものである。このように半導体素子２のフリップチップ接合部の極小な隙間に封止材料を充填して封止成形する場合、通常の常圧でのトランスファー封止成形では未充填となり、半導体素子２のフリップチップ接合部の間隙に封止成形することは不可能である。従って本発明では減圧状態でトランスファー封止成形を行なうものであり、キャビティ５内の減圧度を２７ｈＰａ（２０Ｔｏｒｒ）以下に設定するのが好ましく、より好ましくは１３ｈＰａ（１０Ｔｏｒｒ）以下に設定するのがよい。キャビティ５内の減圧度は低いほど好ましく、０Ｐａであることが理想的である。
【００３７】
また、成形金型７を型締めしたときに、金属板４の上面にキャビティ８の内面を密着させることによって、この密着させた部分には封止材料が侵入しないので、この部分において金属板４に封止樹脂３で覆われないで露出させる部分を形成することができるのであるが、成形金型７の型締め圧が金属板４に強く作用していないと。密着させた部分に封止材料が侵入することを防ぐのは難しく、バリが発生するおそれがある。このようなバリを発生させないようにするには、成形金型７の型締め圧を金属板４に強く作用させる必要があり、このときには半導体素子２に強い圧力が作用し、半導体素子２を破損してしまうおそれがある。そのために本発明では、金属板４の露出させる部分を耐熱性フィルム５で被覆し、封止成形を行なった後に、耐熱性フィルム５を剥がすことによって、バリによって覆われることなく金属板４を露出させることができるものである。このとき、耐熱性フィルム５がクッション性を有していると、成形金型７を型締めしたときにキャビティ８の内面に耐熱性フィルム５を弾性的に密着させることができ、成形金型７の型締め圧が金属板４に作用することを防いで、半導体素子２が破損されることを確実に防止することができるものである。金属板４の上面に耐熱性フィルム５を貼り付けるにあたって、金属板４の上面の全面に耐熱性フィルムを５を貼り付けることによって、図１（ａ）（ｂ）（ｃ）、図２（ｃ）、図３（ａ）、図４（ａ）（ｃ）の半導体装置Ａを得ることができ、金属板４の上面に部分的に耐熱性フィルムを５を貼り付けることによって、図２（ａ）（ｂ）、図３（ｂ）、図４（ｂ）の半導体装置Ａを得ることができる。
【００３８】
ここで、封止材料としては、トランスファー成形による半導体封止に適用可能なものを用いることができるものであり、例えばエポキシ樹脂組成物、シリコーン樹脂組成物、不飽和ポリエステル樹脂組成物などを使用することができる。封止材料には一般にシリカなどのフィラーを配合したものが使用されるが、このフィラーとしては、最大粒径が半導体素子２のフリップチップ接合部の間隙寸法Ｌの１／２以下であるものを用いるのが好ましい。フィラーの最大粒径が半導体素子２のフリップチップ接合部の間隙寸法Ｌの１／２を超えるものであると、半導体素子２のフリップチップ接合部の微小な間隙に封止材料が流入し難くなって、未充填が生じて封止樹脂３による封止不良が発生するおそれがあり、またこの微小間隙に封止材料が侵入する際に半導体素子２の表面にフィラーが摩擦して傷付き、信頼性が低下するおそれがある。このため、封止材料に配合されるフィラーとして、最大粒径が半導体素子２のフリップチップ接合部の間隙寸法Ｌの１／２以下であるものを用いるのが好ましいのである。フィラーの最大粒径の下限値は特に設定されないが、微細過ぎると粘度上昇を起こし、封止成形の際の流動性が悪くなって充填不足を起こすおそれがあるので、フィラーの最大粒径は１μｍ程度以上であることが好ましい。
【００３９】
また、上記のようにトランスファー封止成形を行なうにあたって、成形温度すなわち成形金型７の温度は、半導体素子２に設けたバンプ６を構成する金属の融点から５℃低い温度（融点−５℃）よりも低い温度であることが好ましく、融点から１０℃低い温度よりも低い温度であることがより好ましい。成形温度がこの温度を超えて高いと、インターポーザー１に半導体素子２をフリップチップ接合しているバンプ６の封止成形時の強度が弱くなり、トランスファー成形の際の溶融封止材料の注入圧力に対してフリップチップ接合が外れ、半導体素子２の脱落やフリップチップ接合不良などのトラブルを生じ易くなるものである。成形温度の下限は特に設定されるものではないが、封止材料を硬化させる温度よりも高い温度である必要はある。
【００４０】
図５は本発明の他の実施の形態を示すものであり、図５（ａ）のようにインターポーザー１の上に複数の半導体素子２をマトリクスアレイ状に配置し、各半導体素子２をフェースダウンでフリップチップ接合して搭載してある。またこの複数の各半導体素子２の上にそれぞれ金属板４を接着してある。そしてこの複数の半導体素子２を搭載したインターポーザー１に上記と同様にして封止材料を成形して硬化させることによって図５（ａ）のように、各半導体素子２を封止樹脂３で一括して封止する。このように各半導体素子２を封止樹脂３で封止した後、隣り合う半導体素子２の間の箇所でインターポーザー１と封止樹脂３をダイシング工程で切断し（切断箇所を図５（ａ）に鎖線で示す）、各半導体素子２を搭載した部分を分割して個片化することによって、図５（ｂ）のような半導体装置Ａを得ることができるものである。
【００４１】
【実施例】
次に、本発明を実施例によって具体的に説明する。
【００４２】
（実施例１）
０．２５ｍｍピッチで８００個の共晶半田バンプ（融点１８３℃）をアレイ状に設けた、８ｍｍ×８ｍｍ×厚さ０．３ｍｍの半導体素子を用いた。またインターポーザーとして３５ｍｍ×３５ｍｍ×厚さ０．４ｍｍのＦＲ−５タイプのエポキシ樹脂プリント配線板を用いた。この半導体素子の表面には電流を流すことによって均一に発熱するようにアルミニウム配線が施してある。そしてこのインターポーザーの上面に半導体素子をフリップチップ接合し、ダウンフェースで搭載した。このとき半導体素子とインターポーザーの間のフリップチップ接合部の間隙寸法は５５〜７５μｍであった。また、半導体素子の上面に、直径２２ｍｍφ×厚さ０．２ｍｍの銅板からなる金属板を熱伝導性接着剤（銀系ダイボンディングペースト）で接着した。この金属板の上面にはニッケルめっきを施した上に、中央において直径２０ｍｍφ×厚み５０μｍのＰＦＡ（Ｐｅｒｆｌｕｏｒｏａｌｋｏｘｙ ｒｅｓｉｎ）フィルムからなる耐熱性フィルムを貼り付けた。また金属板の下面には接着性を高めるためのヘアライン処理が施してある。
【００４３】
次に、この金属板を接着した半導体素子を搭載したインターポーザーを真空成形機構を有するトランスファー成形機の成形金型にセットし、そしてキャビティ内を減圧度約１．３ｈＰａ（約１Ｔｏｒｒ）で減圧し、封止材料を６．９ＭＰａ（７０ｋｇｆ／ｃｍ２）の成形圧、１６０℃の成形温度で２分間トランスファー成形した。この封止材料としては、松下電工株式会社製エポキシ樹脂封止材料「ＣＶ８７００Ｆ２」（フィラーとして溶融シリカ８５質量％含有（最大粒径２１μｍ、平均粒径５μｍ））を使用し、封止厚み０．６ｍｍ、封止範囲２７ｍｍ×２７ｍｍで封止した。そして１７５℃で４時間アフターキュアすることによって、図２（ａ）の構造の半導体装置を得た。
【００４４】
（実施例２、実施例３）
キャビティの減圧度を表１のように設定して、トランスファー成形を行なうようにした他は、実施例１と同様にして、図２（ａ）の構造の半導体装置を得た。
【００４５】
（実施例４、実施例５）
成形温度を表１のように設定して、トランスファー成形を行なうようにした他は、実施例１と同様にして、図２（ａ）の構造の半導体装置を得た。
【００４６】
（実施例６）
耐熱性フィルムとして、厚さ５０μｍのポリイミドフィルム（東レ・デュポン社製「カプトン」）で形成したものを用いるようにした他は、実施例１と同様にして、図２（ａ）の構造の半導体装置を得た。
【００４７】
（実施例７）
金属板として、直径２２ｍｍφ×厚さ０．２ｍｍのアルミニウム板を用いるようにした他は、実施例１と同様にして、図２（ａ）の構造の半導体装置を得た。
【００４８】
（実施例８）
耐熱性フィルムとして、厚み３０μｍのＰＦＡフィルムを用い、金属板の上面の全面を耐熱性フィルムで被覆すると共に成形金型の上型板のキャビティの全面を覆うように耐熱性フィルムを配置するようにした他は、実施例１と同様にして、図１（ｂ）の構造の半導体装置を得た。
【００４９】
（比較例１）
実施例１と同様にしてインターポーザーに半導体素子を搭載した。そして、浸入型アンダーフィル封止材料（松下電工株式会社製「ＣＶ５１８３Ｆ」）を各半導体素子のフリップチップ接合部の間隙に注入し、１００℃、１時間の条件で硬化させることによって、図７（ｃ）の構成の半導体装置を得た。
【００５０】
（比較例２）
キャビティの減圧を行なわないで、トランスファー成形を行なうようにした他は、実施例１と同様にして、図２（ａ）の構造の半導体装置を得た。
【００５１】
（比較例３、４）
最大粒径が表１のように大きいフィラーを配合した封止材料を用いて、トランスファー成形を行なうようにした他は、実施例１と同様にして、図２（ａ）の構造の半導体装置を得た。
【００５２】
（比較例５）
耐熱性フィルムを用いないで、トランスファー成形を行なうようにした他は、実施例１と同様にして、図１（ｂ）の構造の半導体装置を得た。
【００５３】
（比較例５）
耐熱性フィルムを用いないで、且つ、封止厚み０．５５ｍｍで、トランスファー成形を行なうようにした他は、実施例１と同様にして、図１（ｂ）の構造の半導体装置を得た。
【００５４】
【表１】
上記の実施例１〜８及び比較例１〜６で得た半導体装置について、金属板の表面のバリ、アンダーフィル部充填性、耐半田性、温度サイクル信頼性、ＰＣＴ信頼性を測定した。
【００５６】
ここで、金属板の表面のバリは、金属板の露出面のバリの有無を目視観察し、バリがある場合はその最大寸法を測定して評価した。またアンダーフィル部充填性は、トランスポーザーを剥がして、半導体素子の接合側の面積に対して封止材が充填されている面積割合を目視で測定し、充填率として算出して評価した。耐半田性は試料数１１個で試験を行ない、ＪＥＤＥＣ（Ｊｏｉｎｔ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｕｎｃｉｌ）が定めるレベル２をクリアするとき「◎」、レベル３をクリアするとき「○」、レベル３をクリアできないとき「×」と評価した。温度サイクル信頼性は、−６５℃で１５分間、室温で５分間、１５０℃で１５分間を１サイクルとして、１１個の試料について寒熱サイクル試験を２０００サイクル行ない、不良発生までのサイクル回数をカウントして評価した。ＰＣＴ信頼性は、１２１℃、２気圧でプレッシャクッカーテストを行ない、不良発生までの時間を測定して評価した。これらの結果を表２に示す。
【００５７】
【表２】
表２にみられるように、各実施例のものは、金属板の表面のバリ、アンダーフィル部充填性、耐半田性、温度サイクル信頼性、ＰＣＴ信頼性のそれぞれについて、優れるものであった。
【００５９】
【発明の効果】
上記のように本発明の請求項１に係る半導体装置によれば、半導体素子を界面のない封止樹脂で封止することができ、耐半田性などの信頼性を高く得ることができるものである。また半導体素子の発熱は金属板に伝熱され、金属板から封止樹脂を通して放散されると共に、金属板の露出する表面から放散されるものであり、半導体素子からの発熱を熱放散性高く放熱することができるものである。
【００６０】
また請求項２の発明によって、半導体素子の発熱を熱伝導性接着剤を介して金属板に効率高く伝熱することができ、半導体素子の発熱の放散性能を高めることができるものである。
【００６１】
また請求項３の発明によって、半導体素子の発熱を広い面積の金属板から放散させることができ、半導体素子の発熱の放散性能を高めることができるものである。
【００６２】
本発明の請求項４に係る半導体装置の製造方法によれば、半導体素子のフリップチップ接合部の微小な間隙に未充填なく封止材料を充填して封止樹脂で封止することができ、半導体素子を界面のない封止樹脂で封止することができるものである。また、封止成形を行なった後に、耐熱性フィルムを剥がすことによって、バリによって覆われることなく金属板を露出させた半導体装置を得ることができるものである。
【００６３】
また請求項５の発明によって、半導体素子のフリップチップ接合部の微小な間隙に、未充填なく封止材料を充填して成形することができるものである。
【００６４】
また請求項６の発明によって、フリップチップ接合しているバンプの強度を低下させないで成形を行なうことができ、トランスファー成形時の溶融封止材料の注入圧力でフリップチップ接合が外れるようなことを防止することができるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態を示すものであり、（ａ），（ｂ）はそれぞれ断面図、（ｃ）は斜視図である。
【図２】本発明の実施の形態を示すものであり、（ａ），（ｂ），（ｃ）はそれぞれ断面図である。
【図３】本発明の実施の形態を示すものであり、（ａ），（ｂ）はそれぞれ断面図である。
【図４】本発明の実施の形態を示すものであり、（ａ），（ｂ），（ｃ）はそれぞれ断面図である。
【図５】本発明の実施の形態を示すものであり、（ａ），（ｂ）はそれぞれ断面図である。
【図６】トランスファー成形を示す断面図である。
【図７】従来例を示すものであり、（ａ）乃至（ｅ）はそれぞれ断面図である。
【符号の説明】
１ インターポーザー
２ 半導体素子
３ 封止樹脂
４ 金属板
５ 耐熱性フィルム
６ バンプ
７ トランスファー成形金型
８ キャビティ
Claims (6)
- インターポーザー上に半導体素子をフェースダウンで配置すると共にフリップチップ接合して搭載した半導体装置において、半導体素子のフリップチップ接合部と反対側の面に金属板を接着し、半導体素子のフリップチップ接合部に形成される間隙と、半導体素子のフリップチップ接合部及び金属板との接着面以外の表面と、金属板の半導体素子との接着面以外の表面とを、同一材料の封止樹脂で封止すると共に、金属板の表面の少なくとも一部を封止樹脂の表面に露出させて成ることを特徴とする半導体装置。
- 半導体素子に金属板を熱伝導性接着剤によって接着して成ることを特徴とする請求項１に記載の半導体装置。
- 金属板として、半導体素子のフリップチップ接合部と反対側の面より面積の大きいものを用いて成ることを特徴とする請求項１または２に記載の半導体装置。
- インターポーザー上に半導体素子をフェースダウンで配置してフリップチップ接合すると共に、半導体素子のフリップチップ接合部と反対側の面に金属板を接着し、金属板の半導体素子との接着面以外の表面の少なくとも一部を耐熱性フィルムで被覆し、このインターポーザーをトランスファー成形金型のキャビティ内にセットすると共に、最大粒径が半導体素子のフリップチップ接合部に形成される間隙の寸法の１／２以下のフィラーを配合した封止材料を減圧状態のキャビティ内に注入することによって、半導体素子のフリップチップ接合部の間隙と、半導体素子のフリップチップ接合部及び金属板との接着面以外の表面と、金属板の半導体素子との接着面及び耐熱性フィルムで被覆した部分以外の表面とを、樹脂封止することを特徴とする半導体装置の製造方法。
- 封止材料を注入する際のキャビティ内の減圧度を２７ｈＰａ以下に設定することを特徴とする請求項４に記載の半導体装置の製造方法。
- トランスファー成形温度を、半導体素子をインターポーザーにフリップチップ接合するバンプの金属の融点より５℃以上低い温度に設定することを特徴とする請求項４又は５に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003117508A JP2004327556A (ja) | 2003-04-22 | 2003-04-22 | 半導体装置及びその製造方法 |
| TW092129521A TWI236740B (en) | 2003-04-22 | 2003-10-24 | Chip package structure |
| US10/707,686 US7057277B2 (en) | 2003-04-22 | 2004-01-05 | Chip package structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003117508A JP2004327556A (ja) | 2003-04-22 | 2003-04-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004327556A true JP2004327556A (ja) | 2004-11-18 |
Family
ID=33497374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003117508A Pending JP2004327556A (ja) | 2003-04-22 | 2003-04-22 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2004327556A (ja) |
| TW (1) | TWI236740B (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278771A (ja) * | 2005-03-29 | 2006-10-12 | Nec Corp | 半導体装置及びその製造方法 |
| JP2007115983A (ja) * | 2005-10-21 | 2007-05-10 | Shin Kobe Electric Mach Co Ltd | 配線板 |
| JP2008016830A (ja) * | 2006-06-09 | 2008-01-24 | Nec Electronics Corp | 半導体装置、ならびにその製造装置および製造方法 |
| JP2010114454A (ja) * | 2009-12-22 | 2010-05-20 | Renesas Technology Corp | 電子装置の製造方法 |
| JP2010114355A (ja) * | 2008-11-10 | 2010-05-20 | Fujitsu Ltd | 電子部品、電子部品の製造方法及び伝熱部材の製造方法 |
| JP2010232471A (ja) * | 2009-03-27 | 2010-10-14 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
| WO2010134230A1 (ja) * | 2009-05-20 | 2010-11-25 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US8058736B2 (en) | 2006-06-09 | 2011-11-15 | Renesas Electronics Corporation | Semiconductor device having heat spreader with center opening |
| US8557633B2 (en) | 2004-11-19 | 2013-10-15 | Renesas Electronics Corporation | Electronic device and manufacturing method of the same |
| JP2014120772A (ja) * | 2012-12-17 | 2014-06-30 | Princo Corp | チップ放熱構造 |
| JP2015056563A (ja) * | 2013-09-12 | 2015-03-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
| WO2018135555A1 (ja) * | 2017-01-18 | 2018-07-26 | 株式会社村田製作所 | モジュール |
| WO2020122014A1 (ja) * | 2018-12-10 | 2020-06-18 | 凸版印刷株式会社 | 半導体装置用配線基板とその製造方法、及び半導体装置 |
| CN111384000A (zh) * | 2018-12-29 | 2020-07-07 | 中兴通讯股份有限公司 | 芯片封装 |
| WO2022091479A1 (ja) * | 2020-10-30 | 2022-05-05 | 株式会社村田製作所 | 電源回路モジュール |
| US11380601B2 (en) | 2017-07-24 | 2022-07-05 | Murata Manufacturing Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102539946A (zh) * | 2010-12-23 | 2012-07-04 | 思达科技股份有限公司 | 测试设备 |
-
2003
- 2003-04-22 JP JP2003117508A patent/JP2004327556A/ja active Pending
- 2003-10-24 TW TW092129521A patent/TWI236740B/zh not_active IP Right Cessation
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8557633B2 (en) | 2004-11-19 | 2013-10-15 | Renesas Electronics Corporation | Electronic device and manufacturing method of the same |
| JP2006278771A (ja) * | 2005-03-29 | 2006-10-12 | Nec Corp | 半導体装置及びその製造方法 |
| JP2007115983A (ja) * | 2005-10-21 | 2007-05-10 | Shin Kobe Electric Mach Co Ltd | 配線板 |
| JP2008016830A (ja) * | 2006-06-09 | 2008-01-24 | Nec Electronics Corp | 半導体装置、ならびにその製造装置および製造方法 |
| US8058736B2 (en) | 2006-06-09 | 2011-11-15 | Renesas Electronics Corporation | Semiconductor device having heat spreader with center opening |
| JP2010114355A (ja) * | 2008-11-10 | 2010-05-20 | Fujitsu Ltd | 電子部品、電子部品の製造方法及び伝熱部材の製造方法 |
| JP2010232471A (ja) * | 2009-03-27 | 2010-10-14 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
| WO2010134230A1 (ja) * | 2009-05-20 | 2010-11-25 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2010114454A (ja) * | 2009-12-22 | 2010-05-20 | Renesas Technology Corp | 電子装置の製造方法 |
| US9362199B2 (en) | 2012-12-17 | 2016-06-07 | Princo Middle East Fze | Chip thermal dissipation structure |
| JP2014120772A (ja) * | 2012-12-17 | 2014-06-30 | Princo Corp | チップ放熱構造 |
| US9117792B2 (en) | 2012-12-17 | 2015-08-25 | Princo Middle East Fze | Chip thermal dissipation structure |
| JP2015056563A (ja) * | 2013-09-12 | 2015-03-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
| WO2018135555A1 (ja) * | 2017-01-18 | 2018-07-26 | 株式会社村田製作所 | モジュール |
| CN110178214A (zh) * | 2017-01-18 | 2019-08-27 | 株式会社村田制作所 | 模块 |
| US11121054B2 (en) | 2017-01-18 | 2021-09-14 | Murata Manufacturing Co., Ltd. | Module |
| US11380601B2 (en) | 2017-07-24 | 2022-07-05 | Murata Manufacturing Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| WO2020122014A1 (ja) * | 2018-12-10 | 2020-06-18 | 凸版印刷株式会社 | 半導体装置用配線基板とその製造方法、及び半導体装置 |
| JPWO2020122014A1 (ja) * | 2018-12-10 | 2021-09-02 | 凸版印刷株式会社 | 半導体装置用配線基板とその製造方法、及び半導体装置 |
| JP7196936B2 (ja) | 2018-12-10 | 2022-12-27 | 凸版印刷株式会社 | 半導体装置用配線基板の製造方法、及び半導体装置用配線基板 |
| CN111384000A (zh) * | 2018-12-29 | 2020-07-07 | 中兴通讯股份有限公司 | 芯片封装 |
| WO2022091479A1 (ja) * | 2020-10-30 | 2022-05-05 | 株式会社村田製作所 | 電源回路モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI236740B (en) | 2005-07-21 |
| TW200423337A (en) | 2004-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6060778A (en) | Ball grid array package | |
| TWI485817B (zh) | 微電子封裝及其散熱方法 | |
| US6498055B2 (en) | Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system | |
| JP3679786B2 (ja) | 半導体装置の製造方法 | |
| US7135769B2 (en) | Semiconductor packages and methods of manufacturing thereof | |
| JP2004327556A (ja) | 半導体装置及びその製造方法 | |
| US6544812B1 (en) | Single unit automated assembly of flex enhanced ball grid array packages | |
| TW200425355A (en) | Method for maintaining solder thickness in flipchip attach packaging processes | |
| KR100424382B1 (ko) | 열확산기를 부착한 반도체 장치 및 그 제조 방법 | |
| KR101119708B1 (ko) | 집적 회로 다이를 패키징하는 방법 | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| JP4521015B2 (ja) | 半導体装置の製造方法 | |
| JP4283588B2 (ja) | 半導体装置 | |
| US20070122943A1 (en) | Method of making semiconductor package having exposed heat spreader | |
| TWI280643B (en) | Packaged device and method of forming same | |
| CN112951815A (zh) | 半导体结构及其制造方法 | |
| US20080185712A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2001144230A (ja) | 半導体装置及びその製造方法 | |
| US10854576B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004327554A (ja) | 半導体装置及びその製造方法 | |
| JP2004327555A (ja) | 半導体装置 | |
| JP2004260051A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR19980025624A (ko) | 볼 그리드 어레이 반도체 패키지 | |
| TW200522300A (en) | Chip package sturcture | |
| JPS6089945A (ja) | 封止半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |