JP2014120772A - チップ放熱構造 - Google Patents

チップ放熱構造 Download PDF

Info

Publication number
JP2014120772A
JP2014120772A JP2013254867A JP2013254867A JP2014120772A JP 2014120772 A JP2014120772 A JP 2014120772A JP 2013254867 A JP2013254867 A JP 2013254867A JP 2013254867 A JP2013254867 A JP 2013254867A JP 2014120772 A JP2014120772 A JP 2014120772A
Authority
JP
Japan
Prior art keywords
chip
case
heat dissipation
circuit board
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013254867A
Other languages
English (en)
Inventor
Chih-Kuang Yang
楊之光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princo Corp
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Publication of JP2014120772A publication Critical patent/JP2014120772A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

【課題】電子製品の運転温度を効果的に低下させるチップの放熱構造を提供する。
【解決手段】第一のチップ表面と第一のチップ裏面とを有する第一のチップを備える電子製品に用いられるチップ放熱構造であって、少なくとも第一のチップの側辺を被覆するチップモールド封止材と、第一のチップの上方に位置し、第一のチップの第一のチップ裏面に接する第一ケースと、複数の第一のバンプを介して第一のチップの第一のチップ表面と接続されるパッケージ基板と、第一の面及び第二の面を有し、複数の半田を介して、第一の面でパッケージ基板と接続される回路板とを備えるチップ放熱構造。チップ放熱構造は、回路板の下方に位置し、回路板の第二の面に接する第二ケースを更に備えても良い。第一のチップに生じた熱エネルギーは第一のチップ裏面を介して第一ケースに伝導され、第一のチップ表面、第一のバンプ、パッケージ基板、半田、回路板を介して第二ケースに伝導される。
【選択図】図４

Description

本発明はチップ放熱構造に関し、特に複数のチップを有する電子製品に用いられるチップ放熱構造に関する。
現在、集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）技術の発展は空前であり、革新的な技術レベルに達している。チップのサイズは益々小さくなり、電子製品のデザインも縮小しつつある。デジタルカメラ、携帯電話、タブレットＰＣ・・・などのような様々な電子製品に採用される、例えばチップなどの集積回路コンポーネントの数も一つ、二つだけではない。競争の激しい資本市場において、電子製品の能率を高めつつあり、製品のメリットを獲得しなければならないので、チップ、集積回路コンポーネント、例えばマイクロプロセッサ、仕様が多様な通信チップ、メモリ、ビデオ処理チップなどの作動周波数は相次いで高くなっているが、同樣に製品のメリットを獲得する目標で、電子製品のデザインはまた軽く、薄く、小さくなる方向へ発展しなければならない。発熱源としてのチップ、集積回路コンポーネントの作動周波数の向上又は数の増加は、いずれも発熱密度の増加を招くため、電子製品の単位体積あたりの熱密度は持続的に高くなっている。
しかしながら、電子製品に対して同時に必ず無音を要求するので、一般的なアクティブ放熱技術、例えば風扇（ｆａｎ）も軽い、薄い、小さいデザインを追求する電子製品に適用せず、パッシブ放熱構造（ｐａｓｓｉｖｅ ｈｅａｔ ｄｉｓｓｉｐａｔｉｏｎ ｍｅａｎｓ）の放熱効率はアクティブ放熱技術（ａｃｔｉｖｅ ｈｅａｔ ｄｉｓｓｉｐａｔｉｏｎ ｍｅａｎｓ）と比べられないが、軽い、薄い、小さいデザインを満たすことができるので、パッシブ放熱構造は軽い、薄い、小さいデザインの電子製品に必ず採用される技術であると既に決められた。
そのため、電子製品における放熱構造のデザインが面しているチャレンジは徐々に厳しくなっている。
図１を参照し、図１は、従来技術においてチップＡを有する電子製品の構造図である。図に示すように、一般的な電子製品が有するチップＡはこの図のように電子製品内に設置されることが多い。電子製品の構造において、上ケース１と、チップモールド封止材２（ｃｈｉｐ ｍｏｌｄｉｎｇ ｍａｔｅｒｉａｌ ２）と、複数のバンプ３（ｂｕｍｐ ３）と、パッケージ基板４と、複数の半田５と、回路板６と、下ケース７とを備える。チップＡはパッケージ基板４でバンプ３を介してパッケージに接続された後、チップモールド封止材２によってチップＡが覆われる。パッケージ基板４は半田５を介して回路板６に接続される。回路板６は複数の固定ネジによって下ケース７に固定される。
図に示すように、チップＡを覆うチップモールド封止材２と上ケース１との間に一定のスペースが置かれ、回路板６と下ケース７との間にも一定のスペースが置かれる。複数のバンプ３の間に充填材料、例えばエポキシ樹脂類の材料が充填される場合もある。空気の熱伝導係数が低いので、チップＡが作動し発熱する時に、生じた熱エネルギーの熱流伝導経路は上に向かってチップモールド封止材２に止まり、下へ向かって多くの素子、例えば熱伝導性の良くない、バンプ３の間に充填された充填材料、パッケージ基板４における誘電体層材料、回路板６の誘電体層材料などがチップＡに生じた熱エネルギーの伝導を阻害することが多い。
そのため、単位体積あたりの熱密度は必ずチップＡの作動時間につれて積みつつある（ａｃｃｕｍｕｌａｔｅ）。更に、電子製品の軽い、薄い、小さいデザインを実現できるために、マルチチップ統合パッケージ（ｍｕｌｔｉｐｌｅ ｃｈｉｐ ｉｎｔｅｇｒａｔｅｄ ｐａｃｋａｇｅ）は現在の傾向となっている。チップＡは他の温度のかなり低いチップと統合パッケージされると、従来技術における放熱構造のデザインを採用した電子製品において、チップＡに生じた熱エネルギーの熱流伝導経路は必ず他のチップ（熱流伝導は自然に熱伝導係数の高い方向に向かう傾向がある）に導かれ、他のチップに影響を及ぼし、電子製品全体の構造が昇温し、効率に影響し、消費電力を増やすばかりでなく、更に、電子製品の寿命を縮短する。
本発明の主な目的は、電子製品に用いられるチップ放熱構造を提供することにある。
本発明の電子製品に用いられるチップ放熱構造では、第一のチップ表面と第一のチップ裏面と、当該電子製品の外部の環境と、当該第一のチップの側辺を被覆するチップモールド封止材と、当該環境と当該第一のチップ裏面の両方に接する第一ケースと、複数の第一のバンプを介して当該第一のチップの当該第一のチップ表面に接続されるパッケージ基板と、第一の面及び第二の面を有し、複数の半田を介して、当該第一の面で当該パッケージ基板と接続される回路板とを備えるチップ放熱構造である。
本発明のチップ放熱構造は、当該回路板の当該第二の面に接する第二ケースを更に備える。本発明のチップ放熱構造は、第二のチップ表面と第二のチップ裏面とを有する第二のチップを更に備え、当該チップモールド封止材は当該第二のチップの側辺を被覆する。当該パッケージ基板は複数の第二のバンプを介して当該第二のチップの当該第二のチップ表面に接続される。本発明の一つの実施例でおいて、当該チップモールド封止材は、第一のチップと第二のチップとの間に分離間隙を有する。
なお、本発明の他の一つの実施例では、当該第一ケースは、当該第一のチップに対応する位置に、当該第一のチップの当該第一のチップ裏面と接するように下突出部分を有する。当該第二ケースは、当該第一のチップに対応する位置に、当該回路板の当該第二の面と接するように上突出部分を有する。当該第一ケースは、更に当該第二のチップの上方に位置し、当該第二のチップの当該第二のチップ裏面に接し、当該第二ケースは、更に当該第二のチップの下方に位置し、当該第二のチップに対応する位置で、当該回路板の当該第二の面に接することが選択可能である。
本発明の他の一つの実施例では、当該第一ケースは第一熱伝導材を介して当該第一のチップの当該第一のチップ裏面に接する。当該第二ケースは第二熱伝導材を介して当該回路板の当該第二の面に接する。
本発明によれば、当該第一のチップに生じた熱エネルギーは当該第一のチップ裏面を介して当該第一ケースに伝導され、当該第一のチップ表面、これらの第一のバンプ、当該パッケージ基板、これらの半田、当該回路板を介して当該第二ケースに伝導される。
本発明のチップ放熱構造は当該第一のチップから当該第一ケース及び当該第二ケースまでの間の熱抵抗を大幅に縮小させ、当該第一のチップに生じた熱エネルギーの熱流経路が当該第一ケース及び当該第二ケースに直接に導かれ、即ち、第一のチップの第一のチップ裏面におけるジャンクション温度は、第一ケースが第一のチップ裏面に接していない時の第一のチップ裏面におけるジャンクション温度より低く、第一のチップの第一のチップ表面におけるジャンクション温度は、第二ケースが第一のチップに対応する位置の回路板に接していない時の第一のチップ表面におけるジャンクション温度より低い。したがって、従来技術において当該第二のチップに伝導される熱エネルギーが大幅に低減される。そのため、マルチチップを有する電子製品の運転温度を効果的に低下させ、電子製品の運転効率を向上させ、使用寿命を延ばすことができる。
図１は従来技術においてチップを有する電子製品の構造図である。 図２は本発明のチップ放熱構造がチップを有する電子製品に用いられる第一の実施例の構造図である。 図３は本発明のチップ放熱構造がチップを有する電子製品に用いられる第二の実施例の構造図である。 図４は本発明のチップ放熱構造がマルチチップを有する電子製品に用いられる第三の実施例の構造図である。 図５は本発明のチップ放熱構造がマルチチップを有する電子製品に用いられる第四の実施例の構造図である。 図６は本発明のチップ放熱構造がマルチチップを有する電子製品に用いられる第五の実施例の構造図である。 図７は従来技術においてマルチチップを有する電子製品の構造図である。
図２を参照し、図は本発明のチップ放熱構造がチップＡを有する電子製品に用いられる第一の実施例の構造図である。チップＡは第一のチップ表面Ａ１と第一のチップ裏面Ａ２とを有する。本発明のチップ放熱構造は、第一ケース１００と、チップモールド封止材２００と、複数の第一のバンプ３００と、パッケージ基板４００と、複数の半田５００と、回路板６００と、第二ケース７００とを備える。そのうち、チップＡ内に半導体素子を有し、外部電路を経由してその半導体ジャンクション温度（Ｊｕｎｃｔｉｏｎ ｔｅｍｐｅｒａｔｕｒｅ）を測定できる。実際的に、前記複数の半田５００は、例えば半田ボール、またははんだペーストである。
図に示すように、チップモールド封止材２００は第一のチップＡの側辺を被覆し、任意で少なくとも第一のチップ裏面Ａ２が露出できる。或いは、チップモールド封止材２００は非常に薄い厚さだけで第一のチップＡの第一のチップ裏面Ａ２の全部又は少なくとも一部、例えば第一のチップ裏面Ａ２における最も放熱する必要のある部分の面積を覆ってもよく、実務上にはチップモールド封止材も一定程度の熱伝導効果を有する。第一ケース１００は第一のチップＡの上方に位置し、第一のチップＡに対応する位置に、下突出部分を有し、或いはノッチが上向きのＵ型を呈して第一のチップＡの第一のチップ裏面Ａ２に接する。パッケージ基板４００は複数の誘電体層（非図示）を有し、各誘電体層はいずれも厚みが３０μｍより小さい。パッケージ基板４００は複数の第一のバンプ３００を介して第一のチップＡの第一のチップ表面Ａ１と接続される。図に破線で示すように、複数のバンプ３００の間に充填材料、例えばエポキシ樹脂類の材料を充填してもよい。回路板は上向きの第一の面及び下向きの第二の面を有し、複数の半田５００を介して、第一の面でパッケージ基板４００と接続される。第二ケース７００は回路板６００の下方に位置し、第一のチップＡに対応する位置に、上突出部分を有し、或いはノッチが下向きのＵ型を呈して回路板６００の第二の面に接する。第一ケース１００又は第二ケース７００は選択可能に金属で形成されることができる。
空気の熱伝導係数は非常に低いため、２０℃の時に約０．０２５７（Ｗ／ｍＫ）に過ぎず、２０℃の時でも０．０２８７（Ｗ／ｍＫ）に過ぎない。一方、例えば、銅の熱伝導係数は２０℃の時に約３８６（Ｗ／ｍＫ）であり、アルミニウムの熱伝導係数は２０℃の時に約１９８（Ｗ／ｍＫ）である。エポキシ樹脂Ｅｐｏｘｙの熱伝導係数は約０．１９（Ｗ／ｍＫ）であるが、改善を経て熱伝導の好ましいエポキシ樹脂Ｅｐｏｘｙ類の材料であっても、その熱伝導係数が１〜１０（Ｗ／ｍＫ）に達するに過ぎない。したがって、本発明によれば、第一ケース１００又は第二ケース７００が第一のチップ裏面Ａ２又は回路板６００の第一のチップＡに対応する位置に接することで、これらの方向の熱流経路における熱抵抗を大幅に低下でき、熱流方向をコントロールして多くの効果が得られる。
図２及び以下の本発明のチップ放熱構造の熱伝導現象の関連公式を参照し、Ｔは第一のチップＡの半導体素子のジャンクション温度（Ｊｕｎｃｔｉｏｎ ｔｅｍｐｅｒａｔｕｒｅ）を表し、ＲＴは外部環境の温度を表し、Ｑｃは第一のチップＡに生じた総熱流を表し、Ｑ１は第一ケース１００への熱流を表し、Ｑ２は第二ケース７００への熱流を表し、Ｑ３は側方向への熱流を表す。
Ｒ１は第一ケース１００の方向への熱抵抗を表し、Ｒ２は第二ケース７００の方向への熱抵抗を表し、Ｒ３は側方向への熱抵抗を表す。
各方向の熱流Ｑｘは、当該方向の第一のチップＡの温度と外部環境の室温（ＲＴ）との間の温度差、或いは側方向における所定の位置の温度との間の温度差ΔＴを当該方向の熱抵抗で割った値、即ちΔＴ／Ｒｘである。
Ｑ１＝ΔＴ／Ｒ１；Ｑ２＝ΔＴ／Ｒ２；Ｑ３＝ΔＴ／Ｒ３
本発明を採用しない場合に、総熱流は各方向の熱流の合計である。
Ｑｃ＝Ｑ１＋Ｑ２＋Ｑ３＝ΔＴ／Ｒ１＋ΔＴ／Ｒ２＋ΔＴ／Ｒ３；
ΔＴ＝Ｑｃ／（1／Ｒ１＋1／Ｒ２＋1／Ｒ３）
本発明を採用する場合に、少なくとも第一ケース１００の方向への熱抵抗が変更され、各方向の熱流Ｑｘ’は当該方向の第一のチップＡの温度と外部環境の室温（ＲＴ）との間の温度差、或いは側方向における所定の位置の温度との間の温度差を当該方向の熱抵抗で割った値、即ちΔＴ’／ Ｒｘ’である。
そのため、Ｑｃが変化していない場合に、前記各方向の熱流は次のように変化する。
Ｑ１’＝ΔＴ’／ Ｒ１’； Ｑ２’＝ΔＴ’／Ｒ２；Ｑ３’＝ΔＴ’／ Ｒ３
Ｑｃ＝Ｑ１’＋ Ｑ２’＋ Ｑ３’＝ΔＴ’／ Ｒ１’＋ΔＴ’／Ｒ２＋ΔＴ’／ Ｒ３
ΔＴ’＝ Ｑｃ／（1／Ｒ１’＋1／Ｒ２＋1／Ｒ３）
本発明の図２の実施例によれば、第一ケース１００の方向への熱抵抗を変更すると、言い換えれば、この方向の熱抵抗を低下させると、即ち、Ｒ１＞Ｒ１’にするが、Ｒ２、Ｒ３を変更しないと、Ｑ１＜Ｑ１’であり、ΔＴ＞ΔＴ’である。言い換えれば、本発明によれば、第一ケース１００の方向への熱抵抗を低下させ、Ｒ１＞Ｒ１’にし、或いは更に第二ケース７００への熱抵抗を低下させ、Ｒ２＞Ｒ２’にすることにより、熱流Ｑ１’、 Ｑ２’とＱ３’の割合をコントロールし、Ｑ１’とＱ２’とは大幅に増加でき、Ｑ３’は相対的に大幅に減少する。
そのため、図に矢印で示す方向のように、図１に比べて、第一のチップＡに生じた熱エネルギーの大部分は、第一のチップ裏面Ａ２を介して第一ケース１００に伝導され、第一のチップ表面Ａ１、これらの第一のバンプ３００、パッケージ基板４００、これらの半田５００、回路板６００を介して第二ケース７００に伝導される。即ち、第一のチップＡのジャンクション温度は、第一ケース１００が当該第一のチップ裏面Ａ２に接していない時の第一のチップＡのジャンクション温度より低く、第一のチップＡのジャンクション温度は、第二ケース７００が第一のチップＡに対応する位置の回路板６００に接していない時の第一のチップＡのジャンクション温度より低い。
図３を参照し、図３は本発明のチップ放熱構造がチップＡを有する電子製品に用いられる第二の実施例の構造図である。チップＡは第一のチップ表面Ａ１と第一のチップ裏面Ａ２とを有する。本発明のチップ放熱構造は、第一ケース１０２と、第一熱伝導材１１０と、チップモールド封止材２００と、複数の第一のバンプ３００と、パッケージ基板４００と、複数の半田５００と、回路板６００と、第二ケース７０２と、第二熱伝導材７１０とを備える。実際的に、前記複数の半田５００は、例えば半田ボール、またははんだペーストである。
図に示すように、チップモールド封止材２００は第一のチップＡの側辺を被覆し、任意で少なくとも第一のチップ裏面Ａ２が露出できる。第一ケース１００は第一のチップＡの上方に位置し、第一熱伝導材１１０の設置によって第一のチップＡの第一のチップ裏面Ａ２に接 する。パッケージ基板４００は複数の誘電体層（非図示）を有し、各誘電体層はいずれも厚みが３０μｍより小さい。パッケージ基板４００は複数の第一のバンプ３００を介して第一のチップＡの第一のチップ表面Ａ１と接続される。図に破線で示すように、複数のバンプ３００の間に充填材料、例えばエポキシ樹脂類の材料を充填してもよい。回路板６００は上向きの第一の面及び下向きの第二の面を有し、複数の半田５００を介して、第一の面でパッケージ基板４００と接続される。第二ケース７００は回路板６００の下方に位置し、第二熱伝導材７１０の設置によって回路板６００の第二の面に接する。第一熱伝導材１１０と第二熱伝導材７１０との材質は、熱伝導効率を向上するための有機材料ドープ高熱伝導材料粉末であってもよく、或いは液体対流により効率を向上させる放熱素子であり、或いは熱電効果冷却 （Ｐｅｌｔｉｅｒ ｅｆｆｅｃｔ）素子で構成される。
そのため、図に矢印で示す方向のように、第一のチップＡに生じた熱エネルギーは第一のチップ裏面Ａ２、第一熱伝導材１１０を介して第一ケース１００に伝導され、第一のチップ表面Ａ１、これらの第一のバンプ３００、パッケージ基板４００、これらの半田５００、回路板６００、第二熱伝導材７１０を介して第二ケース７００に伝導される。即ち、第一のチップＡのジャンクション温度は、第一ケース１００が当該第一のチップ裏面Ａ２に接していない時の第一のチップＡのジャンクション温度より低く、第一のチップＡのジャンクション温度は、第二ケース７００が第一のチップＡに対応する位置の回路板６００に接していない時の第一のチップＡのジャンクション温度より低い。
図４及び図５を参照する。図４は本発明のチップ放熱構造がマルチチップＡ、Ｂを有する電子製品に用いられる第三の実施例の構造図である。図５は本発明のチップ放熱構造がマルチチップＡ、Ｂを有する電子製品に用いられる第四の実施例の構造図である。チップＡは第一のチップ表面Ａ１と第一のチップ裏面Ａ２とを有する。チップＢは第二のチップ表面Ｂ１と第二のチップ裏面Ｂ２とを有する。本発明のチップ放熱構造は、第一ケース１００と、チップモールド封止材２００と、複数の第一のバンプ３００と、複数の第二のバンプ３０２と、パッケージ基板４００と、複数の半田５００と、回路板６００と、第二ケース７００とを備える。
図４に示すように、チップモールド封止材２００は第一のチップＡの側辺を被覆し、任意で少なくとも第一のチップ裏面Ａ２が露出でき、同時に、第二のチップＢの側辺をも被覆し、任意で少なくとも第二のチップ裏面Ｂ２が露出できる。或いは、チップモールド封止材２００は非常に薄い厚さのみで第一のチップＡの第一のチップ裏面Ａ２の少なくとも一部及び第二のチップＢの第二のチップ裏面Ｂ２の少なくとも一部を覆ってもよい。例えば第一のチップ裏面Ａ２及び第二のチップ裏面Ｂ２における最も放熱する必要のある部分の面積であってもよい。第一ケース１００は第一のチップＡの上方に位置し、第一のチップＡに対応する位置に、第一のチップＡの第一のチップ裏面Ａ２に接するように下突出部分を有する。無論、本実施例では、図における第一熱伝導材１１０を採用してもよい。但し、第一ケース１００の、第二のチップＢに対応する位置は平坦状に維持され、第二のチップＢに接していない。複数の誘電体層（非図示）を有し、各誘電体層はいずれも厚みが３０μｍより小さい。パッケージ基板４００は複数の第一のバンプ３００を介して第一のチップＡの第一のチップ表面Ａ１と接続され、複数の第二のバンプ３０２を介して第二のチップＢの第二のチップ表面Ｂ１と接続される。
図４に破線で示すように、複数のバンプ３００、複数の第二のバンプ３０２の間に充填材料、例えばエポキシ樹脂類の材料を充填してもよい。回路板は上向きの第一の面及び下向きの第二の面を有し、複数の半田５００を介して、第一の面でパッケージ基板４００と接続される。第二ケース７００は回路板６００の下方に位置し、第一のチップＡに対応する位置に、回路板６００の第二の面に接するように上突出部分を有する。無論、本実施例では、図における第二熱伝導材７１０を採用してもよい。但し、第二ケース７００の、第二のチップＢに対応する位置は平坦状に維持され、回路板６００の第二の面に接していない。
そのため、図４に矢印で示す方向のように、第一のチップＡに生じた熱エネルギーは第一のチップ裏面Ａ２を介して第一ケース１００に伝導され、第一のチップ表面Ａ１、これらの第一のバンプ３００、パッケージ基板４００、これらの半田５００、回路板６００を介して第二ケース７００に伝導される。即ち、第一のチップＡのジャンクション温度は、第一ケース１００が当該第一のチップ裏面Ａ２に接していない時の第一のチップＡのジャンクション温度より低く、第一のチップＡのジャンクション温度は、第二ケース７００が第一のチップＡに対応する位置の回路板６００に接していない時の第一のチップＡのジャンクション温度より低い。同時に、第二のチップＢのジャンクション温度も、第一ケース１００が第一のチップ裏面Ａ２に接していない時の第二のチップＢのジャンクション温度より低いことになり、第二のチップＢのジャンクション温度も、第二ケース７００が第一のチップＡに対応する位置の回路板６００に接していない時の第二のチップＢのジャンクション温度より低いことになる。
したがって、本発明では、第一ケース１００又は第二ケース７００が第一のチップ裏面Ａ２又は回路板６００と接することで、熱流経路における熱抵抗を大幅に低下でき、熱流方向をコントロールして、第一のチップＡに生じた熱エネルギーの大部分が第一のチップ裏面Ａ２を介して第一ケース１００に伝導され、第一のチップ表面Ａ１、これらの第一のバンプ３００、パッケージ基板４００、これらの半田５００、回路板６００を介して第二ケース７００に伝導されるようにする。第一のチップＡから第二のチップＢに伝導される熱エネルギーを大幅に減少し、第一のチップＡの熱エネルギーが第二のチップＢの温度を高くすることによる第二のチップＢの性能の低下を回避する。
図５に示す本発明の第四の実施例では、第三の実施例と異なる点は、第一ケース１００は、第二のチップＢに対応する位置に、第二のチップＢの第二のチップ裏面Ｂ２と接するように下突出部分を更に有することにある。第二ケース７００の、第二のチップＢに対応する位置は平坦状に維持され、更に、回路板６００の第二の面と接するように上突出部分を有する。これらの方向の熱流経路における熱抵抗を更に大幅に低下でき、第二のチップＢに生じた熱エネルギーの熱流経路は第一ケース１００及び第二ケース７００に導かれるようにする。
図６を参照し、図６は本発明のチップ放熱構造がマルチチップＡ、Ｂを有する電子製品に用いられる第五の実施例の構造図である。本発明の第三の実施例と類似して、チップＡは第一のチップ表面Ａ１と第一のチップ裏面Ａ２とを有する。チップＢは第一のチップ表面Ｂ１と第一のチップ裏面Ｂ２とを有する。本発明第四の実施例のチップ放熱構造は、同樣に、第一ケース１００と、チップモールド封止材２００と、複数の第一のバンプ３００と、複数の第二のバンプ３０２と、パッケージ基板４００と、複数の半田５００と、回路板６００と、第二ケース７００とを備える。但し、本発明の第四の実施例において第三の実施例と異なる点は、第一のチップＡと第二のチップＢとは同じくチップモールド封止材２００に被覆されるが、第一のチップＡと第二のチップＢとの間のチップモールド封止材２００は分割されて、分離間隙２１０を有することにある。無論、本発明では、第四と第五の実施例を組合せることで、第五の実施例において、第一ケース１００は、第二のチップＢに対応する位置に、第二のチップＢの第二のチップ裏面Ｂ２と接するように下突出部分を更に有するようにすることもできる。第二ケース７００の、第二のチップＢに対応する位置は平坦状に維持され、回路板６００の第二の面と接するように上突出部分を更に有する。
本発明の図４〜図６に示す実施例を参照して、図７に示す従来技術を採用したマルチチップＡ、Ｂを有する電子製品の構造と比較する。空気の熱伝導係数は非常に低いため、２０℃の時に約０．０２５７（Ｗ／ｍＫ）に過ぎず、６０℃の時でも０．０２８７（Ｗ／ｍＫ）に過ぎない。一方、例えば、銅の熱伝導係数は２０℃の時に約３８６（Ｗ／ｍＫ）であり、アルミニウムの熱伝導係数は20℃の時に約１９８（Ｗ／ｍＫ）である。エポキシ樹脂Ｅｐｏｘｙの熱伝導係数は約０．１９（Ｗ／ｍＫ）であるが、改善を経て熱伝導の好ましいエポキシ樹脂Ｅｐｏｘｙ類の材料であっても、その熱伝導係数が１〜１０（Ｗ／ｍＫ）に達するに過ぎない。
熱流伝導は自然に熱伝導係数の高い方向に向かう傾向があるが、前述から分かるように、第に示す従来技術の放熱デザインを採用して、チップＡが発熱する時に、生じた熱エネルギーの熱流伝導経路は上に向かってチップモールド封止材２に止まり、下へ向かって多くの素子、例えば熱伝導性の良くない、バンプ３の間に充填された充填材料、パッケージ基板４における誘電体層材料、回路板６の誘電体層材料などがチップＡに生じた熱エネルギーの伝導を阻害することが多い。空気の熱伝導係数は非常に低いため、図７に示すように、チップＡに生じた熱エネルギーは必ずチップＢに大量に導かれ、電子製品全体の構造が昇温し、効率に影響し、消費電力を増やすばかりではなく、更に、電子製品の寿命を縮短する。
逆に、本発明の図４に示す実施例では、第一のチップＡの第一のチップ裏面Ａ１は第一ケース１００に接し、パッケージ基板４００の各誘電体層はいずれも厚みが３０μｍより低いことに加えて、第一のチップＡに対応する位置で、回路板６００の下向きの第二の面が第二ケース７００に接する。即ち、第一のチップＡのジャンクション温度は、第一ケース１００が当該第一のチップ裏面Ａ２に接していない時の第一のチップＡのジャンクション温度より低く、第一のチップＡのジャンクション温度は、第二ケース７００が第一のチップＡに対応する位置の回路板６００に接していない時の第一のチップＡのジャンクション温度より低い。そのため、第一のチップＡに生じた大量の熱エネルギーの多くは第一ケース１００及び第二ケース７００に効果的に導かれ、第一のチップＡに生じた熱エネルギーが第二のチップＢに及ぼす影響は大幅に減少される。
本発明の図５に示す実施例では、同時に、第二のチップＢの第二のチップ裏面Ｂ１は第一ケース１００に接し、パッケージ基板４００の各誘電体層はいずれも厚みが３０μｍより小さいことに加えて、第二のチップＢに対応する位置で、回路板６００の下向きの第二の面が第二ケース７００に接する。即ち、同時に、第二のチップＢのジャンクション温度は、第一ケース１００が当該第二のチップ裏面Ｂ２に接していない時の第二のチップＢのジャンクション温度より低く、第二のチップＡのジャンクション温度は、第二ケース７００が第二のチップＢに対応する位置の回路板６００に接していない時の第二のチップＢのジャンクション温度より低い。そのため、第二のチップＢに生じた熱エネルギーの多くも第一ケース１００及び第二ケース７００に効果的に導かれる。
なお、本発明の図６に示す実施例では、更に第一のチップＡと第二のチップＢとの間のチップモールド封止材２００を分割して、第一のチップＡと第二のチップＢとの間に分離間隙２１０を設置する。分離間隙２１０によって、第一のチップＡを被覆するチップモールド封止材２００と第二のチップＢを被覆するチップモールド封止材２００とは、それぞれ独立してパッケージ基板４００と接するとともに結合する。第一のチップＡに生じた熱エネルギーが第二のチップＢに及ぼす影響をより一層効率的に減少する。
本発明のチップ放熱構造によれば、第一のチップから第一ケース及び第二ケースまでの間の熱抵抗を大幅に縮小させ、第一のチップに生じた熱エネルギーの熱流経路が第一ケース及び第二ケースに直接に導かれるため、従来技術における第一のチップの熱エネルギーが第二のチップに大量に伝導される欠点が大幅に低減される。そのため、マルチチップを有する電子製品の運転温度を効果的に低下させ、電子製品の運転効率を向上させ、使用寿命を延ばすことができる。
本発明は好ましい実施例に基づき上記のように開示されたが、それは本発明を限定するためのものではない。勿論、本発明の属する技術の分野における通常の知識を有する者は、本発明の精神と範囲から逸脱しない限り、様々な変更と修飾を行うことができる。したがって、本発明の保護範囲は、以下に添付される特許請求の範囲に限定されるものに準じるべきである。
１ 上ケース
２ チップモールド封止材
３ バンプ
４ パッケージ基板
５ 半田
６ 回路板
７ 下ケース
Ａ 第一のチップ
Ａ１ 第一のチップ表面
Ａ２ 第一のチップ裏面
Ｂ 第二のチップ
Ｂ１ 第二のチップ表面
Ｂ２ 第二のチップ裏面
１００、１０２ 第一ケース
１１０ 第一熱伝導材
２００ チップモールド封止材
２１０ 分離間隙
３００ 第一のバンプ
３０２ 第二のバンプ
４００ パッケージ基板
５００ 半田
６００ 回路板
７００、７０２ 第二ケース
７１０ 第二熱伝導材

Claims (17)

  1. 電子製品に用いられるチップ放熱構造であって、
    第一のチップ表面と第一のチップ裏面とを有する第一のチップと、
    当該電子製品の外部の環境と、
    当該第一のチップの側辺を被覆するチップモールド封止材と、
    当該環境と当該第一のチップ裏面の両方に接する第一ケースと、
    複数の第一のバンプを介して当該第一のチップの当該第一のチップ表面に接続されるパッケージ基板と、
    第一の面及び第二の面を有し、複数の半田を介して、当該第一の面で当該パッケージ基板と接続される回路板と、を備えることを特徴とするチップ放熱構造。
  2. 当該回路板の下方に位置し、当該第一のチップに対応して、当該回路板の当該第二の面に接する第二ケースを更に備える請求項１に記載のチップ放熱構造。
  3. 当該パッケージ基板は複数の誘電体層を有し、各誘電体層の厚みは３０μｍより小さいことを特徴とする請求項１に記載のチップ放熱構造。
  4. 第二のチップ表面と第二のチップ裏面とを有する第二のチップを更に備え、当該チップモールド封止材は当該第二のチップの側辺を被覆することを特徴とする請求項１に記載のチップ放熱構造。
  5. 当該第二のチップのジャンクション温度は、当該第一ケースが当該第一のチップ裏面に接していない時の当該第二のチップのジャンクション温度より低いことを特徴とする請求項４に記載のチップ放熱構造。
  6. 当該第一のチップに対応して、当該回路板の当該第二の面に接する第二ケースを更に備え、且つ当該第二のチップのジャンクション温度は、当該第二ケースが当該第一のチップに対応する位置の当該回路板に接していない時の当該第二のチップのジャンクション温度より低いことを特徴とする請求項４に記載のチップ放熱構造。
  7. 当該パッケージ基板は複数の第二のバンプを介して当該第二のチップの当該第二のチップ表面に接続されることを特徴とする請求項４に記載のチップ放熱構造。
  8. 当該第一ケースは、更に当該第二のチップの当該第二のチップ裏面に接することを特徴とする請求項４に記載のチップ放熱構造。
  9. 当該第二のチップに対応する位置で、当該回路板の当該第二の面に接する第二ケースを更に備えることを特徴とする請求項４に記載のチップ放熱構造。
  10. 当該チップモールド封止材は、第一のチップと第二のチップとの間に分離間隙を有することを特徴とする請求項４に記載のチップ放熱構造。
  11. 当該第一のチップのジャンクション温度は、当該第一ケースが当該第一のチップ裏面に接していない時の当該第一のチップのジャンクション温度より低いことを特徴とする請求項７に記載のチップ放熱構造。
  12. 当該第一のチップのジャンクション温度は、当該第二ケースが当該第一のチップに対応する位置の当該回路板に接していない時の当該第一のチップのジャンクション温度より低いことを特徴とする請求項２に記載のチップ放熱構造。
  13. 当該第一のチップのジャンクション温度は、当該第一ケースが当該第一のチップ裏面に接していない時の当該第一のチップのジャンクション温度より低いことを特徴とする請求項１に記載のチップ放熱構造。
  14. 当該第一ケースは、当該第一のチップに対応する位置に、当該第一のチップ裏面と接するように下突出部分を有することを特徴とする請求項１に記載のチップ放熱構造。
  15. 当該第一ケースは第一熱伝導材を介して当該第一のチップの当該第一のチップ裏面に接することを特徴とする請求項１に記載のチップ放熱構造。
  16. 当該第二ケースは、当該第一のチップに対応する位置に、当該回路板の当該第二の面と接するように上突出部分を有することを特徴とする請求項２に記載のチップ放熱構造。
  17. 当該第二ケースは第二熱伝導材を介して当該回路板の当該第二の面に接することを特徴とする請求項２に記載のチップ放熱構造。
JP2013254867A 2012-12-17 2013-12-10 チップ放熱構造 Pending JP2014120772A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101147925 2012-12-17
TW101147925A TWI508238B (zh) 2012-12-17 2012-12-17 晶片散熱系統

Publications (1)

Publication Number Publication Date
JP2014120772A true JP2014120772A (ja) 2014-06-30

Family

ID=49679334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013254867A Pending JP2014120772A (ja) 2012-12-17 2013-12-10 チップ放熱構造

Country Status (6)

Country Link
US (2) US9117792B2 (ja)
EP (1) EP2743979A3 (ja)
JP (1) JP2014120772A (ja)
KR (1) KR20140078547A (ja)
CN (1) CN103871982A (ja)
TW (1) TWI508238B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113400A (ja) * 2017-01-13 2018-07-19 ブラザー工業株式会社 電子装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10156512B2 (en) * 2013-03-01 2018-12-18 Futurewei Technologies, Inc. System and method for measuring thermal reliability of multi-chip modules
CN105578839B (zh) * 2014-10-17 2019-03-15 中兴通讯股份有限公司 通信系统及其通信设备
US9901009B2 (en) * 2015-03-10 2018-02-20 Toshiba Memory Corporation Semiconductor memory device
US11085116B2 (en) * 2017-03-22 2021-08-10 The Boeing Company Engine shaft assembly and method
CN107369662B (zh) * 2017-06-19 2020-11-24 北京嘉楠捷思信息技术有限公司 一种散热装置
WO2020038554A1 (en) * 2018-08-20 2020-02-27 Huawei Technologies Co., Ltd. Forming a semiconductor device with heat conduction layers formed by laser direct structuring
TWM585962U (zh) * 2019-05-24 2019-11-01 宇瞻科技股份有限公司 固態硬碟散熱裝置
CN116153882A (zh) * 2020-11-10 2023-05-23 华为技术有限公司 一种散热组件、电子设备及芯片封装结构
CN116963479B (zh) * 2023-09-19 2024-06-21 宝德华南(深圳)热能系统有限公司 一种新能源汽车的adas的辅助散热系统

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758269A (ja) * 1993-08-20 1995-03-03 Ibiden Co Ltd 放熱体及び半導体パッケージ
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
JPH10275883A (ja) * 1997-03-28 1998-10-13 Nec Corp 集積回路装置の冷却構造
JPH1174425A (ja) * 1997-06-03 1999-03-16 Lsi Logic Corp フリップチップパッケージ用高性能熱拡散装置
JP2002190549A (ja) * 2000-10-03 2002-07-05 Sumitomo Bakelite Co Ltd 多層配線板および多層配線板の製造方法
JP2002353388A (ja) * 2001-05-30 2002-12-06 Hitachi Ltd 半導体装置
JP2004186294A (ja) * 2002-12-02 2004-07-02 Denso Corp 電子装置
JP2004327556A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP2005332918A (ja) * 2004-05-19 2005-12-02 Denso Corp 電子装置
JP2011249398A (ja) * 2010-05-24 2011-12-08 Sanyo Electric Co Ltd 回路装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3018554B2 (ja) * 1991-04-25 2000-03-13 株式会社日立製作所 半導体モジュ−ル及びその製造方法
US5396403A (en) * 1993-07-06 1995-03-07 Hewlett-Packard Company Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
US5444296A (en) * 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
CN1117395C (zh) * 1994-03-18 2003-08-06 日立化成工业株式会社 半导体组件的制造方法及半导体组件
JPH0846098A (ja) * 1994-07-22 1996-02-16 Internatl Business Mach Corp <Ibm> 直接的熱伝導路を形成する装置および方法
KR100214549B1 (ko) * 1996-12-30 1999-08-02 구본준 버텀리드 반도체 패키지
US6281573B1 (en) * 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
US6229702B1 (en) * 1999-06-02 2001-05-08 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US6442033B1 (en) * 1999-09-24 2002-08-27 Virginia Tech Intellectual Properties, Inc. Low-cost 3D flip-chip packaging technology for integrated power electronics modules
US6462410B1 (en) * 2000-08-17 2002-10-08 Sun Microsystems Inc Integrated circuit component temperature gradient reducer
JP2002314031A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
US6665187B1 (en) * 2002-07-16 2003-12-16 International Business Machines Corporation Thermally enhanced lid for multichip modules
WO2004093187A1 (ja) * 2003-04-16 2004-10-28 Fujitsu Limited 電子部品パッケージ、電子部品パッケージ組立体およびプリント基板ユニット
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
JP2006073655A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
US7230334B2 (en) * 2004-11-12 2007-06-12 International Business Machines Corporation Semiconductor integrated circuit chip packages having integrated microchannel cooling modules
KR101072420B1 (ko) * 2007-02-27 2011-10-11 후지쯔 가부시끼가이샤 프린트 기판 유닛 및 반도체 패키지
TWI370526B (en) * 2007-07-12 2012-08-11 Advanced Semiconductor Eng Semiconductor device having heat sink
US7843058B2 (en) * 2007-10-30 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip packages with spacers separating heat sinks and substrates
JPWO2009119904A1 (ja) * 2008-03-28 2011-07-28 日本電気株式会社 半導体装置、その製造方法、プリント回路基板および電子機器
CN101685808A (zh) * 2008-09-24 2010-03-31 何昆耀 散热封装结构以及封装方法
US9070662B2 (en) * 2009-03-05 2015-06-30 Volterra Semiconductor Corporation Chip-scale packaging with protective heat spreader
WO2011074221A1 (ja) * 2009-12-14 2011-06-23 パナソニック株式会社 半導体装置
CN101777541A (zh) * 2010-01-29 2010-07-14 江苏长电科技股份有限公司 印刷线路板芯片倒装带锁定孔散热块封装结构
KR20120053332A (ko) 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8304881B1 (en) * 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8780561B2 (en) * 2012-03-30 2014-07-15 Raytheon Company Conduction cooling of multi-channel flip chip based panel array circuits
US9070656B2 (en) * 2013-06-12 2015-06-30 Micron Technology, Inc. Underfill-accommodating heat spreaders and related semiconductor device assemblies and methods
US9082743B2 (en) * 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758269A (ja) * 1993-08-20 1995-03-03 Ibiden Co Ltd 放熱体及び半導体パッケージ
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
JPH10275883A (ja) * 1997-03-28 1998-10-13 Nec Corp 集積回路装置の冷却構造
JPH1174425A (ja) * 1997-06-03 1999-03-16 Lsi Logic Corp フリップチップパッケージ用高性能熱拡散装置
JP2002190549A (ja) * 2000-10-03 2002-07-05 Sumitomo Bakelite Co Ltd 多層配線板および多層配線板の製造方法
JP2002353388A (ja) * 2001-05-30 2002-12-06 Hitachi Ltd 半導体装置
JP2004186294A (ja) * 2002-12-02 2004-07-02 Denso Corp 電子装置
JP2004327556A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP2005332918A (ja) * 2004-05-19 2005-12-02 Denso Corp 電子装置
JP2011249398A (ja) * 2010-05-24 2011-12-08 Sanyo Electric Co Ltd 回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113400A (ja) * 2017-01-13 2018-07-19 ブラザー工業株式会社 電子装置
JP7130916B2 (ja) 2017-01-13 2022-09-06 ブラザー工業株式会社 電子装置

Also Published As

Publication number Publication date
US20150243577A1 (en) 2015-08-27
EP2743979A2 (en) 2014-06-18
EP2743979A3 (en) 2017-12-13
CN103871982A (zh) 2014-06-18
US20140167244A1 (en) 2014-06-19
KR20140078547A (ko) 2014-06-25
TW201426930A (zh) 2014-07-01
US9362199B2 (en) 2016-06-07
US9117792B2 (en) 2015-08-25
TWI508238B (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
JP2014120772A (ja) チップ放熱構造
US6670699B2 (en) Semiconductor device packaging structure
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
KR101388737B1 (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
US7489033B2 (en) Electronic assembly with hot spot cooling
TWI657547B (zh) 功率模組及其製造方法
TWI654734B (zh) 堆疊型半導體封裝
US20090236707A1 (en) Electronic devices with enhanced heat spreading
US20130062743A1 (en) Power module package and method for manufacturing the same
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
US20080067673A1 (en) Semiconductor device
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
US10573575B2 (en) Semiconductor package with thermal fins
US20180308833A1 (en) Semiconductor device
US20230128903A1 (en) Enhanced base die heat path using through-silicon vias
US7723843B2 (en) Multi-package module and electronic device using the same
JP2014528172A (ja) プリント回路基板に嵌め込まれたチップを接続するための方法および装置
US20130147027A1 (en) Semiconductor package
JP2011035352A (ja) 半導体装置
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JP2008004688A (ja) 半導体パッケージ
TW201924000A (zh) 與熱再分佈圖案有關的半導體封裝
KR20070030034A (ko) 적층 반도체 패키지
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板
JP2006041348A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160308