TWI508238B - 晶片散熱系統 - Google Patents

晶片散熱系統 Download PDF

Info

Publication number
TWI508238B
TWI508238B TW101147925A TW101147925A TWI508238B TW I508238 B TWI508238 B TW I508238B TW 101147925 A TW101147925 A TW 101147925A TW 101147925 A TW101147925 A TW 101147925A TW I508238 B TWI508238 B TW I508238B
Authority
TW
Taiwan
Prior art keywords
wafer
heat dissipation
crystal
dissipation system
circuit board
Prior art date
Application number
TW101147925A
Other languages
English (en)
Other versions
TW201426930A (zh
Inventor
Chih Kuang Yang
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Priority to TW101147925A priority Critical patent/TWI508238B/zh
Priority to CN201310043561.5A priority patent/CN103871982A/zh
Priority to US14/082,851 priority patent/US9117792B2/en
Priority to EP13193497.8A priority patent/EP2743979A3/en
Priority to KR20130152916A priority patent/KR20140078547A/ko
Priority to JP2013254867A priority patent/JP2014120772A/ja
Publication of TW201426930A publication Critical patent/TW201426930A/zh
Priority to US14/698,406 priority patent/US9362199B2/en
Application granted granted Critical
Publication of TWI508238B publication Critical patent/TWI508238B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns

Description

晶片散熱系統
本發明係與晶片散熱系統有關，特別是與一種用於具有多個晶片的電子產品之晶片散熱系統有關。
當前積體電路(Integrated Circuit)的技術發展達到前所未有、創新的技術水準。晶片的尺寸越來越小，電子產品之設計亦不斷地微縮。凡舉數位相機、行動電話、平板電腦...等等，各式各樣的電子產品中採用例如晶片等積體電路組件的數量亦非僅一二。在資本市場激烈競爭中，勢必不斷地提高電子產品效能，取得產品優勢，因此，晶片、積體電路組件，例如微處理器、多樣規格通訊晶片、記憶體、影像音訊處理晶片等，作動頻率不斷地競相提高，但同樣地為取得產品優勢的目標下，電子產品之設計卻又勢必朝輕、薄、小的方向發展。而為發熱源的晶片、積體電路組件之作動頻率提高或數量增加，皆會導致發熱密度增加，是以電子產品單位體積中的熱密度即持續拉高。
然而，對於電子產品同時必定會有靜音要求，因此一般主動式散熱技術，如風扇亦不適用在朝輕、薄、小設計之電子產品，被動式散熱系統之散熱效率無法與主動式散熱技術比較，但欲能滿足輕、薄、小之設計，因此被動式散熱系統已確定為輕、薄、小設計之電子產品必然採用之技術。
是以，電子產品中散熱系統之設計所面臨的挑戰漸趨嚴峻。
請參考第1圖，係習知技術中具有晶片A之電子產品的結構示意圖。如第1圖所示，一般電子產品所具有之晶片A多以 此簡圖之方式設置於電子產品內。電子產品之結構中具有上殼體1、晶片模封材2、複數個凸塊3、封裝基板4、複數個焊錫5、電路板6、下殼體7。晶片A以封裝基板4透過凸塊3連接封裝後，利用晶片模封材2將晶片A覆蓋。封裝基板4透過焊錫5連接於電路板6。電路板6則藉由數個固定螺絲固定於下殼體7。
如第1圖所示，覆蓋晶片A之晶片模封材2與上殼體1之間會保留一定的空間；電路板6與下殼體7之間亦會保留一定的空間。複數個凸塊3之間有時亦會加入填充材料，例如環氧樹脂類之材料。而由於空氣的熱傳導係數低，是以，當晶片A作動發熱時，所產生熱能之熱流傳導路徑朝上則止於晶片模封材2，向下許多元件則多會阻礙晶片A所產生熱能之傳導，例如非熱傳導性良好之凸塊3間加入之填充材料、封裝基板4中之介電層材料、電路板6之介電層材料等。
是以，單位體積中的熱密度勢必隨著晶片A作動時間而不斷累積。更甚者，為能滿足電子產品輕、薄、小設計之實現，多晶片整合封裝已為當前趨勢。晶片A若與其他溫度低許多之晶片整合封裝，則採用習知技術散熱系統設計之電子產品中，晶片A所產生熱能之熱流傳導路徑必然會導向其他晶片(熱流傳導會自然傾向朝熱傳導係數較高的方向)而影響其他晶片，導致電子產品整體結構昇溫，不僅影響效能、增加消耗電力更縮短電子產品壽命。
本發明之主要目的在於提供一種晶片散熱系統，用於具有一第一晶片之一電子產品，該第一晶片具有第一晶面與第一晶背，該電子產品之外部係為環境氣體，該晶片散熱系統包括： 晶片模封材，至少包覆該第一晶片之側邊；一上外殼，與該電子產品外部之該環境氣體接觸，位於該第一晶片上方，接觸該第一晶片之該第一晶背；一封裝基板，透過複數個第一凸塊與該第一晶片之該第一晶面連接；以及一電路板，具有第一面及第二面，透過複數個焊錫，以該第一面與該封裝基板連接。
本發明之晶片散熱系統更包括一下外殼，位於該電路板下方，接觸該電路板之該第二面。本發明之晶片散熱系統更包括具有第二晶面與第二晶背之一第二晶片，該晶片模封材至少包覆該第二晶片之側邊。該封裝基板透過複數個第二焊錫與該第二晶片之該第二晶面連接。於本發明之一實施例中，包覆該第一晶片之該晶片模封材與包覆該第二晶片之該晶片模封材係分開獨立與該封裝基板接觸。
再者，於本發明之又一實施例中，該上外殼對應該第一晶片之該第一晶背的位置，具有一下突出部分以與該第一晶片之該第一晶背接觸。該下外殼對應該第一晶片之該第一晶面的位置，具有一上突出部分以與該電路板之該第二面接觸。可選擇地該上外殼，更位於該第二晶片之上方，接觸該第二晶片之該第二晶背；該下外殼，更位於該第二晶片之下方，對應該第二晶片之該第二晶面的位置，接觸該電路板之該第二面。
於本發明之又一實施例中，該上外殼係透過一上導熱材接觸該第一晶片之該第一晶背。該下外殼係透過一下導熱材接觸該電路板之該第二面。
依據本發明，該第一晶片所產生之熱能係透過該第一晶背傳導至該上外殼，透過該第一晶面、該些第一凸塊、該封裝基板、該些焊錫、該電路板傳導至該下外殼。
本發明晶片散熱系統使該第一晶片至該上外殼及該下外 殼之間的熱阻大幅縮小，而使該第一晶片所產生熱能之熱流路徑係逕導向於該上外殼及該下外殼，亦即第一晶片於第一晶背的接面溫度小於上外殼未接觸第一晶背時，於第一晶背的接面溫度；第一晶片於第一晶面的接面溫度小於下外殼未接觸對應第一晶面位置之電路板時，於第一晶面的接面溫度。因此大幅降低習知技術中傳導至該第二晶片之熱能。是以，能有效地降低具有多晶片之電子產品的工作溫度，提昇電子產品的工作效能，延長使用壽命。
請參考第2圖，係本發明晶片散熱系統用於具有晶片A之電子產品的第一實施例之組結構意圖。晶片A具有第一晶面A1與第一晶背A2。本發明晶片散熱系統包括上外殼100、晶片模封材200、複數個第一凸塊300、封裝基板400、複數個焊錫500、電路板600、下外殼700。其中，晶片A內具有半導體元件，可以經由外部電路量測其半導體接面溫度(Junction temperature)。
如圖所示，晶片模封材200至少包覆第一晶片A之側邊，可露出第一晶背A2。或著，晶片模封材200亦可僅以非常薄之厚度覆蓋第一晶片A之第一晶背A2全部或至少一部分，例如第一晶背A2中最需要散熱的部份面積亦可，實務上晶片模封材亦具有一定程度之導熱效果。上外殼100位於第一晶片A上方，對應第一晶片A之第一晶背A2的位置，具有一下突出部分，或者呈凹口向上之ㄇ型接觸第一晶片A之第一晶背A2。封裝基板400具有複數個介電層(未顯示)，每一介電層之厚度均小於30μm。封裝基板400透過複數個第一凸塊300與第一晶片A之第一晶面A1連接。如圖中虛線所示，複數個凸塊300 之間亦可加入填充材料，例如環氧樹脂類之材料。電路板具有朝上之第一面及朝下之第二面，透過複數個焊錫500，以第一面與封裝基板400連接。下外殼700位於電路板600下方，對應第一晶片A之第一晶面A1的位置，具有一上突出部分，或者呈凹口向下之ㄇ型接觸電路板600之第二面。可選擇地，上外殼100或下外殼700係可以金屬形成。
由於空氣之熱傳導係數非常低，20℃時約僅0.0257(W/mK)；60℃時亦僅0.0287(W/mK)。而例如：銅的熱傳導係數20℃時約386(W/mK)；鋁的熱傳導係數20℃時約386(W/mK)。環氧樹脂Epoxy之熱傳導係數約0.19(W/mK)；而即便經由改良而熱傳導較佳之環氧樹脂Epoxy類材料，其熱傳導係數亦僅達1-10(W/mK)之譜。因此依據本發明，藉使上外殼100或下外殼700與第一晶背A2或電路板600對應第一晶面A1的位置接觸，能大幅降低此些方向熱流路徑中之熱阻，從而操控熱流方向而得到多重效益。
煩請參照第2圖及以下本發明晶片散熱系統熱傳導現象之相關公式：T代表第一晶片A的半導體元件接面溫度(Junction temperature)，RT代表外界環境氣體溫度，Qc 代表第一晶片A所產生之總熱流，Q1 代表朝上外殼100之熱流，Q2 代表朝下外殼700之熱流，Q3 代表朝側方向之熱流。
R1 代表朝上外殼100方向之熱阻，R2 代表朝下外殼700方向之熱阻，R3 代表側方向之熱阻。
各方向之熱流QX 等於該方向第一晶片A溫度與外界環境氣體溫度(RT)溫度間之溫度差，或者與側方向一預設位置的溫度間之溫度差△T除以該方向之熱阻，△T/RX 。
Q1 =△T/R1 ；Q2 =△T/R2 ；Q3 =△T/R3
未採用本發明時，總熱流等於各方向之熱流加總合：Qc =Q1 +Q2 +Q3 =△T/R1 +△T/R2 +△T/R3 ；△T=Qc /(1/R1 +1/R2 +1/R3 )
採用本發明時，即至少改變了朝上外殼100方向之熱阻，則各方向之熱流QX ’等於該方向第一晶片A溫度與外界環境氣體溫度(RT)溫度間之溫度差，或者與側方向一預設位置的溫度間之溫度差除以該方向之熱阻，即△T’/RX ’。
是以在Qc 沒有改變的情況下，前開各方向之熱流則改變成為：Q1 ’=△T’/R1 ’；Q2 ’=△T’/R2 ；Q3 ’=△T’/R3
Qc =Q1 ’+Q2 ’+Q3 ’=△T’/R1 ’+△T’/R2 +△T’/R3
△T’=Qc /(1/R1 ’+1/R2 +1/R3 )
依據本發明第2圖之實施例，若改變朝上外殼100方向之熱阻，換言之降低此方向之熱阻，即R1 >R1 ’，但R2 ,R3 不變，則Q1 <Q1 ’；△T>△T’。換言之，依據本發明降低了朝上外殼100方向之熱阻R1 >R1 ’，或更進一步降低了朝下外殼700之熱阻R2 >R2 ’，從而操控熱流Q1 ’、Q2 ’及Q3 ’之比例，Q1 ’與Q2 ’可大幅增加，Q3 ’相對地大幅地減少。
是以，如圖中箭頭所標示方向，相較第1圖，第一晶片A所產生熱能之較大部分係透過第一晶背A2傳導至上外殼100，透過第一晶面A1、該些第一凸塊300、封裝基板400、該些焊錫500、電路板600傳導至下外殼700。亦即，第一晶片A的接面溫度小於上外殼100未接觸該第一晶背A2時第一晶片A的接面溫度；第一晶片A的接面溫度小於下外殼700未接觸對應第一晶面A1位置之電路板600時第一晶片A的接面溫度。
請參考第3圖，係本發明晶片散熱系統用於具有晶片A之 電子產品的第二實施例之結構意圖。晶片A具有第一晶面A1與第一晶背A2。本發明晶片散熱系統包括上外殼102、上導熱材110、晶片模封材200、複數個第一凸塊300、封裝基板400、複數個焊錫500、電路板600、下外殼702、下導熱材710。
如圖所示，晶片模封材200至少包覆第一晶片A之側邊，可露出第一晶背A2。上外殼100位於第一晶片A上方，透過上導熱材110之設置接觸第一晶片A之第一晶背A2。封裝基板400具有複數個介電層(未顯示)，每一介電層之厚度均小於30μm。封裝基板400透過複數個第一凸塊300與第一晶片A之第一晶面A1連接。如圖中虛線所示，複數個凸塊300之間亦可加入填充材料，例如環氧樹脂類之材料。電路板具有朝上之第一面及朝下之第二面，透過複數個焊錫500，以第一面與封裝基板400連接。下外殼700位於電路板600下方，透過下導熱材710之設置接觸電路板600之第二面。上導熱材110與下導熱材710之材質可以為有機體參雜高導熱材料粉末以提升熱傳導效率，抑或膠態或液態組成利用對流方式提昇效率之散熱元件，抑或是利用熱電效應致冷(Peltier effect)元件所組成。
是以，如圖中箭頭所標示方向，第一晶片A所產生之熱能係透過第一晶背A2、上導熱材110傳導至上外殼100，透過第一晶面A1、該些第一凸塊300、封裝基板400、該些焊錫500、電路板600、下導熱材710傳導至下外殼700。亦即第一晶片A的接面溫度小於上外殼100未接觸該第一晶背A2時第一晶片A的接面溫度；第一晶片A的接面溫度小於下外殼700未接觸對應第一晶面A1位置之電路板600時第一晶片A的接面溫度。
請參考第4圖及第5圖。第4圖係本發明晶片散熱系統用於具有多晶片A、B之電子產品的第三實施例之結構示意圖。 第5圖係本發明晶片散熱系統用於具有多晶片A、B之電子產品的第四實施例之結構示意圖。晶片A具有第一晶面A1與第一晶背A2。晶片B具有第二晶面B1與第二晶背B2。本發明晶片散熱系統包括上外殼100、晶片模封材200、複數個第一凸塊300、複數個第二凸塊302、封裝基板400、複數個焊錫500、電路板600、下外殼700。
如第4圖所示，晶片模封材200至少包覆第一晶片A之側邊，可露出第一晶背A2，同時，亦至少包覆第二晶片B之側邊，可露出第二晶背B2。或著，晶片模封材200亦可僅以非常薄之厚度覆蓋第一晶片A之第一晶背A2至少一部分及第二晶片B之第二晶背B2至少一部分。例如第一晶背A2及第二晶背B2中最需要散熱的部份面積亦可。上外殼100位於第一晶片A上方，對應第一晶片A之第一晶背A2的位置，具有一下突出部分接觸第一晶片A之第一晶背A2。當然於本實施例中，亦可採用如第3圖中之上導熱材110。但上外殼100對應第二晶片B之第二晶背B2的位置則維持平坦狀，而未與第二晶片B接觸。具有複數個介電層(未顯示)，每一介電層之厚度均小於30μm。封裝基板400透過複數個第一凸塊300與第一晶片A之第一晶面A1連接；透過複數個第二凸塊302與第二晶片B之第二晶面B1連接。
如第4圖中虛線所示，複數個凸塊300、複數個第二凸塊302之間亦可加入填充材料，例如環氧樹脂類之材料。電路板具有朝上之第一面及朝下之第二面，透過複數個焊錫500，以第一面與封裝基板400連接。下外殼700位於電路板600下方，對應第一晶片A之第一晶面A1的位置，具有一上突出部分接觸電路板600之第二面。當然於本實施例中，亦可採用如第 3圖中之下導熱材710。但下外殼700對應第二晶片B之第二晶面B1的位置則維持平坦狀，而未與電路板600之第二面接觸。
是以，如第4圖中箭頭所標示方向，第一晶片A所產生之熱能係透過第一晶背A2傳導至上外殼100，透過第一晶面A1、該些第一凸塊300、封裝基板400、該些焊錫500、電路板600傳導至下外殼700。亦即第一晶片A的接面溫度小於上外殼100未接觸該第一晶背A2時第一晶片A的接面溫度；第一晶片A的接面溫度小於下外殼700未接觸對應第一晶面A1位置之電路板600時第一晶片A的接面溫度。同時，第二晶片B的接面溫度亦將小於上外殼100未接觸第一晶背A2時第二晶片B的接面溫度；第二晶片B的接面溫度亦將小於下外殼700未接觸對應第一晶面A1位置之電路板600時第二晶片B的接面溫度。
因此本發明使外殼100、700與第一晶背A2或電路板600接觸能大幅降低熱流路徑中之熱阻，從而操控熱流方向使第一晶片A所產生熱能之較大部分係透過第一晶背A2傳導至上外殼100，透過第一晶面A1、該些第一凸塊300、封裝基板400、該些焊錫500、電路板600傳導至下外殼700。以大幅減少由第一晶片A傳導至第二晶片B的熱能，避免第一晶片A的熱能提高第二晶片B的溫度，導致第二晶片B的性能下降。
於第5圖所示本發明第四實施例中，與第三實施例不同之處在，上外殼100對應第二晶片B之第二晶背B2的位置，更具有一下突出部分與第二晶片B之第二晶背B2接觸。下外殼700對應第二晶片B之第二晶面B1的位置則維持平坦狀，具更有一上突出部分與電路板600之第二面接觸。可更大幅降低此些方向熱流路徑中之熱阻，而使第二晶片B所產生熱能之熱 流路徑係逕導向於上外殼100及下外殼700。
請參考第6圖，係本發明晶片散熱系統用於具有多晶片A、B之電子產品的第五實施例之結構示意圖。與本發明第三實施例相似，晶片A具有第一晶面A1與第一晶背A2。晶片B具有第一晶面B1與第一晶背B2。本發明第四實施例之晶片散熱系統同樣地包括上外殼100、晶片模封材200、複數個第一凸塊300、複數個第二凸塊302、封裝基板400、複數個焊錫500、電路板600、下外殼700。然本發明第四實施例與第三實施例不同之處在於：第一晶片A與第二晶片B雖同為晶片模封材200包覆，但第一晶片A、第二晶片B間之晶片模封材200被分割而具有分離間隙210。當然，本發明亦可結合第四及第五實施例，使第五實施例中，上外殼100對應第二晶片B之第二晶背B2的位置，更具有一下突出部分與第二晶片B之第二晶背B2接觸。下外殼700對應第二晶片B之第二晶面B1的位置則維持平坦狀，具更有一上突出部分與電路板600之第二面接觸。
煩請參考本發明第4~6圖所示實施例與第7圖所示採用習知技術之具有多晶片A、B之電子產品結構進行比對。由於空氣的熱傳導係數非常低，20℃時約僅0.0257(W/mK)；60℃時亦僅0.0287(W/mK)。而例如：銅的熱傳導係數20℃時約386(W/mK)；鋁的熱傳導係數20℃時約386(W/mK)。環氧樹脂Epoxy之熱傳導係數約0.19(W/mK)；而即便經由改良而熱傳導較佳之環氧樹脂Epoxy類材料，其熱傳導係數亦僅達1-10(W/mK)之譜。
由於熱流傳導會自然傾向朝熱傳導係數較低的方向，而由前述可知，第7圖所示採用習知技術之散熱設計，當晶片A發 熱時，所產生熱能之熱流傳導路徑朝上則止於晶片模封材2，向下許多元件則多會阻礙晶片A所產生熱能之傳導，例如非熱傳導性良好之凸塊3間加入之填充材料、封裝基板4中之介電層材料、電路板6之介電層材料等。因空氣的熱傳導係數非常低，如第7圖中所示，晶片A所產生之熱能必然大量地被導向晶片B，導致電子產品整體結構昇溫，不僅影響效能、增加消耗電力更縮短電子產品壽命。
反觀本發明第4圖所示實施例中，由於第一晶片A之第一晶背A1接觸上外殼100，封裝基板400之每一介電層厚度均小於30μm，再加上對應第一晶片A之第二晶面A2的位置，電路板600朝下之第二面接觸下外殼700，亦即第一晶片A的接面溫度小於上外殼100未接觸該第一晶背A2時第一晶片A的接面溫度；第一晶片A的接面溫度小於下外殼700未接觸對應第一晶面A1位置之電路板600時第一晶片A的接面溫度。是以第一晶片A所產生之大量熱能多能有效地引導至上外殼100及下外殼700，大幅地減少了第一晶片A產生熱能對第二晶片B的影響。
本發明第5圖所示實施例中，同時地由於第二晶片B之第二晶背B1接觸上外殼100，封裝基板400之每一介電層厚度均小於30μm，再加上對應第二晶片B之第二晶面B2的位置，電路板600朝下之第二面接觸下外殼700。亦即同時地，第二晶片B的接面溫度小於上外殼100未接觸該第二晶背B2時第二晶片B的接面溫度；第二晶片A的接面溫度小於下外殼700未接觸對應第二晶面B1位置之電路板600時第二晶片B的接面溫度。是以第二晶片B所產生之熱能亦多能有效地引導至上外殼100及下外殼700。
再者，本發明第6圖所示實施例中，更進一步地分割第一晶片A、第二晶片B間之晶片模封材200，而設置分離間隙210於第一晶片A、第二晶片B之間。分離間隙210使得包覆第一晶片A之晶片模封材200與包覆第二晶片B之晶片模封材200分開獨立地與封裝基板400接觸並結合。更有效率地，更進一步地減少第一晶片A產生熱能對第二晶片B的影響。
依據本發明晶片散熱系統，使第一晶片至上外殼及下外殼之間的熱阻大幅縮小，而使第一晶片所產生熱能之熱流路徑係逕導向於上外殼及下外殼，因此大幅降低習知技術中第一晶片熱能大量傳導至第二晶片之缺點。是以，能有效地降低具有多晶片之電子產品的工作溫度，提昇電子產品的工作效能，延長使用壽命。
雖然本發明已就較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之變更和潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧上殼體
2‧‧‧晶片模封材
3‧‧‧凸塊
4‧‧‧封裝基板
5‧‧‧焊錫
6‧‧‧電路板
7‧‧‧下殼體
A‧‧‧第一晶片
A1‧‧‧第一晶面
A2‧‧‧第一晶背
B‧‧‧第二晶片
B1‧‧‧第二晶面
B2‧‧‧第二晶背
100、102‧‧‧上外殼
110‧‧‧上導熱材
200‧‧‧晶片模封材
210‧‧‧分離間隙
300‧‧‧第一凸塊
302‧‧‧第二凸塊
400‧‧‧封裝基板
500‧‧‧焊錫
600‧‧‧電路板
700、702‧‧‧下外殼
710‧‧‧下導熱材
第1圖係習知技術中具有晶片之電子產品的結構示意圖。
第2圖係本發明晶片散熱系統用於具有晶片之電子產品的第一實施例之組結構意圖。
第3圖係本發明晶片散熱系統用於具有晶片之電子產品的第二實施例之結構意圖。
第4圖係本發明晶片散熱系統用於具有多晶片之電子產品的第三實施例之結構示意圖。
第5圖係本發明晶片散熱系統用於具有多晶片之電子產品的第四實施例之結構示意圖。
第6圖係本發明晶片散熱系統用於具有多晶片之電子產品的第五實施例之結構示意圖。
第7圖係習知技術中具有多晶片之電子產品的結構示意圖。
A‧‧‧第一晶片
A1‧‧‧第一晶面
A2‧‧‧第一晶背
B‧‧‧第二晶片
B1‧‧‧第二晶面
B2‧‧‧第二晶背
100‧‧‧上外殼
200‧‧‧晶片模封材
300‧‧‧第一凸塊
302‧‧‧第二凸塊
400‧‧‧封裝基板
500‧‧‧焊錫
600‧‧‧電路板
700‧‧‧下外殼

Claims (14)

  1. 一種晶片散熱系統，用於具有一第一晶片之一電子產品，該第一晶片位於該電子產品的內部，具有第一晶面與第一晶背，該晶片散熱系統包括：晶片模封材，至少包覆該第一晶片之側邊；一上外殼，為該電子產品的外殼，用以分隔開該電子產品外部的一外部環境與該電子產品的一內部環境，該上外殼包圍該電子產品的一內部空間，該上外殼的第一側邊與該電子產品外部之該環境氣體接觸，該上外殼之與該第一側邊相對的第二側邊在對應該第一晶片之該第一晶背的位置，具有一下突出部分，以與該第一晶片之該第一晶背接觸；一封裝基板，透過複數個第一凸塊與該第一晶片之該第一晶面連接；以及一電路板，具有第一面及第二面，透過複數個焊錫，以該第一面與該封裝基板連接。
  2. 如申請專利範圍第1項所述晶片散熱系統，更包括一下外殼位於該電路板下方，對應該第一晶片之該第一晶面，接觸該電路板之該第二面。
  3. 如申請專利範圍第1項所述晶片散熱系統，其中該封裝基板具有複數個介電層，每一介電層之厚度係小於30μm。
  4. 如申請專利範圍第1項所述晶片散熱系統，更包括具有第二晶面與第二晶背之一第二晶片，其位於該電子產品的內部，該晶片模封材至少包覆該第二晶片之側邊。
  5. 如申請專利範圍第4項所述晶片散熱系統，更包括一下外殼位於該電路板下方，對應該第一晶片之該第一晶面，接觸該電路板之該第二面，且該第二晶片的接面溫度小於該下外殼 未接觸對應該第一晶面位置之該電路板時該第二晶片的接面溫度。
  6. 如申請專利範圍第4項所述晶片散熱系統，其中該封裝基板透過複數個第二凸塊與該第二晶片之該第二晶面連接。
  7. 如申請專利範圍第4項所述晶片散熱系統，其中該上外殼，更位於該第二晶片之上方，接觸該第二晶片之該第二晶背。
  8. 如申請專利範圍第4項所述晶片散熱系統，更包括一下外殼位於該電路板下方，對應該第二晶片之該第二晶面的位置，接觸該電路板之該第二面。
  9. 如申請專利範圍第4項所述晶片散熱系統，其中包覆該第一晶片之該晶片模封材與包覆該第二晶片之該晶片模封材係分開獨立與該封裝基板接觸。
  10. 如申請專利範圍第2項所述晶片散熱系統，其中該第一晶片的接面溫度小於該下外殼未接觸對應該第一晶面位置之該電路板時該第一晶片的接面溫度。
  11. 如申請專利範圍第1項所述晶片散熱系統，其中該上外殼係以金屬形成。
  12. 如申請專利範圍第2項所述晶片散熱系統，其中該下外殼對應該第一晶片之該第一晶面的位置，具有一上突出部分以與該電路板之該第二面接觸。
  13. 如申請專利範圍第2項所述晶片散熱系統，其中該下外殼係透過一下導熱材接觸該電路板之該第二面。
  14. 如申請專利範圍第2項所述晶片散熱系統，其中該下外殼係以金屬形成。
TW101147925A 2012-12-17 2012-12-17 晶片散熱系統 TWI508238B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
TW101147925A TWI508238B (zh) 2012-12-17 2012-12-17 晶片散熱系統
CN201310043561.5A CN103871982A (zh) 2012-12-17 2013-02-04 芯片散热系统
US14/082,851 US9117792B2 (en) 2012-12-17 2013-11-18 Chip thermal dissipation structure
EP13193497.8A EP2743979A3 (en) 2012-12-17 2013-11-19 Chip thermal dissipation structure
KR20130152916A KR20140078547A (ko) 2012-12-17 2013-12-10 칩 방열 구조
JP2013254867A JP2014120772A (ja) 2012-12-17 2013-12-10 チップ放熱構造
US14/698,406 US9362199B2 (en) 2012-12-17 2015-04-28 Chip thermal dissipation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101147925A TWI508238B (zh) 2012-12-17 2012-12-17 晶片散熱系統

Publications (2)

Publication Number Publication Date
TW201426930A TW201426930A (zh) 2014-07-01
TWI508238B true TWI508238B (zh) 2015-11-11

Family

ID=49679334

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147925A TWI508238B (zh) 2012-12-17 2012-12-17 晶片散熱系統

Country Status (6)

Country Link
US (2) US9117792B2 (zh)
EP (1) EP2743979A3 (zh)
JP (1) JP2014120772A (zh)
KR (1) KR20140078547A (zh)
CN (1) CN103871982A (zh)
TW (1) TWI508238B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10156512B2 (en) * 2013-03-01 2018-12-18 Futurewei Technologies, Inc. System and method for measuring thermal reliability of multi-chip modules
CN105578839B (zh) * 2014-10-17 2019-03-15 中兴通讯股份有限公司 通信系统及其通信设备
US9901009B2 (en) * 2015-03-10 2018-02-20 Toshiba Memory Corporation Semiconductor memory device
JP7130916B2 (ja) * 2017-01-13 2022-09-06 ブラザー工業株式会社 電子装置
US11085116B2 (en) * 2017-03-22 2021-08-10 The Boeing Company Engine shaft assembly and method
CN107369662B (zh) * 2017-06-19 2020-11-24 北京嘉楠捷思信息技术有限公司 一种散热装置
WO2020038554A1 (en) * 2018-08-20 2020-02-27 Huawei Technologies Co., Ltd. Forming a semiconductor device with heat conduction layers formed by laser direct structuring
TWM585962U (zh) * 2019-05-24 2019-11-01 宇瞻科技股份有限公司 固態硬碟散熱裝置
CN116153882A (zh) * 2020-11-10 2023-05-23 华为技术有限公司 一种散热组件、电子设备及芯片封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044772A1 (en) * 2004-08-31 2006-03-02 Kabushiki Kaisha Toshiba Semiconductor module
US20060055432A1 (en) * 2004-08-31 2006-03-16 Kabushiki Kaisha Toshiba Semiconductor module
US20060103011A1 (en) * 2004-11-12 2006-05-18 International Business Machines Incorporated Apparatus and methods for cooling semiconductor integrated circuit chip packages
TW200903750A (en) * 2007-07-12 2009-01-16 Advanced Semiconductor Eng Semiconductor device having heat sink
US20120267797A1 (en) * 2011-04-21 2012-10-25 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3018554B2 (ja) * 1991-04-25 2000-03-13 株式会社日立製作所 半導体モジュ−ル及びその製造方法
US5396403A (en) * 1993-07-06 1995-03-07 Hewlett-Packard Company Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
JP3256040B2 (ja) 1993-08-20 2002-02-12 イビデン株式会社 半導体パッケージ
US5444296A (en) * 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
EP0751561A4 (en) * 1994-03-18 1997-05-07 Hitachi Chemical Co Ltd PROCESS FOR MANUFACTURING SEMICONDUCTOR PACKAGES AND SEMICONDUCTOR PACKAGES
JPH0846098A (ja) * 1994-07-22 1996-02-16 Internatl Business Mach Corp <Ibm> 直接的熱伝導路を形成する装置および方法
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
KR100214549B1 (ko) * 1996-12-30 1999-08-02 구본준 버텀리드 반도체 패키지
JP2914342B2 (ja) * 1997-03-28 1999-06-28 日本電気株式会社 集積回路装置の冷却構造
US5909056A (en) 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US6281573B1 (en) * 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
US6229702B1 (en) * 1999-06-02 2001-05-08 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US6442033B1 (en) * 1999-09-24 2002-08-27 Virginia Tech Intellectual Properties, Inc. Low-cost 3D flip-chip packaging technology for integrated power electronics modules
US6462410B1 (en) * 2000-08-17 2002-10-08 Sun Microsystems Inc Integrated circuit component temperature gradient reducer
JP2002190549A (ja) 2000-10-03 2002-07-05 Sumitomo Bakelite Co Ltd 多層配線板および多層配線板の製造方法
JP2002314031A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
JP4079604B2 (ja) 2001-05-30 2008-04-23 株式会社ルネサステクノロジ 半導体装置の製造方法
US6665187B1 (en) * 2002-07-16 2003-12-16 International Business Machines Corporation Thermally enhanced lid for multichip modules
JP2004186294A (ja) 2002-12-02 2004-07-02 Denso Corp 電子装置
WO2004093187A1 (ja) * 2003-04-16 2004-10-28 Fujitsu Limited 電子部品パッケージ、電子部品パッケージ組立体およびプリント基板ユニット
JP2004327556A (ja) 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP2005332918A (ja) 2004-05-19 2005-12-02 Denso Corp 電子装置
JP4846019B2 (ja) * 2007-02-27 2011-12-28 富士通株式会社 プリント基板ユニットおよび半導体パッケージ
US7843058B2 (en) * 2007-10-30 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip packages with spacers separating heat sinks and substrates
US8338940B2 (en) * 2008-03-28 2012-12-25 Nec Corporation Semiconductor device
CN101685808A (zh) * 2008-09-24 2010-03-31 何昆耀 散热封装结构以及封装方法
US9070662B2 (en) * 2009-03-05 2015-06-30 Volterra Semiconductor Corporation Chip-scale packaging with protective heat spreader
JPWO2011074221A1 (ja) * 2009-12-14 2013-04-25 パナソニック株式会社 半導体装置
CN101777541A (zh) * 2010-01-29 2010-07-14 江苏长电科技股份有限公司 印刷线路板芯片倒装带锁定孔散热块封装结构
JP2011249398A (ja) * 2010-05-24 2011-12-08 Sanyo Electric Co Ltd 回路装置
KR20120053332A (ko) 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8780561B2 (en) * 2012-03-30 2014-07-15 Raytheon Company Conduction cooling of multi-channel flip chip based panel array circuits
US9070656B2 (en) * 2013-06-12 2015-06-30 Micron Technology, Inc. Underfill-accommodating heat spreaders and related semiconductor device assemblies and methods
US9082743B2 (en) * 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044772A1 (en) * 2004-08-31 2006-03-02 Kabushiki Kaisha Toshiba Semiconductor module
US20060055432A1 (en) * 2004-08-31 2006-03-16 Kabushiki Kaisha Toshiba Semiconductor module
US20060103011A1 (en) * 2004-11-12 2006-05-18 International Business Machines Incorporated Apparatus and methods for cooling semiconductor integrated circuit chip packages
TW200903750A (en) * 2007-07-12 2009-01-16 Advanced Semiconductor Eng Semiconductor device having heat sink
US20120267797A1 (en) * 2011-04-21 2012-10-25 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package

Also Published As

Publication number Publication date
US20150243577A1 (en) 2015-08-27
CN103871982A (zh) 2014-06-18
US20140167244A1 (en) 2014-06-19
JP2014120772A (ja) 2014-06-30
TW201426930A (zh) 2014-07-01
KR20140078547A (ko) 2014-06-25
US9362199B2 (en) 2016-06-07
US9117792B2 (en) 2015-08-25
EP2743979A2 (en) 2014-06-18
EP2743979A3 (en) 2017-12-13

Similar Documents

Publication Publication Date Title
TWI508238B (zh) 晶片散熱系統
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
US6519154B1 (en) Thermal bus design to cool a microelectronic die
US6670699B2 (en) Semiconductor device packaging structure
KR100836305B1 (ko) 열전 모듈
US7772692B2 (en) Semiconductor device with cooling member
TWI657547B (zh) 功率模組及其製造方法
TWI663695B (zh) 晶片封裝結構及其製造方法
TWI757554B (zh) 半導體封裝裝置
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
US9318474B2 (en) Thermally enhanced wafer level fan-out POP package
US20230238302A1 (en) Semiconductor package having liquid-cooling lid
JP2019106432A (ja) 電子制御装置
JP2012015225A (ja) 半導体装置
JP2011035352A (ja) 半導体装置
JP2010251427A (ja) 半導体モジュール
WO2006122505A1 (fr) Conditionnement de circuit intégré et procédé de fabrication idoine
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JP2008004688A (ja) 半導体パッケージ
CN103050454A (zh) 堆迭封装构造
US11450586B2 (en) Heat dissipation structure, semiconductor packaging device, and manufacturing method of the semiconductor packaging device
TWI763569B (zh) 電子裝置
TW201603212A (zh) 積體電路元件及其封裝結構
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板
TW202240813A (zh) 半導體裝置及其製造方法