TW201924000A - 與熱再分佈圖案有關的半導體封裝 - Google Patents

與熱再分佈圖案有關的半導體封裝 Download PDF

Info

Publication number
TW201924000A
TW201924000A TW107136376A TW107136376A TW201924000A TW 201924000 A TW201924000 A TW 201924000A TW 107136376 A TW107136376 A TW 107136376A TW 107136376 A TW107136376 A TW 107136376A TW 201924000 A TW201924000 A TW 201924000A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
semiconductor
redistribution pattern
package
thermal
Prior art date
Application number
TW107136376A
Other languages
English (en)
Other versions
TWI779116B (zh
Inventor
李大雄
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201924000A publication Critical patent/TW201924000A/zh
Application granted granted Critical
Publication of TWI779116B publication Critical patent/TWI779116B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Nitrogen Condensed Heterocyclic Rings (AREA)

Abstract

半導體封裝可以包括佈置在封裝基板上的第一半導體晶片、第二半導體晶片以及熱再分佈圖案。所述熱再分佈圖案可以包括：第一端部，該第一端部設置在與所述第一半導體晶片相鄰的高溫區域中；第二端部，該第二端部佈置在與所述第二半導體晶片相鄰的低溫區域中；以及延伸部，該延伸部將所述第一端部連接到所述第二端部。

Description

與熱再分佈圖案有關的半導體封裝
本公開總體涉及半導體封裝技術，並且更具體地涉及與熱再分佈圖案有關的半導體封裝。
相關申請的交叉引用
本申請於35 U.S.C.§119(a)的規範下主張2017年11月15日遞交的申請號為10-2017-0152636的韓國申請的優先權，該申請通過引用被整體結合到本文中。
已經研發出多晶片封裝(MCP)以將各種類型的半導體晶片整合到單個封裝中。嵌入每個MCP中的各種類型的半導體晶片可以具有不同的功能。已經提出MCP中的系統級封裝(SiP)以提供高性能封裝。每個SiP均可以構造成包括邏輯晶片以及至少一個記憶體晶片。
由於每個MCP均採用各種類型的半導體晶片，因此MCP表現出不好的熱特性。即，每個MCP中採用的各種半導體晶片可能消耗不同的電功率。因此，由每個MCP中的半導體晶片產生的熱量也可能彼此不同。與消耗相對低的電功率的低功率半導體晶片相比，消耗相對高的電功率的高功率半導體晶片可能產生相對大量的熱量。由高功率半導體晶片產生的熱量可能局部積聚 在MCP的特定區域中。因此，MCP的該特定區域可能被過度加熱而提供高溫區域。高溫區域可能會降低MCP中的半導體晶片的特性。
根據一個實施方式，可以提供一種半導體封裝。該半導體封裝可以包括佈置在封裝基板上的第一半導體晶片、第二半導體晶片以及熱再分佈圖案。所述第一半導體晶片和所述第二半導體晶片可以彼此間隔開。所述熱再分佈圖案可以包括佈置在與所述第一半導體晶片相鄰的高溫區域中的第一端部、佈置在與所述第二半導體晶片相鄰的低溫區域中的第二端部以及將所述第一端部連接到所述第二端部的延伸部。
根據一個實施方式，可以提供一種半導體封裝。該半導體封裝可以包括佈置在封裝基板上的第一半導體晶片、第二半導體晶片以及熱再分佈圖案。所述第一半導體晶片和所述第二半導體晶片可以彼此間隔開。所述熱再分佈圖案可以包括佈置在與所述第一半導體晶片相鄰的高溫區域中的第一端部、佈置在與所述第二半導體晶片相鄰的低溫區域中的第二端部以及多個子延伸部，這些子延伸部沿所述第一端部與所述第二端部之間的路徑排列，所述多個子延伸部彼此間隔開。
根據一個實施方式，可以提供一種半導體封裝。該半導體封裝包括佈置在封裝基板上的第一半導體晶片與第二半導體晶片，並且所述第一半導體晶片和所述第二半導體晶片彼此間隔開。所述半導體封裝可以包括熱再分佈圖案，該熱再分佈圖案包括鄰近所述第一半導體晶片佈置的第一端部、鄰近所述第二半導體晶片佈置的第二端部以及連接到所述第一端部和所述第二端部的延伸部，並且所述延伸部構造成減少當從所述第一端部向所述第二端部傳遞時的熱傳遞瓶頸現象。
100‧‧‧半導體封裝
110‧‧‧封裝基板
112‧‧‧高溫區域
115‧‧‧低溫區域
116‧‧‧安裝圖案
117‧‧‧安裝圖案
118‧‧‧表面
119‧‧‧表面
120‧‧‧半導體晶片
120S‧‧‧側表面
120-1‧‧‧半導體晶片
120-2‧‧‧半導體晶片
130‧‧‧半導體晶片
130-1‧‧‧半導體晶片
130-2‧‧‧半導體晶片
140‧‧‧半導體晶片
140-1‧‧‧半導體晶片
140-2‧‧‧半導體晶片
150‧‧‧熱再分佈圖案
150-1‧‧‧熱再分佈圖案
151‧‧‧端部
151S‧‧‧側表面
152‧‧‧連結部
153‧‧‧延伸部
155‧‧‧端部
157‧‧‧熱黏合層
180‧‧‧模製層
190‧‧‧外部連接器
200‧‧‧半導體封裝
210‧‧‧封裝基板
212‧‧‧高溫區域
215‧‧‧低溫區域
220‧‧‧半導體晶片
220-1‧‧‧半導體晶片
230‧‧‧半導體晶片
230-1‧‧‧半導體晶片
240‧‧‧半導體晶片
240-1‧‧‧半導體晶片
250‧‧‧熱再分佈圖案
250-1‧‧‧熱再分佈圖案
252-2‧‧‧熱再分佈圖案
251‧‧‧端部
252‧‧‧連結部
253‧‧‧延伸部
255‧‧‧端部
300‧‧‧半導體封裝
310‧‧‧封裝基板
312‧‧‧高溫區域
315‧‧‧低溫區域
316‧‧‧安裝圖案
317‧‧‧安裝圖案
320‧‧‧半導體晶片
330‧‧‧半導體晶片
340‧‧‧半導體晶片
350‧‧‧熱再分佈圖案
351‧‧‧端部
353‧‧‧子延伸部
355‧‧‧端部
357‧‧‧黏合層
380‧‧‧模製層
400‧‧‧半導體封裝
410‧‧‧封裝基板
412‧‧‧高溫區域
415‧‧‧低溫區域
420‧‧‧半導體晶片
430‧‧‧半導體晶片
440‧‧‧半導體晶片
450‧‧‧熱再分佈圖案
451‧‧‧端部
453‧‧‧延伸部
455‧‧‧端部
7800‧‧‧記憶卡
7810‧‧‧記憶體
7820‧‧‧記憶體控制器
7830‧‧‧主機
8710‧‧‧電子系統
8711‧‧‧控制器
8712‧‧‧輸入/輸出裝置
8713‧‧‧記憶體
8714‧‧‧介面
8715‧‧‧匯流排
圖1是示出根據一個實施方式的半導體封裝的平面圖。
圖2是沿圖1中的線A1-A2與A3-A4剖取的合併截面圖。
圖3是示出根據一個實施方式的半導體封裝的平面圖。
圖4至圖6示出了各種半導體封裝中的熱分佈。
圖7是示出根據一個實施方式的半導體封裝的平面圖。
圖8是沿圖7的A5-A6線剖取的截面圖。
圖9是示出根據一個實施方式的半導體封裝的平面圖。
圖10是示出採用包括根據一個實施方式的半導體封裝的記憶卡的電子系統的方塊圖。
圖11是示出包括根據一個實施方式的半導體封裝的電子系統的方塊圖。
本文中使用的術語可以對應於考慮到它們在實施方式中的功能而選擇的詞語，並且根據實施方式所屬領域中的普通技術人員，這些術語的含義可以被解釋為不同含義。如果詳細定義，則可以根據定義解釋術語。除非另外定義，否則本文中使用的術語(包括技術與科學術語)具有與實施方式所屬領域的普通技術人員通常理解的含義相同的含義。
應當理解，儘管本文中可以使用術語“第一”、“第二”、“第三”等來描述各種元件，但是這些元件不應受這些術語的限制。這些術語僅用於將一個元件與另一個元件區分開，但不用於僅定義元件本身或用於表示特定序列。
還應理解，當元件或層被稱為在另一元件或層“上”、“上方”、“下方”、“下麵”或“外部”時，該元件或層可以與其他元件或層直接接觸，或者可以存在中間元件或層。用於描述元件或層之間的關係(例如，“在......之間”與“直接在......之間”或“相鄰”與“直接相鄰”)的其他詞語應以類似的方式解釋。
諸如“在......之下”、“下方”、“下部”、“上方”、“上部”、“頂部”、“底部”之類的空間相對術語可以用於描述元件和/或特徵與例如圖中所示的另一個元件和/或特徵的關係。應當理解，除了圖中描繪的取向之外，空間相對術語旨在包括使用和/或操作中的裝置的不同取向。例如，當圖中的裝置翻轉時，如描述的在其他元件或特徵之下和/或下方的元件將取向成在其他元件或特徵上方。裝置可以以其他方式取向(旋轉90度或其他取向)，並且本文中使用的空間相對描述符被相應地解釋。
半導體封裝可以包括諸如半導體晶片或半導體晶片之類的電子裝置。半導體晶片或半導體晶片可以通過使用晶片切割製程將諸如晶圓之類的半導體基板分離成多片來獲得。半導體晶片可以對應記憶體晶片、邏輯晶片(包括特定應用積體電路(ASIC)晶片)或系統單晶片(SoC)。記憶體晶片可以包括整合在半導體基板上的動態隨機存取記憶體(DRAM)電路、靜態隨機存取記憶體(SRAM)電路、反及型快閃記憶體電路、反或型快閃記憶體電路、磁隨機存取記憶體(MRAM)電路、電阻隨機存取記憶體(ReRAM)電路、鐵電隨機存取記憶體(FeRAM)電路或相變隨機存取記憶體(PcRAM)電路。邏輯晶片可以包括整合在半導體基板上的邏輯電路。半導體封裝可以用於諸如行動電話、與生物技術或醫療保健相關的電子系統或者可穿戴電子系統之類的通信系統。
以下將參照附圖描述本公開的各種實施方式。貫穿說明書，相 同的附圖標記指示相同的元件。即使沒有參照附圖提及或描述某一附圖標記，但是可能參照另一附圖提及或描述該附圖標記。另外，即使某一附圖中未示出某一附圖標記，也可以參照另一附圖來提及或描述該附圖標記。
本公開可以提供包括將熱量從高溫區域傳導到低溫區域的熱再分佈圖案的半導體封裝。
圖1是示出根據一個實施方式的半導體封裝100的平面圖。圖2是沿圖1中的線A1-A2和A3-A4剖取的合併截面圖。
參照圖1，半導體封裝100可以構造成具有包括多個半導體晶片(例如，安裝在封裝基板110上的第一至第三半導體晶片120、130和140)的MCP形式。第一至第三半導體晶片120、130和140可以具有不同的功能。在這種情況下，半導體封裝100可以對應系統級封裝(SiP)。封裝基板110可以構造成包括用於將半導體晶片120、130和140彼此連接或者用於將半導體晶片120、130和140連接到外部裝置的電路互連線。封裝基板110可以是印刷電路板(PCB)。
第一半導體晶片120可以是諸如應用處理器(AP)之類的系統單晶片(SoC)。第一半導體晶片120可以是諸如控制器之類的邏輯晶片。第二半導體晶片130可以具有與第一半導體晶片120的功能不同的功能。例如，第二半導體晶片130可以是儲存資料的記憶體晶片。在一個實施方式中，第二半導體晶片130可以是諸如反及型記憶體晶片之類的非揮發性記憶體晶片。第三半導體晶片140可以具有與第一半導體晶片120或第二半導體晶片130的功能不同的功能。例如，第三半導體晶片140可以是儲存資料的DRAM晶片。在這種情況下，對應第三半導體晶片140的DRAM晶片可以用作緩衝記憶體晶片，而第一半導體晶片120(即，應用處理器(AP))操作。
參照圖1和圖2，第二和第三半導體晶片130和140可以在封裝基 板110上佈置成與第一半導體晶片120間隔開。模製層180可以佈置成覆蓋封裝基板110的第一表面118。模製層180可以延伸成覆蓋佈置在封裝基板110的第一表面118上的第一至第三半導體晶片120、130和140、第一至第三半導體晶片120、130和140可以由模製層180保護。第一至第三半導體晶片120、130和140可以在模製層180與封裝基板110之間佈置成嵌入模製層180中。外部連接器190可以佈置在封裝基板110的與半導體晶片120、130和140相對的第二表面119上以將半導體封裝100電連接到外部裝置。外部連接器190可以包括焊料球。
與第二半導體晶片130和第三半導體晶片140相比，諸如處理器晶片之類的第一半導體晶片120可以對應消耗相對高的電功率的高功率晶片。因此，與第二半導體晶片130和第三半導體晶片140相比，第一半導體晶片120可以是產生相對大量的熱量的晶片。與第一半導體晶片120相比，諸如記憶體晶片之類的第二半導體晶片130和第三半導體晶片140中的每一者均可以對應消耗相對低的電功率的低功率晶片。因此，與第一半導體晶片120相比，第二半導體晶片130和第三半導體晶片140中的每一者均可以產生相對少量的熱量。
由於存在覆蓋第一半導體晶片120的模製層180，第一半導體晶片120產生的熱量可能會積聚在圍繞第一半導體晶片120的區域中。因為第一半導體晶片120佈置在模製層180與封裝基板110之間，所以模製層180或封裝基板110會阻擋熱量從第一半導體晶片120散發。因此，由第一半導體晶片120的操作產生的大部分熱量可能會積聚在圍繞第一半導體晶片120的區域中。結果，當第一半導體晶片120操作時，圍繞第一半導體晶片120的區域可能被過度加熱而變成高溫區域112。
模製層180可以形成為包括諸如環氧模塑膠(EMC)材料之類的密封劑。EMC材料的導熱率可以低於諸如銅材料之類的金屬材料的導熱率。例如，EMC材料可以具有約0.3W/mK的導熱率，而銅材料具有約390W/mK的導 熱率。
這樣，由於模製層180具有相對低的導熱率，模製層180可能會破壞積聚在高溫區域112中的熱散發到高溫區域112的外部區域。因此，由第一半導體晶片120產生的熱可能不容易朝高溫區域112的外部區域輻射，並且可能局部積聚在高溫區域112中。因此，高溫區域112的溫度可能由於由第一半導體晶片120產生的熱而升高。
由於封裝基板110包括環氧樹脂材料等，封裝基板110可以具有相對低的導熱率。因此，由第一半導體晶片120產生的熱的散發也可能被封裝基板110阻擋，從而高溫區域112的溫度可能過度升高。
根據一個實施方式的半導體封裝100可以構造成包括嵌入模製層180中的熱再分佈圖案150。如圖2中所示，半導體封裝100中的熱再分佈圖案150可以用作熱傳遞路徑T，熱通過該熱傳遞路徑T以高於模製層180的熱傳導速度的速度傳導。熱再分佈圖案150可以佈置成將積聚在半導體封裝100的高溫區域112中的熱傳導到半導體封裝100中具有相對低溫的低溫區域115。即，熱再分佈圖案150可以提供將積聚在特定區域中的熱散佈或分散到另一個區域的路徑。因為高溫區域112中的熱能夠借助熱再分佈圖案150高速輻射，所以可以更容易地降低高溫區域112的溫度。即，由於熱再分佈圖案150的存在，半導體封裝100中的熱可以容易地更快分散。
熱再分佈圖案150可以形成為包括熱傳遞材料，該熱傳遞材料的導熱率高於模製層180的密封劑。熱再分佈圖案150可以包括諸如銅材料之類的金屬材料。熱再分佈圖案150可以包括橫條圖案或線形圖案，其包括彼此相對的一個端部151(即，第一端部)與另一個端部155(即，第二端部)，還包括將端部151和155彼此連接的延伸部153。
熱再分佈圖案150的一個端部151可以設置在圍繞第一半導體晶 片120的高溫區域112中，該高溫區域112產生相對大量的熱量。熱再分佈圖案150的一個端部151可以佈置成與第一半導體晶片120相鄰。熱再分佈圖案150的一個端部151可以佈置成使一個端部151的側表面151S面向第一半導體晶片120的側表面120S。在一個實施方式中，熱再分佈圖案150的一個端部151可以佈置成使一個端部151的側表面151S與第一半導體晶片120的側表面120S接觸。另選地，如圖1與圖2中所示，熱再分佈圖案150的一個端部151可以佈置成使一個端部151的側表面151S與第一半導體晶片120的側表面120S間隔開。
與電不同，即使第一元件和第二元件彼此間隔開，第一元件的熱也可以傳導到第二元件。因此，即使第一半導體晶片120與熱再分佈圖案150的一個端部151間隔開，第一半導體晶片120的熱也可以傳導到熱再分佈圖案150的一個端部151。另外，由於用於將第一半導體晶片120附接到封裝基板110並用於在封裝基板110上形成熱再分佈圖案150的製程的製程容限，熱再分佈圖案150的一個端部151可以形成為實際上與第一半導體晶片120間隔開。
熱再分佈圖案150的一個端部151與第一半導體晶片120之間的間隙可以用模製層180填充。熱再分佈圖案150的一個端部151與第一半導體晶片120之間的模製層180可以使第一半導體晶片120與熱再分佈圖案150電絕緣。熱再分佈圖案150的一個端部151與第一半導體晶片120之間的模製層180可以用作防止熱再分佈圖案150中的金屬原子擴散到第一半導體晶片120中的擴散阻擋層。因此，模製層180可以防止第一半導體晶片120被熱再分佈圖案150中的諸如金屬原子之類的雜質污染。
熱再分佈圖案150的另一個端部155可以佈置在具有相對低溫的低溫區域115中。如圖1中所示，低溫區域115可以被設置成遠離第一半導體晶片120定位的區域。低溫區域115可以被限制成靠近對應於消耗相對低的電功率的低功率晶片的第二半導體晶片130。低溫區域115可以是沒佈置半導體晶片的 區域。低溫區域115可以與第一半導體晶片120間隔開距離L2，該距離L2大於第一半導體晶片120與第二半導體晶片130之間的距離L1。低溫區域115可以對應於半導體封裝100的與第一半導體晶片120相距最遠定位的拐角區域。
由於低溫區域115遠離對應於高功率晶片以及高溫區域112的第一半導體晶片120定位，低溫區域115的溫度可以相對低於高溫區域112的溫度。由於對應於低功率晶片的第二半導體晶片130佈置成與低溫區域115相鄰，低溫區域115可以在半導體封裝100中具有相對低的溫度。
熱再分佈圖案150的延伸部153可以是將一個端部151實體地連接到另一個端部155的部分。熱再分佈圖案150的延伸部153可以繞開第二半導體晶片130並且可以延伸到另一端部155。熱再分佈圖案150的延伸部153可以佈置成與第二半導體晶片130間隔開而從第二半導體晶片130旁經過。由於熱沿著熱再分佈圖案150的延伸部153傳導，積聚在高溫區域112中的熱可以借助熱再分佈圖案150的延伸部153傳遞到低溫區域115。這樣，熱再分佈圖案150可以再分佈半導體封裝100中的熱。
熱再分佈圖案150可以佈置成嵌入模製層180中。如圖2中所示，熱再分佈圖案150的延伸部153可以佈置成與封裝基板110間隔開一定距離D。因此，熱再分佈圖案150的延伸部153可以佈置成被模製層180圍繞。模製層180可以延伸成填充熱再分佈圖案150的延伸部153與封裝基板110之間的間隙。由於熱再分佈圖案150的延伸部153借助模製層180基本上與封裝基板110分離，模製層180可以使熱再分佈圖案150的延伸部153與封裝基板110電絕緣。
再參考圖2，熱再分佈圖案150的一個端部151可以電連接到封裝基板110。另外，熱再分佈圖案150的另一個端部155也可以電連接到封裝基板110。封裝基板110可以包括高溫區域112中的第一安裝圖案116以及低溫區域115中的第二安裝圖案117。第一安裝圖案116與第二安裝圖案117可以形成為包括金 屬材料，例如銅材料。
熱再分佈圖案150的一個端部151可以使用熱黏合層157結合到第一安裝圖案116。因此，由第一半導體晶片120產生的熱量的一部分可以借助封裝基板110的與第一半導體晶片120重疊的部分傳遞到第一安裝圖案116，並且到達第一安裝圖案116的熱量可以借助熱黏合層157傳遞到熱再分佈圖案150。因此，由第一半導體晶片120產生的熱可以快速地傳遞到低溫區域115。熱黏合層157可以是包括熱傳導材料的黏合層。熱黏合層157可以包括這樣的黏合材料，其中分散有諸如銀珠之類的熱傳導珠。熱黏合層157可以包括熱介面材料。熱黏合層可包括焊料材料層。
熱再分佈圖案150的另一個端部155可以使用熱黏合層157結合到第二安裝圖案117。因此，借助熱再分佈圖案150到達低溫區域115的熱可以借助結合到另一個端部155的第二安裝圖案117傳遞到封裝基板110，並且可以借助封裝基板110輻射。
如圖2中所示，熱黏合層157可以佈置成僅將熱再分佈圖案150的一個端部151以及另一個端部155結合到封裝基板110。另選地，熱黏合層157可以延伸成將熱再分佈圖案150的延伸部153的整個部分結合到封裝基板110。在這種情況下，雖然圖中未示出，但是熱黏合層157可以具有薄膜形狀或糊狀形狀以佈置在熱再分佈圖案150的延伸部153與封裝基板110之間的介面處。
熱再分佈圖案150的熱傳導特性可以隨著熱再分佈圖案150的厚度增加而表現優異。熱再分佈圖案150的熱傳導特性可以與熱再分佈圖案150的厚度成線性比例。熱再分佈圖案150的厚度可以基本上等於或小於佈置在半導體封裝100中的第一至第三半導體晶片120、130和140中最厚的一者的厚度(例如，第二半導體晶片130)。熱再分佈圖案150的厚度可以基本上等於或大於對應高功率晶片的第一半導體晶片120的厚度。因此，可能需要限制熱再分佈圖 案150的厚度，以便保證或確保熱再分佈圖案150上的模製層180至少具有一定的厚度。
如上所述，半導體封裝100的熱再分佈圖案150可以將半導體封裝100的一個區域中的熱傳遞到半導體封裝100的另一個區域。因此，熱再分佈圖案150可以防止半導體封裝100的特定區域(例如，高溫區域112)中的熱積聚而過度增加半導體封裝100的該特定區域的溫度。如果高溫區域112的溫度過度上升，則與高溫區域112相鄰的半導體晶片可能被加熱而降低該相鄰半導體晶片的性能。然而，根據前述實施方式，在半導體封裝100的特定區域中產生的熱可以借助熱再分佈圖案150再分佈並散開。因此，熱再分佈圖案150可以防止半導體封裝100中的特定區域過度地局部加熱而降低與該特定區域相鄰的半導體晶片的性能。由於熱再分佈圖案150的存在，可以改善半導體封裝100中的熱分佈以及半導體封裝100的熱特性。
圖3是示出根據一個實施方式的半導體封裝200的平面圖。
參考圖3，半導體封裝200可以構造成包括封裝基板210以及佈置在封裝基板210上的熱再分佈圖案250。半導體封裝200還可以包括在封裝基板210上佈置成彼此間隔開的第一半導體晶片220、第二半導體晶片230以及第三半導體晶片240。熱再分佈圖案250可以佈置成將圍繞產生相對大量的熱的第一半導體晶片220的高溫區域212的熱傳遞到具有相對低溫度的低溫區域215。熱再分佈圖案250可以包括佈置在高溫區域212中的一個端部251以及佈置在低溫區域215中的另一個端部255。熱再分佈圖案250還可以包括從第二半導體晶片230旁經過並且將一個端部251連接到另一個端部255的延伸部253。
熱再分佈圖案250的一個端部251可以借助連結部252連接到熱再分佈圖案250的延伸部253。熱再分佈圖案250的一個端部251可以具有寬度W3，該寬度W3大於延伸部253的寬度W2，並且連結部252的寬度W1可以隨著 遠離熱再分佈圖案250的一個端部251而逐漸減小。在一個實施方式中，連結部252的與一個端部251相鄰的部分可以具有與一個端部251基本相同的寬度(即，寬度W3)，連結部252的與延伸部253相鄰的另一部分可以具有與延伸部253基本相同的寬度(即，寬度W2)。熱再分佈圖案250的一個端部251可以具有寬度W3，該寬度大於延伸部253的寬度W2以便提高收集高溫區域212以及第一半導體晶片220的熱的效率。如果延伸部253的寬度W2增加，則可以提高延伸部253的熱傳導效率。然而，因為延伸部253佔據的空間受到限制，所以延伸部253可以具有有限的寬度。另外，因為延伸部253佈置在第一至第三半導體晶片220、230和240之間的區域中，所以延伸部253的寬度W2可以具有有限的值。
如圖1中所示，一個端部151與延伸部153之間的連結部152可以具有均勻的寬度，該寬度基本上等於延伸部153的寬度並且小於一個端部151的寬度。因此，當高溫區域112的熱傳遞到低溫區域115時，高溫區域112的熱可能停滯在連結部152中，從而引起熱傳遞瓶頸現象。為了解決在熱再分佈圖案150的連結部152中發生的瓶頸現象，如圖3中所示，連結部252可以設計成使得連結部252的與一個端部251相鄰的部分具有與一個端部251基本相同的寬度，並且連結部252的寬度W1隨著遠離一個端部251而逐漸減小。因為連結部252的寬度W1從寬度W3朝延伸部253逐漸減小到寬度W2，所以可以有效地減輕或抑制連結部252中發生的瓶頸現象。
圖4至圖6示出了各種半導體封裝中的熱分佈的模擬結果。
圖4示出了包括第一半導體晶片120-1、第二半導體晶片130-1、第三半導體晶片140-1以及熱再分佈圖案150-1的半導體封裝中的熱分佈的熱分析模擬結果。假定用於獲得圖4中所示的熱分佈的模擬中使用的半導體封裝與圖1中所示的半導體封100具有相同的構造。圖5示出了包括第一半導體晶片120- 2、第二半導體晶片130-2以及第三半導體晶片140-2而沒有任何熱再分佈圖案的半導體封裝中的熱分佈的熱分析模擬結果。
圖5中所示的熱分佈對應圍繞第一半導體晶片120-2的區域的溫度上升至165.2攝氏度的實施例。與之相比，圖4中所示的熱分佈可以對應這樣的實施例，在該實施例中，由於熱再分佈圖案150-1的存在，圍繞第一半導體晶片120-1的區域的溫度降低至140.4攝氏度。因此，可以理解，圍繞第一半導體晶片120-1的區域中的熱借助熱再分佈圖案150-1傳遞到另一區域。
圖6示出了包括第一半導體晶片220-1、第二半導體晶片230-1、第三半導體晶片240-1以及熱再分佈圖案250-1的半導體封裝中的熱分佈的熱分析模擬結果。假定用於獲得圖6中所示的熱分佈的模擬中使用的半導體封裝與圖3中所示的半導體封裝200具有相同的構造。圖6中所示的熱分佈對應由於熱再分佈圖案250-1的存在而使圍繞第一半導體晶片220-1的區域的溫度降低至132.2攝氏度的實施例。同時，根據圖4中所示的熱分佈，由於熱再分佈圖案150-1的存在，圍繞第一半導體晶片120-1的區域展現140.4攝氏度的溫度。因此，可以理解，與熱再分佈圖案150-1相比，包括連結部252-1的熱再分佈圖案250-1在半導體封裝中產生的熱的再分佈方面更有效。
圖7是示出根據一個實施方式的半導體封裝300的平面圖。圖8是沿圖7的A5-A6線剖取的截面圖。
參考圖7和圖8，半導體封裝300可以構造成包括封裝基板310以及佈置在封裝基板310上的熱再分佈圖案350。半導體封裝300還可以包括在封裝基板310上佈置成彼此間隔開的第一半導體晶片320、第二半導體晶片330以及第三半導體晶片340。熱再分佈圖案350可以佈置成將圍繞產生相對大量的熱的第一半導體晶片320的高溫區域312的熱傳遞到具有相對低溫度的低溫區域315。
熱再分佈圖案350可以包括佈置在高溫區域312中的一個端部351以及佈置在低溫區域315中的另一個端部355。熱再分佈圖案350還可以包括多個子延伸部353，這些子延伸部在一個端部351與另一個端部355之間排列成彼此間隔開。子延伸部353可以沿一個端部351與另一個端部355之間的路徑排列。子延伸部353可以繞過第二半導體晶片330並從其旁邊經過。
熱再分佈圖案350的一個端部(即，第一端部)351可以使用黏合層357結合到第一安裝圖案316。熱再分佈圖案350的另一個端部(即第二端部)355可以使用黏合層357結合到第二安裝圖案317。熱再分佈圖案350的子延伸部353可以使用黏合層357結合或附著在封裝基板110上。黏合層357可以包括這樣的黏合材料，該黏合材料中分散有諸如銀珠之類的熱傳導珠。黏合層357可以包括熱介面材料(TIM)。
模製層380可以佈置成覆蓋封裝基板110上的第一、第二和第三半導體晶片320、340和350。
圖9是示出根據一個實施方式的半導體封裝400的平面圖。
參考圖9，半導體封裝400可以構造成包括封裝基板410以及佈置在封裝基板410上的熱再分佈圖案450。半導體封裝400還可以包括在封裝基板410上佈置成彼此間隔開的第一半導體晶片420、第二半導體晶片430以及第三半導體晶片440。熱再分佈圖案450可以佈置成將圍繞產生相對大量的熱的第一半導體晶片420的高溫區域412的熱傳遞到具有相對低溫度的低溫區域415。
熱再分佈圖案450可以包括佈置在高溫區域412中的一個端部451以及佈置在低溫區域415中的另一個端部455。熱再分佈圖案450的一個端部451可以具有在平面圖中圍繞第一半導體晶片420的閉合環的形狀。因此，一個端部451的面對第一半導體晶片420的內側表面的面積可以增加，並且收集到一個端部451中的熱的量也可以增加以進一步提高熱再分佈的熱傳導效率。熱再分 佈圖案450還可以包括延伸部453，該延伸部從第二半導體晶片430旁邊經過並將一個端部451連接到另一個端部455。在一些其他實施方式中，具有與參照圖3描述的連結部252相同構造的連結部可以另外佈置在一個端部451與延伸部453之間。
如上所述，根據以上實施方式中的任一者的半導體封裝可以包括這樣的熱再分佈圖案，該熱再分佈圖案將圍繞產生相對大量的熱的高功率晶片的高溫區域中的熱傳遞到具有相對低溫度的低溫區域的熱。即，根據實施方式，高溫區域中的熱可以借助熱再分佈圖案快速傳遞到低溫區域，以快速降低高溫區域的溫度。因此，熱再分佈圖案可以防止半導體封裝中的特定區域被過度加熱而形成熱點。結果，可以改善半導體封裝的整體熱性能。
圖10是示出包括採用根據實施方式的半導體封裝中的至少一者的記憶卡7800的電子系統的方塊圖。記憶卡7800可以包括諸如非揮發性記憶體裝置之類的記憶體7810以及記憶體控制器7820。記憶體7810和記憶體控制器7820可以儲存資料或讀出儲存的資料。記憶體7810和記憶體控制器7820中的至少一者可以包括根據實施方式的半導體封裝中的至少一者。
記憶體7810可以包括應用本公開的實施方式的技術的非揮發性記憶體裝置。記憶體控制器7820可以控制記憶體7810，使得回應來自主機7830的讀/寫請求讀出儲存的資料或者儲存資料。
圖11是示出包括根據實施方式的半導體封裝中的至少一者的電子系統8710的方塊圖。電子系統8710可以包括控制器8711、輸入/輸出裝置8712以及記憶體8713。控制器8711、輸入/輸出裝置8712以及記憶體8713可以借助匯流排8715彼此耦合，匯流排8715提供供資料移動穿過的路徑。
在一個實施方式中，控制器8711可以包括能夠執行與這些部件相同的功能的一個或多個微處理器、數位訊號處理器、微控制器和/或邏輯裝 置。控制器8711或記憶體8713可以包括根據本公開的實施方式的半導體封裝中的至少一者。輸入/輸出裝置8712可以包括從輔助鍵盤、鍵盤、顯示裝置、觸控式螢幕等中選擇的至少一者。記憶體8713是用於儲存資料的裝置。記憶體8713可以儲存待由控制器8711執行的資料和/或命令等。
記憶體8713可以包括諸如DRAM之類的揮發性記憶體設備和/或諸如快閃記憶體之類的非揮發性記憶體設備。例如，快閃記憶體可以安裝到諸如移動終端或桌上型電腦之類的資訊處理系統。快閃記憶體可以構成固態硬碟(SSD)。在這種情況下，電子系統8710可以將大量資料穩定地儲存在快閃記憶體系統中。
電子系統8710還可以包括介面8714，該介面構造成向通信網路傳遞資料並從通信網路接收資料。介面8714可以是有線或無線類型的。例如，介面8714可以包括天線或者有線或無線收發器。
電子系統8710可以實現為執行各種功能的移動系統、個人電腦、工業電腦或邏輯系統。例如，移動系統可以是個人數位助理(PDA)、可攜式電腦、平板電腦、行動電話、智慧型手機、無線電話，膝上型電腦、記憶卡、數位音樂系統以及資訊傳遞/接收系統中的任一者。
如果電子系統8710是能夠執行無線通訊的設備，則電子系統8710可以用在具有CDMA(分碼多重存取)、GSM(全球移動通信系統)、NADC(北美數位行動電話)、E-TDMA(強化分時多重存取)、WCDAM(寬頻分碼多重存取)、CDMA2000、LTE(長期演進技術)或Wibro(無線寬頻網際網路)的技術的通信系統中。
已經出於闡明之目的公開了本公開的實施方式。本領域中的技術人員將理解，在不脫離本公開和所附請求項的範圍和實質的情況下，可以進行各種變型、添加和替換。

Claims (29)

  1. 一種半導體封裝，該半導體封裝包括：佈置在封裝基板上的第一半導體晶片與第二半導體晶片，並且所述第一半導體晶片和所述第二半導體晶片彼此間隔開；以及熱再分佈圖案，該熱再分佈圖案包括佈置在與所述第一半導體晶片相鄰的高溫區域中的第一端部、佈置在與所述第二半導體晶片相鄰的低溫區域中的第二端部以及將所述第一端部連接到所述第二端部的延伸部。
  2. 根據請求項1所述的半導體封裝，其中，所述熱再分佈圖案的所述第一端部與所述第一半導體晶片間隔開。
  3. 根據請求項2所述的半導體封裝，其中，所述熱再分佈圖案的所述第一端部的側表面面對所述第一半導體晶片的側表面。
  4. 根據請求項1所述的半導體封裝，其中，所述熱再分佈圖案的所述第一端部的側表面與所述第一半導體晶片的側表面接觸。
  5. 根據請求項1所述的半導體封裝，其中，所述熱再分佈圖案的所述第一端部和所述第二端部結合到所述封裝基板；並且其中，所述熱再分佈圖案的所述延伸部與所述封裝基板間隔開。
  6. 根據請求項5所述的半導體封裝，其中，所述封裝基板包括安裝圖案，所述熱再分佈圖案的所述第一端部和所述第二端部分別結合到所述安裝圖案；並且其中，每個所述安裝圖案均包括金屬材料。
  7. 根據請求項6所述的半導體封裝，該半導體封裝還包括熱黏合層，所述熱黏合層將所述熱再分佈圖案的所述第一端部和所述第二端部結合到所述安裝圖案， 其中，所述熱黏合層包括熱傳導材料。
  8. 根據請求項7所述的半導體封裝，其中，所述熱黏合層包括焊料材料層或黏合材料，在所述焊料材料層或所述黏合材料中分散有熱傳導珠。
  9. 根據請求項5所述的半導體封裝，該半導體封裝還包括模製層，所述模製層形成在所述封裝基板上以覆蓋所述熱再分佈圖案，其中，所述模製層填充所述熱再分佈圖案的所述延伸部與所述封裝基板之間的間隙以圍繞所述延伸部。
  10. 根據請求項9所述的半導體封裝，其中，所述熱再分佈圖案的導熱率高於所述模製層的導熱率。
  11. 根據請求項10所述的半導體封裝，其中，所述熱再分佈圖案包括含銅的金屬材料。
  12. 根據請求項11所述的半導體封裝，其中，所述模製層使所述熱再分佈圖案的所述延伸部與所述封裝基板電絕緣。
  13. 根據請求項1所述的半導體封裝，其中，所述高溫區域包括所述第一半導體晶片，並且所述低溫區域不包括半導體晶片。
  14. 根據請求項1所述的半導體封裝，其中，所述熱再分佈圖案的所述第一端部的寬度大於所述熱再分佈圖案的所述延伸部的寬度。
  15. 根據請求項14所述的半導體封裝，其中，所述熱再分佈圖案還包括佈置在所述第一端部與所述延伸部之間的連結部；並且其中，所述熱再分佈圖案的所述連結部的寬度沿從所述第一端部至所述延伸部的方向減小。
  16. 根據請求項14所述的半導體封裝，其中，所述熱再分佈圖案還包括佈置在所述第一端部與所述延伸部之間的 連結部；並且其中，所述熱再分佈圖案的所述連結部的寬度基本上是均勻的。
  17. 根據請求項16所述的半導體封裝，其中，所述熱再分佈圖案的所述連結部的寬度基本上等於所述延伸部的寬度並且小於所述第一端部的寬度。
  18. 根據請求項1所述的半導體封裝，其中，所述熱再分佈圖案的厚度基本上等於或小於所述第一半導體晶片或所述第二半導體晶片中最厚的一者的厚度。
  19. 根據請求項1所述的半導體封裝，其中，所述熱再分佈圖案的所述第一端部具有圍繞所述第一半導體晶片的閉合環的形狀。
  20. 根據請求項1所述的半導體封裝，其中，由所述第一半導體晶片消耗的電功率大於由所述第二半導體晶片消耗的電功率。
  21. 根據請求項1所述的半導體封裝，其中，所述低溫區域與所述第一半導體晶片之間的距離大於所述第二半導體晶片與所述第一半導體晶片之間的距離。
  22. 根據請求項1所述的半導體封裝，其中，所述熱再分佈圖案的所述延伸部從所述第二半導體晶片旁邊經過以繞開所述第二半導體晶片。
  23. 根據請求項1所述的半導體封裝，其中，所述第二端部與所述第二半導體晶片的距離比所述第二端部與所述第一半導體晶片的距離更近，並且所述第一端部與所述第一半導體晶片的距離比所述第一端部與所述第二半導體晶片的距離更近。
  24. 根據請求項1所述的半導體封裝，其中，所述低溫區域位於所述半導體封裝的角落區域中，所述角落區域位於距所述第一半導體晶片最遠的位置。
  25. 根據請求項1所述的半導體封裝，該半導體封裝還包括模製層，所述模製層形成在所述封裝基板上以覆蓋所述第一半導體晶片，其中，所述模製層填充所述第一端部與所述第一半導體晶片之間的間隙。
  26. 根據請求項1所述的半導體封裝，該半導體封裝還包括與所述第一半導體晶片和所述第二半導體晶片兩者間隔開的第三半導體晶片，其中，所述熱再分佈圖案位於所述第三半導體晶片和所述第一半導體晶片之間以及所述第三半導體晶片和所述第二半導體晶片之間。
  27. 根據請求項26所述的半導體封裝，其中，所述第一半導體晶片消耗的電功率大於所述第二半導體晶片消耗的電功率；並且其中，所述第一半導體晶片消耗的電功率大於所述第三半導體晶片消耗的電功率。
  28. 一種半導體封裝，該半導體封裝包括：佈置在封裝基板上的第一半導體晶片和第二半導體晶片，所述第一半導體晶片和所述第二半導體晶片彼此間隔開；以及熱再分佈圖案，該熱再分佈圖案包括佈置在與所述第一半導體晶片相鄰的高溫區域中的第一端部、佈置在與所述第二半導體晶片相鄰的低溫區域中的第二端部以及多個子延伸部，這些子延伸部沿所述第一端部與所述第二端部之間的路徑排列，所述多個子延伸部彼此間隔開。
  29. 一種半導體封裝，該半導體封裝包括：佈置在封裝基板上的第一半導體晶片和第二半導體晶片，所述第一半導體晶片和所述第二半導體晶片彼此間隔開；以及熱再分佈圖案，該熱再分佈圖案包括鄰近所述第一半導體晶片佈置的第一端部、鄰近所述第二半導體晶片佈置的第二端部以及連接到所述第一端部和所 述第二端部的延伸部，並且所述延伸部構造成減少從所述第一端部向所述第二端部傳遞熱時的熱傳遞瓶頸現象。
TW107136376A 2017-11-15 2018-10-16 與熱再分佈圖案有關的半導體封裝 TWI779116B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170152636A KR20190055662A (ko) 2017-11-15 2017-11-15 열 재분배 패턴을 포함하는 반도체 패키지
KR10-2017-0152636 2017-11-15
??10-2017-0152636 2017-11-15

Publications (2)

Publication Number Publication Date
TW201924000A true TW201924000A (zh) 2019-06-16
TWI779116B TWI779116B (zh) 2022-10-01

Family

ID=66431404

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136376A TWI779116B (zh) 2017-11-15 2018-10-16 與熱再分佈圖案有關的半導體封裝

Country Status (4)

Country Link
US (2) US10410947B2 (zh)
KR (1) KR20190055662A (zh)
CN (1) CN109786342B (zh)
TW (1) TWI779116B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795263B (zh) * 2021-10-18 2023-03-01 台灣積體電路製造股份有限公司 積體電路分析方法、自動化系統以及非暫態電腦可讀媒體

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755319B (zh) * 2020-12-30 2022-02-11 立錡科技股份有限公司 晶片封裝結構

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2556294B2 (ja) * 1994-05-19 1996-11-20 日本電気株式会社 樹脂封止型半導体装置
US5757620A (en) * 1994-12-05 1998-05-26 International Business Machines Corporation Apparatus for cooling of chips using blind holes with customized depth
US6190945B1 (en) * 1998-05-21 2001-02-20 Micron Technology, Inc. Integrated heat sink
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device
JP2002151633A (ja) * 2000-11-08 2002-05-24 Citizen Watch Co Ltd 樹脂封止型半導体装置
US6849940B1 (en) * 2000-11-20 2005-02-01 Ati Technologies, Inc. Integrated circuit package for the transfer of heat generated by the inte circuit and method of fabricating same
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
TW552689B (en) * 2001-12-21 2003-09-11 Siliconware Precision Industries Co Ltd High electrical characteristic and high heat dissipating BGA package and its process
JP2004172489A (ja) * 2002-11-21 2004-06-17 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
US6933602B1 (en) * 2003-07-14 2005-08-23 Lsi Logic Corporation Semiconductor package having a thermally and electrically connected heatspreader
US7031162B2 (en) * 2003-09-26 2006-04-18 International Business Machines Corporation Method and structure for cooling a dual chip module with one high power chip
US7205651B2 (en) * 2004-04-16 2007-04-17 St Assembly Test Services Ltd. Thermally enhanced stacked die package and fabrication method
US7975377B2 (en) * 2005-04-28 2011-07-12 Stats Chippac Ltd. Wafer scale heat slug system
US7586179B2 (en) * 2007-10-09 2009-09-08 Fairchild Semiconductor Corporation Wireless semiconductor package for efficient heat dissipation
US7768104B2 (en) * 2008-03-18 2010-08-03 Vishay General Semiconductor, Inc. Apparatus and method for series connection of two die or chips in single electronics package
US7683469B2 (en) * 2008-05-30 2010-03-23 Stats Chippac Ltd. Package-on-package system with heat spreader
US8576566B2 (en) * 2008-12-29 2013-11-05 Hewlett-Packard Development Company, L.P. Systems and method of a carrier device for placement of thermal interface materials
US8202765B2 (en) * 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
KR20100112446A (ko) * 2009-04-09 2010-10-19 삼성전자주식회사 적층형 반도체 패키지 및 그 제조 방법
US8362607B2 (en) * 2009-06-03 2013-01-29 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid
KR20110004119A (ko) 2009-07-07 2011-01-13 주식회사 하이닉스반도체 시스템 인 패키지
KR101619473B1 (ko) * 2009-07-21 2016-05-11 삼성전자주식회사 히트 슬러그를 갖는 반도체 패키지
JP5165017B2 (ja) * 2010-03-18 2013-03-21 株式会社日立製作所 電子機器の冷却構造
JP5779042B2 (ja) * 2011-08-18 2015-09-16 新光電気工業株式会社 半導体装置
US8946757B2 (en) * 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
TWI493680B (zh) * 2012-05-23 2015-07-21 尼克森微電子股份有限公司 功率半導體封裝體及其製造方法
US20140063744A1 (en) * 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US10269676B2 (en) * 2012-10-04 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced package-on-package (PoP)
KR102071078B1 (ko) * 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지
US9006870B2 (en) * 2013-07-31 2015-04-14 Alpha & Omega Semiconductor Inc. Stacked multi-chip packaging structure and manufacturing method thereof
KR20150135611A (ko) * 2014-05-22 2015-12-03 에스케이하이닉스 주식회사 멀티 칩 패키지 및 제조 방법
KR102307490B1 (ko) * 2014-10-27 2021-10-05 삼성전자주식회사 반도체 패키지
TWI625833B (zh) * 2016-02-25 2018-06-01 台達電子工業股份有限公司 封裝結構
US9875970B2 (en) * 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10062664B2 (en) * 2016-06-30 2018-08-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging device with heat sink

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795263B (zh) * 2021-10-18 2023-03-01 台灣積體電路製造股份有限公司 積體電路分析方法、自動化系統以及非暫態電腦可讀媒體

Also Published As

Publication number Publication date
CN109786342A (zh) 2019-05-21
US10714405B2 (en) 2020-07-14
CN109786342B (zh) 2023-08-15
KR20190055662A (ko) 2019-05-23
US20190355645A1 (en) 2019-11-21
US20190148257A1 (en) 2019-05-16
US10410947B2 (en) 2019-09-10
TWI779116B (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
TWI718313B (zh) 具有不對稱晶片堆疊結構的半導體封裝
US20190198489A1 (en) Electronic device and method of manufacturing the electronic device
US8456000B2 (en) Semiconductor module and an electronic system including the same
US20140327129A1 (en) Package on package device and method of manufacturing the same
US9842799B2 (en) Semiconductor packages including upper and lower packages and heat dissipation parts
US8921993B2 (en) Semiconductor package having EMI shielding function and heat dissipation function
TWI760518B (zh) 包括絕熱壁的半導體封裝
US9391009B2 (en) Semiconductor packages including heat exhaust part
US9536861B2 (en) Semiconductor package including a plurality of stacked chips
JP2014120772A (ja) チップ放熱構造
US9190338B2 (en) Semiconductor package having a heat slug and a spacer
TWI779116B (zh) 與熱再分佈圖案有關的半導體封裝
US20160133542A1 (en) Semiconductor packages
KR20190056156A (ko) 반도체 소자 패키지를 포함하는 전자 장치
KR102211996B1 (ko) 반도체 패키지
US9679874B2 (en) Semiconductor package and semiconductor device including the same
CN110913653B (zh) 加热散热模块
TW202103289A (zh) 包含堆疊半導體晶片的半導體封裝件

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent