KR20110004119A - 시스템 인 패키지 - Google Patents

시스템 인 패키지 Download PDF

Info

Publication number
KR20110004119A
KR20110004119A KR1020090061764A KR20090061764A KR20110004119A KR 20110004119 A KR20110004119 A KR 20110004119A KR 1020090061764 A KR1020090061764 A KR 1020090061764A KR 20090061764 A KR20090061764 A KR 20090061764A KR 20110004119 A KR20110004119 A KR 20110004119A
Authority
KR
South Korea
Prior art keywords
heat
interposer
expanded
inert gas
semiconductor chips
Prior art date
Application number
KR1020090061764A
Other languages
English (en)
Inventor
손재현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090061764A priority Critical patent/KR20110004119A/ko
Publication of KR20110004119A publication Critical patent/KR20110004119A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

시스템 인 패키지(System In Package, SIP)가 개시되어 있다. 개시된 시스템 인 패키지는 기판과, 기판 상에 배치되는 인터포저와, 인터포저의 상에 실장되며 일정 간격을 갖고 이격 배치된 반도체 칩들과, 반도체 칩들 사이의 인터포저 내에 설치되는 가변 컨덕턴스 히트파이프를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 반도체 칩이 고발열되는 경우에 가변 컨덕턴스 히트파이프에 의하여 고발열 반도체 칩에서 다른 반도체 칩으로의 열흐름이 억제되므로 고열에 의한 반도체 칩 신뢰성 및 기능 저하가 방지된다. 또한, 반도체 칩이 고발열되지 않는 경우에는 가변 컨덕턴스 히트파이프를 통해 반도체 칩들간 열전달이 빠르게 이루어지므로 방열 성능이 향상되는 효과가 있다.

Description

시스템 인 패키지{SYSTEM IN PACKAGE}
본 발명은 시스템 인 패키지(System In Package)에 관한 것으로, 보다 상세하게는 가변 컨덕턴스 히트파이프를 이용하여 반도체 칩들간 열흐름을 제어할 수 있는 시스템 인 패키지에 관한 것이다.
반도체 산업에서 집적 회로에 대한 패키징(packaging) 기술은 소형화에 대한 요구를 만족시키기 위해 지속적으로 발전하고 있으며, 복수 개의 반도체 칩을 단일의 패키지 내에 실장하는 멀티칩 패키지가 연구되고 있다.
멀티 칩 패키지 중에서, 각각 다른 기능을 갖는 복수의 반도체 칩을 단일의 패키지에 밀봉하여 시스템을 실현하는 시스템 인 패키지(System In Package:SIP)가 주목받고 있다.
시스템 인 패키지에서는 고속 동작을 위하여 시스템 칩과 메모리 칩이 직접 연결되는 것이 요구되고 있다. 시스템 칩과 메모리 칩은 도전성 와이어의 길이 제한으로 인해서 도전성 와이어를 이용해서 직접 연결시키기가 어렵다. 따라서, 메모리 칩과 시스템 칩을 인터포저(interposer) 상에 실장하고 인터포저를 매개로 전기적으로 연결시키고 있다.
인터포저는 반도체 기판, 반도체 기판 상에 형성된 도전 패턴을 포함한다. 메모리 칩과 시스템 칩은 도전 패턴을 통하여 전기적으로 연결된다.
그러나, 고발열 특성을 갖는 시스템 칩에서 발생되는 열이 인터포저를 통하여 상대적으로 열에 취약한 메모리 칩에 전달됨에 따라서 메모리 칩의 동작 성능이 저하되고 신뢰성이 열화되는 문제가 있다.
본 발명은 가변 컨덕턴스 히트파이프를 이용하여 반도체 칩들간 열흐름을 제어하여 시스템 칩에서 발생된 고열에 의하여 메모리 칩의 성능 및 신뢰성이 저하되는 문제를 방지할 수 있는 시스템 인 패키지를 제공한다.
본 발명의 실시예에 따른 시스템 인 패키지는 기판과, 상기 기판 상에 배치되는 인터포저와, 상기 인터포저의 상에 실장되며 일정 간격을 갖고 이격 배치된 반도체 칩들과, 상기 반도체 칩들 사이의 상기 인터포저 내에 설치되는 가변 컨덕턴스 히트파이프를 포함하는 것을 특징으로 한다.
상기 가변 컨턱턴스 히트파이프는, 상기 반도체 칩들로부터 방출되는 열에 의해 부피가 팽창 또는 수축되는 불활성 가스로 충진된 감지부와, 작동유체로 충진되며 상기 작동 유체의 증발 및 응축을 통하여 열을 외부로 방출하는 전열부와, 상기 감지부와 상기 전열부 사이에 구성되며 상기 감지부로부터 유입되는 불활성 가스로 채워지는 단열부를 포함하는 것을 특징으로 한다.
상기 반도체 칩들로부터 방출되는 열이 증가하면 상기 감지부의 상기 불활성 가스의 부피가 팽창되어 상기 팽창된 불활성 가스로 인해 상기 단열부가 확장되고 상기 단열부가 확장된 만큼 상기 전열부는 축소되는 것을 특징으로 한다.
상기 반도체 칩들로부터 방출되는 열이 감소하면 상기 감지부의 상기 불활성 가스의 부피가 수축되어 상기 수축된 불활성 가스로 인해 상기 단열부가 축소되고 상기 단열부가 축소된 만큼 상기 전열부가 확장되는 것을 특징으로 한다.
상기 가변 컨턱턴스 히트파이프는 상기 인터포저 내부에 매립되는 것을 특징으로 한다.
상기 인터포저는 그 상면에 요홈을 구비하며, 상기 가변 컨턱턴스 히트파이프는 상기 인터포저의 상기 요홈 내부에 배치되는 것을 특징으로 한다.
본 발명에 따르면, 반도체 칩이 고발열되는 경우에 가변 컨덕턴스 히트파이프의 단열부가 확장되어 고발열 반도체 칩에서 다른 반도체 칩으로의 열흐름이 억제되므로, 고열에 의한 반도체 칩 신뢰성 및 기능 저하를 방지할 수 있다. 또한, 반도체 칩이 고발열되지 않는 경우에는 가변 컨덕턴스 히트파이프의 전열부가 확장되어 반도체 칩들간 열전달이 빠르게 이루어지므로, 방열 성능을 향상시킬 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.
도 1은 본 발명의 제 1 실시예에 따른 시스템 인 패키지를 나타낸 도면이고,도 2는 본 발명에 따른 시스템 인 패키지에 사용되는 가변 컨덕턴스 히트파이프의 구조 및 그 작동 원리를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 시스템 인 패키지는 기판(10),인터포저(20), 제 1, 제 2 반도체 칩(30, 40) 및 가변 컨덕턴스 히트파이프(50)를 포 함한다.
기판(10)은 인쇄회로기판(Printed Circuit Board, PCB)일 수 있다.
기판(10) 상에는 인터포저(20)가 배치된다.
인터포저(20)는 반도체 기판(21), 반도체 기판(21) 상에 형성되는 도전 패턴(22)을 포함한다. 도전 패턴(22)은 제 1 반도체 칩(30)과 제 2 반도체 칩(40)을 전기적으로 연결한다.
예를 들어, 제 1 반도체 칩(30)은 CPU, GPU 등의 시스템 칩일 수 있고, 제 2 반도체 칩(40)은 디램(DRAM) 등의 메모리 칩일 수 있다.
도시하지 않았지만, 제 1, 제 2 반도체 칩(30, 40) 및 인터포저(20)를 포함한 기판(10) 상부면은 봉지재에 의해 몰딩된다.
제 1 반도체 칩(30)과 제 2 반도체 칩(40) 사이의 인터포저(20)에는 가변 컨덕턴스 히트파이프(50)가 매립되어 있다.
도 2를 참조하면, 가변 컨덕턴스 히트파이프(50)는 밀폐된 하우징(housing, 100) 내부에 불활성 가스 및 작동 유체를 충진한 구조로서, 감지부(51), 단열부(52), 전열부(53)로 구분된다.
감지부(51)는 불활성 가스로 충진되어 있다.
감지부(51)의 불활성 가스는 제 1, 제 2 반도체 칩(30, 40)으로부터 방출되는 열에 의하여 팽창 또는 수축된다.
전열부(53)는 일반적인 히트파이프 구조와 동일하게 윅(wick)과 작동 유체(working fluide)로 구성된다.
전열부(53)의 작동 유체는 열을 흡수하여 기화되어 증기 상태로 하우징(100) 내부로 확산되어 열을 방출한다. 열을 방출한 작동 유체는 응축된 후 다시 액체로 되어 하우징(100) 내부의 윅 벽면을 타고 귀환한다. 작동 유체는 이와 같이 응축 및 증발을 연속적으로 반복함으로써 열을 방출한다.
단열부(52)는 감지부(51)와 전열부(53) 사이에 구성되며, 감지부(51)로부터 유입되는 불활성 가스 양에 따라서 확장 또는 축소된다.
제 1, 제 2 반도체 칩(30, 40), 특히 시스템 칩인 제 1 반도체 칩(30)에서 방출되는 열이 증가되면 감지부(51)의 불활성 가스가 팽창되고, 팽창된 불활성 가스가 단열부(52)로 유입되어 단열부(52)는 확장된다. 그리고, 단열부(52)가 확장됨에 따라서 전열부(53) 작동 유체의 활동이 제한되어 전열부(53)는 축소된다.
이는, 제 1, 제 2 반도체 칩(30, 40), 특히 시스템 칩인 제 1 반도체 칩(30)이 고발열하면 가변 컨덕턴스 히트파이프(50)를 통한 열전달 성능이 저하되어 제 1 반도체 칩(30)에서 제 2 반도체 칩(40)으로의 열흐름이 억제됨을 의미한다. 따라서, 제 1 반도체 칩(30)에서 방출되는 고열로 인하여 제 2 반도체 칩(40)의 신뢰성 및 기능 저하되는 현상이 방지된다.
반대로, 제 1, 제 2 반도체 칩(30, 40), 특히 시스템 칩인 제 1 반도체 칩(30)에서 방출되는 열량이 감소되면 감지부(51)의 불활성 가스가 수축되어 단열부(52)가 축소된다. 그리고, 단열부(52)가 축소됨에 따라 전열부(53) 작동 유체의 활동이 증대되어 전열부(53)가 확장된다. 이는 제 1, 제 2 반도체 칩(30, 40), 특히 시스템 칩인 제 1 반도체 칩(30)이 고발열하지 않는 경우에는 제 1 반도체 칩(30)과 제 2 반도체 칩(40)간 열전달이 잘 일어나 전반적인 방열 성능이 향상됨을 의미한다.
도 3은 본 발명의 제 2 실시예에 따른 시스템 인 패키지를 나타낸 도면이다.
도 3을 참조하면, 제 2 실시예에서는 가변 컨덕턴스 히트파이프(50)를 인터포저(20) 내부에 매립하는 제 1 실시예에서와 달리 제 1 반도체 칩(30)과 제 2 반도체 칩(40) 사이의 인터포저(20) 상면에 요홈(60)을 형성하고, 요홈(60) 내부에 가변 컨덕턴스 히트파이프(50)를 배치한다.
그 외의 제 2 실시예의 구성은 제 1 실시예에서와 동일하므로 전술한 제 1 실시예의 내용을 참조하도록 한다.
이상에서 상세하게 설명한 바에 의하면, 반도체 칩이 고발열되는 경우에 가변 컨덕턴스 히트파이프의 단열부가 확장되어 고발열 반도체 칩에서 다른 반도체 칩으로의 열흐름이 억제되므로, 고열에 의한 반도체 칩 신뢰성 및 기능 저하를 방지할 수 있다.
또한, 반도체 칩이 고발열되지 않는 경우에는 가변 컨덕턴스 히트파이프의 전열부가 확장되어 반도체 칩들간 열전달이 빠르게 이루어지므로, 방열 성능이 향상된다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 제 1 실시예에 따른 시스템 인 패키지를 나타낸 도면이다.
도 2는 본 발명에 따른 시스템 인 패키지에 사용되는 가변 컨덕턴스 히트파이프의 구조 및 그 작동 원리를 설명하기 위한 도면이다.
도 3은 본 발명의 제 2 실시예에 따른 시스템 인 패키지를 나타낸 도면이다.
<도면의 주요부분에 대한 설명>
10 : 기판
20 : 인터포저
30, 40 : 제 1, 제 2 반도체 칩
50 : 가변 컨덕턴스 히트파이프
51 : 감지부
52 : 단열부
53 : 전열부
60 : 요홈

Claims (6)

  1. 기판;
    상기 기판 상에 배치되는 인터포저;
    상기 인터포저의 상에 실장되며 일정 간격을 갖고 이격 배치된 반도체 칩들;및
    상기 반도체 칩들 사이의 상기 인터포저 내에 설치되는 가변 컨덕턴스 히트파이프;
    를 포함하는 것을 특징으로 하는 시스템 인 패키지.
  2. 제 1항에 있어서,
    상기 가변 컨턱턴스 히트파이프는,
    상기 반도체 칩들로부터 방출되는 열에 의해 부피가 팽창 또는 수축되는 불활성 가스로 충진된 감지부;
    작동유체로 충진되며, 상기 작동 유체의 증발 및 응축을 통하여 열을 외부로 방출하는 전열부;및
    상기 감지부와 상기 전열부 사이에 구성되며 상기 감지부로부터 유입되는 불활성 가스로 채워지는 단열부를 포함하는 것을 특징으로 하는 시스템 인 패키지.
  3. 제 2항에 있어서,
    상기 반도체 칩들로부터 방출되는 열이 증가하면 상기 감지부의 상기 불활성 가스의 부피가 팽창되어 상기 팽창된 불활성 가스로 인해 상기 단열부가 확장되고 상기 단열부가 확장된 만큼 상기 전열부는 축소되는 것을 특징으로 하는 시스템 인 패키지.
  4. 제 2항에 있어서,
    상기 반도체 칩들로부터 방출되는 열이 감소하면 상기 감지부의 상기 불활성 가스의 부피가 수축되어 상기 수축된 불활성 가스로 인해 상기 단열부가 축소되고 상기 단열부가 축소된 만큼 상기 전열부가 확장되는 것을 특징으로 하는 시스템 인 패키지.
  5. 제 1항에 있어서,
    상기 가변 컨턱턴스 히트파이프는 상기 인터포저 내부에 매립되는 것을 특징으로 하는 시스템 인 패키지.
  6. 제 1항에 있어서,
    상기 인터포저는 그 상면에 요홈을 구비하며, 상기 가변 컨턱턴스 히트파이프는 상기 인터포저의 상기 요홈 내부에 배치되는 것을 특징으로 하는 시스템 인 패키지.
KR1020090061764A 2009-07-07 2009-07-07 시스템 인 패키지 KR20110004119A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090061764A KR20110004119A (ko) 2009-07-07 2009-07-07 시스템 인 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090061764A KR20110004119A (ko) 2009-07-07 2009-07-07 시스템 인 패키지

Publications (1)

Publication Number Publication Date
KR20110004119A true KR20110004119A (ko) 2011-01-13

Family

ID=43611781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090061764A KR20110004119A (ko) 2009-07-07 2009-07-07 시스템 인 패키지

Country Status (1)

Country Link
KR (1) KR20110004119A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410947B2 (en) 2017-11-15 2019-09-10 SK Hynix Inc. Semiconductor packages relating to thermal redistribution patterns
US10600713B2 (en) 2017-10-27 2020-03-24 SK Hynix Inc. Semiconductor packages including a heat insulation wall
CN116864464A (zh) * 2023-07-14 2023-10-10 江苏爱矽半导体科技有限公司 一种半导体封装结构及其使用方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600713B2 (en) 2017-10-27 2020-03-24 SK Hynix Inc. Semiconductor packages including a heat insulation wall
US11270923B2 (en) 2017-10-27 2022-03-08 SK Hynix Inc. Semiconductor packages including a heat insulation wall
US10410947B2 (en) 2017-11-15 2019-09-10 SK Hynix Inc. Semiconductor packages relating to thermal redistribution patterns
US10714405B2 (en) 2017-11-15 2020-07-14 SK Hynix Inc. Semiconductor packages relating to thermal redistribution patterns
CN116864464A (zh) * 2023-07-14 2023-10-10 江苏爱矽半导体科技有限公司 一种半导体封装结构及其使用方法
CN116864464B (zh) * 2023-07-14 2024-04-09 江苏爱矽半导体科技有限公司 一种半导体封装结构及其使用方法

Similar Documents

Publication Publication Date Title
JP5626353B2 (ja) 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法
US6525420B2 (en) Semiconductor package with lid heat spreader
US7289326B2 (en) Direct contact cooling liquid embedded package for a central processor unit
JP4004963B2 (ja) 冷却基板を有する電子装置及びその方法
JP3815239B2 (ja) 半導体素子の実装構造及びプリント配線基板
US8100170B2 (en) Evaporator, loop heat pipe module and heat generating apparatus
JP5807220B2 (ja) インターポーザ及びそれを用いた半導体モジュール
US8970029B2 (en) Thermally enhanced heat spreader for flip chip packaging
JP6861725B2 (ja) 電子デバイス用の多相熱放散デバイス
US20190239390A1 (en) Enclosure for liquid cooling of an electronic device
TWI513069B (zh) 散熱板
CN112055502B (zh) 冷却系统
US20220406682A1 (en) Electronic module comprising a pulsating heat pipe
KR20110004119A (ko) 시스템 인 패키지
US20130068509A1 (en) Method and apparatus for connecting inlaid chip into printed circuit board
JP7156368B2 (ja) 電子機器
JP4034173B2 (ja) 半導体集積回路装置及びその半導体集積回路チップ
US20050274487A1 (en) Method and apparatus for reducing thermal resistance in a vertical heat sink assembly
US7948767B2 (en) Integrated circuit packaging structure and method of making the same
JP2007324544A (ja) 積層型半導体パッケージ
JP2016072604A (ja) 放熱モジュール
KR101038313B1 (ko) 스택 패키지
JP5018555B2 (ja) 冷却モジュール及び複合実装基板
KR100965269B1 (ko) 전자부품 방열장치 및 이를 채용한 메모리모듈
JP2010258254A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination