TWI795263B - 積體電路分析方法、自動化系統以及非暫態電腦可讀媒體 - Google Patents

積體電路分析方法、自動化系統以及非暫態電腦可讀媒體 Download PDF

Info

Publication number
TWI795263B
TWI795263B TW111113109A TW111113109A TWI795263B TW I795263 B TWI795263 B TW I795263B TW 111113109 A TW111113109 A TW 111113109A TW 111113109 A TW111113109 A TW 111113109A TW I795263 B TWI795263 B TW I795263B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
thermal conductivity
grid
nets
thermal
Prior art date
Application number
TW111113109A
Other languages
English (en)
Other versions
TW202318248A (zh
Inventor
林璟伊
張豐願
陳柏羽
黃博祥
張志偉
志純 李
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI795263B publication Critical patent/TWI795263B/zh
Publication of TW202318248A publication Critical patent/TW202318248A/zh

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06Power analysis or power optimisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08Thermal analysis or thermal optimisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種方法包括:接收一積體電路之一佈局;基於該佈局識別至少一第一網及至少一第二網,其中該第一網沿著一垂直方向延伸穿過該積體電路,且該第二網沿著該垂直方向終止於該積體電路的一中間部分;將該積體電路劃分成複數個柵格單元,其中他第一網由該些柵格單元的一第一子集構成,且該第二網由該些柵格單元的一第二子集構成;估計柵格單元之該些第一子集中每一者的一第一熱傳導率;估計柵格單元之該些第二子集中每一者的一第二熱傳導率;及基於結合該第一熱傳導率及該第二熱傳導率估計該積體電路的一等值熱傳導率。

Description

積體電路分析方法、自動化系統以及非暫態電腦可讀媒體
本案係關於一種積體電路分析方法、自動化系統以及非暫態電腦可讀媒體,特別係關於一種用於執行積體電路熱分析的積體電路分析方法、自動化系統以及非暫態電腦可讀媒體。
積體電路之熱分析常常在積體電路之設計及/或製造階段執行。經由熱分析,積體電路之一或多個溫度相關資料(例如,溫度梯度、熱分佈、溫度地圖等)可經判定,且因此可發現所得積體電路滿足設計規範抑或不滿足規範。舉例而言,此情形確保積體電路並未過熱。
本案的一實施例提供一種積體電路分析方法,包含以下步驟:由熱分析工具接收積體電路的佈局;由熱分析工具基於佈局識別至少一第一網及至少一第二網,其中第一網沿著垂直方向延伸穿過積體電路,且第二網沿著垂直 方向終止於積體電路的中間部分處;由熱分析工具將積體電路劃分成複數個柵格單元,其中第一網由柵格單元的第一子集構成,且第二網由柵格單元的第二子集構成;由熱分析工具估計柵格單元之第一子集中每一者的第一熱傳導率;由熱分析工具估計柵格單元之第二子集中每一者的第二熱傳導率;以及由熱分析工具基於結合第一熱傳導率及第二熱傳導率估計積體電路的等值熱傳導率。
本案的另一實施例提供一種自動化系統,包含至少一個處理器以及至少一個記憶體。至少一個記憶體包括一或多個程式之電腦程式碼,至少一個記憶體及電腦程式碼用以藉由至少一個處理器使得自動化系統進行以下操作:基於積體電路之佈局將積體電路的複數個網分為第一類別及第二類別,其中第一類別包括複數個第一網,且第二類別包括複數個第二網;藉由複數個第一柵格單元構建第一網中的每一者;藉由複數個第二柵格單元構建第二網中的每一者,其中第二柵格單元的第二大小不同於第一柵格單元的第一大小;分別基於第一大小估計第一柵格單元的第一熱傳導率;分別基於第二大小估計第二柵格單元的第二熱傳導率;以及基於結合第一熱傳導率與第二熱傳導率估計積體電路的等值熱傳導率。
本案的另一實施例提供一種非暫態電腦可讀媒體,包含多個電腦可執行指令,電腦可執行指令用於進行用於分析積體電路的方法,方法包含以下步驟:接收積體電路之佈局;基於佈局識別積體電路之複數個網;基於積體電 路之佈局將網分為第一類別及第二類別,其中第一類別包括複數個第一網,第一網的每一者充當積體電路之電力網或輸入/輸出網,且第二類別包括複數個第二網,第二網的每一者充當積體電路之信號網;估計沿著第一網安置之複數個第一柵格單元各別的第一熱傳導率;估計沿著第二網安置之複數個第二柵格單元各別的第二熱傳導率;基於第一熱傳導率與第二熱傳導率估計積體電路的等值熱傳導率;以及基於等值熱傳導率對積體電路執行熱分析。
100:熱感知設計自動化系統
102A:輸入,行業標準設計資料
102B:輸入,LEF/DEF檔案
102C:輸入,GDSII檔案
102D:輸入,文字檔案
102E:輸入,製造商特定技術檔案
102F:輸入,使用者產生之功率表/行業標準設計資料
102G:輸入,程式庫資料
102:輸入
106:設計資料庫
110:熱分析工具
120:設計/效能工具
120A:合成引擎
120B:置放與佈線引擎
120C:檢查引擎
200:計算系統
201:匯流排
203:處理器
205:記憶體
207:數位信號處理器(DSP)
209:特殊應用積體電路(ASIC)
300:方法
302:操作
304:操作
306:操作
308:操作
310:操作
312:操作
314:操作
316:操作
400:半導體晶片
401A:垂直堆疊層
401B:垂直堆疊層
401N:垂直堆疊層
501:第一饋通網
502:基板
502B:背側
502F:前側
503:第二饋通網
504:功能裝置
505:非饋通網
506:功能裝置
508:功能裝置
510:功能裝置
512:互連結構
514:互連結構
516:互連結構
518:互連結構
520:通孔結構
520H:高度
522:通孔結構
524:通孔結構
526:互連結構
528:互連結構
530:通孔結構
532:互連結構
534:互連結構
536:互連結構
538:互連結構
540:接合結構
542:TSV結構
544:接合結構
602:第一柵格單元
602H:高度
702:第二柵格單元
702H:長度,高度
802:第二柵格單元
804:層部分
806:層部分
902:第二柵格單元
904:層部分
906:層部分
1002:第二柵格單元
1004:層部分
1006:層部分
1008:層部分
1100:局部層
1101:條帶
1102:第一互連結構
1103:條帶
1104:第二互連結構
1105:條帶
1106:第三互連結構
1200:局部層
1201:條帶
1202:第一互連結構
1203:條帶
1204:第二互連結構
1205:條帶
1206:第三互連結構
1207:條帶
1209:條帶
AP:最頂部金屬化層
HBMT:接合層
L 1 :長度
L 2 :長度
L 3 :長度
L total :長度
M0:最底部金屬化層
M1:中間金屬化層
M2:中間金屬化層
V0:最底部通孔層
V1:中間通孔層
本案之態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意,根據行業中之標準慣例,各種特徵未按比例繪製。實際上,各種特徵之尺寸可為了論述清楚經任意地增大或減小。
第1圖圖示根據一些實施例的熱感知設計自動化系統之所選擇組件及操作環境元件的方塊圖。
第2圖圖示根據一些實施例的計算系統,第1圖之熱感知設計自動化系統在該計算系統上或由該計算系統實施。
第3圖圖示根據一些實施例之用於對半導體晶片執行熱分析之方法的流程圖。
第4圖圖示根據一些實施例的由第3圖之方法分析之半導體晶片的透視圖。
第5圖圖示根據一些實施例的第4圖之半導體晶片的橫截面圖。
第6圖圖示根據一些實施例的用以構建第4圖之半導體晶片之饋通(feedthrough)網的多個第一柵格單元。
第7圖圖示根據一些實施例的用以構建第4圖之半導體晶片的非饋通網之數個第二柵格單元。
第8圖、第9圖及第10分別圖示根據一些實施例的第7圖之第二柵格單元的各種複合類型。
第11圖圖示根據一些實施例的第4圖之半導體晶片之層的部分,等值熱傳導率的X分量在該部分處被估計。
第12圖圖示根據一些實施例的第4圖之半導體晶片之層的部分,等值熱傳導率的Y側向分量在該部分處被估計。
以下揭示內容提供用於實施所提供標的物之不同特徵的許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本案。當然,這些組件及配置僅為實例且並非意欲為限制性的。舉例而言,在以下描述中,第一特徵於第二特徵上方或上的形成可包括第一及第二特徵直接接觸地形成的實施例,且亦可包括額外特徵可形成於第一特徵與第二特徵之間使得第一特徵及第二特徵可不直接接觸的實施例。此外,本案在各種實例中可重複參考數字及/或字母。此重複係出於簡單及清楚之目的,且本身並不指明所論述之各種實施例及/或組態之間的關係。
另外,空間相對術語,諸如「......下面」、「下方」、「下部」、「......上方」、「上部」、「頂部」、「底部」 及類似者本文中可出於易於描述而使用以描述如諸圖中圖示的一個元素或特徵與另一(些)元素或特徵之關係。空間相對術語意欲涵蓋裝置之使用或操作中除了諸圖中描繪之定向外的不同定向。設備可以其他方式定向(旋轉90度或處於其他定向),且本文中使用之空間相對描述詞可同樣經因此解譯。
一般而言,積體電路封裝包括一或多個積體電路(例如,各自形成為一晶片或形成於晶粒上)與每一晶片的、晶片之間、晶片與封裝之間且封裝與印刷電路板之間的互連結構。互連結構可置放於垂直平面、水平平面或角度平面中。積體電路封裝根據各種描述中之一或多者建置,各種描述係諸如硬體描述語言、電路網連線表、光罩層描述、佈局資料庫、封裝架構、熱儲集器規範、機械及電組件描述、材料堆疊、拓撲及性質、熱管理系統規範、可包括組件晶片及其互連件之描述的半導體晶片封裝系統規範。
習知地,當積體電路封裝之熱分析經執行時,收集封裝中組件之結構及性質。舉例而言,當封裝包括封裝基板、中介層、晶粒及熱儲集器時,收集這些組件的厚度、功率地圖、材料及堆疊。接著,封裝經劃分成有時被稱作有限元件的複數個柵格單元。封裝之等值熱傳導率經由結合每一柵格單元的各別熱傳導率來計算,每一柵格單元的各別熱傳導率基於其對應材料密度(例如,金屬材料的密度)來粗略地估計。此等值熱傳導率可接著(例如,分析地)用以獲得封裝的一或多個溫度相關資料。
然而,在給定當前積體電路之日益複雜的設計情況下,此習知方法可過度簡化積體電路(或積體電路封裝)的等值熱傳導率。舉例而言,僅依賴於柵格單元之金屬密度可過高估計其熱傳導率,此係由於並非柵格單元中的每一者沿著積體電路之「饋通網」構建用於熱傳播。在本案中,術語「饋通網」可指發源於熱源且完全延伸穿過積體電路的(例如,電)連接網或路徑。因此,術語「非饋通網」可指發源於熱源且終止於積體電路之中間部分的(例如,電)連接網或路徑。當沿著非饋通網構建之柵格單元作為饋通網的部分(藉由僅依賴於其各別密度)不正確地處置時,此類柵格單元中每一者的熱傳導率被過高估計。換言之,這些柵格單元可實際上呈現更差(例如,更低)熱傳導率。此類過高估計傳導率(又整個封裝的過高估計之等值熱傳導率)可不利地導致封裝之一些部分處過低估計溫度。又,封裝之此類部分處的潛在的高溫度問題不可經由習知熱分析方法來識別出。
本案提供系統及方法之各種實施例以準確且有效地估計積體電路(或積體電路封裝)的等值熱傳導率。在一些實施例中,如本文中所揭示之系統的熱分析工具可基於積體電路之設計來識別積體電路之數個饋通網及數個非饋通網。對於饋通網中之每一者,熱分析工具可產生構建饋通網的數個第一柵格單元;且對於非饋通網中的每一者,熱分析工具可產生構建非饋通網的數個第二柵格單元。所揭示熱分析工具可接著分離地估計第一柵格單元的各別熱 傳導率且第二柵格單元的各別熱傳導率。藉由分離饋通網與非饋通網且分別地估計構建那些不同網的柵格單元之熱傳導率,所揭示熱分析工具可準確且有效地估計積體電路的等值熱傳導率。另外,積體電路之可產生相對較高熱的一些部分可被準確地識別,此情形允許潛在過熱問題在相對較早的設計階段被識別出。因此,積體電路之設計可在準確地製造積體電路之前最佳化,此情形可顯著地減低對應資源及時間。
第1圖圖示根據本案之各種實施例的熱感知設計自動化系統100之所選擇組件及操作環境元件的方塊圖。熱感知設計自動化系統100用以接收數個輸入102A、102B、102C、102D、102E、102F及102G(下文中統稱為「輸入102」),且處理這些輸入102以產生半導體晶片之所提議設計的全晶片(例如,三維)熱分析。在本案之各種實施例中,如本文中所使用之半導體晶片包括積體電路之晶粒或者作為積體電路封裝整合的多個此類晶粒。然而,應瞭解,半導體晶片可實施為各種其他半導體裝置中的任一者,同時保持在本案的範疇內。
輸入102包括行業標準設計資料102A至102F(舉例來說,係關於考慮中之實體晶片設計或佈局)及程式庫資料102G(舉例來說,係關於併入設計中的半導體裝置及互連件)。行業標準設計資料視需要包括以下類型資料中的一或多者:電組件提取資料及提取寄生資料(舉例來說,具體化於行業標準設計資料102A中)、包括佈局資料之設 計表示(舉例來說,具體化於LEF/DEF檔案102B、GDSII檔案102C,及/或文字檔案102D中)、描述層資訊及封裝模型的製造商特定技術檔案102E,及包括設計資料的使用者產生之功率表102F。舉例而言,設計資料包括諸如E(sw)的切換因數資訊。在另一實例中,設計資料包括由暫態熱分析使用的電源資訊。在一些實施例中,行業標準設計資料102A至102F儲存於諸如開放存取資料庫或專有資料庫的設計資料庫106中。在一些實施例中,程式庫資料102G具體化於由半導體零件製造商或程式庫供應商分佈的程式庫中。在其他實施例中,併有程式庫資料102G的程式庫由使用者內部建置。
熱感知設計自動化系統100包括熱分析工具(或引擎)110及設計/效能工具(或引擎)120。簡言之,熱分析工具110用以執行設計中之半導體晶片的全晶片熱分析。舉例而言,熱分析工具110可越過半導體晶片的設計識別數個饋通網及數個非饋通網,藉由各別數目個柵格單元構建饋通網及非饋通網中的每一者,且基於那些柵格單元對半導體晶片執行熱分析。熱分析為靜態熱分析及暫態熱分析中的一或多者。在一些實施例中,熱分析之結果可用以改良及/或修復半導體晶片(其正在設計)的設計。
設計/效能工具120可視需要包括用於提供佈局、實體設計及驗證服務的引擎(軟體子系統,例如如可調用任務及程序)。在一些實施例中,所包括之驗證服務具有能夠介接至熱分析工具(例如,熱分析工具110)的電路模擬器。 另外,設計/效能工具120包括分別用於執行合成、置放及佈線以及各種設計檢查(諸如電性規則檢查(electrical rule check,ERC)、設計規則檢查(design rule check,DRC)及時序檢查)的合成引擎120A、置放與佈線引擎120B,及檢查引擎120C。
舉例而言,合成引擎120A可產生功能等效(例如,邏輯閘層級)電路描述,諸如網連線表。合成引擎120A可基於輸入102形成功能上等效的電路描述。一旦合成引擎120A產生功能上等效的電路描述,置放與佈線引擎120B便可基於輸入102產生經設計之半導體晶片的實體佈局。一旦置放及佈線引擎120B結束產生半導體晶片的實體佈局,檢查引擎120C便可檢查確認指定於輸入102中的各種(例如,時序、設計規則等)約束是否被滿足。檢查引擎120C可藉由使用電路模擬器,例如以積體電路為重心之模擬程式(Simulation Program with Integrated Circuit Emphasis,SPICE)執行一或多個模擬來執行此分析。
在各種實施例中,熱分析工具110及設計/效能工具120用以彼此相互通信以使半導體晶片的設計最佳化。舉例而言,在熱分析工具110對半導體晶片之原始設計執行熱分析之後,熱分析工具110便可基於原始設計識別一或多個溫度相關問題。回應於識別出此類溫度相關問題(及對應位置),熱分析工具110可與設計/效能工具120通信以自動地修改或以其他方式更新設計,從而例如修改半導 體晶片之佈局的對應於溫度相關問題發生所在的部分。在一些替代性或額外實施例中,在問題被識別出之後,熱分析工具110可與使用者介接以允許設計被手動地修改。
第2圖圖示計算系統200,本案之一或多個實施例(例如,熱感知設計自動化系統100)在該計算系統200上或由該計算系統200實施。如所圖示,計算系統200包括組件,例如匯流排201、處理器203、記憶體205、數位信號處理器(digital signal processor,DSP)207及特殊應用積體電路(application-specific integrated circuit,ASIC)209。
處理器203及記憶體205併入於一或多個實體封裝(例如,晶片)中。藉助於實例,實體封裝包括結構總成(例如,板)上一或多種材料、組件及/或導線的配置,以提供諸如實體強度、大小節省及/或電相互作用之限制的一或多個特性。預期到,在某些實施例中,計算系統200實施於單一晶片中。進一步預期到,在某些實施例種,計算系統200實施為單一「晶片上系統」(system on a chip)。進一步預期到,在某些實施例中,例如將不使用分離ASIC,且如本文中所揭示之所有相關功能將由一或多個處理器,例如處理器203執行。計算系統200或其部分構成用於執行一或多個步驟/操作的機構,該一或多個步驟/操作對積體電路之設計執行熱分析且視需要基於熱分析的結果更新設計。
計算系統200包括通信機構,諸如用於在計算系 統200的組件之間傳遞資訊的匯流排201。處理器203具有至匯流排201的連接性以執行儲存於於例如記憶體205中的指令且處理資訊。在一些實施例中,處理器203亦伴隨有一或多個專用組件以執行某些處理功能及任務,諸如一或多個DSP 207或者一或多個ASIC 209。DSP 207通常用以獨立於處理器203即時地處理真實世界信號(例如,聲音)。類似地,ASIC 209用以執行由更一般通用處理器不易於執行的專用功能。用以輔助執行本文中所描述之功能的其他專用組件視需要包括一或多個場可程式化閘陣列(field programmable gate array,FPGA)、一或多個控制器,或一或多個其他專用電腦晶片。
處理器(或多個處理器)203對由電腦程式碼指定的資訊執行操作集合,該操作集合係關對積體電路之設計執行熱分析且視需要基於熱分析的結果更新設計。電腦程式碼為提供針對處理器及/或電腦系統之操作之指令的指令集或陳述集合以執行指定功能。
處理器203及伴隨組件具有經由匯流排201至記憶體205的連接性。記憶體205包括動態記憶體(例如,隨機存取記憶體(random access memory,RAM)、磁碟、可寫入光碟等)及靜態記憶體(例如,唯讀記憶體(read only memory,ROM)、光碟唯讀記憶體(compact disc read-only memory,CD-ROM)等)中的一或多者用於儲存可執行指令,該些指令在執行時執行本文中所描述之步驟以對積體電路之設計執行熱分析且視需要基於熱分析 的結果更新設計。記憶體205亦儲存與步驟之執行相關聯或由步驟之執行產生的資料。
在一或多個實施例中,諸如RAM或任何其他動態儲存裝置的記憶體205儲存包括處理器指令的資訊,該些指令用於對積體電路之設計執行熱分析且基於熱分析的結果視需要更新設計。動態記憶體允許儲存於其中的資訊由熱感知設計自動化系統100改變。RAM允許儲存於稱作記憶體位址之位置處的資訊單元獨立於相鄰位址處的資訊經儲存並擷取。記憶體205亦由處理器203使用以在處理器指令的執行期間儲存臨時值。在各種實施例中,記憶體205為耦接至匯流排201從而儲存包括指令的靜態資訊的ROM或任何其他靜態儲存裝置,該靜態資訊並未由熱感知設計自動化系統100改變。某記憶體構成揮發性儲存器,當斷電時,揮發性儲存器失去儲存於其上的資訊。在一些實施例中,記憶體205為用於儲存包括指令之資訊的非揮發性(永久)儲存裝置,諸如磁碟、光碟或快閃卡,非揮發性儲存裝置保持資訊,即使當熱感知設計自動化系統100關斷或以其他方式斷電時。
術語「電腦可讀媒體」如本文中所使用指任何媒體,該任何媒體參與提供包括供執行之指令的資訊至處理器203。此媒體採用許多形式,包括但不限於電腦可讀儲存媒體(例如,非揮發性媒體、揮發性媒體)。非揮發性媒體包括例如光碟或磁碟。揮發性媒體包括例如動態記憶體。常見形式之電腦可讀媒體包括例如軟性磁碟、可撓性磁碟、 硬碟、磁帶、任何其他磁性媒體、CD-ROM、可重複錄寫光碟(Compact Disc ReWritable,CDRW)、數位影音光碟(digital versatile disk,DVD)、任何其他光學媒體、打孔卡、紙帶、光學標記條帶、具有孔圖案或其他光學可識別標記的任何其他實體媒體、RAM、可程式唯讀記憶體(programmable read only memory,PROM)、可抹除可程式唯讀記憶體(erasable programmable read only memory,EPROM)、快閃可抹除可程式唯讀記憶體(FLASH-EPROM)、電子可抹除可程式唯讀記憶體(electrical erasable programmable read only memory,EEPROM)、快閃記憶體,任何其他記憶體晶片或磁帶盒,或電腦可讀取所自的另一媒體。術語電腦可讀儲存媒體本文中用以指電腦可讀媒體。
參看第3圖,所描繪為根據各種實施例的用以基於半導體晶片之實體佈局對半導體晶片執行熱分析的方法300之流程圖。方法300之操作可由第1圖中之熱感知設計自動化系統100的所圖示之一或多個組件來執行。出於論述之目的,方法300之以下實施例將結合第1圖以及第4圖至第10圖的非限制性實例來描述。方法300之所圖示實施例僅為實例。因此,應理解,多種操作中的任一者可被省略、重新定序及/或添加,同時保持於本案的範疇內。
簡言之,方法300以接收半導體晶片之佈局的操 作302開始。方法300行進至識別數個半導體晶片層的操作304。方法300行進至識別半導體晶片之數個饋通網及數個非饋通網的操作306。接著,方法300行進至藉由數個第一柵格單元構建每一饋通網的操作308。又回應於操作306,方法300行進至藉由數個第二柵格單元構建每一非饋通網的操作310。在操作308之後,方法300行進至估計每一第一柵格單元之第一熱傳導率的操作312;且在操作310之後,方法300行進至估計每一第二柵格單元之第二熱傳導率的操作314。回應於操作312及314兩者,方法300行進至基於第一熱傳導率與第二熱傳導率估計整個半導體晶片之等值熱傳導率的操作316。
首先參看操作302,合成引擎120A及置放與佈線引擎120B(第1圖)可基於輸入102共同產生半導體晶片的佈局(例如,第4圖的半導體晶片400)。舉例而言,此初始佈局使用來自程式庫資料102G的單元基於在輸入102A至102F中指定的行為/功能設計及設計約束來產生。在產生佈局之後,具有合成引擎120A及置放與佈線引擎120B(第1圖)的設計/效能工具120便可提供佈局至熱分析工具110(第1圖)。在接收到佈局之後,熱分析工具110便可對半導體晶片執行至少一個熱分析(例如,半導體晶片之溫度分佈,越過半導體晶片的溫度差等),且若需要與設計/效能工具120通信以修改或以其他方式更新初始佈局,此情形將論述如下。
接著,在操作304中,熱分析工具110可識別數 個半導體晶片層。在各種實施例中,基於所接收佈局,熱分析工具110可將半導體晶片劃分成數個(例如,水平)層,該些層沿著垂直方向(例如,Z軸)堆疊於彼此頂部上。在一些實施例中,此類水平層中之每一者可對應於半導體晶片的實體層,該實體層包括互連結構群組,該些互連結構側向(例如,沿著X軸及Y軸)彼此隔開,但安置於某介電層(例如,金屬間介電質(inter metal dielectric,IMD)或層間介電質(interlayer dielectric,ILD))內。
舉例而言,水平層可包括:半導體晶片關於基板之前表面的最底部金屬化層(通常稱作「M0層」),半導體晶片之功能裝置(例如,電晶體、電容器、電阻器等)形成於該前表面上;半導體晶片的第一通孔層(通常稱作「V0」層),該第一通孔層將M0層電耦接至下一較高金屬化層(通常稱作「M1」層);等等直至最頂部金屬化層(通常稱作「AP」層),該最頂部金屬化層包括半導體晶片的數個電力軌及/或數個輸入/輸出接腳;及AP層頂部上的接合層(通常稱作「HBMT層」),該接合層包括半導體晶片的數個接合結構。第4圖圖示工件(例如,半導體晶片400)之簡化實例,該工件被劃分成數個垂直堆疊層:垂直堆疊層401A,401B...401N,該些層可分別對應於前述水平層。
接著,在操作306中,熱分析工具110可識別半導體晶片之數個饋通網及數個非饋通網。一般而言,半導體晶片可包括數個網,該些網中之每一者將一個組件(例如,互連結構)電連接至彼此,且用以越過半導體晶片攜載 電力或信號。在攜載此類電力或信號同時,熱可沿著每一網產生。換言之,除了攜載電力或信號外,網中的每一者可充當熱傳播路徑。為了對半導體晶片執行熱分析(例如,此類熱如何越過半導體晶片傳播),熱分析工具110可基於半導體晶片的佈局識別每一網屬饋通網抑或非饋通網。在本案之各種實施的態樣中,熱分析工具110可根據半導體晶片之佈局而識別網,且將網分為分別具有數個饋通網及數個非饋通網的第一類別及第二類別。
在本案之各種實施例中,饋通網指發源於熱源(例如,半導體晶片之一或多個功能裝置)且充分延伸穿過半導體晶片(例如,行進穿過半導體晶片之一或多個接合結構或終止於該一或多個接合結構)的電連接網或路徑;且非饋通網指發源於熱源且終止於積體電路之中間部分(例如,不行進穿過半導體晶片的一或多個接合結構或不終止於該一或多個接合結構)的電連接網或路徑。具體而言,發源於熱源,此饋通網由安置於各別不同前述(例如,金屬化、通孔、接合)層中的數個互連結構組成。
舉例而言,一種類型之饋通網可由數個互連結構構成,該些互連結構自最底部金屬化層(例如,M0層)穿過數個中間/頂部金屬及中間/頂部通孔層至接合層(例如,HBMT層)安置。此饋通網通常行進穿過半導體晶片的至少一個電力軌或至少一個輸入/輸出接腳。電力軌可用以提供或以其他方式攜載半導體晶片的供電電壓(例如,VDD、VSS);且輸入/輸出接腳可用以充當半導體晶片的輸入或 輸出介面。因此,此類型之饋通網有時被稱作電力網或輸入/輸出網。另一類型之饋通網可由數個互連結構構成,該些互連結構包括矽通孔或基板通孔(through-substrate-via,TSV)結構。在一些實施例中,藉由延伸穿過第一半導體晶片的至少一基板,此類TSV結構可用以將第一半導體晶片電耦接至第二半導體晶片(當前揭示之半導體晶片400可包括其兩者)。因此,此類型之饋通網有時被稱作TSV網。另一方面,非饋通網亦可由數個互連結構構成。然而,這些互連結構中之每一者皆不安置於接合層中(例如,不屬於半導體晶片之接合結構中的任一者),或包括TSV結構。此類非饋通網可用以攜載自一個功能組件(例如,電晶體)至另一組件的信號。因此,非饋通網有時被稱作信號網。
第5圖圖示例如沿著由Y軸及Z軸擴展之平面截取的半導體晶片400之部分的橫截面圖,該半導體晶片包括第一饋通網501、第二饋通網503及非饋通網505。在本案之各種實施例中,如本文中所揭示之網中之每一者而無關於係饋通網或非饋通網用以越過半導體晶片400傳播熱,且更具體而言,此類熱傳播路徑中的每一者或大部分可沿著Z軸延伸。換言之,所揭示網中的每一者可發源於第一水平層(或此第一水平層的一部分)、在第一水平層下方或上方垂直地行進穿過一或多個第二水平層,且垂直地在第二水平層下方或上方終止於第三水平層處。因此,所揭示網中的每一者具有沿著Z軸延伸的至少一主要部分。 然而,所揭示網中的每一者可側向延伸(亦即,具有水平地延伸的熱傳播路徑),同時保持於本案之範疇內。
如第5圖中所展示,半導體晶片400包括:基板502;安置於基板502之前側502F上的數個功能裝置(例如,電晶體、電阻器、電容器等)504、506、508及510;安置於最底部金屬化層M0中的數個互連結構512、514、516及518;安置於最底部通孔層V0中的數個通孔結構520、522及524;安置於中間金屬化層M1中的數個互連結構526及528;安置於中間通孔層V1中之一者中的通孔結構530;安置於中間金屬化層M2中之一者中的互連結構512;安置於最頂部金屬化層AP中的數個互連結構534、536及538(例如,電力軌、輸入/輸出接腳);安置於接合層HBMT中之接合結構540(例如,焊球、焊塊、微型凸塊(μ凸塊)、金屬柱、接合襯墊或其他連接器結構);TSV結構542;及安置於基板502之背側502B上的接合結構544(例如,焊球、焊塊、微型凸塊(μ凸塊)、金屬柱、接合襯墊或其他連接器結構)。
應瞭解,第5圖中之半導體晶片400的橫截面視圖為了圖示目的經簡化,且因此半導體晶片400可包括各種其他組件中的任一者,同時保持在本案之範疇內。舉例而言,垂直地在具有功能裝置504至510之層(其有時被稱作前段製程(front-end-of-line,FEOL)層)與最底部金屬化層M0(其有時被稱作數個後段製程(back-end-of-line,BEOL)層中的一者)之間,半導體 晶片400可包括層(該層有時被稱作中段製程(middle-end-of-line,MEOL)層),該層具有將功能裝置504至510電耦接至形成於BEOL層中之互連結構的數個互連件。在另一實例中,儘管TSV結構542展示為經由M0互連結構514耦接至功能裝置506,但應瞭解,TSV結構542可經由一或多個額外互連結構耦接至功能裝置506,該些額外互連結構安置於各種其他層中的任一者中或與功能裝置506相同的層(例如,FEOL層)中。
在第5圖之所圖示實例中,發源於功能裝置504的饋通網501由互連結構512、通孔結構520、互連結構526、通孔結構530、互連結構532、互連結構534及接合結構540構成。發源於功能裝置506的饋通網503由互連結構514、TSV結構542及接合結構544構成。因此,饋通網501及503各自自至少一功能裝置(其充當熱源)、穿過多個互連結構、通孔結構及/或TSV結構行進並至接合結構。根據本案之各種實施例,半導體晶片400的以「出口」(outlet)或「出氣口」(vent)(例如,接合結構)終止的此類饋通網有時被稱作管道網或管道結構。發源於功能裝置504且終止於半導體晶片400之中間部分的非饋通網505由互連結構516、通孔結構522及互連結構528構成。因此,非饋通網505自至少功能裝置(其充當熱源)行進,且終止於安置於半導體晶片400之中間部分中的互連結構。根據本案之各種實施例,半導體晶片400的以非「出口」或「出氣口」終止的此非饋通網有時被稱 作非管道網或非管道結構。
再次參看操作306(第3圖),熱分析工具110可基於半導體晶片400的佈局識別此類饋通網及非饋通網。根據本案之各種實施例,在接收到半導體晶片400的佈局之後,熱分析工具110便可定位於半導體晶片400的每一接合結構處。熱分析工具110可勾畫或以其他方式識別每一接合結構的連接路徑。具體而言,熱分析工具110可識別直接或間接耦接至每一接合結構的所有互連結構及通孔結構,以便識別饋通網。在一些實施例中,在識別出越過半導體晶片400的所有饋通網之後,熱分析工具110便可識別所有其他網為非饋通網。使用饋通網501作為代表性實例,回應於定位接合結構540,熱分析工具110可首先識別直接連接至接合結構540的互連結構(例如,互連結構534),且接著識別間接耦接至接合結構540的通孔及互連結構(例如,互連結構532、530、526、520、512),直至此連接路徑在功能裝置(例如,功能裝置504)處結束。
接著,參看操作308及310,回應於識別越過半導體晶片400的饋通網及非饋通網,熱分析工具110可分別藉由多個第一柵格單元構建每一饋通網,且藉由多個第二柵格單元構建每一非饋通網。在本案之各種實施例中,第一柵格單元的第一大小實質上小於第二柵格單元的第二大小。第一大小可指沿著X軸、Y軸或Z軸中之一者延伸的第一柵格單元的長度;且類似地,第二大小可指沿著X 軸、Y軸或Z軸中之一者延伸的第二柵格單元的長度。
在本案之各種實施例中,熱分析工具110可控制第一大小,使得構建對應饋通網的每一第一柵格單元圍封基本上由金屬材料組成的結構(例如,互連結構、通孔結構、接合結構)之至少一部分。舉例而言,熱分析工具110可基於通孔結構中一或多者的垂直高度產生沿著Z軸延伸之具有長度(亦即,高度)的第一柵格單元,饋通網沿著該垂直高度行進。回應於判定「行進」通孔結構中之一或多者的高度,熱分析工具110可產生具有一高度之第一柵格單元,該高度幾乎為通孔結構之高度之一半。類似地,熱分析工具110可基於通孔結構中一或多者的側向長度/寬度產生沿著X軸或Y軸延伸之具有一長度的第一柵格單元,饋通網沿著通孔結構行進。回應於判定「行進」通孔結構中之一或多者的側向長度/寬度,熱分析工具110可產生具有一長度/寬度之第一柵格單元,該長度/寬度至多為通孔結構之側向長度/寬度之一半。因此,用以構建饋通網的每一第一柵格單元可圍封(例如,在X、Y或Z軸中的至少一者中)金屬結構的至少一部分。應瞭解,饋通網之第一柵格單元的第一大小沿著饋通網可能並非恆定值,同時保持於本案的範疇內。
第6圖圖示由多個第一柵格單元602構建之饋通網(例如,饋通網501)的一部分。熱分析工具110可識別出,饋通網501之一部分沿著互連結構512、通孔結構520、互連結構526、通孔結構530以及互連結構532及 534行進,且終止於接合結構540處(操作306)。回應於判定通孔結構520之高度例如為高度520H,熱分析工具110可藉由第一柵格單元602構建饋通網501的至少該部分,第一柵格單元中的每一者或至少一些具有高度602H。根據本案之各種實施例,高度602H可等於或小於高度520H的一半。在各種實施例中,熱分析工具110可基於其所含有金屬密度判定第一柵格單元602中每一者的熱傳導率,此情形將在下文進一步詳細地論述。
在本案之各種實施例中,熱分析工具110可控制構建對應非饋通網之第二柵格單元的第二大小大於第一柵格單元的第一大小。舉例而言,熱分析工具110可基於金屬化及通孔層中一或多者的垂直高度產生沿著Z軸延伸之具有一長度(亦即,高度)的第二柵格單元,非饋通網沿著該垂直高度行進。回應於判定「行進」金屬化及通孔層中之一或多者的高度,熱分析工具110可產生具有一高度之第二柵格單元,該高度為約相鄰金屬化層及通孔層之各別高度的結合。類似地,熱分析工具110可基於通孔結構中一或多者的側向長度/寬度產生沿著X軸或Y軸延伸之具有一長度的第二柵格單元,非饋通網沿著該側向長度/寬度行進。回應於判定「行進」通孔結構中之一或多者的側向長度/高度,熱分析工具110可產生具有一長度/寬度之第二柵格單元,該長度/寬度至多為通孔結構之側向長度/寬度。因此,第二柵格單元可能並不圍封(例如,在至少Z軸上)基本上由金屬材料組成的結構(例如,互連結構、通孔 結構、接合結構)。應瞭解,第二柵格單元的第二大小沿著非饋通網中任一者的路徑可能並非恆定值,同時保持於本案的範疇內。
第7圖圖示由多個第二柵格單元702構建之非饋通網(例如,非饋通網505)的一部分。熱分析工具110可識別出,非饋通網505之此部分沿著互連結構516、通孔結構522及互連結構528行進,且不終止於接合結構處(操作306)。回應地,熱分析工具110可藉由第二柵格單元702構建非饋通網505,該些第二柵格單元具有大於第一柵格單元602之第一大小的第二大小。在各種實施例中,第二柵格單元702可以長度(例如,高度)702H沿著Z軸延伸,該長度係大約多個相鄰層之各別高度的結合。在第7圖之所圖示實例中,高度702H為V0通孔層及M0金屬化層之高度的總和。應注意,第二柵格單元702之(例如,上部)邊界與介電層(例如,V1層之IMD)接觸,此係由於非饋通網505並不進一步在互連結構528上方延伸。在各種實施例中,熱分析工具110可基於其材料組成物的類型來判定第二柵格單元702中每一者的熱傳導率,此情形將在下文進一步詳細地論述。
接著參看操作312,根據各種實施例的一個態樣,回應於藉由多個第一柵格單元構建饋通網中的每一者,熱分析工具110可用以估計每一第一柵格單元的第一「柵格」熱傳導率,且基於構建對應饋通網之第一柵格單元的各別第一柵格熱傳導率來估計對應饋通網的第一「網」熱傳導 率。藉由越過整個半導體晶片之一或多個饋通網的各別第一網熱傳導率,熱分析工具110可估計整個半導體晶片之總體「饋通網」熱傳導率。
舉例而言,熱分析工具110可基於含有於該第一柵格單元中的金屬密度估計第一柵格單元的第一柵格熱傳導率,且估計對應第一網熱傳導率。具體而言,熱分析工具110可計算第一柵格單元中每一者沿著對應饋通網的金屬密度,使金屬密度乘以塊體金屬材料之熱傳導率(例如,銅的約400Wm-1K-1)以估計每一第一柵格單元的第一柵格熱傳導率(例如,k g11 k g12 k g13 等),且藉由結合對 應第一柵格熱傳導率(例如,
Figure 111113109-A0305-02-0027-5
) 估計第一網熱傳導率(例如,k n11 k n12 k n13 等)。在具有針對每一饋通網的第一網熱傳導率之後,熱分析工具 110可藉由結合複數個第一網熱傳導率(例如,
Figure 111113109-A0305-02-0027-4
Figure 111113109-A0305-02-0027-22
)來估計整個半導體晶片的總饋通網 熱傳導率(例如,k fn )。
仍參看操作312,根據各種實施例的另一個態樣,回應於藉由多個第一柵格單元構建饋通網中的每一者,熱分析工具110可用以基於安置於對應層中之第一柵格單元之子集的總金屬密度來估計每一層(在操作304中形成)的第一「層」熱傳導率。藉由越過整個半導體晶片之層的各別第一層熱傳導率,熱分析工具110可估計整個半導體晶片之總「饋通網」熱傳導率。
舉例而言,熱分析工具110可估計第一柵格單元 的安置於層中之對應層(例如,M0層、V0層等)中之子集的總金屬密度(以百分數計),使總金屬密度乘以塊體金屬材料之熱傳導率(例如,銅的約400Wm-1K-1)以估計對應層的第一層熱傳導率(例如,k l11 k l12 k l13 等),且 藉由結合複數個第一層熱傳導率(例如,
Figure 111113109-A0305-02-0028-6
Figure 111113109-A0305-02-0028-23
)來估計總「饋通網」熱傳導率(例如,k fn )。
接著參看操作314,根據各種實施例的一個態樣,回應於藉由多個第二柵格單元構建非饋通網中的每一者,熱分析工具110可用以估計每一第二柵格單元的第二「柵格」熱傳導率,且基於構建對應非饋通網之第二柵格單元的各別第二柵格熱傳導率來估計對應非饋通網的第二二「網」熱傳導率。藉由越過整個半導體晶片之一或多個非饋通網的各別第二網熱傳導率,熱分析工具110可估計整個半導體晶片之總「非饋通網」熱傳導率。
舉例而言,熱分析工具110可基於識別其材料組成物之類型估計第二柵格單元的第二柵格熱傳導率,且估計對應第二網熱傳導率。具體而言,熱分析工具110可識別沿著對應非饋通網之每一第二柵格單元的組成物類型,根據所識別類型估計每一第二柵格單元的第二柵格熱傳導率(例如,k g21 k g22 k g23 等),且藉由結合對應第二柵 格熱傳導率(例如,
Figure 111113109-A0305-02-0028-8
)估計第二 網熱傳導率(例如,k n21 k n22 k n23 等)。在具有針對每一非饋通網的第二網熱傳導率之後,熱分析工具110可藉 由結合複數個第二網熱傳導率(例如,
Figure 111113109-A0305-02-0028-9
Figure 111113109-A0305-02-0029-10
)來估計整個半導體晶片的總非饋通網熱傳導率(例如,k nfn )。
第8圖、第9圖及第10圖分別圖示根據本案之各種實施例的用以分別構建非饋通網的第二柵格單元(例如,第二柵格單元802、902、1002)的各種組成物類型。類似於第7圖之第二柵格單元702,圖示於第8圖至第10圖中之每一者中的第二柵格單元具有等於兩個相鄰層之高度之總和的高度。然而,應理解,第二柵格單元之高度可經調整以等於任何數目個相鄰層之高度的總和,同時保持在本案的範疇內。
在第8圖中,第二柵格單元802越過兩個層部分804及806延伸,其每一者基本上由形成IMD的介電材料組成。因此,第二柵格單元802之第二柵格熱傳導率可等於0.25Wm-1K-1,該熱傳導率等於介電材料(例如,低k介電材料SiO2)的熱傳導率。
在第9圖中,第二柵格單元902越過兩個層部分904及906延伸。層部分904可基本上由形成IMD的介電材料組成,且層部分906可基本上由形成互連結構或通孔結構之金屬材料組成。因此,第二柵格單元902之第二柵格熱傳導率可等於0.5Wm-1K-1,該熱傳導率基於
Figure 111113109-A0305-02-0029-29
導出,其中層部分906的金屬材料為銅。
在第10圖中,第二柵格單元1002越過兩個層部分1004及1006延伸。層部分1004及1006可各自基本上由形成互連結構或通孔結構的金屬材料組成。然而, 第二柵格單元1002具有與由介電材料形成之層部分1008直接接觸的上部邊界(類似於第7圖的第二柵格單元702)。因此,第二柵格單元1002之第二柵格熱傳導率可等於0.75Wm-1K-1,該熱傳導率基於
Figure 111113109-A0305-02-0030-28
導出,其中層部分1004及1006的金屬材料為銅。
仍參看操作314,根據各種實施例的另一態樣,回應於藉由多個第二柵格單元構建非饋通網中的每一者,熱分析工具110可用以基於安置於對應層中之第二柵格單元之子集的總金屬密度來估計每一層(在操作304中形成)的第二「層」熱傳導率。藉由越過整個半導體晶片之層的各別第二層熱傳導率,熱分析工具110可估計整個半導體晶片之總「非饋通網」熱傳導率。
舉例而言,熱分析工具110可估計安置於層(例如,M0層、V0層等)中之對應一或多者中的第二柵格單元之子集的總金屬密度(按百分數計),且使總金屬密度乘以第二柵格單元之子集的第二熱傳導率之加權總和以估計對應層的第二層熱傳導率(例如,k l21 k l22 k l23 等)。在本案中,加權總和指第二柵格單元之子集的第二熱傳導率與越過對應層之各別比率進行加權(相乘)的總和。熱分析工具110可接著藉由結合複數個第二層熱傳導率(例如,
Figure 111113109-A0305-02-0030-11
)來估計整個半導體晶片的總 「非饋通網」熱傳導率(例如,k nfn )。
接著參看操作316,在越過整個半導體晶片估計出每一饋通網之熱傳導率(k fn )及每一非饋通網的熱傳導 率(k nfn )之後,熱分析工具110可藉由對多個k fn 及多個k nfn 進行加總來估計半導體晶片的等值熱傳導率。如上文所提及,每一網充當沿著Z軸延伸之熱傳播路徑,而無關於係饋通網或非饋通網。因此,在各種實施例中,藉由對k fn k nfn 加總導出的等值熱傳導率可充當半導體晶片之總等值熱傳導率的Z分量(下文中為「k eqz 」)。藉由此類等值熱傳導率(k eqz ),熱分析工具110可有效且準確地分析半導體晶片的各種溫度相關資料。
根據本案之各種實施例中的一者,等效地,熱分析工具110可越過半導體晶片識別多個網,判定網中的每一者為饋通網或非饋通網,估計所有網中饋通網的合計百分數,估計所有網中非饋通網的合計百分數,基於合計百分數計算所有饋通網的等值熱傳導率,基於合計百分數計算所有非饋通網的等值熱傳導率,且估計整個半導體晶片的等值熱傳導率。
以下表I概述此類實施例。
Figure 111113109-A0305-02-0031-1
表I
在各種實施例中,經由使k eqz 的倒數乘以半導體晶片的厚度(L)且進一步使結果除以半導體晶片的面積 (A)(亦即,
Figure 111113109-A0305-02-0032-2
),可導出等值熱阻(R eqz )。另外,經由 使等值熱阻(R eqz )乘以可經由藉由設計/效能工具120執行之模擬導出的功率,半導體晶片沿著Z軸的溫度差可被有效地導出。
除了總等值熱傳導率的Z分量(k eqz )外,熱分析工具110可基於每一層中的金屬密度來有效地估計總等值熱傳導率的X分量k eqx 及Y分量k eqy 。在估計每一層中之k eqx k eqy 之後,熱分析工具110可藉由越過所有層對等值k eqx k eqy 進行加總來估計總k eqx 或k eqy 。在各種實施例中,為了計算一個層中的k eqx ,熱分析工具110可將層劃分成每一者沿著X軸延伸的多個條帶,基於X條帶之金屬密度來估計每一此類X條帶的「條帶」熱傳導率,且基於條帶熱傳導率的經加權總和估計k eqx 。類似地,為了計算一個層中的k eqy ,熱分析工具110可將層劃分成每一者沿著Y軸延伸的多個條帶,基於Y條帶之金屬密度來估計每一此類Y條帶的「條帶」熱傳導率,且基於條帶熱傳導率的經加權總和估計k eqy
舉例而言,在第11圖中,圖示半導體晶片之層的一部分(下文中「局部層1100」)。在局部層1100的區域內,包括第一互連結構1102、第二互連結構1104及第三互連結構1106,其每一者由金屬材料(例如,銅)形成。熱 分析工具110可將局部層1100劃分成多個條帶1101、1103及1105,其每一者具有沿著X軸的縱向方向。接著,基於每一條帶之金屬密度,熱分析工具110可估計條帶1101至1105的各別條帶熱傳導率k 1 k 2 k 3
作為代表性實例,熱分析工具110基於以下等式 估計條帶熱傳導率k2
Figure 111113109-A0305-02-0033-14
Figure 111113109-A0305-02-0033-24
,其中L1表示由介電材料形成之條帶1103之 第一區段的長度,L2表示由金屬材料形成之條帶1103之第二區段的長度,L3表示由介電材料形成之條帶1103之第三區段的長度,Ltotal表示條帶1103的長度,km表示金屬材料之塊體熱傳導率,且kd表示介電材料之塊體熱傳導率。遵循前述原理,熱分析工具110可估計條帶熱傳導率k1及k3。接著,熱分析工具110可基於以下等式估計局部層1100的熱傳導率keqxα 1 k 1+α 2 k 2+α 3 k 3,其中α 1表示條帶1101之面積比率,α 2表示條帶1103的面積比率,且α 3表示條帶1105的面積比率。
舉例而言,在第12圖中,圖示半導體晶片之層的一部分(下文中「局部層1200」)。在局部層1200的區域內,包括第一互連結構1202、第二互連結構1204及第三互連結構1206,其每一者由金屬材料(例如,銅)形成。熱分析工具110可將局部層1200劃分成多個條帶1201、1203、1205、1207及1209,其每一者具有沿著Y軸的縱向方向。接著,基於每一條帶之金屬密度,熱分析工具 110可估計條帶1201至1209的各別條帶熱傳導率k 1 k 2 k 3 k 4 ,、k 5
作為代表性實例,熱分析工具110基於以下等式 估計條帶熱傳導率k4
Figure 111113109-A0305-02-0034-15
Figure 111113109-A0305-02-0034-25
,其中L1表示由金屬材料形成之條帶1207 之第一區段的長度,L2表示由介電材料形成之條帶1207之第二區段的長度,L3表示由金屬材料形成之條帶1207之第三區段的長度,Ltotal表示條帶1207的長度,km表示金屬材料之塊體熱傳導率,且kd表示介電材料之塊體熱傳導率。遵循前述原理,熱分析工具110可估計條帶熱傳導率k1、k2、k3及k5。接著,熱分析工具110可基於以下等式估計局部層1200的熱傳導率keqyα 1 k 1+α 2 k 2+α 3 k 3+α 4 k 4+α 5 k 5,其中α 1表示條帶1201的面積比率,α 2表示條帶1203的面積比率,α 3表示條帶1205的面積比率,α 4表示條帶1207的面積比率,且α 5表示條帶1209的比率。
在本案之一個態樣中,揭示一種用於分析一積體電路的方法。該方法包括由一熱分析工具接收一積體電路的一佈局。該方法包括由該熱分析工具基於該佈局識別至少一第一網及至少一第二網。該第一網沿著一垂直方向延伸穿過該積體電路,且該第二網沿著該垂直方向終止於該積體電路的一中間部分處。該方法包括由該熱分析工具將該積體電路劃分成複數個柵格單元。該第一網由該些柵格單元的一第一子集構成,且該第二網由該些柵格單元的一第 二子集構成。該方法包括由該熱分析工具估計柵格單元之該些第一子集中每一者的一第一熱傳導率。該方法包括由該熱分析工具估計柵格單元之該些第二子集中每一者的一第二熱傳導率。該方法包括由該熱分析工具基於結合該第一熱傳導率及該第二熱傳導率估計該積體電路的一等值熱傳導率。
在一些實施例中,第一網發源於第一熱源並行進穿過積體電路之一或多個第一互連結構,且結束於積體電路之複數個接合結構中的一者處,且其中第二網發源於第二熱源並行進穿過該積體電路之一或多個第二互連結構,且結束於積體電路的的介電結構處。
在一些實施例中,第一熱源及第二熱源沿著積體電路之基板的表面安置。
在一些實施例中,接合結構沿著垂直方向以第一距離遠離基板安置,且一或多個第二互連結構以第二距離遠離基板安置,第一距離實質上大於第二距離。
在一些實施例中,柵格單元之第一子集中柵格單元的第一大小實質上小於柵格單元之第二子集中柵格單元的第二大小。
在一些實施例中,第一網充當電力網或輸入/輸出網中的至少一者。
在一些實施例中,第二網充當信號網。
在一些實施例中,柵格單元之第一子集中的每一柵格單元包括積體電路之複數個互連結構中一者的至少一部 分,互連結構基本上由金屬材料組成。
在一些實施例中,柵格單元之第二子集中的每一柵格單元包括安置於積體電路之複數個互連結構中相鄰互連結構之間的夾層的至少一部分,夾層基本上由介電材料組成。
在一些實施例中,估計柵格單元之第一子集中每一者之第一熱傳導率的該步驟進一步包含以下步驟:由熱分析工具計算柵格單元之第一子集中每一柵格單元各別的金屬密度;以及由熱分析工具使金屬密度乘以塊體金屬材料的熱傳導率以估計第一熱傳導率。
在一些實施例中,估計柵格單元之第二子集中每一者之第二熱傳導率的步驟進一步包含以下步驟:由熱分析工具識別柵格單元之第二子集中每一柵格單元各別的類型以判定第二熱傳導率,其中類型包括:與最低結合式熱傳導率相關聯的第一類型,第一類型基本上由第一介電材料組成;與中間結合式熱傳導率相關聯的第二類型,第二類型包括第二介電材料之一半以及第一金屬材料之一半;及與最高結合式熱傳導率相關聯的第三類型,第三類型基本上由第二金屬材料組成。
在本案之另一態樣中,揭示一種自動化系統。該系統包括至少一個處理器;及包括一或多個程式之電腦程式碼的至少一個記憶體。該至少一個記憶體及該電腦程式碼用以藉由該至少一個處理器使得該系統進行以下操作:基於該積體電路之一佈局將一積體電路的複數個網分為一第 一類別及一第二類別,其中該第一類別包括複數個第一網,且該第二類別包括複數個第二網;藉由複數個第一柵格單元構建該些第一網中的每一者;藉由複數個第二柵格單元構建該些第二網中的每一者,其中該些第二柵格單元的一第二大小不同於該些第一柵格單元的一第一大小;分別基於該第一大小估計該些第一柵格單元的第一熱傳導率;分別基於該第二大小估計該些第二柵格單元的第二熱傳導率;及基於結合該些第一熱傳導率與該些第二熱傳導率估計該積體電路的一等值熱傳導率。
在一些實施例中,第一類別中第一網中的每一者操作性地充當電力網的部分或輸入/輸出網的部分,且第二類別中第二網中的每一者操作性地充當信號網的部分。
在一些實施例中,第一大小實質上小於第二大小。
在一些實施例中,自動化系統基於識別出對應的第一網行進穿過積體電路之至少一個接合結構而進一步使得將第一網中的每一者指派給第一類別。
在一些實施例中,自動化系統基於識別出對應的第二網並未耦接至積體電路之任何接合結構而進一步使得將第二網中的每一者指派給第二類別。
在一些實施例中,第一類別中第一網中的每一者行進穿過積體電路之以下結構中的至少一者:電力軌結構、輸入/輸出接腳結構,或矽通孔結構。
在本案之又一態樣中,揭示一種包含電腦可執行指令的非暫時性電腦可讀媒體,該些電腦可執行指令用於進 行用於分析一積體電路的一方法。該方法包括接收一積體電路之一佈局。該方法包括基於該佈局識別該積體電路之複數個網。該方法包括基於該積體電路之該佈局將該些網分為一第一類別及一第二類別。該第一類別包括各自充當該積體電路之一電力網或一輸入/輸出網的複數個第一網,且該第二類別包括各自充當該積體電路之一信號網的複數個第二網。該方法包括估計沿著該些第一網安置之複數個第一柵格單元的各別第一熱傳導率。該方法包括估計沿著該些第二網安置之複數個第二柵格單元的各別第二熱傳導率。該方法包括基於該些第一熱傳導率與該些第二熱傳導率估計該積體電路的一等值熱傳導率。該方法包括基於該等值熱傳導率對該積體電路執行一熱分析。
在一些實施例中,用於分析積體電路之方法進一步包含以下步驟:藉由第一柵格單元中對應的柵格單元構建第一網中的每一者;估計對應的第一柵格單元中每一者的金屬密度;以及使金屬密度乘以塊體金屬材料的熱傳導率以估計對應的第一柵格單元的第一熱傳導率。
在一些實施例中,用於分析積體電路之方法進一步包含以下步驟:藉由第二柵格單元中對應的柵格單元構建第二網中的每一者;以及識別對應第二柵格單元中之每一者各別的類型以判定第二熱傳導率,其中類型包括:與最低結合式熱傳導率相關聯的第一類型,第一類型包括第一介電材;與中間結合式熱傳導率相關聯的第二類型,第二類型包括第二介電材料之一半以及第一金屬材料之一半; 及與最高結合式熱傳導率相關聯的第三類型,第三類型包括第三金屬材料。
如本文中所使用,術語「約」及「大約」通常意謂所陳述值的正或負10%。舉例而言,約0.5將包括0.45及0.55,約10將意謂9至11,約1000將包括900至1100。
前述內容概述若干實施例之特徵,使得熟習此項技術者可更佳地理解本案之態樣。熟習此項技術者應瞭解,其可易於使用本案作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到,此類等效構造並不偏離本案之精神及範疇,且此類等效構造可在本文中進行各種改變、取代及替代而不偏離本案的精神及範疇。
100:熱感知設計自動化系統
102A:輸入,行業標準設計資料
102B:輸入,LEF/DEF檔案
102C:輸入,GDSII檔案
102D:輸入,文字檔案
102E:輸入,製造商特定技術檔案
102F:輸入,使用者產生之功率表/行業標準設計資料
102G:輸入,程式庫資料
106:設計資料庫
110:熱分析工具
120:設計/效能工具
120A:合成引擎
120B:置放與佈線引擎
120C:檢查引擎

Claims (10)

  1. 一種積體電路分析方法,包含以下步驟:由一熱分析工具接收一積體電路的一佈局;由該熱分析工具基於該佈局識別至少一第一網及至少一第二網,其中該第一網沿著一垂直方向延伸穿過該積體電路,且該第二網沿著該垂直方向終止於該積體電路的一中間部分處;由該熱分析工具將該積體電路劃分成複數個柵格單元,其中該第一網由該些柵格單元的一第一子集構成,且該第二網由該些柵格單元的一第二子集構成;由該熱分析工具估計該些柵格單元之該些第一子集中每一者的一第一熱傳導率;由該熱分析工具估計該些柵格單元之該些第二子集中每一者的一第二熱傳導率;及由該熱分析工具基於結合該第一熱傳導率及該第二熱傳導率估計該積體電路的一等值熱傳導率。
  2. 如請求項1所述之積體電路分析方法,其中該第一網發源於一第一熱源並行進穿過該積體電路之一或多個第一互連結構,且結束於該積體電路之複數個接合結構中的一者處,且其中該第二網發源於一第二熱源並行進穿過該積體電路之一或多個第二互連結構,且結束於該積體電路的的一介電結構處;其中該第一熱源及該第二熱源沿著該積體電路之一基板 的一表面安置;其中該些接合結構沿著該垂直方向以一第一距離遠離該基板安置,且該一或多個第二互連結構以一第二距離遠離該基板安置,該第一距離實質上大於該第二距離。
  3. 如請求項1所述之積體電路分析方法,其中估計該些柵格單元之該些第一子集中每一者之該第一熱傳導率的該步驟進一步包含以下步驟:由該熱分析工具計算該些柵格單元之該第一子集中每一柵格單元各別的一金屬密度;及由該熱分析工具使該金屬密度乘以一塊體金屬材料的一熱傳導率以估計該第一熱傳導率。
  4. 如請求項1所述之積體電路分析方法,其中估計該些柵格單元之該些第二子集中每一者之該第二熱傳導率的該步驟進一步包含以下步驟:由該熱分析工具識別該些柵格單元之該第二子集中每一柵格單元各別的一類型以判定該第二熱傳導率,其中該類型包括:與一最低結合式熱傳導率相關聯的一第一類型,該第一類型基本上由一第一介電材料組成;與一中間結合式熱傳導率相關聯的一第二類型,該第二類型包括一第二介電材料之一半以及一第一金屬材料之一半;及與一最高結合式熱傳導率相關聯的一第三類型,該第三類型基本上由一第二金屬材料組成。
  5. 一種自動化系統,包含:至少一個處理器;及至少一個記憶體,該至少一個記憶體包括一或多個程式之電腦程式碼,該至少一個記憶體及該電腦程式碼用以藉由該至少一個處理器使得該自動化系統進行以下操作:基於該積體電路之一佈局將一積體電路的複數個網分為一第一類別及一第二類別,其中該第一類別包括複數個第一網,且該第二類別包括複數個第二網;藉由複數個第一柵格單元構建該些第一網中的每一者;藉由複數個第二柵格單元構建該些第二網中的每一者,其中該些第二柵格單元的一第二大小不同於該些第一柵格單元的一第一大小;分別基於該第一大小估計該些第一柵格單元的多個第一熱傳導率;分別基於該第二大小估計該些第二柵格單元的多個第二熱傳導率;及基於結合該些第一熱傳導率與該些第二熱傳導率估計該積體電路的一等值熱傳導率。
  6. 如請求項5所述之自動化系統,其中該自動化系統基於識別出對應的該第一網行進穿過該積體電路之至少一個接合結構而進一步使得將該些第一網中的每一者 指派給該第一類別。
  7. 如請求項5所述之自動化系統,其中該自動化系統基於識別出對應的該第二網並未耦接至該積體電路之任何接合結構而進一步使得將該些第二網中的每一者指派給該第二類別。
  8. 一種非暫態電腦可讀媒體,包含多個電腦可執行指令,該些電腦可執行指令用於進行用於分析一積體電路的一方法,該方法包含以下步驟:接收一積體電路之一佈局;基於該佈局識別該積體電路之複數個網;基於該積體電路之該佈局將該些網分為一第一類別及一第二類別,其中該第一類別包括複數個第一網,該些第一網的每一者充當該積體電路之一電力網或一輸入/輸出網,且該第二類別包括複數個第二網,該些第二網的每一者充當該積體電路之一信號網;估計沿著該些第一網安置之複數個第一柵格單元各別的多個第一熱傳導率;估計沿著該些第二網安置之複數個第二柵格單元各別的多個第二熱傳導率;基於該些第一熱傳導率與該些第二熱傳導率估計該積體電路的一等值熱傳導率;及基於該等值熱傳導率對該積體電路執行一熱分析。
  9. 如請求項8所述之非暫態電腦可讀媒體,用於分析該積體電路之該方法進一步包含以下步驟:藉由該些第一柵格單元中對應的柵格單元構建該些第一網中的每一者;估計對應的該些第一柵格單元中每一者的一金屬密度;及使該金屬密度乘以一塊體金屬材料的一熱傳導率以估計對應的該第一柵格單元的該第一熱傳導率。
  10. 如請求項8所述之非暫態電腦可讀媒體,用於分析該積體電路之該方法進一步包含以下步驟:藉由該些第二柵格單元中對應的柵格單元構建該些第二網中的每一者;以及識別該些對應第二柵格單元中之每一者各別的一類型以判定該第二熱傳導率,其中該類型包括:與一最低結合式熱傳導率相關聯的一第一類型,該第一類型包括一第一介電材;與一中間結合式熱傳導率相關聯的一第二類型,該第二類型包括一第二介電材料之一半以及一第一金屬材料之一半;及與一最高結合式熱傳導率相關聯的一第三類型,該第三類型包括一第三金屬材料。
TW111113109A 2021-10-18 2022-04-06 積體電路分析方法、自動化系統以及非暫態電腦可讀媒體 TWI795263B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163257049P 2021-10-18 2021-10-18
US63/257,049 2021-10-18
US17/669,652 US20230117009A1 (en) 2021-10-18 2022-02-11 Systems and methods of estimating thermal properties of semiconductor devices
US17/669,652 2022-02-11

Publications (2)

Publication Number Publication Date
TWI795263B true TWI795263B (zh) 2023-03-01
TW202318248A TW202318248A (zh) 2023-05-01

Family

ID=85773137

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111113109A TWI795263B (zh) 2021-10-18 2022-04-06 積體電路分析方法、自動化系統以及非暫態電腦可讀媒體

Country Status (5)

Country Link
US (1) US20230117009A1 (zh)
KR (1) KR102678946B1 (zh)
CN (1) CN115994512A (zh)
DE (1) DE102022103355A1 (zh)
TW (1) TWI795263B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI468446B (zh) * 2009-08-21 2015-01-11 Iqlp Llc 超高溫塑膠封裝及製造方法
TW201924000A (zh) * 2017-11-15 2019-06-16 南韓商愛思開海力士有限公司 與熱再分佈圖案有關的半導體封裝
TWI678632B (zh) * 2014-08-18 2019-12-01 南韓商三星電子股份有限公司 用於使用估計電路的自熱特徵之模擬工具來設計電路之方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792274B2 (ja) * 2004-10-29 2011-10-12 パナソニック株式会社 等価材料定数算出システム、等価材料定数算出プログラム、等価材料定数算出方法、設計システムおよび構造体の製造方法
US7911205B2 (en) * 2007-09-25 2011-03-22 General Electric Company Electromagnetic resonance frequency inspection systems and methods
EP2269240A2 (en) * 2008-04-24 2011-01-05 ZT Plus Improved thermoelectric materials combining increased power factor and reduced thermal conductivity
US8104007B2 (en) * 2008-06-24 2012-01-24 Cadence Design Systems, Inc. Method and apparatus for thermal analysis
TWI522830B (zh) * 2015-01-09 2016-02-21 國立成功大學 積體電路熱模擬裝置及方法
JP6650213B2 (ja) * 2015-05-18 2020-02-19 ローム株式会社 数値流体力学を適用した解析方法
US10366200B2 (en) * 2016-09-07 2019-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. System for and method of manufacturing a layout design of an integrated circuit
US10716216B2 (en) * 2017-11-01 2020-07-14 Mentor Graphics Corporation Pixelized thermal conductivity determination for printed circuit boards
JP7059908B2 (ja) * 2018-11-28 2022-04-26 株式会社Sumco 熱伝導率推定方法、熱伝導率推定装置、半導体結晶製品の製造方法、熱伝導率演算装置、熱伝導率演算プログラム、および、熱伝導率演算方法
US11151297B2 (en) * 2020-02-27 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple fin count layout, method, system, and device
KR20240050014A (ko) * 2022-10-11 2024-04-18 삼성전자주식회사 반도체 설계 최적화 시스템 및 그의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI468446B (zh) * 2009-08-21 2015-01-11 Iqlp Llc 超高溫塑膠封裝及製造方法
TWI678632B (zh) * 2014-08-18 2019-12-01 南韓商三星電子股份有限公司 用於使用估計電路的自熱特徵之模擬工具來設計電路之方法
TW201924000A (zh) * 2017-11-15 2019-06-16 南韓商愛思開海力士有限公司 與熱再分佈圖案有關的半導體封裝

Also Published As

Publication number Publication date
KR102678946B1 (ko) 2024-06-26
DE102022103355A1 (de) 2023-04-20
KR20230055341A (ko) 2023-04-25
CN115994512A (zh) 2023-04-21
US20230117009A1 (en) 2023-04-20
TW202318248A (zh) 2023-05-01

Similar Documents

Publication Publication Date Title
US9991249B2 (en) Integrated circuit and computer-implemented method of manufacturing the same
Das et al. Design tools for 3-D integrated circuits
CN103544333B (zh) 半导体器件设计方法、系统和计算机程序产品
US6240542B1 (en) Poly routing for chip interconnects with minimal impact on chip performance
US8103996B2 (en) Method and apparatus for thermal analysis of through-silicon via (TSV)
US8856710B2 (en) Tool and method for modeling interposer RC couplings
US7617467B2 (en) Electrostatic discharge device verification in an integrated circuit
US11455448B2 (en) Method for analyzing electromigration (EM) in integrated circuit
JP2008108091A (ja) Esd解析装置、esd解析プログラム、半導体装置の設計方法、半導体装置の製造方法
JP2005183907A (ja) パターン解析方法及びパターン解析装置
US10424518B2 (en) Integrated circuit designing system and a method of manufacturing an integrated circuit
ITVI20100166A1 (it) Integrated circuit design framework comprising automatic analysis functonality
TWI718245B (zh) 積體電路、製造其的電腦實施方法以及定義其的標準元件
TWI795263B (zh) 積體電路分析方法、自動化系統以及非暫態電腦可讀媒體
JP2004326654A (ja) 配線構造決定方法
US20120254811A1 (en) Systems and methods for creating frequency-dependent rc extraction netlist
US6484297B1 (en) 4K derating scheme for propagation delay and setup/hold time computation
Liu et al. Substrate topological routing for high-density packages
US11657199B2 (en) Method for analyzing electromigration (EM) in integrated circuit
JP3017131B2 (ja) 半導体集積回路のレイアウト方法
Abas et al. Experiencing Layout Design Techniques from Highly Skilled IC Design Engineers
Chang et al. Cross talk noise control in gridless general-area routing
Putra Area Minimization of the DTB Multiplexer