TWI678632B - 用於使用估計電路的自熱特徵之模擬工具來設計電路之方法 - Google Patents
用於使用估計電路的自熱特徵之模擬工具來設計電路之方法 Download PDFInfo
- Publication number
- TWI678632B TWI678632B TW104124376A TW104124376A TWI678632B TW I678632 B TWI678632 B TW I678632B TW 104124376 A TW104124376 A TW 104124376A TW 104124376 A TW104124376 A TW 104124376A TW I678632 B TWI678632 B TW I678632B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- thermal
- network connection
- simulation
- connection table
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Abstract
一種使用由電腦執行的電路模擬工具來設計半導體電路之方法,包括藉由該電路模擬工具之使用來計算該半導體電路之元件之功率消耗。基於該等功率消耗及該等元件中每一者之幾何形狀資訊來創建關於該半導體電路之熱網路連線表。使用該電路模擬工具來以該熱網路連線表進行該半導體電路之模擬,以偵測該等元件中每一者之溫度。該熱網路連線表包括該等元件中每一者之熱容資訊。
Description
對2014年8月18日在韓國智慧財產局申請之韓國專利申請案第10-2014-0107135號在35 U.S.C.§ 119下的優先權令行請求,該韓國專利申請案之整體內容藉此以引用方式併入本文。
本文所描述之技術係關於半導體電路之設計,且更具體而言係關於用於估計電路的自熱特徵之模擬系統。
一般而言,簡圖電路藉由簡圖工具設計來設計半導體積體電路。簡圖電路表示包括於半導體積體電路中的元件及該等元件之間的連接關係。接著,簡圖電路之元件以材料層之圖案設計,該等材料層諸如傳導層、半導體層及絕緣層。隨後,基於創建的佈局來經由材料層之重複沉積及圖案化設計具有所需要之功能的半導體積體電路,使得圖案經垂直地及水平地安置。
在半導體積體電路之簡圖電路藉由簡圖工具創建之後,藉由模擬由簡圖工具提供的網路連線表來測試測試半導體積體電路之操作,該模擬係藉由模擬裝置之使用來進行。當模擬結果為不可接受時,修訂簡圖電路。
電路之自熱為設計用於行動裝置之電路中的問題。自熱影響裝置效能及可靠性。出於此原因,設計分析環境需要經構造以最佳化考慮自熱特徵的電路設計。可能將專用模擬器用於所設計電路之熱分析。然而,在早期設計階段的簡圖電路之熱分析就時間及成本而言為不切實際的。
因此,允許電路設計者藉由熱分析結果之使用來最佳化電路的分析環境為迫切的。
本申請案之實施例之一態樣係針對提供一種使用藉由電腦執行的電路模擬工具來設計半導體電路之方法。該方法包括以下步驟:藉由該電路模擬工具之使用來計算該半導體電路之元件之功率消耗;基於該等功率消耗及該等元件中每一者之幾何形狀資訊來創建關於該半導體電路之熱網路連線表;以及使用該電路模擬工具來以該熱網路連線表進行該半導體電路之操作之模擬以偵測該等元件中每一者之溫度。該熱網路連線表包括該等元件中每一者之熱容資訊。
本申請案之實施例之另一態樣係針對提供一種
使用藉由資訊處理裝置執行的電路模擬工具來設計半導體電路之方法。該方法包括:接收該半導體電路之第一網路連線表及包括於該半導體電路中的元件之材料及幾何形狀資訊;使用該電路模擬工具來以該第一網路連線表實施該半導體電路之操作之第一模擬;基於根據該第一模擬產生的該等元件之功率消耗、該材料資訊及該幾何形狀資訊中至少一來對應於該半導體電路之熱迴路的第二網路連線表;使用該電路模擬工具來以該第二網路連線表進行該半導體電路之第二模擬操作,以偵測元件等元件之溫度變化;以及基於該等所偵測溫度變化來修訂該第一網路連線表以創建第三網路連線表。該熱迴路包括用於動態地偵測該等元件之該等溫度變化的熱容參數。
本申請案之實施例之另一態樣係針對提供一種
基於電腦的系統,該基於電腦的系統模擬半導體電路。該基於電腦的系統包括輸入/輸出裝置、工作記憶體及中央處理單元。輸入/輸出裝置經調適來接收半導體電路之電網路連線表、包括於半導體電路中的元件之幾何形狀資訊及元件之材料特徵資訊。工作記憶體經調適來載入模擬程式。
中央處理單元經調適來基於自輸入/輸出裝置提供的資訊執行模擬程式。模擬工具包括經調適來驗證半導體電路之電路特徵的模擬工具;以及模擬控制模組,其經調適來呼叫模擬工具,以使模擬工具使用電路網路連線表計算功率消耗,取決於所計算功率消耗、幾何形狀資訊及材料特徵資訊而創建半導體電路之熱網路連線表,且使模擬工具以
熱網路連線表模擬半導體電路之操作並輸出元件之熱迴路特徵。
本申請案之實施例之又一態樣係針對一種模擬
電路之方法,該方法藉由運行模擬程式之電腦執行。該方法包括使用電路之電表示來模擬電路之電操作,以識別電路之多個元件中每一者之功率耗散。基於所識別功率耗散及元件之特徵來產生元件中每一者之熱表示。
在一示範性實施例中,該方法進一步包括基於元件中每一者之熱表示及所識別功率耗散來模擬電路之熱操作。
在一示範性實施例中,該方法進一步包括基於熱操作之模擬來產生用於元件中每一者之溫度特徵。
在一示範性實施例中,該方法進一步包括使用電路之電表示及元件之所產生溫度特徵來模擬電路之另一電操作。
在一示範性實施例中,該方法進一步包括使用電路之電表示及元件之所產生溫度特徵來自電路之電操作之模擬識別元件中一或多者之效能降級。
在一示範性實施例中,元件中每一者之熱表示包含熱阻,該熱阻指示用於經由元件的所識別功率耗散的跨於元件之溫度差。
在一示範性實施例中,元件中每一者之熱表示進一步包含熱容。該熱容及該熱阻指示該溫度差隨時間之變化。
在一示範性實施例中,藉由在電操作模擬之重複
中以元件中每一者之熱表示替代元件之電表示來模擬熱操作。
D1‧‧‧汲極/第一汲極節點
D2‧‧‧汲極/第二汲極節點
100‧‧‧模擬系統
110‧‧‧中央處理單元(CPU)
130‧‧‧工作記憶體
132‧‧‧模擬控制模組
134‧‧‧SPICE程式
150‧‧‧輸入/輸出裝置
170‧‧‧儲存裝置
190‧‧‧系統內部連接線
S110~S140、S210~S270‧‧‧步驟
200‧‧‧MOSFET電晶體
200’、300’‧‧‧熱迴路/熱迴路模型
210、310、410、510‧‧‧基板
220、225‧‧‧形成淺溝槽隔離(STI)
230、235‧‧‧摻雜區域
240‧‧‧閘極絕緣層
250‧‧‧閘極電極
260‧‧‧隔片
300‧‧‧主體型FinFET電晶體/FinFET電晶體
320、420、520‧‧‧氧化物薄膜區域
330、430、440、530‧‧‧矽插腳
332、610‧‧‧源極
334、630‧‧‧汲極
340、450‧‧‧閘極
400‧‧‧FinFET/FinFET電晶體
400’、500’‧‧‧熱迴路
500、600‧‧‧FinFET電晶體
540、550‧‧‧閘極/閘極線
620‧‧‧通道
622~626‧‧‧點
700‧‧‧環形振盪器
710、720‧‧‧電晶體
參考以下諸圖,以上及其他物件及特徵將自以下描述變得顯而易見,在諸圖中,除非另作說明,否則相同參考數字在各種圖中始終代表相同部分,且在諸圖中:圖1A及圖1B為展示根據本申請案之一實施例的電路之元件與熱迴路之間的對應關係;圖2A及圖2B為示意性地例示根據本申請案之一實施例之熱迴路分析方法的圖解;圖3為示意性地例示根據本申請案之一實施例之模擬系統的方塊圖;圖4為示意性地例示根據本申請案之一實施例的圖3中所示之模擬系統之電路模擬方法的流程圖;圖5為用於模型化熱迴路之電晶體的橫截面圖;圖6為展示圖5中所示之MOSFET電晶體之等效熱迴路的電路圖;圖7為示意性地例示根據本申請案之另一實施例的圖3中所示之模擬系統之電路模擬方法的流程圖;圖8為展示根據本申請案之一實施例之用於分析熱迴路之電路模型化之一實例的FinFET電晶體的透視圖;圖9為展示以電路之形式模型化的圖8之FinFET電晶體之等效熱迴路的電路圖;
將參考伴隨圖式詳細描述實施例。然而,本申請案可以各種不同形成來體現,且不應被視為僅限於所列示之實施例。實情為,此等實施例係提供來作為實例,使得本揭示內容將為徹底的且完整的,且將使本申請案之概念充分地傳達給熟習此項技術者。因此,關於本申請案之一些實施例未描述已知的過程、元件及技術。除非另有說明,
否則相同參考數字在隨附圖式及所撰寫描述中始終表示相同元件,且因此描述將不重複。在圖式中,可出於清晰性而誇示層及區域之大小及相對大小。
將理解,雖然「第一」、「第二」、「第三」等詞在
本文中可用來描述各種元件、組件、區域、層及/或區段,但是此等元件、組件、區域、層及/或區段不應受此等詞限制。此等詞僅用來將一元件、組件、區域、層或區段與另一區域、層或區段區分開來。因此,以下所論述之第一元件、組件、區域、層或區段在不脫離本申請案之教示的情況下可被稱為第二元件、組件、區域、層或區段。
在本文中為便於描述可使用諸如「在......之
下」、「在......以下」、「下」、「在......下方」、「在......以上」、「上」等的空間相對詞,以描述如諸圖中所例示的一元件或特徵與另一元件或特徵之關係。將理解,除諸圖中所描繪之定向之外,空間相對詞意欲涵蓋在使用或操作中的裝置之不同定向。例如,若倒轉諸圖中之裝置,則描述為在其他元件或特徵「以下」或「之下」或「下方」的元件隨後將定向成在其他元件或特徵「以上」。因此,示範性詞「在......以下」及「在......下方」可涵蓋以上及以下之定向兩者。裝置可以其他方式定向(旋轉90度或以其他定向),且據此解釋本文所使用之空間相對描述符。另外,將亦理解,當層被稱為在兩個層「之間」時,該層可為介於兩個層之間的唯一層,或一或多個中間層亦可存在。
本文所使用之術語僅為了達成描述特定實施例
之目的且並不意欲限制本申請案。如本文中所使用,單數形式「一」、「一種」及「該」意欲亦包含複數形式,除非上下文另有清楚地指示。將進一步理解,「包含」(「comprises」及/或「comprising」)等詞在本文中使用時規定所述特徵、整數、步驟、操作、元件及/或組件之存在,但是不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或上述各者之群組之存在或增添。如本文中所使用,「及/或」一詞包括相關聯的列表項中之一或多個之任何及所有組合。另外,「示範性」一詞意欲涉及一實例或例示。
將理解,當元件或層被稱為「在另一元件或層
上」、「連接至」、「耦接至」或「鄰接於」另一元件或層時,該元件或層可直接在另一元件或層上、連接至、耦接至或鄰接於另一元件或層,或中間元件或層可存在。相反,當元件被稱為「直接在另一元件或層上」、「直接連接至」、「直接耦接至」或「緊鄰於」另一元件或層時,不存在中間元件或層。
除非另有定義,否則本文中所使用之所有術語
(包括技術詞及科學詞)具有與本申請案所屬之技術中之一般技術者通常所理解的相同意義。將進一步理解,諸如在通常所使用的詞典中定義的該等詞的詞應解釋為具有與該等詞在相關技術及/或本說明書之上下文中之意義一致的意義,且將不以理想化或過度正式的意義來解釋,除非本文明確地如此定義。
圖1A及圖1B為展示根據本申請案之一實施例之
電路之元件與熱迴路之間的對應關係的圖解。圖1A展示以熱阻模型化電阻的一實施例。圖1B展示以熱阻及熱容模型化電阻的一實施例。
參考圖1A,按照歐姆定律分析圍繞電阻Re的電
路。亦即,施加於電阻Re的電壓V由電阻Re及流過電阻Re的電流I之乘積表達。以下方程式1展示此關係。
V=I×Re (1)
按照傅立葉定律分析圍繞熱阻Rth的熱迴路。亦即,熱阻Rth之兩個末端之間的溫度差△T由功率耗散Q及熱阻Rth之乘積表達。以下方程式2展示此關係。
△T=Q×Rth (2)
在方程式2中,可將功率耗散Q用作熱迴路及電路之參數。亦即,對於由電路之電阻Re消耗的電能,功率(P=I2Re)可對應於具有類似於電流之特徵的熱迴路之功率耗散Q。
圖1B展示電路與熱迴路之間的另一關係。參考圖1B,經由方程式1分析電阻Re兩端的電壓或流過電阻Re的電流。在一些狀況下,熱迴路需要藉由時間函數之使用來分析。
當電路之電容C及電阻R串聯或並聯連接時,電壓V(t)可為時間之函數。亦即,電壓由施加了穩態及暫態兩者的方程式表達。因此,V(t)之量級可取決於電容C之量級而決定。歸因於電容C的電壓V(t)中之變化相關於時間可為
逐漸的。此特徵可用來描述溫度變化比熱迴路中之所施加功率較緩的物理特徵。
將以上所描述之特徵施加於熱迴路,此狀況表達為以下方程式3中所示。
熱迴路可進一步包括被動元件,諸如熱容Cth,以用於動態地分析自熱現象。亦即,圖1B中所示之熱迴路使得可能分析關於暫態的熱特徵。在此,使用表示歸因於熱容Cth的溫度變化的時間常數τ(=Rth X Cth)。亦即,有可能藉由表達暫時現象的方程式之使用來表達以下現象:溫度之相對變化相關於功率施加時間為緩慢的。電阻與熱阻之間或電阻與熱阻/熱容之間的對應關係可建議使用電路模擬工具來模擬熱迴路。
此外,有可能藉由設定熱容Cth之量級來分析電路之基於自熱的溫度特徵。熱容Cth之量級可取決於關於元件之各種熱特徵的量測值、實驗值或元件之幾何形狀資訊而決定。因此,亦經由電路之模擬工具估計熱迴路之動態特徵。
圖2A及圖2B為示意性地例示根據本申請案之一實施例之熱迴路分析方法的圖解。圖2A為用於描述歸因於自熱的動態熱特徵的熱迴路圖解,且圖2B為示意性地例示圖2A之溫度特徵的計時圖。
參考圖2A,經由熱阻Rth及熱容Cth之並聯連接描述熱傳導由電等效電路表示的熱迴路。對於實際上由元件
消耗的電功率,功率Q描述為大體上與電路之電流源相同。熱阻Rth充當元件中之熱傳導之阻力。亦即,當熱阻Rth變得較大時,熱障效應可變得較高。在電晶體中,由具有大熱阻Rth的材料屏蔽的通道區域之自熱影響元件之操作可靠性。熱容Cth經模型化為針對溫度變化的電路之電容器。
圖2B為展示圖2A中所示之熱迴路之溫度特徵的圖表。參考圖2B,儘管功率耗散Q為方波之函數,但是跨於熱阻Rth及熱容Cth中每一者的溫度差△T(=T1-T2)之變化為平滑的。例如,允許溫度差達到穩態Ts之約63%的時間常數τ由熱阻Rth及熱容Cth之乘積(Rth X Cth)表達。考慮以上所描述之關係來決定用於創建電路之熱網路連線表的熱阻Rth及熱容Cth之量級。
圖3為示意性地例示根據本申請案之一實施例之模擬系統100的方塊圖。參考圖3,模擬系統100含有中央處理單元(CPU)110、工作記憶體130、輸入/輸出裝置150及儲存裝置170。模擬系統100可為用於電路及熱分析之專用裝置,但該模擬系統可以包括SPICE模擬程式的電腦來實行。
CPU 110執行將要在模擬系統100上執行的軟體:應用程式、作業系統及裝置驅動器。CPU 110可執行載入於工作記憶體130上的作業系統OS(未示出)。CPU 110可執行基於OS的應用程式。例如,CPU 110執行載入於工作記憶體130上的模擬控制模組132及SPICE(以積體電路為重點的模擬程式)程式134。本申請案之一實施例經示範為將SPICE程式134用作用於模擬電路之工具。然而,本申請案
之範疇及精神可不限於此。各種電路模擬工具可用來模擬電路或熱迴路。
作業系統OS或應用程式載入於工作記憶體130
上。在模擬系統100啟動時,儲存在儲存裝置170處的OS影像(未示出)可根據啟動順序載入至工作記憶體130上。作業系統OS可支援模擬系統100之所有輸入/輸出操作。同樣地,由使用者選擇或提供基本服務的應用程式可載入於工作記憶體上。特定而言,模擬控制模組132及SPICE程式134亦自儲存裝置170載入於工作記憶體130上以進行根據本申請案之一實施例之熱分析。SPICE程式134為電路模擬程式之一實例,且本申請案之範疇及精神可不限於此。
工作記憶體130可為諸如靜態RAM(SRAM)或動
態RAM(DRAM)的依電性記憶體,或諸如PRAM、MRAM、ReRAM、FRAM或NOR快閃記憶體的非依電性記憶體。
模擬控制模組132實施根據本申請案之一實施例
之電路分析及熱分析。特定而言,模擬控制模組132基於根據預定程序接收的電路之電網路連線表來分析電路。模擬控制模組132取決於經由分析電路計算的每一元件之功率耗散及幾何形狀資訊而創建熱網路連線表。模擬控制模組132使SPICE程式134實施基於熱網路連線表的模擬。模擬控制模組132基於由SPICE程式134實施的熱分析來估計歸因於自熱的關於熱迴路之每一節點的溫度值。模擬控制模組132藉由另外模擬取決於熱分析而施加了電路之溫度升高或降低的電路來模擬施加了自熱的電路。
輸入/輸出裝置150控制自使用者介面裝置的使
用者輸入及輸出。例如,輸入/輸出裝置150包括鍵盤及監視器,且接收各種元件之電網路連線表檔案或幾何形狀資訊。輸入/輸出裝置150顯示模擬系統100之模擬操作之過程及結果。
儲存裝置170可為模擬系統100之儲存媒體。儲存
裝置170儲存應用程式、OS影像及各種資料。儲存裝置170可以記憶卡片(例如,MMC、eMMC、SD或MicroSD)或硬碟片驅動機(HDD)來實行。儲存裝置170可含有具有大容量儲存容量的NAND快閃記憶體。替代地,儲存裝置170可為下一代非依電性記憶體(例如,PRAM、MRAM、ReRAM或FRAM)或NOR快閃記憶體。
系統內部連接線190為用於在模擬系統100中形
成網路的系統匯流排。CPU 110、工作記憶體130、輸入/輸出裝置150及儲存裝置170經由系統內部連接線190電氣地連接且經由系統內部連接線190交換資料。然而,本申請案之範疇及精神可不限於此。例如,可進一步提供仲裁裝置以用於有效管理。
根據以上描述,模擬系統100經由SPICE程式134
計算歸因於自熱的每一元件之溫度增量,該SPICE程式涉及電路之所接收電網路連線表。模擬系統100將所計算增量施加於電路之模擬,藉此允許考慮自熱的高速電路分析。
圖4為示意性地例示根據本申請案之一實施例的圖3中所示之模擬系統100之電路模擬方法的流程圖。參考
圖4,根據本申請案之一實施例之模擬系統100藉由SPICE程式之使用來計算在特定點處歸因於電路或元件自熱的溫度變化。
在步驟S110處,模擬系統100接收電路之電網路
連線表。例如,模擬系統100可接收由使用者創建的網路連線表檔案。使用者可經由輸入/輸出裝置150創建電網路連線表,或將先前創建之網路連線表檔案提供至模擬系統100。在此時間處,使用者可提供預定電路元件之幾何形狀資訊或材料特徵資訊。諸如元件之幾何形狀資訊或導熱率的特徵資訊可用來產生熱網路連線表。
在步驟S120處,模擬系統100對電路之所接收的
電網路連線表進行第一模擬。例如,模擬控制模組132針對第一模擬驅動SPICE程式134。模擬控制模組132使SPICE程式134模擬電路之所接收的電網路連線表。作為模擬之結果,可定義在電路之電網路連線表中定義的每一電路元件之功率耗散。
當每一電路元件之幾何形狀資訊、材料特徵資訊
及功率耗散經提供時,可模型化對應於每一電路元件的熱迴路。電路之電網路連線表之組件可替換為電路之熱網路連線表。一電阻可替換為熱迴路之熱阻。應暸解,當熱容並非極其成問題的時,電阻替換為熱迴路之熱阻。當電路之每一元件替換為熱迴路之參數時,完成電路之熱網路連線表。可使用電路之電網路連線表之以上所描述的元件之幾何形狀資訊及材料特徵值替換為熱阻或熱容。熱阻及熱
容實際上置換SPICE程式134中的電阻之值(涉及圖3)。同樣地,電路之電流I替換為熱迴路之功率耗散Q且該電路之電壓V替換為溫度增量△T。
在步驟S130中,模擬系統100進行第二模擬以用
於分析每一元件上的電路之熱網路連線表。根據第二模擬提供用於連接元件及元件之等效熱阻或熱容的節點之溫度值。計算歸因於自熱的每一元件之溫度。
在步驟S140中,考慮自熱而重建電路之電網路連
線表。亦即,更新施加了經由第二模擬計算的溫度增量的電網路連線表。考慮自熱的電路之模擬可另外藉由稍後施加SPICE程式134之特定函數(增添溫度變數)來進行。
描述根據本申請案之一實施例之電路分析方
法。基於幾何形狀資訊及材料特徵資訊創建的根據本申請案之一實施例之熱網路連線表替換為對應於電路之電網路連線表的元件變數。若實施藉由SPICE程式134的模擬,則根據電路之物理定律計算熱迴路參數且該等熱迴路參數集中於特定溫度值。然而,溫度增量可根據電路與熱迴路之間的對應關係藉由電路分析輸出,藉此使得可能考慮歸因於自熱的效應而分析電路。
圖5為用於模型化熱迴路之電晶體的橫截面圖。參考圖5,例示MOSFET電晶體200之橫截面。
主體形成於基板210上。摻雜區域230及235形成於主體上以形成源極及汲極。形成閘極絕緣層240及閘極電極250。閘極絕緣層240及閘極電極250由隔片260保護。形
成淺溝槽隔離(STI)220及225以用於裝置隔離。
在MOSFET電晶體200中,歸因於自熱的熱大部
分經發射穿過基板210,因為基板210與主體之間的熱阻並不大。藉由根據本申請案之一實施例之模擬方法,甚至在此結構中藉由簡單方法估計動態溫度特徵,且提供估計結果作為用於電路模擬之可靠性資訊。
MOSFET電晶體200僅為示範性的,以用於熱迴
路模型化方法之描述,且本申請案之範疇及精神可不限於此。根據本申請案之一實施例之模型化可容易地應用於以下功率裝置以及MOSFET電晶體200:雙極型接面電晶體(BJT)、接面FET電晶體、絕緣閘極雙極型電晶體(IGBT)、閘流體、閘極截止閘流體(GTO)及三端雙向可控矽元件(Triac)。
圖6為展示圖5中所示之MOSFET電晶體200之等
效熱迴路的電路圖。參考圖6,經由參考圖1A及圖1B描述之轉換方式簡化MOSFET電晶體200之熱迴路200’。由MOSFET電晶體200消耗的功率命名為「PWR」。裝置之功率消耗PWR係經由電路之模擬計算。
將基於以下四個節點使用熱阻或熱容來描述
MOSFET電晶體200之熱迴路200’:源極、汲極、通道及閘極。將對應於功率消耗Qs、Qd及Qch的值之功率提供至功率消耗發生的節點(源極、汲極及通道)。假定功率實際上並非在閘極節點G處消耗。所消耗功率Qs、Qd及Qch可充當電路之電流源。在源極節點S處消耗的源極功率Qs係藉由使源
極之因數factor_s乘以功率消耗PWR來計算。在汲極及通道處消耗的功率Qd及Qch可以與以上所描述之相同方式計算。若充當功率的功率消耗針對每一節點經模型化,則節點之間的等效熱阻及熱容經模型化。
對應於絕緣層的熱阻Rox插入通道節點CH與閘
極節點G之間。閘極熱阻Rg安置於閘極節點G與閘極觸點節點Cnt_G之間。在經由SPICE程式134模擬熱迴路時以電壓值輸出閘極節點G之目標溫度Tg。以如以上所描述之相同方式獲得閘極觸點節點Cnt_G之溫度Tcnt_g。
熱阻Rcs及熱容Ccs經模型化為並聯地插入通道
節點CH與源極節點S之間。充當電流源的源極功率Qs供應至源極節點S。熱阻Rxs及熱容Cxs經模型化為並聯地連接於源極節點S與源極觸點節點Cnt_S之間。熱阻Rcd及熱容Ccd經模型化並聯地連接於通道節點CH與汲極節點D之間。充當電流源的汲極功率Qd供應至汲極節點D。熱阻Rxd及熱容Cxd經模型化為並聯地連接於汲極節點D與汲極觸點節點Cnt_D之間。
熱阻Rgd經模型化為連接於閘極節點G與汲極節
點D之間。原因在於,在汲極節點D處消耗的功率與其他節點相比為相對大的,且發熱值為相對大的。因此,插入熱阻Rgd以模型化經由隔片260進入閘極節點G中的熱發射。
另外,藉由增添主體節點B及基板節點SUB來更精確地描述經由主體進入基板中的熱發射。在此狀況下,熱阻Rxb_s插入主體節點B與源極節點S之間,熱阻Rxb_ch插入主體節
點B與通道節點CH之間,且熱阻Rxb_d插入汲極節點D與主體節點B之間。熱阻Rbulk經模型化為介於主體節點B與基板節點SUB之間。熱阻Rsub經模型化為介於基板之表面與基板節點SUB之間,且熱阻Rscb經模型化為介於鄰接元件之基板與基板節點SUB之間。Tamb為環境溫度。
在示範性實施例中,可經由用於根據本申請案之
一實施例之熱分析的模擬獲得關於節點的溫度值Tch、Ts、Td、Tcnt_s、Tcnt_d、Tcnt_g及Tsub_adj。MOSFET電晶體200之熱迴路模型200’可進一步包括幾何形狀資訊。亦即,熱迴路模型200’可進一步包括關於MOSFET電晶體200之通道寬度及通道長度的資訊。例如,可自通道之縱橫比Lch/Wch且使用通道之導熱性計算熱阻。可使用時間常數或幾何形狀資訊及材料特徵資訊計算熱容。
示意性地描述關於對應於MOSFET電晶體200的
熱迴路200’的模型化。若以用於分析電路之方式模擬模型化熱迴路200’,則可以對應於電壓的值推論每一節點之溫度,藉此使得可能精確地估計歸因於關於MOSFET電晶體200之操作的自熱的溫度變化。另外,可藉由MOSFET電晶體200之使用相關於各種應用電路來估計關於特定部分的自熱效應。
圖7為示意性地例示根據本申請案之另一實施例
的圖3中所示之模擬系統100之電路模擬方法的流程圖。參考圖7,根據本申請案之一實施例之模擬系統100藉由諸如SPICE的電路模擬程式之使用來計算設計電路之自熱特徵。
在步驟S210中,模擬系統100接收將要設計的電
路之電網路連線表。例如,模擬系統100可接收由使用者創建的網路連線表檔案。使用者可經由輸入/輸出裝置150創建電網路連線表,或將先前創建之網路連線表檔案提供至模擬系統100。在此時間處,使用者可提供預定電路元件之幾何形狀資訊或材料特徵資訊。
在步驟S220處,模擬系統100進行電路之所接收
的電網路連線表之第一模擬。例如,模擬控制模組132(參考圖3)使用用於第一模擬之網路連線表來使SPICE程式134分析電路,且SPICE程式134模擬所提供網路連線表之電路。作為模擬之結果,可定義在電路之電網路連線表中定義的每一電路元件之功率耗散。
在步驟S230中,模擬系統100基於第一模擬結果
及因此所接收的元件之幾何形狀及材料特徵資訊產生熱網路連線表。模擬系統100使用諸如電路之每一元件之通道長度、通道寬度及導熱性的資訊來計算節點之熱阻或熱容。
另外,模擬系統100使用每一元件之功率消耗來計算在通道、源極及汲極處消耗的功率。在此時間處,可使用經由第一模擬創建的功率消耗PWR功率消耗作為關於源極、汲極及通道的因數(或比率)factor_s、factor_ch及factor_d來計算在元件之源極、汲極及通道處消耗的功率。
若關於每一元件之熱迴路的熱阻、熱容及功率消
耗經決定,則構造用於熱分析之熱網路連線表。模擬控制模組132經由與在電網路連線表中定義的關於每一電晶體
的熱迴路模型之置換產生熱網路連線表。每一元件之每一節點之功率消耗值以對應於電流源的值替代。熱阻替換電阻值以用於SPICE程式134之分析。另外,構造熱網路連線表,使得熱容充當電容。由熱網路連線表定義的電晶體之組件並不精確地對應於由電網路連線表定義的電晶體之該等組件。然而,可經由用於藉由SPICE程式134分析電路的模擬來分析熱網路連線表。
在S240中,進行關於所產生熱網路連線表的第二
模擬。在第二模擬期間,基於電路之操作定律來分析熱迴路。此係基於與電路中之歐姆定律及傅立葉定律的相似性。在進行第二模擬以用於分析熱迴路時,所定義的是由熱網路連線表定義的每一電晶體之溫度。另外,針對每一電晶體之每一節點定義溫度。作為模擬結果以電壓值輸出每一節點之溫度值。
在步驟S250中,擷取經由第二模擬決定的電晶體
或電晶體之節點之溫度值。作為第二模擬之結果輸出經由關於電晶體之通道、汲極及源極及關於觸點、主體及基板模型化定義的節點之溫度。藉由該等值之使用所計算的是歸因於自熱的電晶體之溫度增量。
在步驟S260中,模擬系統100考慮歸因於自熱的
電晶體之溫度增量而創建電網路連線表。亦即,在從未考慮元件之基於自熱的溫度值的條件下進行第一模擬。然而,電晶體及電路之特徵實際上歸因於由於自熱而上升的溫度而變化。在此,在SPICE模擬期間,例如,「dtemp」函
數用來將溫度升高施加於電網路連線表。
在S270中,使用考慮歸因於自熱的溫度升高而更新的電網路連線表來進行第三模擬。第三模擬考慮設計電路之自熱而使得可能最佳化電路之效能及可靠性。
所描述的是根據本申請案之一實施例之基於自熱的電路模擬方法。基於電路之分析定律來模擬熱迴路。根據此分析方法,可能將時間常數施加於熱迴路,與實際上將要消耗的功率相比,該時間常數降低溫度之上升或下降速度。因此,有可能動態地在特定點處分析自熱並且分析穩態之熱迴路。
圖8為用於展示根據本申請案之一實施例的熱迴路之電路模型化分析之一實例的FinFET電晶體的透視圖。參考圖8,例示主體型FinFET電晶體300以描述實施例之特徵。
矽插腳330及氧化物薄膜區域320形成於基板310上。閘極340形成於氧化物薄膜區域320及矽插腳330上。矽插腳330可形成源極332及汲極334。一般而言,矽插腳330按照預定規則重複地佈置於基板310上,且經由裝置隔離(例如,溝槽(STI)(未示出)與鄰接矽插腳分開。
閘極340交叉矽插腳330。置放在閘極340之一側處的矽插腳330充當源極332,且置放在閘極340之另一側處的矽插腳330充當汲極334。矽插腳330係藉由蝕刻基板310之一部分來形成且具有突出結構。因此,界定兩個側壁及上表面。雖然在圖中未展示,但是基板310之蝕刻部分由如
溝槽的裝置隔離充滿。
在此,可使用幾何形狀資訊來表達FinFET電晶體
300以模型化熱迴路。亦即,可使用諸如矽插腳330之高度Hfin及寬度Wfin以及閘極340之高度Hg及寬度Lg的幾何形狀資訊來表達FinFET電晶體330。雖然在圖中亦未展示,但將用於與源極332及汲極334連接的觸點之間的距離Lsd及矽插腳330之暴露長度Lext用作幾何形狀資訊。
以上描述之FinFET電晶體300具有難以發射在矽
插腳330處形成的源極、汲極及通道之焦耳熱的結構。出於此原因,自熱需要被考慮以在如FinFET電晶體300的此結構中實施高可靠性之電路分析。
圖9為展示以電路之形式模型化的圖8之FinFET
電晶體300之等效熱迴路的電路圖。參考圖9,FinFET電晶體300之熱迴路係例示為類似於參考圖6所描述之MOSFET電晶體200之該熱迴路。在此,可經由電路模擬計算元件之功率消耗PWR。
將藉由基於以下四個節點連接熱阻及熱容來模
型化FinFET電晶體300之熱迴路300’:源極、汲極、通道及閘極。在此,單獨地例示充當所消耗功率的所消耗功率Qs、Qd及Qch以達容易例示之目的。
假定在閘極節點G處不消耗功率。所消耗功率
Qs、Qd及Qch充當電路之電流源。在源極節點S處消耗的源極功率Qs係藉到使源極之因數factor_s與功率消耗PWR相乘來計算。在汲極及通道處消耗的功率Qd及Qch可以與以
上所描述之相同方式計算。若充當功率的功率消耗在每一節點處經模型化,則節點之間的等效熱阻及熱容經模型化。
對應於絕緣層的熱阻Rox2插入通道節點CH與閘
極節點G之間。閘極熱阻Rg安置於閘極節點G與閘極觸點節點Cnt_G之間。在模擬熱迴路時,以電壓值輸出閘極節點G之目標溫度Tg。以如以上所描述之相同方式獲得閘極觸點節點Cnt_G之溫度Tcnt_g。
熱阻Rcs及熱容Ccs經模型化為並聯地插入通道
節點CH與源極節點S之間。充當電流源的源極功率Qs供應至源極節點S。熱阻Rxs及熱容Cxs經模型化為並聯地連接於源極節點S與源極接觸點節點Cnt_S之間。熱阻Rcd及熱容Ccd經模型化並聯地連接於通道節點CH與汲極節點D之間。充當電流源的汲極功率Qd供應至汲極節點D。熱阻Rxd及熱容Cxd經模型化為並聯地連接於汲極節點D與汲極觸點節點Cnt_D之間。
熱阻Rgd經模型化為連接於閘極節點G與汲極節
點D之間。原因在於,在汲極節點D處消耗的功率與其他節點相比為相對大的,且發熱值為相對大的。因此,插入熱阻Rgd以模型化經由隔片260進入閘極節點G中的熱發射。
另外,藉由增添主體節點B及基板節點SUB來更精確地描述經由主體進入基板中的熱發射。在此狀況下,熱阻Rxb_s插入主體節點B與源極節點S之間,熱阻Rxb_ch插入主體節點B與通道節點CH之間,且熱阻Rxb_d插入汲極節點D與主體節點B之間。熱阻Rbulk經模型化為介於主體節點B與基板
節點SUB之間。熱阻Rsub經模型化為介於基板之表面與基板節點SUB之間,且熱阻Rxcb經模型化為介於鄰接元件之基板與基板節點SUB之間。
在示範性實施例中,可經由用於根據本申請案之
一實施例之熱分析的模擬獲得關於節點的溫度值Tch、Ts、Td、Tcnt_s、Tcnt_d、Tcnt_g及Tsub_adj。FinFET電晶體300之熱迴路模型300’可進一步包括各種幾何形狀資訊。可使用每一材料之導熱性及幾何形狀資訊來計算熱阻。此不同值可由裝置之製造者提供。可以與熱阻相同的方式計算熱容。
示意性地描述對應於FinFET電晶體300的熱迴路
300’之模型化。若以用於分析電路之方式模擬模型化熱迴路300’,則可以對應於電壓的值推論每一節點之溫度,藉此使得可能精確地估計歸因於FinFET電晶體300之操作中的自熱的溫度變化。
圖10為具有不同於圖8中所示之FinFET電晶體之
形狀的FinFET電晶體的透視圖。參考圖10,FinFET 400包括兩個矽插腳430及440。此結構命名為「多翅結構」。
矽插腳430及440以及氧化物薄膜區域420形成於基板410上。閘極450形成於氧化物薄膜區域420以及矽插腳430及440上。矽插腳430充當源極S1及汲極D1,且矽插腳440充當源極S2及汲極D2。在多翅結構之FinFET電晶體400中,自熱可分別發生要矽插腳430及440處。因此,矽插腳430及440需要在熱迴路中模型化,且熱迴路需要考慮矽插
腳430與矽插腳440之間的相互作用而加以模型化。本申請案之一實施例係示範為FinFET 400具有兩個插腳。然而,本申請案之範疇及精神可不限於此。例如,根據本申請案之一實施例之熱迴路模型方法適用於具有三個或更多個矽插腳的FinFET電晶體。
圖11為展示具有圖10中所示之多翅結構的
FinFET電晶體400之等效熱迴路的電路圖。參考圖11,關於FinFET電晶體400’之熱迴路係例示為類似於參考圖9所描述之MOSFET電晶體300’之該熱迴路。在此,可經由電路模擬計算元件之功率消耗PWR。
FinFET電晶體400之熱迴路400’具有兩個矽插
腳。因此,將使用關於每一矽插腳之四個節點(源極、汲極、通道及閘極)的熱阻Rxs、Rcs、Rcd、及Rxd以及熱容Cxs、Ccs、Ccd、Cxd來模型化FinFET電晶體400之熱迴路400’。
對應於絕緣層的熱阻Rox1及Rox2插入第一通道
節點CH1與第一閘極節點G1之間。閘極熱阻Rg安置於第一閘極節點G1與閘極觸點節點Cnt_G之間。熱阻Rcs及熱容Ccs經模型化為並聯地插入第一通道節點CH1與第一源極節點S1之間。充當電流源的源極功率Qs供應至第一源極節點S1。
熱阻Rxs及熱容Cxs經模型化為並聯地連接於第
一源極節點S1與源極觸點節點Cnt_S之間。熱阻Rcd及熱容Ccd經模型化為並聯地連接於第一通道節點CH1與第一汲極節點D1之間。充當電流源的汲極功率Qd供應至第一汲極
節點D1。熱阻Rxd及熱容Cxd經模型化為並聯地連接於第一汲極節點D1與汲極觸點節點Cnt_D之間。
熱阻及熱容之模型化可同樣地施加於另一矽插
腳,且因此省略該另一矽插腳之描述。另外,熱阻Rgd經模型化為連接於第一閘極節點G1與第一汲極節點D1之間且連接於第二閘極節點G2與第二汲極節點D2之間。
另外,藉由增添第一主體節點B1及第一基板節
點SUB1來更精確地描述經由主體進入基板中的熱發射。在此狀況下,熱阻Rxbs插入主體節點B1與源極節點S1之間,熱阻Rxbch插入主體節點B1與通道節點CH1之間,且熱阻Rxbd插入汲極節點D1與主體節點B1之間。熱阻Rbulk經模型為介於主體節點B1與基板節點SUB1之間。熱迴路之此模型化可同樣地施加於另一矽插腳。本申請案之一實施例係示範為熱阻Rxcb存在於基板節點SUB1與基板節點SUB2之間。在示範性實施例中,可經由根據本申請案之一實施例模擬熱分析來獲得用於閘極、源極及汲極之通道節點之溫度值Tch1及Tch2、源極節點之溫度值Ts1及Ts2、汲極節點之溫度值Td1及Td2、主體節點之溫度值、觸點節點之溫度值Tcnt及基板節點之溫度值Tsub_adj。
在此,假定第一閘極節點G1及第二閘極節點G2
經熱分開。本申請案之一實施例係示範為閘極熱阻Rg(未示出)存在於第一閘極節點G1與第二閘極節點G2之間。用於描述在插腳之間共用的觸點之熱阻Rmf可描繪為介於汲極節點D1與汲極節點D2之間。經由熱阻Rsub描繪基板之熱阻,
因為基板由兩個插腳共用。
示意性地描述關於對應於具有多插腳結構的
FinFET電晶體400的熱迴路400’之模型化。若以用於分析電路之方式模擬模型化熱迴路400’,則可以對應於電壓的值推論每一節點之溫度,藉此使得可能精確地估計歸因於FinFET電晶體400之操作中的自熱的溫度變化。
圖12為具有多指狀物結構的FinFET電晶體500的
透視圖。參考圖12,多指狀物結構之FinFET電晶體500含有兩個閘極540及550。矽插腳530及氧化物薄膜區域520形成於基板510上。矽插腳530充當FinFET電晶體500之汲極及源極兩者。
使用多指狀物結構的FinFET電晶體500具有兩個
閘極線540及550在正交方向上交叉一矽插腳530的結構。出於此原因,需要模型化關於在閘極540及550以及矽插腳530之交叉點處的通道之熱迴路。另外,熱迴路需要考慮進入主體基板及由兩個閘極540及550形成的兩個通道中的熱發射而加以模型化。本申請案之一實施例係示範為FinFET電晶體500具有兩個閘極。然而,本申請案之範疇及精神可不限於此。例如,根據本申請案之一實施例之熱迴路模型化方法適用於具有三個或更多個閘極的FinFET電晶體。
圖13為展示圖12中所示之多指狀物結構式
FinFET電晶體之等效熱迴路的電路圖。參考圖13,在具有多指狀物結構的FinFET電晶體500’中,當閘極經增添至參考圖9所描述之基本FinFET電晶體300’之熱迴路時,另外調
整參數。可基於該等參數創建熱網路連線表。根據本申請案之一實施例之模擬控制模組132(參考圖3)可取決於閘極或插腳及插腳或閘極結構之數目而創建FinFET電晶體之熱網路連線表。
多指狀物結構消耗之FinFET電晶體500消耗的功
率PWR藉由模擬電路來計算。將要提供至節點的熱源Qs、Qch及Qd藉由所計算功率之使用來模型化。可以電流源之形式在SPICE模擬之網路連線表處產生熱源Qs、Qch及Qd。
藉由使因數factor_s、factor_d及factor_ch與功率消耗PWR相乘來計算熱源Qs、Qch及Qd。
根據兩個閘極在兩個閘極節點G1及G2、兩個通
道節點CH1及CH2、共用汲極節點D以及兩個源極節點S1及S2中模型化具有多指狀物結構的FinFET電晶體500之熱迴路500’。創建網路連線表,使得熱阻Rxs及熱容Cxs並聯地連接在源極節點S1與觸點節點Cnt_S1之間。創建網路連線表,使得熱阻Rcs及熱容Ccs並聯地連接於源極節點S1與通道節點CH1之間。創建網路連線表,使得熱阻Rcd及熱容Ccd並聯地連接在通道節點CH1與汲極節點D1且使得熱阻Rxd及熱容Cxd並聯地連接於汲極節點D1與觸點節點Cnt_D之間。
另外,熱阻Rg連接於觸點節點Cnt_G1與閘極節
點G1之間,且熱阻Rox1及Rox2(未示出)串聯地連接於閘極節點G1與通道節點CH1之間。熱阻Rgd經模型化為連接於閘極節點G1與汲極節點D1之間。同樣地,熱阻Rxbs經模型化
為連接於主體節點B1與源極節點S1之間,熱阻Rxbch經模型化為連接於主體節點B1與通道節點CH1之間,且熱阻Rxbd經模型化為連接於主體節點B1與汲極節點D1之間。熱阻Rbulk經模型化為連接於主體節點B1與基板節點SUB1之間,且熱阻Rsub經模型化為連接於基板節點SUB1與外部之間。
此熱迴路結構與汲極側處的觸點節點Cng_D以
中心方式對稱,且省略用於對稱結構芝熱迴路組態之描述。然而,因為兩個閘極共用主體,所以熱阻Rxcb係描繪為百於主體節點B1與主體節點B2之間,以描述閘極之間共用的主體。
示意性地描述對應於FinFET電晶體500的熱迴路
500’之模型化。若以用於分析電路之方式模擬模型化熱迴路500’,則可以對應於電壓的值推論每一節點之溫度,藉此使得可能精確地估計歸因於FinFET電晶體500之操作中的自熱的溫度變化。
在此,根據本申請案之實施例之FinFET電晶體經模型化以創建根據本申請案之一實施例之熱網路連線表。然而,本申請案之範疇及精神可不限於此。例如,使用熱阻及電容來模型化熱迴路可應用於各種電路元件以及FinFET電晶體。
圖14示意性地例示根據本申請案之一實施例之執行來分析熱迴路的模擬之結果的波形圖解。參考圖14,在元件之特定點處的溫度比功率消耗Q上升得較慢。熱容經
增添至根據本申請案之一實施例之熱迴路以描述動態溫度特徵。
在t1處以方波形式施加在元件之特定節點處消
耗的功率Q。然而,歸因於熱時間常數τ(=Rth x Cth),溫度T比功率消耗Q上升得較慢。例如,花費約50ns之時間,直至溫度T達到穩態為止。
若功率消耗Q在t3處下降至「0」且隨後在t4處上
升,則溫度T實際上平滑地下降。然而,溫度未達到最低點,但溫度再次上升。亦即,溫度之變化比功率消耗Q之變化較慢。
經由使用根據本申請案之一實施例之熱網路連
線表的SPICE模擬來獲得關於特定點的溫度之動態變化值。此特徵可經提供為用於電路之可靠性的更精確資訊。
圖15為示意性地例示根據本申請案之一實施例
之使用熱網路連線表來進行模擬的結果的透視圖。參考圖15,FinFET電晶體600之源極610、通道620及汲極630之使用電路模擬工具擷取的溫度可與使用專用工具獲得的該溫度同界。在此,在諸點處表示的數為使用專用工具來模擬裝置之溫度獲得的值,且括號中所示之值為使用根據本申請案之一實施例之電路模擬獲得的值。
假定,環境溫度為約300K,作為根據本申請案
之一實施例之電路模擬之結果,FinFET電晶體600之源極610之溫度估計為約311K。此溫度類似於使用專用工具估計的313K。然而,作為關於汲極630執行的根據本申請案
之一實施例之電路模擬之結果估計的值為約314K,且由專用工具估計的值為約325K。源極610及汲極630之溫度在自熱方面不成問題。自熱在載流子密度較高的通道620處為成問題的。經由根據本申請案之一實施例之電路模擬估計的在通道620之點處的溫度為約333K(622)、344K(624)及356K(626)。經由專用工具估計的在通道620之點處的溫度為約331K、340K及354K。此意味經由利用根據本申請案之一實施例之熱網路連線表的電路模擬估計的值幾乎類似於使用專用工具估計的該等值。
圖16為示意性地例示根據本申請案之一實施例
之藉由電路模擬之使用設計的環形振盪器的電路圖。參考圖16,環形振盪器700包括順序地連接的多個反向器。在此,可根據以上描述之方式在熱迴路中模型化反向器之MOSFET電晶體。藉由熱迴路模擬之使用所偵測的是每一元件之溫度變化。
在環形振盪器700中,因為重複對應於反向器的
半導體圖案,所以在輸入狀態下的電晶體710之功率消耗與置放在反向器鏈之中心處的電晶體720之該功率消耗相同。然而,電晶體710之溫度由於環境溫度之間的差異而不同於電晶體720之該溫度。電晶體710之環境溫度為低的,而電晶體之環境溫度由於鄰接電晶體之溫度升高而變得相對較高。在佈局之前難以考慮此溫度特徵,但該溫度特徵藉由在佈局之後執行的模擬偵測。
圖17為示意性地例示圖16中所示之電晶體之溫
度變化的圖解。參考圖17,儘管相等地維持由電晶體TR1及TR2消耗的功率,但電晶體TR1及TR2之溫度增量實際上彼此不同。
假定,將三個不同功率位準施加於電晶體TR1及
TR2。模擬環境經設定為電晶體TR1及TR2中每一者在t1處消耗功率Q1,在t2處消耗功率Q2,且在t3處消耗功率Q3。
在t1處,電晶體TR1及TR2中每一者之節點(例
如,汲極、通道、閘極、源極及基板)之溫度由於功率消耗Q1而上升。在t1處,以汲極溫度Td、通道溫度Tch、閘極溫度Tg、源極溫度Ts及基板溫度Tsub設定電晶體TR1之節點。
汲極溫度Td為最高,且基板溫度Tsub為最低。此溫度升高可施加於電晶體TR2。
在t2處,電晶體TR1及TR2中每一者之節點(例
如,汲極、通道、閘極、源極及基板)之溫度再次由於功率消耗Q2而上升。然而,當功率消耗與t1相比增加時,節點(例如,汲極、通道、閘極、源極及基板)之溫度增量亦增加。
在t3處,電晶體TR1及TR2中每一者之節點(例
如,汲極、通道、閘極、源極及基板)之溫度進一步由於功率消耗Q3而上升。節點(例如,汲極、通道、閘極、源極及基板)之溫度增量與t2相比亦由於大功率消耗Q3而增加。
電晶體TR1及TR2安置在佈局上的不同位置處。
例如,電晶體TR1置放在輸入狀態處,且電晶體TR2置放成鄰接於自熱發生的電晶體。因此,就佈局而言,電晶體TR2之節點(例如,汲極、通道、閘極、源極及基板)之溫度可高
於電晶體TR1之該等溫度。
可藉由在佈局之後執行的模擬之使用來估計考慮元件之佈局的溫度條件。
雖然已參考示範性實施例描述本申請案,但熟習此項技術者將顯而易見可在不脫離本申請案之精神及範疇的情況下施行各種改變及修改。因此,應理解以上實施例並非限制性的,而為例示性的。
Claims (13)
- 一種由一電腦所執行之使用一電路模擬工具來設計一半導體電路之方法,該方法包含以下步驟:在該半導體電路之操作的一第一模擬中對一電網路連線表施加該電路模擬工具以計算該半導體電路之元件之功率消耗;基於該等功率消耗及該等元件中的每一者之幾何形狀資訊,藉由以一熱阻或一熱容替換在該電網路連線表內之該等元件中的每一者之一電阻來創建關於該半導體電路之一熱網路連線表;在該半導體電路之操作的一第二模擬中對該熱網路連線表施加該電路模擬工具,以在該半導體電路之操作的該第二模擬期間偵測該等元件中的每一者之一溫度;藉由基於該半導體電路之該等元件中的每一者之該溫度來修訂該電網路連線表而產生該半導體電路之一經修訂的電網路連線表;在該半導體電路之操作的一第三模擬中對該經修訂的電網路連線表施加該電路模擬工具,以判定與該半導體電路之該等元件的功耗和溫度均有關之該半導體電路之操作的一模擬結果;以及基於該模擬結果而修改該半導體電路,以創建比該半導體電路具有經改進的有關自加熱之效能的一經修改的半導體電路,其中該熱網路連線表包括該等元件中的每一者之熱容資訊。
- 如請求項1之方法,其進一步包含:以該熱阻替換該電網路連線表之該等元件中的至少一者之該電阻,其中該熱阻係基於該至少一元件之幾何形狀資訊及材料特徵資訊來決定。
- 如請求項2之方法,其進一步包含:以該熱容替換該電網路連線表之該等元件中的至少另一者之該電阻,其中該熱容係基於用於該至少另一元件的該熱阻之一值及一時間常數來被決定。
- 如請求項1之方法,其中在創建該熱網路連線表中,該等功率消耗經提供來作為該熱網路連線表之一功率參數。
- 如請求項1之方法,其中在偵測該溫度中,該電路模擬工具以構成一熱迴路的節點中的每一者之一電壓輸出值來指示構成一電路的節點中的每一者之一溫度。
- 一種使用由一資訊處理裝置所執行之一電路模擬工具來設計一半導體電路之方法,該方法包含以下步驟:接收該半導體電路之一第一網路連線表、包括於該半導體電路中的元件之材料資訊、及包括於該半導體電路中的該等元件之幾何形狀資訊;使用該電路模擬工具來以該第一網路連線表實施該半導體電路之操作之一第一模擬;取決於根據該第一模擬所產生的該等元件之功率消耗、該材料資訊及該幾何形狀資訊中之至少一者,藉由以一熱阻或一熱容替換在該第一網路連線表內之該等元件中的每一者之一電阻,來創建對應於該半導體電路之一熱迴路表示的一第二網路連線表;使用該電路模擬工具來以該第二網路連線表進行該半導體電路之操作之一第二模擬,以偵測該等元件之溫度變化;基於該溫度變化來修訂該第一網路連線表以創建一第三網路連線表;使用該電路模擬工具來以該第三網路連線表進行該半導體電路之操作之一第三模擬,以判定與該半導體電路之該等元件的溫度變化及該等元件之功率消耗、該材料資訊、及該幾何形狀資訊中之至少一者均有關之該半導體電路之操作的一模擬結果;以及基於該模擬結果而修改該半導體電路,以創建比該半導體電路具有經改進的有關自加熱之效能的一經修改的半導體電路,其中該熱迴路表示包括用於動態地偵測該等元件之該等溫度變化的一熱容參數。
- 如請求項6之方法,其中該第一網路連線表及該第三網路連線表對應於該半導體電路之一電路。
- 如請求項6之方法,其中在創建該第二網路連線表中,以一源極節點、一通道節點、一汲極節點、一閘極節點及連接主體節點的至少一熱阻或至少一熱容來模型化一電晶體。
- 如請求項8之方法,其中:一第一熱阻及一第一熱容並聯地連接於該通道節點與該源極節點之間,且一第二熱阻及一第二熱容並聯地連接於該通道節點與該汲極節點之間。
- 一種模擬一電路之方法,該方法藉由運行一模擬程式之一電腦所執行,該方法包含以下步驟:使用該電路之一電表示來模擬該電路之一電操作,以識別該電路之多個元件中的每一者之一功率耗散;基於該等元件中的每一者之該功率耗散及該等元件之特徵,藉由以一熱阻或一熱容替換在該電路的該電表示內之該等元件中的每一者之一電阻來產生該等元件中的每一者之一熱表示;基於該等元件中的每一者之該熱表示及等元件中的每一者之該功率耗散來模擬該電路之一熱操作;基於該熱操作之該模擬來產生用於該等元件中的每一者之一溫度特徵;使用該電路之該電表示及該等元件之該等溫度特徵來模擬該電路之另一電操作;使用該電路之該電表示及該等元件之該等溫度特徵來自該電路之其他電操作的該模擬以識別該等元件中的一或多者之一效能降級;以及基於該效能降級而修改該電路,以創建比該電路具有經改進的有關自加熱之效能的一經修改的電路。
- 如請求項10之方法,其中該等元件中的每一者之該熱表示包含一熱阻,該熱阻指示針對通過該元件的該功率耗散之跨該元件的一溫度差。
- 如請求項11之方法,其中:該等元件中的每一者之該熱表示進一步包含一熱容,其中該熱容及該熱阻指示該溫度差隨時間之一變化。
- 如請求項10之方法,其中該熱操作係藉由在重複的模擬該電操作中,以該等元件中的每一者之該熱表示替代該元件之一電表示來被模擬。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2014-0107135 | 2014-08-18 | ||
KR1020140107135A KR102268591B1 (ko) | 2014-08-18 | 2014-08-18 | 회로의 자가 발열 특성을 예측하는 시뮬레이션 시스템 및 그것의 회로 설계 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201610733A TW201610733A (zh) | 2016-03-16 |
TWI678632B true TWI678632B (zh) | 2019-12-01 |
Family
ID=55302351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104124376A TWI678632B (zh) | 2014-08-18 | 2015-07-28 | 用於使用估計電路的自熱特徵之模擬工具來設計電路之方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US10216876B2 (zh) |
KR (1) | KR102268591B1 (zh) |
CN (1) | CN105373642B (zh) |
TW (1) | TWI678632B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI795263B (zh) * | 2021-10-18 | 2023-03-01 | 台灣積體電路製造股份有限公司 | 積體電路分析方法、自動化系統以及非暫態電腦可讀媒體 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9952274B2 (en) | 2015-03-13 | 2018-04-24 | International Business Machines Corporation | Measurement for transistor output characteristics with and without self heating |
US9984190B1 (en) * | 2015-07-29 | 2018-05-29 | Ansys, Inc. | Systems and methods for determining parameters of a power MOSFET model |
US9747409B2 (en) * | 2015-09-24 | 2017-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of parameter extraction and system thereof |
CN105844059B (zh) * | 2016-04-19 | 2019-03-12 | 成都海威华芯科技有限公司 | 一种微波大功率晶体管建模方法 |
CN105787224B (zh) * | 2016-05-06 | 2023-01-10 | 国网福建省电力有限公司 | 一种模块化多电平换流器无环流仿真模型的建模方法 |
TWI620082B (zh) * | 2016-12-23 | 2018-04-01 | 國立高雄第一科技大學 | 具數位輸出之溫度感測電路設計之行爲模擬方法及其系統 |
CN108242200B (zh) * | 2016-12-23 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 自加热效应模型及测试方法 |
CN106527184B (zh) * | 2016-12-30 | 2023-07-25 | 贵州大学 | 一种能源互联网中电网联合热力网的实时仿真装置 |
US10204198B2 (en) | 2017-01-20 | 2019-02-12 | International Business Machines Corporation | Method for efficient localized self-heating analysis using location based deltat analysis |
JP7248651B2 (ja) * | 2018-03-15 | 2023-03-29 | Koa株式会社 | 抵抗器の熱解析装置、並びに、熱解析プログラム及びモデル生成プログラム |
CN111435655B (zh) * | 2019-01-11 | 2023-07-21 | 台湾积体电路制造股份有限公司 | 半导体装置的测试方法及制造方法 |
DE102020106348B3 (de) | 2020-03-09 | 2021-07-22 | Audi Aktiengesellschaft | Verfahren zum Ermitteln mindestens einer Zustandsgröße eines MOSFETs |
CN111709162B (zh) * | 2020-04-28 | 2023-05-02 | 全球能源互联网研究院有限公司 | 功率半导体模块中热阻分布计算方法、装置及存储介质 |
KR102507978B1 (ko) * | 2020-09-01 | 2023-03-10 | 건국대학교 산학협력단 | 회로 시뮬레이션 방법 및 장치 |
CN113033032B (zh) * | 2020-12-22 | 2022-09-09 | 中国人民解放军海军工程大学 | 热循环条件下功率半导体器件焊料疲劳裂纹扩展仿真方法 |
KR102339324B1 (ko) | 2021-01-15 | 2021-12-16 | 조영창 | 전자회로의 온도 예측 및 관리방법 |
WO2023279372A1 (zh) * | 2021-07-09 | 2023-01-12 | 华南理工大学 | 一种基于自热效应的FinFET器件建模仿真优化方法和系统 |
CN113343501A (zh) * | 2021-07-09 | 2021-09-03 | 华南理工大学 | 一种基于自热效应的FinFET器件建模仿真优化方法和系统 |
CN113836853B (zh) * | 2021-09-24 | 2023-06-09 | 蜂巢能源科技有限公司 | 电芯温度仿真方法、装置、设备及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200416799A (en) * | 2002-12-19 | 2004-09-01 | Sony Corp | Simulation method and simulator of semiconductor circuit device |
TWI230876B (en) * | 2001-07-20 | 2005-04-11 | Via Tech Inc | Method to preserve comments of circuit simulation text file |
US20090024347A1 (en) * | 2004-03-11 | 2009-01-22 | Rajit Chandra | Thermal Simulation Using Adaptive 3D and Hierarchical Grid Mechanisms |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW305958B (zh) * | 1995-05-26 | 1997-05-21 | Matsushita Electric Ind Co Ltd | |
JPH08327698A (ja) * | 1995-05-31 | 1996-12-13 | Fujitsu Ltd | 回路シミュレーション方法及びその装置 |
US7401304B2 (en) | 2004-01-28 | 2008-07-15 | Gradient Design Automation Inc. | Method and apparatus for thermal modeling and analysis of semiconductor chip designs |
US20090224356A1 (en) | 2004-01-28 | 2009-09-10 | Rajit Chandra | Method and apparatus for thermally aware design improvement |
US7472363B1 (en) | 2004-01-28 | 2008-12-30 | Gradient Design Automation Inc. | Semiconductor chip design having thermal awareness across multiple sub-system domains |
WO2007070879A1 (en) | 2005-12-17 | 2007-06-21 | Gradient Design Automation, Inc. | Simulation of ic temperature distributions using an adaptive 3d grid |
US7191413B2 (en) | 2004-01-28 | 2007-03-13 | Gradient Design Automation, Inc. | Method and apparatus for thermal testing of semiconductor chip designs |
JP2005346527A (ja) * | 2004-06-04 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 回路シミュレーション方法、デバイスモデル及びシミュレーション回路 |
JP4536430B2 (ja) | 2004-06-10 | 2010-09-01 | イビデン株式会社 | フレックスリジッド配線板 |
US7347621B2 (en) | 2004-07-16 | 2008-03-25 | International Business Machines Corporation | Method and system for real-time estimation and prediction of the thermal state of a microprocessor unit |
US7366997B1 (en) | 2005-01-11 | 2008-04-29 | Synplicity, Inc. | Methods and apparatuses for thermal analysis based circuit design |
US8106381B2 (en) | 2006-10-18 | 2012-01-31 | Translucent, Inc. | Semiconductor structures with rare-earths |
JP2008103587A (ja) * | 2006-10-20 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法、半導体集積回路装置、並びに、電子装置 |
JP2009048505A (ja) | 2007-08-21 | 2009-03-05 | Sharp Corp | 回路動作検証装置、回路動作検証方法、半導体集積回路の製造方法、制御プログラム、およびコンピュータ読み取り可能な可読記憶媒体 |
US8104006B2 (en) | 2008-01-31 | 2012-01-24 | Cadence Design Systems, Inc. | Method and apparatus for thermal analysis |
US8104007B2 (en) | 2008-06-24 | 2012-01-24 | Cadence Design Systems, Inc. | Method and apparatus for thermal analysis |
US8539408B1 (en) | 2008-07-29 | 2013-09-17 | Clarkson University | Method for thermal simulation |
CN102224501A (zh) * | 2008-11-20 | 2011-10-19 | 日本电气株式会社 | 模拟设备、模拟方法、以及存储程序的记录介质 |
US8365131B2 (en) | 2010-01-11 | 2013-01-29 | Empire Technology Development Llc | Hardware synthesis using thermally aware scheduling and binding |
US9086448B2 (en) | 2011-10-21 | 2015-07-21 | Peking University | Method for predicting reliable lifetime of SOI mosfet device |
-
2014
- 2014-08-18 KR KR1020140107135A patent/KR102268591B1/ko active IP Right Grant
-
2015
- 2015-07-28 TW TW104124376A patent/TWI678632B/zh active
- 2015-08-11 CN CN201510490669.8A patent/CN105373642B/zh active Active
- 2015-08-18 US US14/828,686 patent/US10216876B2/en active Active
-
2018
- 2018-12-27 US US16/233,422 patent/US20190130059A1/en not_active Abandoned
-
2019
- 2019-02-20 US US16/280,205 patent/US20190294748A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI230876B (en) * | 2001-07-20 | 2005-04-11 | Via Tech Inc | Method to preserve comments of circuit simulation text file |
TW200416799A (en) * | 2002-12-19 | 2004-09-01 | Sony Corp | Simulation method and simulator of semiconductor circuit device |
US20090024347A1 (en) * | 2004-03-11 | 2009-01-22 | Rajit Chandra | Thermal Simulation Using Adaptive 3D and Hierarchical Grid Mechanisms |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI795263B (zh) * | 2021-10-18 | 2023-03-01 | 台灣積體電路製造股份有限公司 | 積體電路分析方法、自動化系統以及非暫態電腦可讀媒體 |
Also Published As
Publication number | Publication date |
---|---|
US20190130059A1 (en) | 2019-05-02 |
CN105373642A (zh) | 2016-03-02 |
KR20160021960A (ko) | 2016-02-29 |
US10216876B2 (en) | 2019-02-26 |
KR102268591B1 (ko) | 2021-06-25 |
US20160048622A1 (en) | 2016-02-18 |
TW201610733A (zh) | 2016-03-16 |
CN105373642B (zh) | 2020-04-28 |
US20190294748A1 (en) | 2019-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI678632B (zh) | 用於使用估計電路的自熱特徵之模擬工具來設計電路之方法 | |
Hefner | A dynamic electro-thermal model for the IGBT | |
US9323870B2 (en) | Method and apparatus for improved integrated circuit temperature evaluation and IC design | |
US10289777B2 (en) | Integrated circuit designs based on temperature distribution determination | |
Szekely et al. | Electro-thermal and logi-thermal simulation of VLSI designs | |
Ziabari et al. | Power blurring: Fast static and transient thermal analysis method for packaged integrated circuits and power devices | |
d’Alessandro et al. | Analysis of the UIS behavior of power devices by means of SPICE-based electrothermal simulations | |
US10846451B1 (en) | Methods of modelling irregular shaped transistor devices in circuit simulation | |
ter Maten et al. | Nanoelectronic COupled problems solutions-nanoCOPS: modelling, multirate, model order reduction, uncertainty quantification, fast fault simulation | |
ITTO20130574A1 (it) | Procedimento per la progettazione automatica di un circuito elettronico, relativo sistema e prodotto informatico | |
US8549462B2 (en) | Thermal coupling determination and representation | |
Zhang et al. | Integrated thermal and power delivery network co-simulation framework for single-die and multi-die assemblies | |
Kao et al. | Electrical/thermal co-design and co-simulation, from chip, package, board to system | |
d'Alessandro et al. | Time domain dynamic electrothermal macromodeling for thermally aware integrated system design | |
De Falco et al. | ELDO-COMSOL based 3D electro-thermal simulations of power semiconductor devices | |
Klokotov et al. | Latency insertion method (LIM) for electro-thermal analysis of 3-D integrated systems at pre-layout design stages | |
Hu et al. | Transient junction temperature estimation of IGBT using improved thermal model | |
Schoenmaker et al. | Fully-coupled 3D electro-thermal field simulator for chip-level analysis of power devices | |
Sodan et al. | Distributed electro-thermal model based on fast and scalable algorithm for GaN power devices and circuit simulations | |
Sassone et al. | Modeling and characterization of thermally induced skew on clock distribution networks of nanometric ICs | |
Wiedemann et al. | SPICE model extension to simulate the transient coupled electro-thermal behaviour for several power electronic components on system level-modelling approach and experimental validation | |
Jeon et al. | Circuit modeling of the electro-thermal behavior of nanoscale bulk-FinFETs | |
Mohammadi et al. | Development of an electrothermal simulation tool for integrated circuits: Application to a two-transistor circuit | |
US8893064B1 (en) | System and method for determining merged resistance values for same-type terminals in a complex semiconductor structure | |
Harris | Electrothermal analysis of three-dimensional integrated circuits |