CN105373642B - 估计电路的自发热特征的模拟系统及其设计方法 - Google Patents
估计电路的自发热特征的模拟系统及其设计方法 Download PDFInfo
- Publication number
- CN105373642B CN105373642B CN201510490669.8A CN201510490669A CN105373642B CN 105373642 B CN105373642 B CN 105373642B CN 201510490669 A CN201510490669 A CN 201510490669A CN 105373642 B CN105373642 B CN 105373642B
- Authority
- CN
- China
- Prior art keywords
- circuit
- thermal
- simulation
- node
- netlist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了估计电路的自发热特征的模拟系统及其设计方法。使用由计算机执行的电路模拟工具设计半导体电路的方法包括:通过使用电路模拟工具计算所述半导体电路的元件的功耗。基于每个元件的功耗和几何信息,生成关于所述半导体电路的热网表。使用电路模拟工具利用热网表执行半导体电路的模拟以便检测每个元件的温度。所述热网表包括每个元件的热容信息。
Description
相关申请的交叉引用
本申请要求对于2014年8月18日在韩国知识产权局提交的韩国专利申请No.10-2014-0107135的优先权,其整个内容通过引用合并于此。
技术领域
这里描述的技术涉及半导体电路的设计,更加具体来说,涉及用于估计电路的自发热特征的模拟系统。
背景技术
通常,使用用于设计半导体集成电路的原理图工具(schematic tool)设计电路原理图。电路原理图表示包括在半导体集成电路中的元件及元件之间的连接关系。接下来,电路原理图的元件被设计具有诸如导电层、半导体层和绝缘层这样的材料层的图案。然后,基于生成的布局通过迭代沉积和对材料层的图案化来设计具有所需要的功能的半导体集成电路,以使得图案被垂直和水平地部署。
在通过原理图工具生成半导体集成电路的电路原理图之后,通过使用模拟设备模拟网表(netlist)来测试半导体集成电路的操作,所述网表由原理图工具提供。当模拟结果不可接受时修订电路原理图。
在为移动设备设计电路中,电路的自发热是一个问题。自发热影响设备性能和可靠性。为此,设计分析环境需要被构造为考虑自发热特征来优化电路设计。可以使用用于设计电路的热分析的专用模拟器。但是,在较早的设计阶段中,电路原理图的热分析在时间和成本上不实际。
因此,急需使得电路设计师能够使用热分析结果优化电路的分析环境。
发明内容
本申请的实施例的一方面教导提供一种使用由计算机执行的电路模拟工具设计半导体电路的方法。所述方法包括:通过使用电路模拟工具计算半导体电路的元件的功耗;基于所述每个元件的功耗和几何信息生成关于所述半导体电路的热网表;以及使用电路模拟工具利用所述热网表执行所述半导体电路的操作的模拟以检测每个元件的温度。所述热网表包括每个元件的热容信息。
本申请的实施例的另一方面教导提供一种使用由信息处理设备执行的电路模拟工具设计半导体电路的方法。所述方法包括:接收所述半导体电路的第一网表以及包括在所述半导体电路中的元件的材料和几何信息;使用电路模拟工具通过第一网表进行半导体电路的操作的第一模拟;基于根据第一模拟生成的元件的功耗、所述材料信息和所述几何信息中的至少一个生成与所述半导体电路的热路相应的第二网表;使用电路模拟工具执行所述半导体电路的第二模拟操作以检测所述元件的温度变化;以及基于检测到的温度变化修订第一网表以生成第三网表。所述热路包括用于动态地检测所述元件的温度变化的热容参数。
本申请的实施例的又一方面教导提供一种模拟半导体电路的基于计算机的系统。基于计算机的系统包括输入/输出设备、工作存储器和中央处理单元。所述输入/输出设备被适配为接收半导体电路的电网表、包括在所述半导体电路中的元件的几何信息以及所述元件的材料特征信息。所述工作存储器被适配为加载模拟程序。所述中央处理单元被适配为基于从所述输入/输出设备提供的信息运行所述模拟程序。所述模拟程序包括:模拟工具,被适配用于检验半导体电路的电路特征;和模拟控制模块,被适配为调用所述模拟工具,使所述模拟工具使用所述电路网表计算功耗,根据所计算的功耗、所述几何信息和所述材料特征信息生成所述半导体电路的热网表,以及使所述模拟工具利用所述热网表模拟所述半导体电路的操作并且输出所述元件的热路特征。
本申请的实施例的另一方面教导提供一种由运行模拟程序的计算机执行的模拟电路的方法。所述方法包括:使用所述电路的电表示模拟所述电路的电操作,以识别所述电路的多个每个元件的功率损耗。基于所识别的功率损耗和所述元件的特征生成每个元件的热表示。
在示范性实施例中,所述方法还包括基于每个元件的热表示和所识别的功率损耗模拟所述电路的热操作。
在示范性实施例中,所述方法还包括基于所述热操作的模拟生成每个元件的温度特征。
在示范性实施例中,所述方法还包括使用所述电路的电表示和所生成的元件的温度特征模拟所述电路的另一电操作。
在示范性实施例中,所述方法还包括使用所述电路的电操作的电表示和所生成的元件的温度特征,从所述电路的电操作的模拟中识别一个或多个元件的性能下降。
在示范性实施例中,所述每个元件的热表示包括热阻,其指示针对通过元件的识别的功率损耗的、跨越所述元件的温度差。
在在示范性实施例中,每个元件的热表示还包括热容。热容和热阻指示随时间温度差的变化。
在示范性实施例中,通过在电操作模拟的重复中用每个元件的热表示取代元件的电表示来模拟热操作。
附图说明
上述及其它目标和特征将从参照以下附图的以下描述中变得明显,附图中相同的参考标记贯穿各个图指代相同的部件,除非另作说明,并且其中:
图1A和图1B是示出根据本申请的实施例的、在电路与热路的元件之间的相应关系的图;
图2A和图2B是示意性地示出根据本申请的实施例的热路分析方法的图;
图3是示出根据申请的实施例的模拟系统的框图;
图4是示意性地示出根据本申请的实施例的、图3中所示的模拟系统的电路模拟方法的流程图;
图5是用于对热路建模的晶体管的剖视图;
图6是示出图5中所示的MOSFET晶体管的等效热路的电路图;
图7是示意性地示出根据本申请的另一实施例的、图3中所示的模拟系统的电路模拟方法的流程图;
图8是示出根据本申请的实施例的用于热路的电路建模分析的例子的FinFET晶体管的透视图;
图9是示出以电路形式建模的图8的FinFET晶体管的等效热路的电路图;
图10是具有不同于图8中所示的FinFET晶体管的形状的FinFET晶体管的透视图;
图11是示出具有图10中所示的多鳍(multi-fin)结构的FinFET晶体管的等效热路的电路图;
图12是具有多指(multi-finger)结构的FinFET晶体管的透视图;
图13是示出图12中所示的多指结构的FinFET晶体管的等效热路的电路图;
图14是示意性地示出根据本申请的实施例的运行以分析热路的模拟的结果的波形图;
图15是示意性地示出根据本申请的实施例的利用热网表执行模拟的结果的透视图;
图16是示意性地示出根据本申请的实施例的、使用电路模拟设计的环形振荡器的电路图;和
图17是示意性地示出图16中所示的晶体管的温度变化的图。
具体实施方式
将参考附图具体描述实施例。然而,本申请可以以各种不同的形式具体实现,并且不应当是释为仅仅限制于这里示出的实施例。而是,提供这些实施例为示例以使得本公开将是彻底的和完全的,并且将向本领域技术人员充分传达本申请的概念。因此,对于本申请的一些实施例来说不描述已知的处理、元件和技术。除非另作说明,否则同样的参考标记贯穿附图和所写的描述表示同样的元件,因而将不重复对其的描述。在附图中,层和区域的大小和相对大小为了清楚而可能夸大。
将理解的是,虽然术语“第一”、“第二”、“第三”等等可以在这里用来描述各种元素、组件、区域、层和/或部分,但是,这些元素、组件、区域、层和/或部分不应当局限于这些术语。这些术语仅仅用于将一个元素、组件、区域、层或部分与另一区域、层或部分区分开。因而,下面讨论的第一元素、组件、区域、层或部分可以称作第二元素、组件、区域、层或部分而不脱离本申请的教导。
诸如“在之下”、“下方”、“较下”、“在上方”、“上方”等等的空间相对项可以在这里使用,以便于描述如图中所示一个元素或特征对另一元素(多个)或特征(多个)的相对关系。将理解的是,空间相对术语意图是包括除了图中所绘的方向之外在使用或操作中的设备的不同方向。例如,如果图中的设备反转,则被描述为在其它元素或特征“之下”或“下方”的元素将转向在该其它元素或特征“上方”。因而,示范性术语“下面”和“下方”可以包括上方和下方两个方向。否则,设备可以向东(旋转90度或其它方向)并且从而解释这里使用的空间相对描述符。另外,还将理解的是,当一个元素或层被称作在两个层“之间”时,它可以是在两个层之间的唯一一个层,或者还可以存在一个或多个居间层。
这里使用的术语仅是出于描述特定示范性实施例的目的而不是意在本申请的限制。如这里使用的,单数形式的“一”、“该”和“所述”意在也包括复数形式,除非上下文清楚地指示不是这样。还将理解,术语“包括”和/或“包含”在本说明书中使用时,指定存在所述特征、整体、步骤、操作、元素和/或元件,而不排除存在或增加一个或多个其它特征、整体、步骤、操作、元素、元件和/或其群组。如这里所使用的,术语“和/或”包括一个或多个相关联的所列项中任意一个或全部组合。而且,术语“示范性"是用来指代例子或者图解。
应当明白,当一个元素或层被称作“在其上”、“连接到”、“耦接到”或“邻近于”另一个元素或层时,它可以是直接在其上、连接到、耦接到或邻近于其它元素或层,或者可以存在一个或多个中间元素或层。相反,当一个元素被称作“直接在其上”、“直接连接到”、“直接耦接到”或“紧邻于”另一个元素或层时,没有中间元素或层存在。
除非以别的方式定义,否则这里使用的所有术语(包括技术术语和科学术语)具有与本申请所属的领域的技术人员通常所理解的相同的意义。还将理解的是,诸如在通常使用的词典中定义的那些术语应该解释为具有与相关技术和/或本说明书的上下文中的意义一致的意义,并且将不以理想化或过度形式化的方式解释,除非清楚地在这里如此定义。
图1A和图1B是示出根据本申请的实施例的、在电路与热路的元件之间的相应关系的图。图1A示出使用热阻对电阻建模的实施例。图1B示出使用热阻和热容对电阻建模的实施例。
参照图1A,遵照欧姆定律分析关于阻抗Re的电路。也就是说,施加于阻抗Re的电压V用阻抗Re与流过阻抗Re的电流I的乘积表示。以下公式1示出该关系。
V=I×Re (1)
遵照傅立叶定律分析关于热阻Rth的热路。也就是说,热阻Rth两端之间的温度差ΔT用功率损耗(power dissipation)Q与热阻Rth的乘积表示。以下公式2示出该关系。
△T=Q×Rth (2)
在公式2中,功率损耗Q可以用作热路与电路的参数。也就是说,对于由电路的阻抗Re消耗的电能,功率(P=I2Re)可以相应于热路的功率损耗Q,其具有与电流类似特征。
图1B示出电路与热路之间的另一关系。参照图1B,通过公式1分析电阻Re两端的电压或者流经电阻Re的电流。在一些情况下,需要通过使用时间函数分析热路。
当电路的电容C与阻抗R是串联或者并联时,电压V(t)可以是时间的函数。也就是说,通过适用于稳态和瞬态二者的公式来表示电压。因此,可以根据电容C的幅度确定V(t)的幅度。由于电容C所造成的电压V(t)的变化可以相对于时间逐渐进行。该特征可以用来描述这样的物理特征:在热路中温度变化比施加的功率要慢。
上述特征被应用于热路,其如下面的公式3中所示表示。
热路还可以包括无源元件,诸如热容Cth,用于动态地分析自发热现象。也就是说,图1B中所示的热路使得可以分析关于瞬态的热特征。这里,使用时间常数τ(=Rth×Cth),其代表由于热容Cth而造成的温度变化。也就是说,通过使用表示瞬变现象的公式,可以表示温度的相对变化相对于施加功率的时间来说要慢的现象。电阻与热阻之间或者电阻与热阻/热容之间的相应关系可以使人想到,使用电路模拟工具来模拟热路。
而且,可以通过设置热容Cth的幅度来分析电路的基于自发热的温度特征。热容Cth的幅度可以根据关于元件的各种热特征的测量值、实验值或者元件的几何信息来确定。因此,还通过电路的模拟工具估计热路的动态特征。
图2A和图2B是示意性地示出根据本申请的实施例的热路分析方法的图。图2A是用于描述由于自发热造成的动态热特征的热路图,而且图2B是示意性地示出图2A的温度特征的定时图。
参照图2A,通过热阻Rth和热容Cth的并联连接描述热路,该热路的热传导通过等效电路表示。对于元件实际消耗的电功率,功率Q被描述为与电路的电流源基本上相同。热阻Rth当作元件中对热传导的阻抗。也就是说,随着热阻Rth变大,隔热效果会变高。在晶体管中,被具有较大热阻Rth的材料屏蔽的沟道区域的自发热影响元件的操作可靠性。热容Cth被建模为对于温度变化的电路的电容器。
图2B是示出图2A中所示的热路的温度特征的图。参照图2B,即使功率损耗Q是矩形波的函数,跨越热阻Rth与热容Cth中的每一个的温度差ΔT(=T1–T2)的变化也是平滑的。例如,使温度差能够达到稳态Ts的63%的时间常数τ用热阻Rth与热容Cth的乘积(Rth×Cth)表示。考虑上述关系确定用于生成电路的热网表的热阻Rth与热容Cth的幅度。
图3是示出根据本申请的实施例的模拟系统100的框图。参照图3,模拟系统100包含中央处理单元(CPU)110、工作存储器130、输入/输出设备150和存储设备170。模拟系统100可以是用于电路和热分析的专用设备,但是它可以用包括SPICE模拟程序的计算机实现。
CPU 110运行将在模拟系统100上运行的软件:应用程序、操作系统和设备驱动程序。CPU 110可以运行加载工作存储器130上的操作系统OS(未示出)。CPU 110可以运行基于OS的应用程序。例如,CPU 110运行加载在工作存储器130上的模拟控制模块132和SPICE(集成电路通用模拟程序)程序134。应用程序的实施例例示为SPICE程序134,被用作用于模拟电路的工具。但是,本申请的范围和精神可以不限制于此。各种电路模拟工具可以用来模拟电路或者热路。
操作系统OS或者应用程序加载在工作存储器130上。当启动模拟系统100时,存储在存储设备170中的OS镜像(未示出)可以根据启动序列加载到工作存储器130上。操作系统OS可以支持模拟系统100的所有输入/输出操作。同样,用户选择的或者提供基本服务的应用程序可以加载到工作存储器上。具体来说,根据本申请的实施例,模拟控制模块132和SPICE程序134也从存储设备170加载到工作存储器130上以执行热分析。SPICE程序134是电路模拟程序的一个例子,并且本申请的范围和精神可以不限制于此。
工作存储器130可以是诸如静态随机存取存储器(SRAM)或者动态随机存储器(DRAM)之类的易失性存储器,或者诸如PRAM、MRAM、ReRAM、FRAM或NOR闪速存储器之类的非易失性存储器。
模拟控制模块132根据本申请的实施例进行电路分析和热分析。具体来说,模拟控制模块132基于根据预定过程接收到的电路的电网表分析电路。模拟控制模块132根据通过分析电路计算的每个元件的功率损耗和几何信息来生成热网表。模拟控制模块132使SPICE程序134进行基于热网表的模拟。模拟控制模块132基于SPICE程序134进行的热分析来估计关于由于自发热所造成的热路的每个节点的温度值。模拟控制模块132通过根据热分析来另外模拟电路的温度增加或者降低施加于其上的电路,来模拟自发热施加于其上的电路。
输入/输出设备150控制来自用户界面设备的用户输入和输出。例如,输入/输出设备150包括键盘和监视器,并且接收电网表文件或者各种元件的几何信息。输入/输出设备150显示模拟系统100的模拟操作的过程和结果。
存储设备170可以是模拟系统100的存储介质。存储设备170存储应用程序、OS镜像和各种数据。存储设备170可以用存储卡(例如,MMC、eMMC、SD或者MicroSD)或者硬盘驱动器(HDD)实现。存储设备170可以包含具有大存储容量的NAND闪速存储器。可替换地,存储设备170可以是下一代非易失性存储器(例如,PRAM、MRAM、ReRAM或者FRAM)或者NOR闪速存储器。
系统互连器(interconnector)190是用于在模拟系统100中形成网络的系统总线。CPU 110、工作存储器130、输入/输出设备150和存储设备170通过系统互连器190电连接并且通过系统互连器190交换数据。但是,本申请的范围和精神可以不限制于此。例如,还可以提供仲裁设备(arbitration device)用于有效管理。
根据以上描述,模拟系统100通过参考接收到的电路的电网表的SPICE程序134来计算由于自发热造成的每个元件的温度的增量。模拟系统100施加计算的增量到电路的模拟,由此使得能够考虑自发热的高速电路分析。
图4是示意性地示出根据本申请的实施例的、图3中所示的模拟系统100的电路模拟方法的流程图。参照图4,根据本申请的实施例的模拟系统100通过使用SPICE程序计算在特定点由于电路或元件自发热造成的温度变化。
在步骤S110中,模拟系统100接收电路的电网表。例如,模拟系统100可以接收由用户生成的网表文件。用户可以通过输入/输出设备150生成电网表或者向模拟系统100提供预先生成的网表文件。此时,用户可以提供预定电路元件的几何信息或者材料特征信息。诸如元件的几何信息或者热导率这样的特征信息可以用于生成热网表。
在步骤S120中,模拟系统100对接收到的电路的电网表执行第一模拟。例如,模拟控制模块132驱动SPICE程序134用于第一模拟。模拟控制模块132使SPICE程序134模拟接收到的电路的电网表。作为模拟的结果,可以定义在电路的电网表中定义的每个电路元件的功率损耗。
与每个电路元件相应的热路可以在提供每个电路元件的几何信息、材料特征信息和功率损耗的时候被建模。电路的电网表的组件可以替换为电路的热网表的组件。一个电阻可以替换为热路的热阻。将理解的是,当热容不是非常大的问题时,电阻被替换为热路的热阻。当电路的每个元件被替换为热路的参数时,电路的热网表完成。可以使用以上描述的电路的电网表的元件的几何信息和材料特征值进行热阻或者热容的替换。热阻和热容实际上替换SPICE程序134(参照图3)中的电阻的值。同样,电路的电流I替换为热路的功率损耗Q,而且电路的电压V替换为温度增量ΔT。
在步骤S130中,模拟系统100的每个元件执行用于分析电路的热网表的第二模拟。根据第二模拟提供用于连接元件的节点的温度值和元件的等效热阻或者热容。计算由于自发热造成的每个元件的温度。
在步骤S140中,考虑自发热重建电路的电网表。也就是说,更新通过第二模拟计算的温度增量被施加于其上的电网表。考虑自发热的电路的模拟可以通过稍后应用SPICE程序134的特定函数(添加温度变量)来另外执行。
描述根据本申请的实施例的电路分析方法。基于几何信息和材料特征信息生成的、根据本申请的实施例的热网表用与电路的电网表相应的元素变量替换。如果进行由SPICE程序134进行的模拟,则根据电路的物理定律和特定温度值的收敛来计算热路参数。但是,可以根据电路与热路之间的相应关系通过电路分析输出温度增量,由此使得考虑自发热造成的效果来分析电路成为可能。
图5是用于对热路建模的晶体管的剖视图。参照图5,其中示出MOSFET晶体管200的横截面。
在衬底210上形成块(bulk)。掺杂区域230和235形成在块上以形成源极和漏极。形成栅极绝缘层240和栅电极250。栅极绝缘层240和栅电极250被隔离物(spacer)260保护。形成浅沟槽隔离(Shallow trench isolation,STI)220和225用于器件隔离。
在MOSFET晶体管200中,由于自发热造成的热大多通过衬底210排出,因为衬底210与块之间的热阻不大。通过根据本申请的实施例的模拟方法,即使在该结构中也通过简单方法估计动态温度特征,并且提供估计的结果作为用于电路模拟的可靠性信息。
MOSFET晶体管200仅仅是示范性用于描述热路建模方法,并且本申请的范围和精神可以不限制于此。根据本申请的实施例建模可以容易地应用于以下功率器件以及MOSFET晶体管200:双极结型晶体管(bipolar junction transistor,BJT)、结型场效应晶体管晶体管、绝缘栅极双极晶体管(insulated-gate bipolar transistor,IGBT)、晶闸管、栅极截止晶闸管(gate turn-off thyristor,GTO)和Triac。
图6是示出图5中所示的MOSFET晶体管200的等效热路的电路图。参照图6,MOSFET晶体管200的热路200’通过参考图1A和1B描述的变换方式简化。MOSFET晶体管200消耗的功率称为“PWR”。设备的功耗PWR通过电路的模拟计算。
将使用根据四个节点:源极、漏极、沟道和栅极的热阻或者热容来描述MOSFET晶体管200的热路200’。与功耗Qs、Qd和Qch相应的功率值被提供给其中发生功耗的节点(源极、漏极和沟道)。假定在栅极节点G处实际上没有消耗功率。消耗功率Qs、Qd和Qch可以充当电路的电流源。通过将源极的因子乘以功耗PWR计算在源极节点S处消耗的源极功率Qs。在漏极和沟道处消耗的功率Qd和Qch可以以上面描述的相同方法计算。如果针对每个节点对充当功率的功耗建模,则节点当中的等效热阻和热容被建模。
与绝缘层相应的热阻Rox被插入到沟道节点CH与栅极节点G之间。栅极热阻Rg部署在栅极节点G与栅极接触节点Cnt_G之间。当通过SPICE程序134模拟热路时栅极节点G的目标温度Tg使用电压值输出。以与上面描述的相同方法获得栅极接触节点Cnt_G的温度Tcnt_g。
热阻Rcs和热容Ccs被建模为并行插入到沟道节点CH与源极节点S之间。充当电流源的源极功率Qs被提供给源极节点S。热阻Rxs和热容Cxs被建模为并行连接在源极节点S与源极接触节点Cnt_S之间。热阻Rcd和热容Ccd被建模为并行连接在沟道节点CH与漏极节点D之间。充当电流源的漏极功率Qd被提供给漏极节点D。热阻Rxd和热容Cxd被建模为并行连接在漏极节点D与漏极接触节点Cnt_D之间。
热阻Rgd被建模为连接在栅极节点G与漏极节点D之间。理由是,在漏极节点D处消耗的功率与其它节点相比较相对较大并且发热值相对较大。因此,热阻Rgd被插入以便对通过隔离物260排放到栅极节点G的热排放进行建模。另外,通过添加块节点B和衬底节点SUB来更加准确地描述通过块排放到衬底的热排放。在这种情况下,热阻Rxb_s插入到块节点B与源极节点S之间,热阻Rxb_ch插入到块节点B与沟道节点CH之间,以及热阻Rxb_d插入到漏极节点D与块节点B之间。热阻Rbulk被建模为在块节点B与衬底节点SUB之间。热阻Rsub被建模为在衬底的表面与衬底节点SUB之间,而且热阻Rscb被建模为在相邻元件的衬底与衬底节点SUB之间。Tamb是周围温度。
在示范性实施例中,关于节点的温度值Tch、Ts、Td、Tcnt_s、Tcnt_d、Tcnt_g和Tsub_adj可以根据本申请的实施例通过对热分析的模拟获得。MOSFET晶体管200的热路模型200’还可以包括几何信息。也就是说,热路模型200’还可以包括关于MOSFET晶体管200的沟道宽度和沟道长度的信息。例如,可以从沟道的长宽比Lch/Wch并且使用沟道的热导率(thermal conductivity)计算热阻。可以使用时间常数或者几何信息和材料特征信息计算热容。
示意性地描述关于与MOSFET晶体管200相应的热路200’的建模。如果以分析电路的方式模拟经建模的热路200’,则可以使用与电压相应的值推导出每个节点的温度,由此使得可以准确地估计由于与MOSFET晶体管200的操作有关的自发热所造成的温度变化。另外,可以相对于各种使用MOSFET晶体管200的应用电路来估计关于特定部分的自发热效果。
图7是示意性地示出根据本申请的另一实施例的、图3中所示的模拟系统100的电路模拟方法的流程图。参照图7,根据本申请的实施例的模拟系统100通过使用诸如SPICE这样的电路模拟程序计算设计电路的自发热特征。
在步骤S210中,模拟系统100接收将要设计的电路的电网表。例如,模拟系统100可以接收由用户生成的网表文件。用户可以通过输入/输出设备150生成电网表或者向模拟系统100提供预先生成的网表文件。此时,用户可以提供预定电路元件的几何信息或者材料特征信息。
在步骤S220中,模拟系统100对接收到的电路的电网表执行第一模拟。例如,模拟控制模块132(参照图3)使SPICE程序134使用用于第一模拟的网表来分析电路,并且SPICE程序134模拟所提供的网表的电路。作为模拟的结果,可以定义在电路的电网表中定义的每个电路元件的功率损耗。
在步骤S230中,模拟系统100基于接收到的第一模拟结果和元件的几何和材料特征信息来生成热网表。模拟系统100计算使用诸如电路的每个元件的沟道长度、沟道宽度和热导率这样的信息建模的节点的热阻或者热容。另外,模拟系统100使用每个元件的功耗计算在沟道、源极和漏极消耗的功率。此时,可以使用通过第一模拟生成的功耗PWR来计算在元件的源极、漏极和沟道处消耗的功率作为关于源极、漏极和沟道的因子(或者比率)factor_s、factor_ch和factor_d。
如果确定了关于每个元件的热路的热阻、热容和功耗,则构造用于热分析的热网表。模拟控制模块132通过关于在电网表中定义的每个晶体管的热路模型替换来生成热网表。每个元件的每个节点的功耗值用与电流源相应的值代替。热阻替换电阻值,以用于SPICE程序134的分析。另外,热网表被构造以使得热容当作电容。由热网表定义的晶体管的元件不完全相应于由电网表定义的晶体管的元件。但是,可以通过用于使用SPICE程序134分析电路的模拟来分析热网表。
在S240中,执行关于所生成的热网表的第二模拟。在第二模拟期间,基于电路的操作定律分析热路。这是基于对电路中的欧姆定律和傅里叶定律的相似性。所定义的是,在执行用于分析热路的第二模拟时由热网表定义的每个晶体管的温度。另外,对于每个晶体管的每个节点来定义温度。每个节点的温度值通过电压值输出作为模拟结果。
在步骤S250中,提取通过第二模拟确定的晶体管或者晶体管的节点的温度值。通过关于晶体管的沟道、漏极和源极以及关于触点、块和衬底进行建模所定义的节点的温度被作为第二模拟的结果输出。通过使用所述值来计算由于自发热造成的晶体管的温度增量。
在步骤S260中,模拟系统100考虑由于自发热造成的晶体管的温度增量生成电网表。也就是说,第一模拟是在从不考虑元件的基于自发热的温度值的条件下进行的。但是,晶体管和电路的特征实际上由于因自发热而升高的温度而变化。这里,例如,在SPICE模拟期间,“dtemp”函数被用于将温度增加应用到电网表。
在S270中,使用考虑由于自发热造成的温度增加而被更新的电网表来执行第三模拟。第三模拟使得可以考虑设计电路的自发热来优化电路的性能和可靠性。
描述了根据本申请的实施例的基于自发热的电路模拟方法。基于电路的分析定律来模拟热路。根据该分析方法,可以将时间常数应用于热路,从而与实际上将消耗的功率相比,温度的上升或者下降速度被降低。因此,可以动态地分析在特定点处的自发热以及分析稳态的热路。
图8是示出根据本申请的实施例的、用于示出热路的电路建模分析的例子的FinFET晶体管的透视图。参照图8,示出块类型FinFET 300以描述实施例的特征。
硅鳍330和氧化物膜区域320形成在衬底310上。栅极340形成在氧化物膜区域320和硅鳍330上。硅鳍330可以形成源极332和漏极334。通常,硅鳍330遵照预定规则迭加地排列在衬底310上并且通过器件隔离(例如,沟槽(STI))(未显示)与相邻硅鳍隔开。
栅极340跨过硅鳍330。位于栅极340一侧的硅鳍330充当源极332,位于栅极340另一侧的硅鳍330充当漏极334。硅鳍330通过刻蚀衬底310的一部分而形成并且具有突出的结构。因此,两个侧壁和上表面被定义。虽然图中未示出,但是衬底310的刻蚀部分被器件隔离填充以作为沟槽。
这里,FinFET晶体管300可以使用用于对热路建模的几何信息来表示。也就是说,FinFET晶体管330可以使用诸如硅鳍330的高度Hfin和宽度Wfin以及栅极340的高度Hg和宽度Lg这样的几何信息表示。虽然未在图中示出,但是,用于连接源极332和漏极334的触点之间的距离Lsd以及硅鳍330的暴露长度Lext也用作几何信息。
以上描述的FinFET晶体管300具有难以散发焦耳热的、在硅鳍330处形成的源极、漏极和沟道的结构。为此,需要考虑自发热以在诸如FinFET晶体管300这样的结构中进行高可靠性的电路分析。
图9是示出以电路形式建模的图8的FinFET晶体管300的等效热路的电路图。参照图9,示出FinFET晶体管300的热路类似于参考图6描述的MOSFET晶体管200的热路。这里,元件的功耗PWR可以通过电路模拟计算。
将通过根据四个节点:源极、漏极、沟道和栅极连接热阻或者热容对MOSFET晶体管300的热路300’建模。这里,为了方便图解,充当消耗功率的消耗功率Qs、Qd和Qch单独地示出。
假定在栅极节点G处没有消耗功率。消耗功率Qs、Qd和Qch可以充当电路的电流源。通过将源极的因子factor_s乘以功耗PWR计算在源极节点S处消耗的源极功率Qs。在漏极和沟道处消耗的功率Qd和Qch可以以上面描述的相同方法计算。如果在每个节点处对充当功率的功耗建模,则节点当中的等效热阻和热容被建模。
与绝缘层相应的热阻Rox2被插入到沟道节点CH与栅极节点G之间。栅极热阻Rg部署在栅极节点G与栅极接触节点Cnt_G之间。栅极节点G的目标温度Tg在模拟热路时通过电压值输出。栅极接触节点Cnt_G的温度Tcnt_g以如上面描述的相同的方式获得。
热阻Rcs和热容Ccs被建模为并行插入到沟道节点CH与源极节点S之间。充当电流源的源极功率Qs被提供给源极节点S。热阻Rxs和热容Cxs被建模为并行连接在源极节点S与源极接触节点Cnt_S之间。热阻Rcd和热容Ccd被建模为并行连接在沟道节点CH与漏极节点D之间。充当电流源的漏极功率Qd被提供给漏极节点D。热阻Rxd和热容Cxd被建模为并行连接在漏极节点D与漏极接触节点Cnt_D之间。
热阻Rgd被建模为连接在栅极节点G与漏极节点D之间。理由是,在漏极节点D处消耗的功率与其它节点相比较相对较大并且发热值相对较大。因此,热阻Rgd被插入以便对通过隔离物260排放到栅极节点G的热排放进行建模。另外,通过添加块节点B和衬底节点SUB来更加准确地描述通过块排放到衬底的热排放。在这种情况下,热阻Rxb_s插入到块节点B与源极节点S之间,热阻Rxb_ch插入到块节点B与沟道节点CH之间,以及热阻Rxb_d插入到漏极节点D与块节点B之间。热阻Rbulk被建模为在块节点B与衬底节点SUB之间。热阻Rsub被建模为在衬底的表面与衬底节点SUB之间,而且热阻Rxcb被建模为在相邻元件的衬底与衬底节点SUB之间。
在示范性实施例中,关于节点的温度值Tch、Ts、Td、Tcnt_s、Tcnt_d、Tcnt_g和Tsub_adj可以根据本申请的实施例通过对热分析的模拟获得。FinFET晶体管300的热路模型300’还可以包括各种几何信息。可以使用每个材料的热导率和几何信息计算热阻。可以通过设备的制造商来提供这些准确值。热容可以以与热阻相同的方式来计算。
示意性地描述与FinFET晶体管300相应的热路300’的建模。如果以分析电路的方式模拟经建模的热路300’,则可以使用与电压相应的值推导出每个节点的温度,由此使得可以准确地估计由于与FinFET晶体管300的操作有关的自发热所造成的温度变化。
图10是具有不同于图8中所示的FinFET晶体管的形状的FinFET晶体管的透视图。参照图10,FinFET 400包括两个硅鳍430和440。该结构被称为“多鳍结构”。
硅鳍430和440以及氧化物膜区域420形成在衬底410上。栅极450形成在氧化物膜区域420和硅鳍430和440上。硅鳍430充当源极S1和漏极D1,硅鳍440充当源极S2和漏极D2。在多鳍结构的FinFET晶体管400中,自发热可以分别发生在硅鳍430和440处。因此,需要在热路中对硅鳍430和440建模,并且需要考虑硅鳍430和440之间的交互对热路建模。本申请的实施例示例出FinFET 400具有两个鳍。但是,本申请的范围和精神可以不限制于此。例如,根据本申请的实施例的热路建模方法适用于具有三个或更多硅鳍的FinFET晶体管。
图11是示出图10中所示的具有多鳍结构的FinFET晶体管400的等效热路的电路图。参照图11,示出关于FinFET晶体管400’的热路类似于参考图9描述的MOSFET晶体管300’的热路。这里,元件的功耗PWR可以通过电路模拟计算。
FinFET晶体管400的热路400’具有两个硅鳍。因此,将关于每个硅鳍的四个节点(源极、漏极、沟道和栅极)的热阻Rxs、Rcs、Rcd和Rxd以及热容Cxs、Ccs、Ccd、Cxd对FinFET晶体管400的热路400’建模。
与绝缘层相应的热阻Rox1和Rox2插入到第一沟道节点CH1与第一栅极节点G1之间。栅极热阻Rg部署在第一栅极节点G1与栅极接触节点Cnt_G之间。热阻Rcs和热容Ccs被建模为并行插入到第一沟道节点CH1与第一源极节点S1之间。充当电流源的源极功率Qs被提供给第一源极节点S1。
热阻Rxs和热容Cxs被建模为并行连接在第一源极节点S1与源极接触节点Cnt_S之间。热阻Rcd和热容Ccd被建模为并行连接在第一沟道节点CH1与第一漏极节点D1之间。充当电流源的漏极功率Qd被提供给第一漏极节点D1。热阻Rxd和热容Cxd被建模为并行连接在第一漏极节点D1与漏极接触节点Cnt_D之间。
热阻和热阻的建模可以同样地应用于其它硅鳍,并且其描述因此省略。另外,热阻Rgd被建模为连接在第一栅极节点G1与第一漏极节点D1之间以及第二栅极节点G2与第二漏极节点D2之间。
另外,通过添加第一块节点B1和第一衬底节点SUB1来更加准确地描述通过块排放到衬底的热排放。在这种情况下,热阻Rxbs被插入到块节点B1与源极节点S1之间,热阻Rxbch被插入到块节点B1与沟道节点CH1之间,而且热阻Rxbd被插入到漏极节点D1与块节点B1之间。热阻Rbulk被建模为在块节点B1与衬底节点SUB1之间。该热路的建模可以同样地应用于其它硅鳍。本申请的实施例被例示为热阻Rxcb存在于衬底节点SUB1与SUB2之间。在示范性实施例中,沟道节点Tch1和Tch2、源极节点Ts1和Ts2、漏极节点Td1和Td2、块节点B1和B2、用于栅极、源极和漏极的接触节点Tcnt、以及衬底节点Tsub_adj的温度值可以根据本申请的实施例通过模拟热分析而获得。
这里,假定第一栅极节点G1和第二栅极节点G2是热隔离的。本申请的实施例被例示为栅极热阻Rg(未示出)存在于第一栅极节点G1与第二栅极节点G2之间。用于描述鳍之间的接触共享的热阻Rmf可以被描绘为在漏极节点D1与D2之间。通过热阻Rsub描绘衬底的热阻,因为衬底被两个鳍共享。
示意性地描述于与具有多鳍结构的FinFET晶体管400相应的热路400’的建模。如果以分析电路的方式模拟经建模的热路400’,则可以使用与电压相应的值推导出每个节点的温度,由此使得可以准确地估计由于与FinFET晶体管400的操作有关的自发热所造成的温度变化。
图12是具有多指结构的FinFET晶体管500的透视图。参照图12,多指结构的FinFET晶体管500包含两个栅极540和550。硅鳍530和氧化物膜区域520形成在衬底510上。硅鳍530用作FinFET晶体管500的漏极和源极二者。
采用多指结构的FinFET晶体管500具有这样的结构:其中两个栅极线540和550沿正交方向跨过一个硅鳍530。为此,关于在栅极540与550和硅鳍530的交叉点处的沟道的热路需要被建模。另外,需要考虑排放到块衬底和由两个栅极540和550形成的两个沟道的热排放来对热路进行建模。本申请的实施例被例示为FinFET晶体管500具有两个栅极。但是,本申请的范围和精神可以不限制于此。例如,根据本申请的实施例的热路建模方法适用于具有三个或更多栅极的FinFET晶体管。
图13是示出图12中所示的多指结构的FinFET晶体管的等效热路的电路图。参照图13,在具有多指结构的FinFET晶体管500’中,当栅极被添加到参考图9描述的基本FinFET晶体管300’的热路中时,参数被额外调整。可以基于参数来生成热网表。根据本申请的实施例的模拟控制模块132(参照图3)可以根据栅极或者鳍的数目以及鳍或栅极结构来生成FinFET晶体管的热网表。
多指结构的FinFET晶体管500的功率PWR通过对电路进行模拟来计算。将提供给节点的热源Qs、Qch和Qd通过使用所计算的功率来建模。可以以电流源的形式在SPICE模拟的网表中生成热源Qs、Qch和Qd。通过将因子factor_s、factor_d和factor_ch乘以功耗PWR计算热源Qs、Qch和Qd。
具有多指结构的FinFET晶体管500的热路500’被建模为两个栅极节点G1和G2、两个沟道节点CH1和CH2、公共漏极节点D和根据两个栅极的两个源极节点S1和S2。生成网表以使得热阻Rxs和热容Cxs并行连接在源极节点S1与接触节点Cnt_S1之间。生成网表以使得热阻Rcs和热容Ccs并行连接在源极节点S1与沟道节点CH1之间。生成网表以使得热阻Rcd和热容Ccd并行连接在沟道节点CH1与漏极节点D1之间并且使得热阻Rxd和热容Cxd并行连接在漏极节点D1与接触节点Cnt_D之间。
另外,热阻Rg连接在接触节点Cnt_G1与栅极节点G1之间,热阻Rox1和Rox2(未示出)串行连接在栅极节点G1与沟道节点CH1之间。热阻Rgd被建模为连接在栅极节点G1与漏极节点D1之间。同样,热阻Rxbs被建模为连接在块节点B1与源极节点S1之间,热阻Rxbch被建模为连接在块节点B1与沟道节点CH1之间,而且热阻Rxbd被建模为连接在块节点B1与漏极节点D1之间。热阻Rbulk被建模为连接在块节点B1与衬底节点SUB1之间,而且热阻Rsub被建模为连接在衬底节点SUB1与外部之间。
该热路结构以漏极侧的接触节点Cng_D为中心对称,并且略去了对于对称结构的热路构造的描述。但是,因为两个栅极共享一个块,所以热阻Rxcb被描绘为在块节点B1与B2之间,以描述在栅极之间的块共享。
示意性地描述与FinFET晶体管500相应的热路500’的建模。如果以分析电路的方式模拟经建模的热路500’,则可以使用与电压相应的值推导出每个节点的温度,由此使得可以准确地估计由于与FinFET晶体管500的操作有关的自发热所造成的温度变化。
这里,根据本申请的实施例的FinFET晶体管被建模为根据本申请的实施例生成热网表。但是,本申请的范围和精神可以不限制于此。例如,对使用热阻和热容的热路建模可以应用于各种电路元件以及FinFET晶体管。
图14是示意性地示出根据本申请的实施例的运行以分析热路的模拟的结果的波形图。参照图14,在元件的特定点处的温度比功耗Q升高得要慢。根据本申请的实施例,热容被添加到热路,以描述动态温度特征。
在元件的特定节点处消耗的功率Q以矩形波的形式在t1施加。但是,由于热时间常数τ(=Rth×Cth),所以温度T比功耗Q升高得要慢。例如,要花费关于50ns的时间温度T才到达稳态。
如果功耗Q在t3下降到“0”,然后在t4升高,则温度T实际上平滑地下降。尽管如此,但是温度未到达最低点,它再次升高。也就是说,温度的变化比功耗Q的变化要慢。
根据本申请的实施例,通过利用热网表的SPICE模拟获得关于特定点的温度的动态变化值。该特征可以被提供为用于电路的可靠性的更加准确的信息。
图15是示意性地示出根据本申请的实施例的利用热网表执行模拟的结果的透视图。参照图15,使用FinFET晶体管600的源极610、沟道620和漏极630的电路模拟工具提取的温度可以与使用专用工具获得的温度处于同一范围(coterminous)。这里,在各点处表示的数字是使用用于模拟设备的温度的专用工具获得的值,而且括号中所示的值是使用根据本申请的实施例的电路模拟获得的值。
假定周围温度大约是300K,作为根据本申请的实施例的电路模拟的结果,FinFET晶体管600的源极610的温度估计为大约311K。该温度类似于使用专用工具估计的313K。但是,相对于漏极630执行的、作为根据本申请的实施例的电路模拟的结果估计的值大约是314K,而且通过专用工具估计的值大约是325K。源极610和漏极630的温度在自发热中不是问题。在载流子密度高的沟道620处自发热是有问题的。通过根据本申请的实施例的电路模拟估计的在沟道620的点处的温度大约是333K(622)、344K(624)和356K(626)。在通过专用工具估计的在沟道620的点处的温度大约是331K、340K和354K。这意味着,通过根据本申请的实施例利用热网表的电路模拟估计的值几乎类似于使用专用工具估计的值。
图16是示意性地示出根据本申请的实施例的、使用电路模拟设计的环形振荡器的电路图。参照图16,环形振荡器700包括多个顺序连接的反相器。这里,反相器的MOSFET晶体管可以在根据以上描述的方式的热路中建模。通过使用热路模拟来检测每个元件的温度变化。
在环形振荡器700中,因为相应于反相器的半导体图案被迭代,所以在输入状态下晶体管的功耗与位于反相器链的中心的晶体管720的功耗相同。但是,晶体管710的温度由于周围温度之间的差异而不同于晶体管720的温度。晶体管710的周围温度较低,而晶体管720的周围温度由于相邻晶体管的温度升高而变得相对较高。虽然难以在布局之间考虑该温度特征,但是将通过在布局之后执行的模拟来检测温度特征。
图17是示意性地示出图16中所示的晶体管的温度变化的图。参照图17,即使晶体管TR1和TR2消耗的功率保持相同,晶体管TR1和TR2的温度增量实际上也彼此不相同。
假定三个不同的功率电平应用于晶体管TR1和TR2。模拟环境被设置为晶体管TR1和TR2中的每一个在t1消耗功率Q1、在t2消耗功率Q2和在t3消耗功率Q3。
在t1,晶体管TR1和TR2中的每一个的节点(例如,漏极、沟道、栅极、源极和衬底)的温度由于功耗Q1而上升。在t1,晶体管TR1的节点被设置为具有漏极温度Td、沟道温度Tch、栅极温度Tg、源极温度Ts和衬底温度Tsub。漏极温度Td最高,衬底温度Tsub最低。这个温度增加可以施加于晶体管TR2。
在t2,晶体管TR1和TR2中的每一个的节点(例如,漏极、沟道、栅极、源极和衬底)的温度由于功耗Q2而再次上升。但是,因为功耗相较于t1增加,所以节点(例如,漏极、沟道、栅极、源极和衬底)的温度增量也升高。
在t3,晶体管TR1和TR2中的每一个的节点(例如,漏极、沟道、栅极、源极和衬底)的温度由于功耗Q3而又上升。节点(例如,漏极、沟道、栅极、源极和衬底)的温度增量也由于相较于t2较大的功耗Q3而升高。
晶体管TR1和TR2在布局上部署在不同的位置。例如,晶体管TR1位于输入状态,而且晶体管TR2位于邻近于自发热发生的晶体管处。因此,就布局来说,晶体管TR2的节点(例如,漏极、沟道、栅极、源极和衬底)的温度会比晶体管TR1的温度高。
考虑元件的布局的温度条件可以通过使用在布局之后执行的模拟来估计。
虽然已经参考示范性实施例描述了本申请,但是对于本领域技术人员来说,可以对它们进行各种改变和修改而不脱离本申请的精神和范围。因此,应当理解,上述实施例不是限制,而仅仅是说明性的。
Claims (13)
1.一种由计算机执行的、使用电路模拟工具设计半导体电路的方法,所述方法包括:
在半导体电路的操作的第一模拟中,将电路模拟工具应用于电网表,来计算所述半导体电路的元件的功耗;
基于每个元件的功耗和几何信息,通过用热阻或热容替换电网表中每个元件的电阻,生成关于所述半导体电路的热网表;和
在半导体电路操作的第二模拟中,将电路模拟工具应用于所述热网表,以在所述半导体电路操作的第二模拟期间检测每个元件的温度;
基于半导体电路的每个元件的温度,通过修订电网表来生成半导体电路的修订后的电网表;
在半导体电路操作的第三模拟中,将电路模拟工具应用于修订后的电网表,以确定有关半导体电路的功耗和温度二者的半导体电路操作的模拟结果;
根据模拟结果修改半导体电路,以创建在自热方面比所述半导体电路具有改进性能的修改后的半导体电路,其中
所述热网表包括每个元件的热容信息。
2.如权利要求1所述的方法,还包括用热阻替换电网表的至少一个元件的电阻,其中,
热阻是基于所述至少一个元件的几何信息和材料特征信息确定的。
3.如权利要求2所述的方法,还包括:
用热容替换电网表的至少一个其他元件的电阻,其中
所述热容是基于所述至少一个其他元件的热阻的值和时间常数确定的。
4.如权利要求1所述的方法,其中,在生成所述热网表中,所述功耗被提供为所述热网表的功率参数。
5.如权利要求1所述的方法,其中,在检测所述温度中,所述电路模拟工具通过构成热路的每个节点的电压输出值来指示构成电路的每个节点的温度。
6.一种设计半导体电路的方法,所述方法包括:
接收半导体电路的第一网表、和包括在半导体电路中的元件的材料信息和几何信息;
使用电路模拟工具通过第一网表进行半导体电路的操作的第一模拟;
根据按照第一模拟生成的元件的功耗、所述材料信息和所述几何信息中的至少一个,通过用热阻或热容替换第一网表中每个元件的电阻,生成与所述半导体电路的热路表示相应的第二网表;
使用所述电路模拟工具通过第二网表执行半导体电路的操作的第二模拟以便检测元件的温度变化;
基于温度变化修订第一网表以生成第三网表,
使用电路模拟工具执行对第三网表的半导体电路操作的第三模拟,以确定有关半导体电路的元件的温度变化、以及元件的功耗、材料信息和几何形状信息中的至少一个的半导体电路操作的模拟结果;以及
根据模拟结果修改半导体电路,以创建在自热方面比所述半导体电路具有改进性能的修改后的半导体电路,其中
所述热路表示包括用于动态地检测元件的温度变化的热容参数。
7.如权利要求6所述的方法,其中,第一网表和第三网表对应于所述半导体电路的电路。
8.如权利要求6所述的方法,其中,在生成第二网表中,晶体管通过源极节点、沟道节点、漏极节点、栅极节点、以及连接块节点的至少一个热阻或者至少一个热容来建模。
9.如权利要求8所述的方法,其中:
第一热阻和第一热容并行连接在所述沟道节点与所述源极节点之间,和
第二热阻和第二热容并行连接在所述沟道节点与所述漏极节点之间。
10.一种由运行模拟程序的计算机执行的模拟电路的方法,所述方法包括:
使用所述电路的电表示模拟所述电路的电操作,以识别所述电路的多个每个元件的功率损耗;以及
基于每个元件的功率损耗和元件的特征,通过用热阻或热容替换电路的电表示中的每个元件的电阻,生成每个元件的热表示;
基于每个元件的热表示和每个元件的功率损耗来模拟所述电路的热操作;
基于所述热操作的模拟来生成每个元件的温度特征;
使用所述电路的电表示和元件的温度特征来模拟所述电路的其它电操作;
使用所述电路的电表示和元件的温度特征,从所述电路的其它电操作的模拟来识别一个或多个元件的性能下降;以及
基于性能下降来修改电路,以创建在自热方面比所述电路具有改进性能的修改后的电路。
11.如权利要求10所述的方法,其中,每个元件的热表示包括热阻,其指示针对通过元件的功率损耗的、跨越所述元件的温度差。
12.如权利要求11所述的方法,其中:
每个元件的热表示还包括热容,其中
热容和热阻指示温度差随时间的变化。
13.如权利要求10所述的方法,其中,所述热操作通过在模拟电操作的重复中用每个元件的热表示取代元件的电表示来进行模拟。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2014-0107135 | 2014-08-18 | ||
KR1020140107135A KR102268591B1 (ko) | 2014-08-18 | 2014-08-18 | 회로의 자가 발열 특성을 예측하는 시뮬레이션 시스템 및 그것의 회로 설계 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105373642A CN105373642A (zh) | 2016-03-02 |
CN105373642B true CN105373642B (zh) | 2020-04-28 |
Family
ID=55302351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510490669.8A Active CN105373642B (zh) | 2014-08-18 | 2015-08-11 | 估计电路的自发热特征的模拟系统及其设计方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US10216876B2 (zh) |
KR (1) | KR102268591B1 (zh) |
CN (1) | CN105373642B (zh) |
TW (1) | TWI678632B (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9952274B2 (en) | 2015-03-13 | 2018-04-24 | International Business Machines Corporation | Measurement for transistor output characteristics with and without self heating |
US9984190B1 (en) * | 2015-07-29 | 2018-05-29 | Ansys, Inc. | Systems and methods for determining parameters of a power MOSFET model |
US9747409B2 (en) * | 2015-09-24 | 2017-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of parameter extraction and system thereof |
CN105844059B (zh) * | 2016-04-19 | 2019-03-12 | 成都海威华芯科技有限公司 | 一种微波大功率晶体管建模方法 |
CN105787224B (zh) * | 2016-05-06 | 2023-01-10 | 国网福建省电力有限公司 | 一种模块化多电平换流器无环流仿真模型的建模方法 |
CN108242200B (zh) * | 2016-12-23 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 自加热效应模型及测试方法 |
TWI620082B (zh) * | 2016-12-23 | 2018-04-01 | 國立高雄第一科技大學 | 具數位輸出之溫度感測電路設計之行爲模擬方法及其系統 |
CN106527184B (zh) * | 2016-12-30 | 2023-07-25 | 贵州大学 | 一种能源互联网中电网联合热力网的实时仿真装置 |
US10204198B2 (en) | 2017-01-20 | 2019-02-12 | International Business Machines Corporation | Method for efficient localized self-heating analysis using location based deltat analysis |
US20210262959A1 (en) * | 2018-03-15 | 2021-08-26 | Koa Corporation | Non-transitory computer-readable recording medium and thermal analysis device |
CN111435655B (zh) * | 2019-01-11 | 2023-07-21 | 台湾积体电路制造股份有限公司 | 半导体装置的测试方法及制造方法 |
DE102020106348B3 (de) | 2020-03-09 | 2021-07-22 | Audi Aktiengesellschaft | Verfahren zum Ermitteln mindestens einer Zustandsgröße eines MOSFETs |
CN111709162B (zh) * | 2020-04-28 | 2023-05-02 | 全球能源互联网研究院有限公司 | 功率半导体模块中热阻分布计算方法、装置及存储介质 |
KR102507978B1 (ko) * | 2020-09-01 | 2023-03-10 | 건국대학교 산학협력단 | 회로 시뮬레이션 방법 및 장치 |
CN113033032B (zh) * | 2020-12-22 | 2022-09-09 | 中国人民解放军海军工程大学 | 热循环条件下功率半导体器件焊料疲劳裂纹扩展仿真方法 |
CN112736076B (zh) * | 2020-12-29 | 2024-05-10 | 中国科学院上海微系统与信息技术研究所 | 自加热效应参数的提取装置以及提取方法 |
KR102339324B1 (ko) | 2021-01-15 | 2021-12-16 | 조영창 | 전자회로의 온도 예측 및 관리방법 |
CN113343501A (zh) * | 2021-07-09 | 2021-09-03 | 华南理工大学 | 一种基于自热效应的FinFET器件建模仿真优化方法和系统 |
US20230274061A1 (en) * | 2021-07-09 | 2023-08-31 | South China University Of Technology | Method and system for modeling, simulating and optimizing finfet device based on self-heating effect |
CN113836853B (zh) * | 2021-09-24 | 2023-06-09 | 蜂巢能源科技有限公司 | 电芯温度仿真方法、装置、设备及存储介质 |
US20230117009A1 (en) * | 2021-10-18 | 2023-04-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Systems and methods of estimating thermal properties of semiconductor devices |
WO2024095727A1 (ja) * | 2022-11-04 | 2024-05-10 | ソニーセミコンダクタソリューションズ株式会社 | シミュレーション方法、情報処理装置及び情報処理プログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1143860A (zh) * | 1995-05-26 | 1997-02-26 | 松下电器产业株式会社 | 逻辑合成方法、半导体集成电路和运算电路 |
CN1707486A (zh) * | 2004-06-04 | 2005-12-14 | 松下电器产业株式会社 | 电路仿真方法、器件模型和仿真电路 |
CN101166028A (zh) * | 2006-10-20 | 2008-04-23 | 松下电器产业株式会社 | 半导体集成电路的设计方法、装置以及电子装置 |
CN102224501A (zh) * | 2008-11-20 | 2011-10-19 | 日本电气株式会社 | 模拟设备、模拟方法、以及存储程序的记录介质 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08327698A (ja) * | 1995-05-31 | 1996-12-13 | Fujitsu Ltd | 回路シミュレーション方法及びその装置 |
TWI230876B (en) * | 2001-07-20 | 2005-04-11 | Via Tech Inc | Method to preserve comments of circuit simulation text file |
JP4214775B2 (ja) * | 2002-12-19 | 2009-01-28 | ソニー株式会社 | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ |
US7401304B2 (en) | 2004-01-28 | 2008-07-15 | Gradient Design Automation Inc. | Method and apparatus for thermal modeling and analysis of semiconductor chip designs |
US7472363B1 (en) | 2004-01-28 | 2008-12-30 | Gradient Design Automation Inc. | Semiconductor chip design having thermal awareness across multiple sub-system domains |
US7191413B2 (en) | 2004-01-28 | 2007-03-13 | Gradient Design Automation, Inc. | Method and apparatus for thermal testing of semiconductor chip designs |
WO2007070879A1 (en) | 2005-12-17 | 2007-06-21 | Gradient Design Automation, Inc. | Simulation of ic temperature distributions using an adaptive 3d grid |
US20090224356A1 (en) | 2004-01-28 | 2009-09-10 | Rajit Chandra | Method and apparatus for thermally aware design improvement |
US8286111B2 (en) | 2004-03-11 | 2012-10-09 | Gradient Design Automation Inc. | Thermal simulation using adaptive 3D and hierarchical grid mechanisms |
JP4536430B2 (ja) | 2004-06-10 | 2010-09-01 | イビデン株式会社 | フレックスリジッド配線板 |
US7347621B2 (en) | 2004-07-16 | 2008-03-25 | International Business Machines Corporation | Method and system for real-time estimation and prediction of the thermal state of a microprocessor unit |
US7366997B1 (en) | 2005-01-11 | 2008-04-29 | Synplicity, Inc. | Methods and apparatuses for thermal analysis based circuit design |
US8106381B2 (en) | 2006-10-18 | 2012-01-31 | Translucent, Inc. | Semiconductor structures with rare-earths |
JP2009048505A (ja) | 2007-08-21 | 2009-03-05 | Sharp Corp | 回路動作検証装置、回路動作検証方法、半導体集積回路の製造方法、制御プログラム、およびコンピュータ読み取り可能な可読記憶媒体 |
US8104006B2 (en) | 2008-01-31 | 2012-01-24 | Cadence Design Systems, Inc. | Method and apparatus for thermal analysis |
US8104007B2 (en) | 2008-06-24 | 2012-01-24 | Cadence Design Systems, Inc. | Method and apparatus for thermal analysis |
US8539408B1 (en) | 2008-07-29 | 2013-09-17 | Clarkson University | Method for thermal simulation |
US8365131B2 (en) | 2010-01-11 | 2013-01-29 | Empire Technology Development Llc | Hardware synthesis using thermally aware scheduling and binding |
US9086448B2 (en) | 2011-10-21 | 2015-07-21 | Peking University | Method for predicting reliable lifetime of SOI mosfet device |
-
2014
- 2014-08-18 KR KR1020140107135A patent/KR102268591B1/ko active IP Right Grant
-
2015
- 2015-07-28 TW TW104124376A patent/TWI678632B/zh active
- 2015-08-11 CN CN201510490669.8A patent/CN105373642B/zh active Active
- 2015-08-18 US US14/828,686 patent/US10216876B2/en active Active
-
2018
- 2018-12-27 US US16/233,422 patent/US20190130059A1/en not_active Abandoned
-
2019
- 2019-02-20 US US16/280,205 patent/US20190294748A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1143860A (zh) * | 1995-05-26 | 1997-02-26 | 松下电器产业株式会社 | 逻辑合成方法、半导体集成电路和运算电路 |
CN1707486A (zh) * | 2004-06-04 | 2005-12-14 | 松下电器产业株式会社 | 电路仿真方法、器件模型和仿真电路 |
CN101166028A (zh) * | 2006-10-20 | 2008-04-23 | 松下电器产业株式会社 | 半导体集成电路的设计方法、装置以及电子装置 |
CN102224501A (zh) * | 2008-11-20 | 2011-10-19 | 日本电气株式会社 | 模拟设备、模拟方法、以及存储程序的记录介质 |
Also Published As
Publication number | Publication date |
---|---|
KR102268591B1 (ko) | 2021-06-25 |
KR20160021960A (ko) | 2016-02-29 |
TWI678632B (zh) | 2019-12-01 |
US20160048622A1 (en) | 2016-02-18 |
US10216876B2 (en) | 2019-02-26 |
TW201610733A (zh) | 2016-03-16 |
US20190130059A1 (en) | 2019-05-02 |
CN105373642A (zh) | 2016-03-02 |
US20190294748A1 (en) | 2019-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105373642B (zh) | 估计电路的自发热特征的模拟系统及其设计方法 | |
TWI805794B (zh) | 製造積體電路的方法以及用於設計積體電路的計算系統 | |
US8539408B1 (en) | Method for thermal simulation | |
US10079058B1 (en) | Resistive memory device for matrix-vector multiplications | |
US8104007B2 (en) | Method and apparatus for thermal analysis | |
US20060031794A1 (en) | Method and apparatus for thermal modeling and analysis of semiconductor chip designs | |
US20090319965A1 (en) | Method and apparatus for thermal analysis of through-silicon via (tsv) | |
KR102636095B1 (ko) | 쿼드러플 패터닝 리소그래피를 위한 집적 회로, 상기 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법 | |
d’Alessandro et al. | Analysis of the UIS behavior of power devices by means of SPICE-based electrothermal simulations | |
US7353471B1 (en) | Method and apparatus for using full-chip thermal analysis of semiconductor chip designs to compute thermal conductance | |
US10846451B1 (en) | Methods of modelling irregular shaped transistor devices in circuit simulation | |
ITVI20100166A1 (it) | Integrated circuit design framework comprising automatic analysis functonality | |
Liu et al. | Self-Heating Temperature Behavior Analysis for DC-GHz Design Optimization in Advanced FinFETs | |
KR102636094B1 (ko) | 트리플 패터닝 리소그래피를 위한 집적 회로, 상기 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법 | |
Codecasa et al. | Thermal resistance and impedance calculator (TRIC) | |
Zhan et al. | Electrothermal analysis and optimization techniques for nanoscale integrated circuits | |
US9552455B2 (en) | Method for an efficient modeling of the impact of device-level self-heating on electromigration limited current specifications | |
Klokotov et al. | Latency insertion method (LIM) for electro-thermal analysis of 3-D integrated systems at pre-layout design stages | |
Hu et al. | Transient junction temperature estimation of IGBT using improved thermal model | |
Vaisband et al. | 3-D floorplanning algorithm to minimize thermal interactions | |
Kaïd et al. | Novel method for modelling the local electro-thermal behaviour of discrete power diode using Verilog-A in a standard CAD environment | |
Caverly et al. | A SPICE model for simulating the impedance-frequency characteristics of high frequency PIN switching diodes | |
Jeon et al. | Circuit modeling of the electro-thermal behavior of nanoscale bulk-FinFETs | |
Singh et al. | Compact thermal models for thermally aware design of VLSI circuits | |
Harris | Electrothermal analysis of three-dimensional integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |