CN111435655B - 半导体装置的测试方法及制造方法 - Google Patents

半导体装置的测试方法及制造方法 Download PDF

Info

Publication number
CN111435655B
CN111435655B CN201910027494.5A CN201910027494A CN111435655B CN 111435655 B CN111435655 B CN 111435655B CN 201910027494 A CN201910027494 A CN 201910027494A CN 111435655 B CN111435655 B CN 111435655B
Authority
CN
China
Prior art keywords
thermal
semiconductor device
time constant
channel region
finfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910027494.5A
Other languages
English (en)
Other versions
CN111435655A (zh
Inventor
谢泓达
史巴蒂普·穆卡法利
李宜玟
黄鼎盛
陈东贤
陈瓀懿
李仁豪
卢胤龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201910027494.5A priority Critical patent/CN111435655B/zh
Publication of CN111435655A publication Critical patent/CN111435655A/zh
Application granted granted Critical
Publication of CN111435655B publication Critical patent/CN111435655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本揭示实施例涉及半导体装置的测试方法及制造方法。根据本发明的一些实施例，一种半导体装置的制造方法，包含：提供半导体衬底；形成鳍片结构在半导体衬底；形成闸极结构在鳍片结构；分别形成汲极区域及源极区域在鳍片结构；取得汲极区域及源极区域之间的通道区以及鳍片结构的热时间常数；以及根据热时间常数，对通道区以及鳍片结构进行热模拟。

Description

半导体装置的测试方法及制造方法
技术领域
本揭示实施例涉及半导体装置的测试方法及制造方法。
背景技术
针对集成电路制造商，用于改良整合度并减小集成电路之制造成本之若干策略之一者系引入多闸极装置(例如，多闸极场效晶体管，其将一个以上闸极并入至单一晶体管中)。提出以多闸极装置(诸如鳍式场效晶体管(FinFET))替换习知平面金氧半场效晶体管(MOSFET)，因为越来越难以减小习知平面MOSFET之实体尺寸。藉由形成半导体材料之三维鳍片且制造金属或多晶硅闸极结构于鳍片上方，晶体管之闸极宽度针对一给定区域可更长，从而增加装置效能(正如半导体制程继续微缩)且提高密度。
发明内容
本揭示的实施例揭示一种半导体装置的测试方法，其特征在于，包含：取得半导体装置，上述半导体装置包含鳍式场效晶体管；取得上述鳍式场效晶体管的热时间常数(thermal time constant)；以及根据上述热时间常数，对上述鳍式场效晶体管进行热模拟。
本揭示的实施例揭示一种半导体装置的制造方法，其特征在于，包含：取得鳍式场效晶体管布局；取得上述鳍式场效晶体管布局的热时间常数；根据上述热时间常数，对上述鳍式场效晶体管布局进行热模拟；以及根据上述鳍式场效晶体管布局，形成鳍式场效晶体管在半导体衬底。
本揭示的实施例揭示一种半导体装置的制造方法，其特征在于，包含：提供半导体衬底；形成鳍片结构在上述半导体衬底；形成闸极结构在上述鳍片结构；分别形成汲极区域及源极区域在上述鳍片结构；取得上述汲极区域及上述源极区域之间的通道区以及鳍片结构的热时间常数；以及根据上述热时间常数，对上述通道区以及上述鳍片结构进行热模拟。
附图说明
当结合附图阅读时，从以下详细描述最佳地理解本揭示的方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。事实上，可出于论述清楚起见，而任意地增加或减小各种特征的尺寸。
图1为说明在一些实施例中的根据本揭示的半导体装置的制造方法100的流程图。
图2为说明在一些实施例中的根据本揭示的半导体装置的某个制造阶段的示意图。
图3A为说明在一些实施例中的根据本揭示的半导体装置的沿图2的线A-A截取的某个制造阶段的截面图。
图3B为说明在一些实施例中的根据本揭示的半导体装置的沿图2线B-B截取的某个制造阶段的截面图。
图4为说明在一些实施例中的根据本揭示的半导体装置的某个制造阶段的截面图。
图5为说明在一些实施例中的根据本揭示的半导体装置的某个制造阶段的截面图。
图6为说明在一些实施例中的根据本揭示的半导体装置的某个制造阶段的截面图。
图7为说明在一些实施例中的根据本揭示的半导体装置的动态温度波形的示意图。
图8为说明在一些实施例中的根据本揭示的半导体装置的热模拟结果示意图。
图9为说明在一些实施例中的根据本揭示的半导体装置的动态温度波形模拟与既有的平均温度模拟结果的比较示意图。
图10为说明在一些实施例中的根据本揭示的半导体装置的动态温度波形与平均温度模拟结果的比较示意图。
图11为说明在一些实施例中的根据本揭示的半导体装置的测试方法的流程图。
图12为说明在一些实施例中的根据本揭示的半导体装置的制造方法的流程图。
具体实施方式
以下揭示内容提供用于实施所提供的主题的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本揭示。当然，这些组件及布置仅为实例且不意在限制性。举例来说，在以下描述中，第一特征在第二特征上方或上的形成可包含第一特征及第二特征直接接触地形成的实施例，且还可包含额外特征可在第一特征与第二特征之间形成，使得第一特征及第二特征可不直接接触的实施例。另外，本揭示可在各种实例中重复参考标号及/或字母。此重复是出于简化及清楚的目的且本身并不指示所论述的各种实施例及/或配置之间的关系。
另外，为易于描述，诸如“在…下方”、“下方”、“下部”、“上方”、“上部”、“在…上”及类似者的空间相对术语可在本文中用以描述如图中所说明一个组件或特征与另一(些)组件或特征的关系。除图式中所描绘的定向以外，空间相对术语意在涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)且本文中所使用的空间相对描述词可同样相应地进行解译。
如本文中所使用，术语“大致”、“基本上”、“基本”及“约”用以描述及考虑小变化。当与事件或情形结合使用时，术语可指事件或情形明确发生的情况以及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，术语可指小于或等于所述数值的±10％的变化范围，诸如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或者小于或等于±0.05％的变化范围。举例来说，若两个数值之间的差小于或等于所述值的平均值的±10％(诸如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，则可认为所述两个数值“基本上”相同。举例来说，“基本上”平行可指代相对于0°来说小于或等于±10°的角变化范围，诸如，小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或者小于或等于±0.05°的角变化范围。举例来说，“基本上”垂直可指相对于90°来说小于或等于±10°的角变化范围，诸如，小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°的角变化范围。
在具有鳍片结构的半导体装置中，因为热在鳍片结构及通道区不容易散掉，因此具有鳍片结构的半导体装置会有自加热效应(self-heating effect)的问题，而造成半导体装置的负偏压温度不稳定性(Negative-bias temperature instability,NBTI)及热载流子注入(Hot carrier injection,HCI)提高，进而影响半导体装置的可靠性。本揭示可以利用鳍片结构及通道区的热时间常数及热电阻值取得动态温度波形。藉由动态温度波形可以比较准确的模拟半导体装置的负偏压温度不稳定性及热载流子注入等，也可以比较准确的计算出的半导体装置的生命期。藉此，在后续对于半导体装置进行驱动设定时，也可以根据比较准确预测的半导体装置的生命期的特性来进行设定。在一些实施例中，根据计算所得的生命期，可以修正鳍式场效晶体管布局，再根据修正后的鳍式场效晶体管布局，形成鳍式场效晶体管在半导体衬底。
图1为说明在一些实施例中的根据本揭示的半导体装置的制造方法100的流程图。图2为说明在一些实施例中的根据本揭示的半导体装置的某个制造阶段的示意图。图3A为说明在一些实施例中的根据本揭示的半导体装置的沿图2的线A-A截取的某个制造阶段的截面图。图3B为说明在一些实施例中的根据本揭示的半导体装置的沿图2线B-B截取的某个制造阶段的截面图。需注意的是，在图2、图3A及图3B中，为了能清楚的说明，图中结构的比例只是范例，并不是实际比例，以下图4、图5、图6也相同。
请参照图1、图2、图3A及图3B所示，在一些实施例中，半导体装置的制造方法包含操作102、操作104、操作106、操作108、操作110及操作112。在操作102中，提供半导体衬底202。在一些实施例中，半导体衬底202可以包括但不限于，例如硅衬底。在硅衬底之例子中，半导体衬底202可进一步包括其它半导体材料，诸如硅锗、碳化硅或砷化镓。在本实施例中，半导体衬底202系包含硅的p-型半导体衬底(P-衬底)或n型半导体衬底(N-衬底)。替代地，半导体衬底202包括另一元素型半导体，诸如锗；化合物半导体，其包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟；合金半导体，其包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；或其组合。在又另一替代实施例中，半导体衬底202绝缘体上半导体(semiconductor on insulator，SOI)。在其他替代实施例中，半导体衬底202可包括掺杂磊晶层、梯度半导体层、及/或在不同种类的另一半导体层上方之半导体层，诸如在硅锗层上之硅层。
在操作104中，形成鳍片结构204在半导体衬底202。在一些实施例中，鳍片结构204可以通过一系列的操作形成，为了让说明简洁，在这里省略叙述。在某些实施例中，在半导体衬底202上可以形成多个鳍片结构204和氧化物层206。鳍片结构204的数量非限定性。氧化物层206可以包括氧化硅(SiOx)，氧化锗(GeO2)，含氮氧化物(例如，含氮的SiO2)，氮掺杂的氧化物(例如，N2注入的SiO2)，或者相似的材料。
在操作106中，形成闸极结构208在鳍片结构204。在一些实施例中，闸极结构208可以包含半导体材料。在另一些实施例中，闸极结构208可以是金属闸极(metal gate)结构。在一些实施例中，间隔物210可以形成在闸极结构208的两个相对侧上。间隔物210可以包含氧化物，氮化物等介电材料。间隔物210可以是单层或多层的。
图4为说明在一些实施例中的根据本揭示的半导体装置的某个制造阶段的截面图。请参照图1及图4所示，在操作108中，分别形成汲极区域/源极区域212在鳍片结构204(请参照图2所示)。在一些实施例中，部分地去除未被闸极结构208覆盖的半导体衬底202的鳍片结构204，以在鳍片结构204上形成凹槽，在鳍片结构204的凹槽上沉积半导体材料以形成一对的汲极区域/源极区域212。在一些实施例中，可以通过外延生长(epitaxialgrowth)来沉积汲极区域/源极区域212。在一些实施例中，作为汲极区域/源极区域212的材料可以具有比通道区214的半导体材料更大或更小的晶格常数。
图5为说明在一些实施例中的根据本揭示的半导体装置的某个制造阶段的截面图。请参照图5所示，在形成汲极区域/源极区域212后，可以形成介电层216和接触蚀刻停止层(contact etch stop layer,CESL)218。介电层216可以包括氧化硅(SiOx)，氮氧化硅(SiON)或低介电常数材料。介电层216可以是层间介电质(inter-layer dielectric,ILD)。接触蚀刻停止层218可以由氮化硅(SiN)、氮氧化硅(SiON)和/或其他合适的材料形成。当然，上述材料仅是示例，而不是限制性的。在一些实施例中，也可以形成更多的中间层。在一些实施例中，可以例如通过化学机械抛光(CMP)等方式部分地去除介电层216和接触蚀刻停止层218，以暴露闸极结构208。
在一些实施例中，闸极结构208若是金属闸极结构，可以先形成虚设闸极结构，在形成介电层216和接触蚀刻停止层218后，可以去除虚设闸极结构以形成沟槽。在一些实施例中，在沟槽中可以形成闸极介电质2081、功函数金属2082和金属闸极填充材料2083。接着，执行例如化学机械抛光的平坦化操作以去除过多的功函数金属2082和金属闸极结构。在一些实施例中，利用金属闸极结构的闸极结构208包括功函数金属2082和用作闸极的金属闸极填充材料2083。
在一些实施例中，功函数金属2082可以是多层结构。在一些实施例中，功函数金属2082可以是适于形成金属闸极或其一部分的任何金属材料，包括功函数层，衬垫层，界面层，种子层，粘附层，阻挡层等。功函数金属2082可以包括一个或多个层，包括钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、钽(Ta)、碳化钽(TaC)、氮化钽硅(TaSiN)、钨(W)、氮化钨(WN)、氮化钼(MoN)、氮氧化钼(MoON)、氧化钌(RuO2)和/或其他合适的材料。在一些实施例中，可以沉积金属闸极填充材料2083以填充沟槽的其余部分。在一些实施例中，金属闸极填充材料2083可以包括氮化钛(TiN)、钨(W)、钛(Ti)、铝(Al)、钽(Ta)、氮化钽(TaAl)、钴(Co)、铜(Cu)、镍(Ni)和/或其他合适的材料。
图6为说明在一些实施例中的根据本揭示的半导体装置的某个制造阶段的截面图。请参照图6所示，在一些实施例中，在闸极结构208上形成介电层220，接着在介电层220和216中形成多个导电通孔222，以将闸极结构208与金属线224电连接，以及将汲极区域/源极区域212与金属线224电连接。在一些实施例中，可以在导电通孔222和汲极区域/源极区域212之间形成自对准硅化物(salicide,未示出)，以降低接触电阻。值得一提的是，半导体装置的鳍式场效晶体管200构成及操作并非以此为限。
请参照图1及图6所示，在操作110中，取得汲极区域/源极区域212之间的通道区214以及鳍片结构204的热时间常数。在一些实施例中，可以供给交流讯号(例如，操作时的交流电压)至半导体装置的鳍式场效晶体管200以进行测试。根据所供给的电压以及半导体衬底202的材质参数，可以取得鳍式场效晶体管200的热时间常数。热时间常数是指半导体衬底202的通道区214以及鳍片结构204在温度变化过程中与经过的时间之间的关系。在一些实施例中，还可以同时取得通道区214以及鳍片结构204的热电阻值。
图7为说明在一些实施例中的根据本揭示的半导体装置的动态温度波形的示意图。请参照图1、图6及图7所示，在操作112中，根据热时间常数，对通道区214以及鳍片结构204进行热模拟。在操作114中，根据热模拟，取得通道区214以及鳍片结构204之动态温度波形。在一些实施例中，可以利用电路模拟器(例如但不限于Simulation Program withIntegrated Circuit Emphasis,SPICE)根据热时间常数对通道区214以及鳍片结构204进行热模拟，并根据热模拟的结果，取得通道区214以及鳍片结构204之动态温度波形700。动态温度波形700包括温度变化与时间的关系，而且根据输入的交流讯号的时间变化，在某些区段的温度变化会达到峰值。在一些实施例中，可以(但不限于)同时根据热时间常数及热电阻值对对通道区214以及鳍片结构204进行热模拟。在一些实施例中，根据动态温度波形700，可以计算半导体装置200之生命期(lifetime)。
图8为说明在一些实施例中的根据本揭示的半导体装置的热模拟结果示意图。在图8中，第一行与第二行分别为在不同的信号占空比(duty cycle)所做的模拟，第一列至的三列则分别为在不同的信号频率所做的模拟。在图8中，方块表示依据真实衬底参数所得到的负偏压温度不稳定性(NBTI)及热载流子注入(HCI)的结果，实线表示利用本揭示的动态温度波形所模拟得到的负偏压温度不稳定性及热载流子注入的结果，虚线表示利用既有的平均温度所模拟得到的负偏压温度不稳定性及热载流子注入的结果。从图8可以知道，利用本揭示的动态温度波形所模拟得到的结果与真实衬底所得到的结果比较符合。
图9为说明在一些实施例中的根据本揭示的半导体装置的动态温度波形模拟与既有的平均温度模拟结果的比较示意图。在图9中，方块虚线表示模拟负偏压温度不稳定性的结果，圆圈虚线表示模拟介质层时变击穿(time-dependent dielectric breakdown,TDDB)的结果。从图9可以知道，当热时间常数越小时，动态温度波形模拟/平均温度模拟的比率的数值会减小，这表示利用本揭示的动态温度波形进行模拟会比较容易依据衬底参数改变，也就是说得到的结果与真实衬底的结果比较符合。
图10为说明在一些实施例中的根据本揭示的半导体装置的动态温度波形与平均温度模拟结果的比率示意图。在图10中，方块表示模拟热载流子注入的动态温度波形模拟/平均温度模拟的比率结果，圆圈表示模拟负偏压温度不稳定性的动态温度波形模拟/平均温度模拟的比率结果。从图10可以知道，在信号占空比比较小的区段，利用揭示的动态温度波形进行模拟对于半导体装置200的生命期的模拟会得到的比较好结果。
综上所述，在具有鳍片结构204的半导体装置中，因为热在鳍片结构204及通道区214不容易散掉，因此具有鳍片结构204的半导体装置会有自加热效应的问题，而造成半导体装置的负偏压温度不稳定性及热载流子注入提高，进而影响半导体装置的可靠性。
在既有的方法中，通常仅根据半导体装置中各个半导体组件的热电阻值以及默认的平均温度来对通道区进行热模拟。但是，在某些情况下，由于半导体装置的温度随着驱动电压而有不同的变化，例如在高频驱动的半导体装置，利用既有的方法进行热模拟，所计算出的半导体装置的生命期与实际的生命期的误差比较大。
与既有的方法相比较，本揭示可以利用通道区214以及鳍片结构204的热时间常数及热电阻值取得动态温度波形700。藉由动态温度波形700可以比较准确的模拟半导体装置的鳍式场效晶体管200的负偏压温度不稳定性及热载流子注入等，也可以比较准确的计算出例如在高频驱动的半导体装置的生命期。藉此，在后续对于半导体装置进行驱动设定时，也可以根据比较准确预测的半导体装置的生命期的特性来进行设定。
图11为说明在一些实施例中的根据本揭示的半导体装置的测试方法800的流程图。在一些实施例中，半导体装置的测试方法800包含操作802、操作804及操作806。在步骤802中，取得半导体装置，半导体装置包含鳍式场效晶体管。在步骤804中，取得鳍式场效晶体管的通道区的热时间常数。在步骤806中，根据热时间常数，对鳍式场效晶体管进行热模拟。在一些实施例中，本揭示的半导体装置的测试方法800例如是针对例如图6所示的鳍式场效晶体管200进行测试，详细的测试方法与以上图1、图6及图7的叙述相似，在此不再重复叙述。值得一提的是，鳍式场效晶体管的结构并非以图6所示为限制。
图12为说明在一些实施例中的根据本揭示的半导体装置的制造方法900的流程图。在一些实施例中，半导体装置的测试方法900包含操作902、操作904、操作906及操作908。在操作902中，提供半导体衬底；形成鳍片结构在半导体衬底。在操作904中，分别形成汲极区域及源极区域在鳍片结构两侧；在操作906中，取得汲极区域及源极区域之间的通道区的热时间常数。在操作908中，根据热时间常数，对通道区进行热模拟。在一些实施例中，本揭示的半导体装置的测试方法900例如是制造例如图6所示的鳍式场效晶体管200的布局，详细的制造方法与以上图1、图2、图3A、图3B、图4、图5、图6及图7的叙述相似，在此不再重复叙述。值得一提的是，在一些实施例中，根据计算所得的生命期，可以修正鳍式场效晶体管布局，再根据修正后的鳍式场效晶体管布局，形成鳍式场效晶体管在半导体衬底。
综上所述，在具有鳍片结构的半导体装置中，因为热在鳍片结构及通道区不容易散掉，因此具有鳍片结构的半导体装置会有自加热效应的问题，而造成半导体装置的负偏压温度不稳定性及热载流子注入提高，进而影响半导体装置的可靠性。本揭示可以利用鳍片结构及通道区的热时间常数及热电阻值取得动态温度波形。藉由动态温度波形可以比较准确的模拟半导体装置的负偏压温度不稳定性及热载流子注入等，也可以比较准确的计算出的半导体装置的生命期。藉此，在后续对于半导体装置进行驱动设定时，也可以根据比较准确预测的半导体装置的生命期的特性来进行设定。在一些实施例中，根据计算所得的生命期，可以修正鳍式场效晶体管布局，再根据修正后的鳍式场效晶体管布局，形成鳍式场效晶体管在半导体衬底。
在一些实施例中，提供一种半导体装置的测试方法，包含以下操作：取得半导体装置，半导体装置包含鳍式场效晶体管；取得鳍式场效晶体管的热时间常数；以及根据热时间常数，对鳍式场效晶体管进行热模拟。
在另一些实施例中，提供一种半导体装置的制造方法，包含以下操作：取得鳍式场效晶体管布局；取得鳍式场效晶体管布局的热时间常数；根据热时间常数，对鳍式场效晶体管布局进行热模拟；以及根据鳍式场效晶体管布局，形成鳍式场效晶体管在半导体衬底。
在另一些实施例中，提供一种半导体装置的制造方法，包含以下操作：提供半导体衬底；形成鳍片结构在半导体衬底；形成闸极结构在鳍片结构；分别形成汲极区域及源极区域在鳍片结构；取得汲极区域及源极区域之间的通道区以及鳍片结构的热时间常数；以及根据热时间常数，对通道区以及鳍片结构进行热模拟。
前文概述若干实施例的特征，从而使得在所属领域的技术人员可较好地理解本揭示的方面。所属领域的技术人员应理解，其可易于使用本揭示作为设计或修改用于实现本文中所引入的实施例的相同目的及/或达成相同优点的其它方法及结构的基础。所属领域的技术人员还应认识到，此类等效构造并不脱离本揭示内容的精神及范围，且所属领域的技术人员可在不脱离本揭示内容的精神及范围的情况下在本文中作出改变、替代及更改。
符号说明
100、900 制造方法
102、104、106、108、110、112、802、804、806、902、904、906、908 操作
200 鳍式场效晶体管
202 半导体衬底
204 鳍片结构
206 氧化物层
208 闸极结构
2081 闸极介电质
2082 功函数金属
2083 金属闸极填充材料
210 间隔物
212 汲极区域/源极区域
214 通道区
216 介电层
218 接触蚀刻停止层
220 介电层
222 导电通孔
224 金属线
700 动态温度波形
800 测试方法

Claims (11)

1.一种半导体装置的测试方法，其特征在于，包含：
取得半导体装置，上述半导体装置包含鳍式场效晶体管，上述鳍式场效晶体管包含通道区以及鳍片结构；
取得上述鳍式场效晶体管的上述通道区以及上述鳍片结构的热时间常数(thermaltime constant)；
根据上述热时间常数，对上述鳍式场效晶体管的上述通道区以及上述鳍片结构进行热模拟；
根据上述热模拟，取得上述鳍式场效晶体管之动态温度波形(dynamic thermalprofile)，其中上述动态温度波形包括温度变化与时间的关系；以及
根据上述动态温度波形，计算上述半导体装置之生命期(lifetime)。
2.根据权利要求1所述的测试方法，其特征在于，其中，更取得上述鳍式场效晶体管的热电阻值，并且根据上述热时间常数及上述热电阻值，对上述鳍式场效晶体管进行上述热模拟。
3.根据权利要求1所述的测试方法，其特征在于，其中，在取得上述鳍式场效晶体管的上述热时间常数中，更包括：
提供交流讯号至上述鳍式场效晶体管；以及
根据上述交流讯号，取得上述通道区的上述热时间常数。
4.一种半导体装置的制造方法，其特征在于，包含：
取得鳍式场效晶体管布局，上述鳍式场效晶体管布局包含通道区以及鳍片结构；
取得上述鳍式场效晶体管布局的上述通道区以及上述鳍片结构的热时间常数；
根据上述热时间常数，对上述鳍式场效晶体管布局的上述通道区以及上述鳍片结构进行热模拟；
根据上述热模拟，取得上述鳍式场效晶体管布局之动态温度波形，其中上述动态温度波形包括温度变化与时间的关系；
根据上述动态温度波形，计算上述半导体装置之生命期；以及
根据上述鳍式场效晶体管布局，形成鳍式场效晶体管在半导体衬底。
5.根据权利要求4所述的制造方法，其特征在于，更包括：
根据上述生命期，修正上述鳍式场效晶体管布局。
6.根据权利要求5所述的制造方法，其特征在于，其中，在根据上述鳍式场效晶体管布局，形成上述鳍式场效晶体管在上述半导体衬底中，更包括：
根据修正后的上述鳍式场效晶体管布局，形成上述鳍式场效晶体管在上述半导体衬底。
7.根据权利要求4所述的制造方法，其特征在于，更取得上述鳍式场效晶体管布局的热电阻值，并且根据上述热时间常数及上述热电阻值，对上述鳍式场效晶体管布局进行上述热模拟。
8.根据权利要求4所述的制造方法，其特征在于，其中，在取得上述鳍式场效晶体管布局的上述热时间常数中，更包括：
提供交流讯号至上述鳍式场效晶体管布局；以及
根据上述交流讯号，取得上述鳍式场效晶体管布局的上述热时间常数。
9.一种半导体装置的制造方法，其特征在于，包含：
提供半导体衬底；
形成鳍片结构在上述半导体衬底；
形成闸极结构在上述鳍片结构；
分别形成汲极区域及源极区域在上述鳍片结构；
取得上述汲极区域及上述源极区域之间的通道区以及上述鳍片结构的热时间常数；
根据上述热时间常数，对上述通道区以及上述鳍片结构进行热模拟；
根据上述热模拟，取得上述通道区以及上述鳍片结构之动态温度波形，其中上述动态温度波形包括温度变化与时间的关系；以及
根据上述动态温度波形，计算上述半导体装置之生命期。
10.根据权利要求9所述的制造方法，其特征在于，更取得上述通道区以及上述鳍片结构的热电阻值，并且根据上述热时间常数及上述热电阻值，对上述通道区以及上述鳍片结构进行上述热模拟。
11.根据权利要求9所述的制造方法，其特征在于，其中，在取得上述汲极区域及上述源极区域之间的上述通道区以及上述鳍片结构的上述热时间常数中，更包括：
提供交流讯号至上述半导体装置；以及
根据上述交流讯号，取得上述通道区以及上述鳍片结构的上述热时间常数。
CN201910027494.5A 2019-01-11 2019-01-11 半导体装置的测试方法及制造方法 Active CN111435655B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910027494.5A CN111435655B (zh) 2019-01-11 2019-01-11 半导体装置的测试方法及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910027494.5A CN111435655B (zh) 2019-01-11 2019-01-11 半导体装置的测试方法及制造方法

Publications (2)

Publication Number Publication Date
CN111435655A CN111435655A (zh) 2020-07-21
CN111435655B true CN111435655B (zh) 2023-07-21

Family

ID=71580414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910027494.5A Active CN111435655B (zh) 2019-01-11 2019-01-11 半导体装置的测试方法及制造方法

Country Status (1)

Country Link
CN (1) CN111435655B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105373642A (zh) * 2014-08-18 2016-03-02 三星电子株式会社 估计电路的自发热特征的模拟系统及其设计方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6655305B2 (ja) * 2015-06-25 2020-02-26 ローム株式会社 半導体集積回路の配置方法及び半導体集積回路
US9990454B2 (en) * 2016-06-03 2018-06-05 International Business Machines Corporation Early analysis and mitigation of self-heating in design flows

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105373642A (zh) * 2014-08-18 2016-03-02 三星电子株式会社 估计电路的自发热特征的模拟系统及其设计方法

Also Published As

Publication number Publication date
CN111435655A (zh) 2020-07-21

Similar Documents

Publication Publication Date Title
TWI677966B (zh) 積體電路元件、記憶體陣列及積體電路元件的製造方法
US12100628B2 (en) Interconnect structure for fin-like field effect transistor
KR101370716B1 (ko) 반도체 소자와 그 제조 및 설계 방법
US10867806B2 (en) Semiconductor device gate structure and method of fabricating thereof
US7666723B2 (en) Methods of forming wiring to transistor and related transistor
US8906754B2 (en) Methods of forming a semiconductor device with a protected gate cap layer and the resulting device
TWI489631B (zh) 用於降低奈米佈線電晶體中的寄生電阻之接觸技術及配置
KR102096972B1 (ko) 코발트 기반 상호접속용 비아 및 그 제조 방법
JP2009283934A (ja) ＭｕＧＦＥＴのＥＳＤ保護デバイスの設計手法
US8871582B2 (en) Methods of forming a semiconductor device with a protected gate cap layer and the resulting device
TW201923869A (zh) 閘極切割方法與積體電路裝置
KR102218929B1 (ko) 브릿징 위험성 감소 및 성능 향상을 위한 상이한 비아 크기의 구성
US9461171B2 (en) Methods of increasing silicide to epi contact areas and the resulting devices
CN113394273A (zh) 半导体元件
US20170221821A1 (en) Semiconductor device and a method for fabricating the same
US12041760B2 (en) Multi-layer high-k gate dielectric structure
CN113948572A (zh) 具有背面电源轨的半导体器件及其形成方法
US10290698B2 (en) Substrate resistor with overlying gate structure
CN108269785B (zh) 测试结构及其形成方法、测试方法
US20160190120A1 (en) Fin resistor with overlying gate structure
US10868174B1 (en) Devices with strained isolation features
US11754614B2 (en) Semiconductor device and analyzing method thereof
CN111435655B (zh) 半导体装置的测试方法及制造方法
CN108122798B (zh) 测试结构及其形成方法、测试方法
US12022643B2 (en) Multi-layer high-k gate dielectric structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant