KR20190056156A - 반도체 소자 패키지를 포함하는 전자 장치 - Google Patents

반도체 소자 패키지를 포함하는 전자 장치 Download PDF

Info

Publication number
KR20190056156A
KR20190056156A KR1020170153312A KR20170153312A KR20190056156A KR 20190056156 A KR20190056156 A KR 20190056156A KR 1020170153312 A KR1020170153312 A KR 1020170153312A KR 20170153312 A KR20170153312 A KR 20170153312A KR 20190056156 A KR20190056156 A KR 20190056156A
Authority
KR
South Korea
Prior art keywords
semiconductor element
device package
semiconductor
semiconductor device
circuit board
Prior art date
Application number
KR1020170153312A
Other languages
English (en)
Other versions
KR102460720B1 (ko
Inventor
김용훈
김길수
오경석
황태주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170153312A priority Critical patent/KR102460720B1/ko
Priority to US16/002,018 priority patent/US10727199B2/en
Priority to CN201811207296.9A priority patent/CN109801885B/zh
Publication of KR20190056156A publication Critical patent/KR20190056156A/ko
Priority to US16/923,418 priority patent/US11309280B2/en
Application granted granted Critical
Publication of KR102460720B1 publication Critical patent/KR102460720B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0277—Details of the structure or mounting of specific components for a printed circuit board assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

반도체 소자 패키지를 포함하는 전자 장치가 제공된다. 이 전자 장치는 회로 보드, 상기 회로 보드 상에 실장된 반도체 소자 패키지, 및 상기 반도체 소자 패키지 상에 위치하는 방열 구조체를 포함할 수 있다. 상기 반도체 소자 패키지는 상기 회로 보드에 연결되는 패키지 기판, 상기 패키지 기판 상에 나란히 실장되는 제1 반도체 소자 및 제2 반도체 소자, 및 상기 제1 반도체 소자의 측벽 및 상기 제2 반도체 소자의 측벽을 둘러싸고 상기 제1 반도체 소자의 상면을 덮지 않는 몰딩재를 포함하고, 상기 제1 반도체 소자의 상면은 상기 방열 구조체와 접할 수 있다. 상기 반도체 소자 패키지 및 이를 포함하는 전자 장치는 높은 방열 성능 및 얇은 두께를 가질 수 있다.

Description

반도체 소자 패키지를 포함하는 전자 장치 {Electronic device comprising semiconductor device package}
본 발명의 기술적 사상은 전자 장치에 관한 것이다. 보다 구체적으로는 높은 방열 성능 및 얇은 두께를 가지는 반도체 소자 패키지를 포함하는 전자 장치에 관한 것이다.
전자 장치의 소형화 및 고성능화가 요구됨에 따라 전자 장치에 포함되는 반도체 소자 패키지의 박형화 및 고성능화 또한 요구되고 있다. 이로 인해 반도체 소자 패키지에서 발생하는 발열량이 증가하고 있으며, 발생한 열을 효율적으로 분산시키지 못할 경우, 반도체 소자 패키지 및 그 주변 전자 부품들이 손상될 수 있다. 따라서, 반도체 소자 패키지에서 발생한 열을 효율적으로 분산시킬 수 있으며 얇은 두께를 가지는 반도체 소자 패키지를 포함하는 전자 장치가 요구된다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 반도체 소자 패키지에서 발생한 열을 효율적으로 분산시킬 수 있으며 얇은 두께를 가지는 반도체 소자 패키지를 포함하는 전자 장치를 제공하는 것이다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자 패키지를 포함하는 전자 장치는 회로 보드, 상기 회로 보드 상에 실장된 반도체 소자 패키지, 및 상기 반도체 소자 패키지 상에 위치하는 방열 구조체를 포함할 수 있다. 상기 반도체 소자 패키지는 상기 회로 보드에 연결되는 패키지 기판, 상기 패키지 기판 상에 나란히 실장되는 제1 반도체 소자 및 제2 반도체 소자, 및 상기 제1 반도체 소자의 측벽 및 상기 제2 반도체 소자의 측벽을 둘러싸고 상기 제1 반도체 소자의 상면을 덮지 않는 몰딩재를 포함하고, 상기 제1 반도체 소자의 상면은 상기 방열 구조체와 접할 수 있다.
본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자 패키지를 포함하는 전자 장치는 회로 보드, 상기 회로 보드에 실장된 반도체 소자 패키지, 상기 반도체 소자 패키지의 상부와 접하는 열 계면 물질층, 및 상기 열 계면 물질층과 접하는 방열 구조체를 포함할 수 있다. 상기 반도체 소자 패키지는 상기 회로 보드에 연결되는 패키지 기판, 상기 패키지 기판 상에 실장되며 상기 열 계면 물질층과 접하는 제1 반도체 소자, 상기 패키지 기판 상에 실장되며 상기 제1 반도체 소자로부터 상기 회로 보드와 평행한 수평 방향으로 이격된 제2 반도체 소자, 및 상기 제1 반도체 소자의 측벽 및 상기 제2 반도체 소자의 측벽을 덮는 몰딩재를 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자 패키지를 포함하는 전자 장치는 서로 이격된 제1 영역 및 제2 영역을 가지는 회로 보드, 상기 회로 보드의 상기 제1 영역 상에 실장된 반도체 소자 패키지, 상기 반도체 소자 패키지 상에 위치하며 상기 회로 보드의 상기 제2 영역 상까지 연장되는 방열 구조체 및 상기 반도체 소자 패키지와 상기 방열 구조체 사이에 위치하는 열 계면 물질층을 포함할 수 있다. 상기 반도체 소자 패키지는 패키지 기판, 상기 패키지 기판 상에 나란히 실장되는 제1 반도체 소자 및 제2 반도체 소자, 상기 제1 반도체 소자의 측벽 및 상기 제2 반도체 소자의 측벽을 둘러싸며 상기 제1 반도체 소자의 상면을 덮지 않는 몰딩재를 포함하고, 상기 제1 반도체 소자의 상면은 상기 열 계면 물질층과 접할 수 있다.
본 발명의 기술적 사상에 의한 반도체 소자 패키지를 포함하는 전자 장치는 반도체 소자 패키지에서 발생한 열을 효율적으로 분산시킬 수 있으며 얇은 두께를 가질 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 2는 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 평면도이다.
도 3은 도 2의 AA'선을 따라 자른 단면도이다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 단면도이다.
도 5는 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 단면도이다.
도 6은 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 단면도이다.
도 7은 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 단면도이다.
도 8은 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 단면도이다.
도 9는 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 평면도이다.
도 10은 도 9의 AA'선을 따라 자른 단면도이다.
도 11은 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 단면도이다.
도 12는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자 패키지를 포함하는 전자 장치를 나타낸 평면도이다.
도 13은 도 12의 BB'선을 따라 자른 단면도이다.
본 발명에서 전자 장치는 반도체 소자 패키지를 포함하는 임의의 장치일 수 있다. 전자 장치는 예를 들어 스마트폰(smartphone), 태블릿 PC(tablet personal computer), 이동 전화기(mobile phone), 영상 전화기, 전자책 리더기(e-book reader), 데스크탑 PC(desktop PC), 랩탑 PC(laptop PC), 넷북 컴퓨터(netbook computer), 워크스테이션(workstation), 서버, PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 모바일 의료기기, 카메라, 가전 제품(home appliance), 의료기기, 사물 인터넷 장치, 또는 웨어러블 장치(wearable device) 중 적어도 하나를 포함할 수 있다. 상기 웨어러블 장치는 엑세서리 형, 직물 또는 의류형, 신체 부착형, 또는 생체 이식 형(implantable circuit)일 수 있다. 상기 엑세서리 형 웨어러블 장치는 예컨대 시계, 반지, 팔찌, 발찌, 목걸이, 안경, 콘택트 렌즈, 또는 머리 착용형 장치(head-mounted-device, HMD)일 수 있다. 그러나, 본 발명의 기술적 사상이 상기 나열된 전자 장치들에 한정되는 것은 아니다. 이하에서 첨부된 도면을 참조하여, 다양한 실시예에 따른 예시적인 전자 장치가 설명된다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전자 장치(100)는 스마트폰일 수 있다. 그러나 본 발명의 전자 장치(100)가 스마트폰에 한정되는 것은 아니다. 전자 장치(100)는 전면 커버(110), 브래킷(120), 회로 보드(130), 배터리(140), 및 후면 커버(160)를 포함할 수 있다.
전면 커버(110)는 화면이 출력되는 출력 단자이자 터치 스크린을 이용하여 정보 또는 명령의 입력이 가능한 입력 단자로서 기능할 수 있다. 전면 커버(110)는 예를 들어 윈도우 부재와 윈도우 부재의 내측에 장착되는 디스플레이 장치를 포함할 수 있다. 상기 윈도우 부재와 상기 디스플레이 장치 사이에는 터치 패널이 탑재될 수 있다.
브래킷(120)은 각종 전자 부품 등을 수용할 수 있다. 예를 들어, 각종 부품들이 실장된 회로 보드(130) 및 배터리(140)가 브래킷(120) 내에 수용될 수 있다. 상기 전자 부품들에서 발생한 열을 효율적으로 분산시키기 위하여 브래킷(120)의 적어도 일부는 금속과 같은 열 전도성 물질을 포함할 수 있다.
회로 보드(130)는 예를 들어 인쇄 회로 기판(printed circuit board, PCB), 또는 연성 회로 기판(flexible printed circuit board, FPCB)일 수 있다. 브래킷(120) 내에 수용된 회로 보드(130)에는 적어도 하나의 반도체 소자 패키지(170)가 실장된다.
반도체 소자 패키지(170)에서 발생한 열을 효율적으로 분산시키기 위하여 반도체 소자 패키지(170)는 방열 구조체(180)에 연결될 수 있다. 방열 구조체(180)는 열 전달 기능을 갖는 임의의 구조체(들)일 수 있다. 예를 들어, 방열 구조체(180)는 방열판, 방열 시트, 쉴드 캔(shield can) 중 적어도 하나를 포함할 수 있다. 방열 구조체(180)는 반도체 소자 패키지(170)에서 발생한 열로 인해 반도체 소자 패키지(170) 및 주변 부품들이 손상되는 것을 방지할 수 있다.
후면 커버(160)는 회로 보드(130)를 비롯한 부품들을 충격으로부터 보호할 수 있다. 후면 커버(160)는 전면 커버(110) 및 브래킷(120)과 함께 전자 장치(100)의 외관을 이룰 수 있다.
도 2는 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 평면도이다. 도 3은 도 2의 AA'선을 따라 자른 단면도이다.
도 2 및 도 3을 참조하면, 회로 보드(130) 상에 실장된 반도체 소자 패키지(170)는 패키지 기판(171), 제1 반도체 소자(172), 제2 반도체 소자(173), 및 몰딩재(174)를 포함할 수 있다. 패키지 기판(171)은 회로 보드(130)에 전기적으로 연결될 수 있다. 패키지 기판(171)은 예를 들어 재배선층(redistribution layer, RLD), 인쇄 회로 기판, 또는 연성 회로 기판일 수 있다. 패키지 기판(171)을 회로 보드(130)에 연결하기 위해 접속 부재(175)가 사용될 수 있다. 상기 접속 부재(175)는 금속과 같은 전기 전도성 물질을 포함할 수 있다. 예컨대, 상기 접속 부재(175)는 납(Pb), 주석(Sn), 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al) 중 적어도 하나 이상을 포함할 수 있다. 접속 부재(175)는 예를 들어, 솔더 범프, 금(Au) 범프, 또는 구리(Cu) 범프일 수 있다.
패키지 기판(171) 상에 제1 반도체 소자(172) 및 제2 반도체 소자(173)가 나란히 실장될 수 있다. 제1 반도체 소자(172)와 제2 반도체 소자(173)는 패키지 기판(171)에 수평한 수평 방향(X)으로 이격될 수 있다. 즉, 반도체 소자 패키지(170)는 사이드-바이-사이드(side-by-side) 타입일 수 있다.
제2 반도체 소자(173)는 복수의 반도체 칩들(173a 내지 173d)을 포함할 수 있다. 상기 복수의 반도체 칩들(173a 내지 173d)은 패키지 기판(171)에 수직한 방향(Z)으로 패키지 기판(171) 상에 적층될 수 있다. 도 2에는 제2 반도체 소자(173)가 4개의 반도체 칩들을 포함하는 것으로 도시되었으나, 제2 반도체 소자(173)를 구성하는 반도체 칩들의 수는 다양하게 변경될 수 있다. 일부 실시예에서, 복수의 반도체 칩들(173a 내지 173d)은 실리콘 관통 전극(through silicon via, TSV)(176)을 통하여 서로 연결될 수 있다. 실리콘 관통 전극(176)은 반도체 칩들(173a 내지 173d) 각각을 관통할 수 있다. 실리콘 관통 전극(176)은 금속 또는 금속 질화물 중 적어도 하나를 포함할 수 있다. 예를 들어, 실리콘 관통 전극(176)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 금(Au), 구리(Cu), 니켈(Ni), 텅스텐(W), 질화티타늄(TiN), 또는 질화탄탈륨(TaN) 중 적어도 하나를 포함할 수 있다. 도 3에 도시된 바와 달리, 일부 실시예에 따르면, 복수의 반도체 칩들(173a 내지 173d)은 와이어 본딩 방법을 통하여 서로 연결될 수 있다.
제1 반도체 소자(172) 및 제2 반도체 소자(173) 각각은 메모리 반도체 칩 또는 로직 반도체 칩을 포함할 수 있다. 예를 들어, 제1 반도체 소자(172)는 로직 반도체 칩을 포함하고, 제2 반도체 소자(173)는 메모리 반도체 칩을 포함할 수 있다. 제2 반도체 소자(173)가 적층된 복수의 반도체 칩들(173a 내지 173d)을 포함하는 경우, 반도체 칩들(173a 내지 173d) 각각은 로직 반도체 칩 또는 로직 반도체 칩일 수 있다. 예를 들어, 반도체 칩들(173a 내지 173d) 각각은 메모리 반도체 칩일 수 있다. 그러나, 반드시 제2 반도체 소자(173)를 구성하는 반도체 칩들(173a 내지 173d) 모두가 동종일 필요는 없다. 예를 들어, 제2 반도체 소자(173)의 최하단 반도체 칩(173a)은 로직 반도체 칩이고, 제2 반도체 소자(173)의 나머지 반도체 칩들(173b 내지 173d)은 메모리 반도체 칩일 수 있다. 상기 로직 반도체 칩은 예를 들어 어플리케이션 프로세서(application processor, AP), 중앙처리장치(central processing unit, CPU), 또는 컨트롤러일 수 있다. 상기 메모리 반도체 칩은 예를 들어 디램(dynamic random access memory, DRAM), 에스램(static random access memory, SRAM), 피램(phase-change random access memory, PRAM), 엠램(magnetic random access memory, MRAM), 알램(resistive random access memory, RRAM), 플래시(flash) 메모리, 또는 이이피롬(electrically erasable programmable read-only memory, EEPROM)일 수 있다.
일부 실시예에서, 제1 반도체 소자(172)의 발열량은 제2 반도체 소자(173)의 발열량보다 클 수 있다. 일반적으로, 로직 반도체 칩은 메모리 반도체 칩보다 발열량이 클 수 있다. 따라서, 예를 들어 제1 반도체 소자(172)가 로직 반도체 칩을 포함하고 제2 반도체 소자(173)가 메모리 반도체 칩을 포함하는 경우, 제1 반도체 소자(172)의 발열량은 제2 반도체 소자(173)의 발열량보다 클 수 있다.
일부 실시예에서, 제2 반도체 소자(173)는 제1 반도체 소자(172)보다 열 저항이 낮거나 열에 취약할 수 있다. 일반적으로, 메모리 반도체 칩은 로직 반도체 칩보다 열 저항이 낮거나 열에 취약할 수 있다. 따라서, 예를 들어 제1 반도체 소자(172)가 로직 반도체 칩을 포함하고 제2 반도체 소자(173)가 메모리 반도체 칩을 포함하는 경우, 제2 반도체 소자(173)는 제1 반도체 소자(172)보다 열 저항이 낮거나 열에 취약할 수 있다.
일부 실시예에서, 제1 반도체 소자(172)의 수직 방향(Z) 두께(T1)는 제2 반도체 소자(173)의 수직 방향(Z) 두께(T2) 보다 클 수 있다. 즉, 제1 반도체 소자(172)의 상단은 제2 반도체 소자(173)의 상단보다 높은 레벨에 위치할 수 있다. 제2 반도체 소자(173)가 적층된 복수의 반도체 칩들(173a 내지 173d)을 포함하는 경우, 제2 반도체 소자(173)의 수직 방향(Z) 두께(T2)는 복수의 반도체 칩들(173a 내지 173d) 전체가 차지하는 두께를 의미할 수 있다. 즉, 제2 반도체 소자(173)의 수직 방향(Z) 두께(T2)는 최하단 반도체 칩(173a)의 하단으로부터 최상단 반도체 칩(173d)의 상단까지의 수직 방향(Z) 두께를 의미할 수 있다. 제1 반도체 소자(172)의 수직 방향(Z) 두께(T1)는 복수의 반도체 칩들(173a 내지 173d) 전체가 차지하는 수직 방향(Z) 두께(T2) 보다 클 수 있다. 즉, 제1 반도체 소자(172)의 상단은 제2 반도체 소자(173)의 최상단 반도체 칩(173d)의 상단보다 높은 레벨에 위치할 수 있다. 또한, 반도체 칩들(173a 내지 173d) 각각의 수직 방향(Z) 두께는 제1 반도체 소자(172)의 수직 방향(Z) 두께(T1)보다 작을 수 있다.
몰딩재(174)가 제1 반도체 소자(172)의 측벽 및 제2 반도체 소자(173)의 측벽을 둘러쌀 수 있다. 몰딩재(174)는 화학적 및 물리적 환경으로부터 제1 반도체 소자(172) 및 제2 반도체 소자(173)를 보호하는 기능을 할 수 있다. 몰딩재(174)는 예를 들어 열경화성 수지, 열가소성 수지, 또는 UV 경화성 수지 등을 포함할 수 있다. 몰딩재(174)는 예를 들어 EMC(Epoxy Mold Compound)와 같은 에폭시 수지, 또는 실리콘(silicone) 수지를 포함할 수 있다.
몰딩재(174)는 제1 반도체 소자(172)의 상면을 덮지 않고 제1 반도체 소자(172)의 상면을 노출시킬 수 있다. 노출된 제1 반도체 소자(172)의 상면은 방열 구조체(180)와 접할 수 있다. 몰딩재(174)의 열 전도도는 제1 반도체 소자(172)의 열 전도도보다 작을 수 있다. 따라서 몰딩재(174)가 제1 반도체 소자(172)의 상면을 덮지 않는 경우, 몰딩재(174)가 제1 반도체 소자(172)의 상면을 덮는 경우보다 제1 반도체 소자(172)에서 발생한 열이 방열 구조체(180)에 효율적으로 전달될 수 있다. 뿐만 아니라, 몰딩재(174)가 제1 반도체 소자(172)의 상면을 덮지 않으므로 반도체 소자 패키지(170)의 두께가 얇아질 수 있다.
일부 실시예에 따르면, 몰딩재(174)는 제2 반도체 소자(173)의 상면을 덮을 수 있다. 즉, 제2 반도체 소자(173)와 방열 구조체(180)는 몰딩재(174)에 의해 서로 이격될 수 있다. 상대적으로 작은 열전도도를 가지는 몰딩재(174)가 제1 반도체 소자(172)에서 발생한 많은 양의 열이 제1 반도체 소자(172)와 접하는 방열 구조체(180)를 통하여 제2 반도체 소자(173)에 전달되는 것을 억제할 수 있다. 이로써 제1 반도체 소자(172)보다 열저항이 낮고 열에 취약한 제2 반도체 소자(173)가 열 손상으로부터 보호될 수 있다.
방열 구조체(180)가 반도체 소자 패키지(170) 상에 위치할 수 있다. 방열 구조체(180)는 제1 반도체 소자(172)의 상면과 접할 수 있다. 방열 구조체(180)는 반도체 소자 패키지(170)의 구성이 아니라, 전자 장치(100)(도 1 참조)의 구성일 수 있다. 즉 방열 구조체(180)는 세트 레벨의 방열 구성일 수 있다.
방열 구조체(180)는 예를 들어 방열판, 히트 스프레더(heat spreader) 또는 방열시트 중 적어도 하나를 포함할 수 있다. 방열 구조체(180)는 예를 들어 구리(Cu), 니켈(Ni), 은(Ag), 금(Au), 또는 알루미늄(Al)과 같이 열 전도도(thermal conductivity)가 큰 물질을 포함할 수 있다. 일부 실시예에서, 방열 구조체(180)는 열 전도성 필러와 고분자로 이루어진 복합재료일 수 있다. 열 전도성 필러는 금속 필러, 세라믹 필러, 또는 카본 필러 중 적어도 하나를 포함할 수 있다. 상기 금속 필러는 예를 들어 구리(Cu), 니켈(Ni), 은(Ag), 금(Au), 또는 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 상기 세라믹 필러는 예를 들어 질화 알루미늄(AlN), 알루미나(Al2O3), 질화 붕소(BN), 베릴륨 산화물(BeO) 또는 실리콘 카바이드(SiC) 중 적어도 하나를 포함할 수 있다. 상기 카본 필러는 예를 들어 그라파이트, 탄소 나노튜브, 탄소 섬유, 또는 그래핀 중 적어도 하나를 포함할 수 있다.
도 2에서 방열 구조체(180)는 사각형 형상인 것으로 도시되었으나, 방열 성능 및 주변 부품들의 배치를 고려하여 방열 구조체(180)의 형상은 다양하게 변형될 수 있다. 일부 실시예에서, 방열 구조체(180)의 회로 보드(130)와 평행한 일 방향(Y) 최대 길이(L2)는 반도체 소자 패키지(170)의 상기 방향(Y) 최대 길이(L1)보다 길 수 있다. 일부 실시예에서, 방열 구조체(180)의 평면적은 반도체 소자 패키지(170)의 평면적보다 클 수 있다. 방열 구조체(180)가 복수의 구성들을 포함하는 경우, 방열 구조체(180)의 길이 또는 평면적이란, 방열 구조체(180)를 구성하며 서로 열적으로 결합된 모든 구성들이 이루는 전체 외관의 길이 또는 평면적을 의미한다. 방열 구조체(180)가 반도체 소자 패키지(170)보다 긴 일 방향 길이를 가지거나 넓은 평면적을 갖는 경우, 반도체 소자 패키지(170)에서 발생한 열을 효율적으로 분산시킬 수 있다.
본 발명의 기술적 사상에 따르면, 반도체 소자 패키지(170) 내에 방열 구조체(180)가 포함되지 않으므로 반도체 소자 패키지(170)의 두께가 얇아질 수 있고, 따라서 전자 장치(100)(도 1 참조)의 두께도 얇아질 수 있다. 세트 레벨의 방열 구조체(180)가 반도체 소자 패키지(170)와 직접 접하고 있으므로 반도체 소자 패키지(170)에서 발생한 열이 효율적으로 분산될 수 있다.
또한, 본 발명의 기술적 사상에 따른 반도체 소자 패키지(170)는 제1 반도체 소자(172)와 제2 반도체 소자(173)가 수평 방향(X)으로 이격되는 사이드-바이-사이드 타입이므로, 제1 반도체 소자(172)와 제2 반도체 소자(173)가 수직 방향(Z)으로 이격되는 패키지 온 패키지(package on package, POP) 타입보다 제1 반도체 소자(172) 및 제2 반도체 소자(173)에서 발생한 열이 반도체 소자 패키지(170) 외부로 더 효율적으로 전달될 수 있다. 특히, 발열량이 많은 제1 반도체 소자(172)는 방열 구조체(180)에 접하므로 제1 반도체 소자(172)에서 발생한 열이 방열 구조체(180)로 효율적으로 전달될 수 있다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 단면도이다. 이하에서는 도 3에 도시된 실시예와의 차이점이 기술된다.
도 4를 참조하면, 본 실시예에 따른 전자 장치는 도 3에 도시된 실시예의 구성 요소들 외에 반도체 소자 패키지(170) 상에 위치하는 열 계면 물질층(thermal interface material, TIM)(190)을 더 포함할 수 있다. 상기 열 계면 물질층(190)은 반도체 소자 패키지(170)와 방열 구조체(180) 사이에 배치되어 반도체 소자 패키지(170)및 방열 구조체(180)와 접할 수 있다. 일부 실시예에서, 도 4에 도시된 바와 같이 열 계면 물질층(190)은 몰딩재(174) 중 제2 반도체 소자(173) 상에 위치하는 부분 위까지 연장될 수 있다. 일부 실시예에서, 도 4에 도시된 바와 달리 열 계면 물질층(190)은 몰딩재(174) 중 제2 반도체 소자(173) 상에 위치하는 부분 위까지 연장되지 않을 수 있다. 이 경우, 몰딩재(174) 중 제2 반도체 소자(173)상에 위치하는 부분과 방열 구조체(180) 사이에는 에어 갭이 형성될 수 있다.
열 계면 물질층(190)은 열 계면 물질층(190)과 접하는 두 구성들 사이의 열적 결합(thermal coupling)을 강화함으로써 두 구성들 사이의 열 전달을 촉진하는 기능을 할 수 있다. 따라서, 열 계면 물질층(190)은 반도체 소자 패키지(170)와 방열 구조체(180) 사이의 열적 결합을 강화할 수 있다. 특히, 제1 반도체 소자(172)의 상면은 열 계면 물질층(190)과 접하고, 열 계면 물질층(190)은 방열 구조체(180)와 접할 수 있어 제1 반도체 소자(172)에서 발생한 열이 방열 구조체(180)로 효율적으로 전달될 수 있다.
열 계면 물질층(190)은 예를 들어 열 그리스, 열전도성 반응성 화합물, 열전도성 엘라스토머, 또는 열전도성 접착테이프 중 적어도 하나를 포함할 수 있다.
도 5는 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 단면도이다. 이하에서는 도 3에 도시된 실시예와의 차이점이 기술된다.
도 5를 참조하면, 제1 반도체 소자(172)의 수직 방향(Z) 두께(T1)는 제2 반도체 소자(173)의 수직 방향(Z) 두께(T2)와 실질적으로 동일할 수 있다. 즉, 제1 반도체 소자(172)의 상단은 제2 반도체 소자(173)의 상단과 실질적으로 동일한 레벨에 위치할 수 있다. 제2 반도체 소자(173)가 적층된 복수의 반도체 칩들(173a 내지 173d)을 포함하는 경우, 제1 반도체 소자(172)의 상단은 제2 반도체 소자(173)의 최상단 반도체 칩(173d)의 상단과 동일한 레벨에 위치할 수 있다.
몰딩재(174)는 제2 반도체 소자(173)의 상면을 덮지 않고 노출시킬 수 있다. 제2 반도체 소자(173)는 방열 구조체(180)와 접할 수 있다. 따라서 제2 반도체 소자(173)에서 발생한 열이 방열 구조체(180)로 효율적으로 전달될 수 있다. 제2 반도체 소자(173)가 적층된 복수의 반도체 칩들(173a 내지 173d)을 포함하는 경우, 제2 반도체 소자(173)의 최상단 반도체 칩(173d)의 상면은 몰딩재(174)에 의해 덮이지 않고 방열 구조체(180)와 접할 수 있다.
도 6은 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 단면도이다. 이하에서는 도 5에 도시된 실시예와의 차이점이 기술된다.
도 6을 참조하면, 본 실시예에 따른 전자 장치는 도 5에 도시된 실시예의 구성 요소들 외에 열 계면 물질층(190)을 더 포함할 수 있다. 열 계면 물질층(190)은 반도체 소자 패키지(170)의 상부와 접할 수 있다. 열 계면 물질층(190)은 반도체 소자 패키지(170)의 제1 반도체 소자(172) 및 제2 반도체 소자(173)와 접할 수 있다. 따라서 제1 반도체 소자(172)뿐만 아니라 제2 반도체 소자(173)에서 발생한 열도 열 계면 물질층(190)을 통해 방열 구조체(180)에 효율적으로 전달될 수 있다.
도 7은 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 단면도이다. 이하에서는 도 6에 도시된 실시예와의 차이점이 기술된다.
도 7을 참조하면, 제1 반도체 소자(172)의 상면은 열 계면 물질층(190)에 의해 덮이나 제2 반도체 소자(173)의 상면은 열 계면 물질층(190)에 의해 덮이지 않을 수 있다. 즉, 열 계면 물질층(190)은 방열 구조체(180) 및 제1 반도체 소자(172)와 접하나 제2 반도체 소자(173)와 접하지 않을 수 있다. 제1 반도체 소자(172)와 방열 구조체(180) 사이에는 열 계면 물질층(190)이 존재하므로 제1 반도체 소자(172)에서 발생한 열이 방열 구조체(180)로 효율적으로 전달될 수 있다. 반면, 제2 반도체 소자(173)와 방열 구조체(180)는 서로 이격되고 제2 반도체 소자(173)와 방열 구조체(180) 사이에 에어 갭이 존재할 수 있다. 또는 일부 경우, 제2 반도체 소자(173)와 방열 구조체(180) 사이에 열 차단 물질이 개재될 수 있다. 에어 갭 또는 열 차단 물질의 존재로 인하여 제2 반도체 소자(173)와 방열 구조체(180) 사이의 열 이동이 억제될 수 있다. 따라서, 제1 반도체 소자(172)에서 발생한 많은 양의 열이 방열 구조체(180)를 통해 열에 취약한 제2 반도체 소자(173)로 전달되는 것을 방지함으로써 제2 반도체 소자(173)가 보호될 수 있다.
도 8은 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 단면도이다. 이하에서는 도 3에 도시된 실시예와의 차이점이 기술된다.
도 8을 참조하면, 방열 구조체(180)는 예를 들어, 쉴드 캔(shield can)일 수 있다. 방열 구조체(180)는 반도체 소자 패키지(170)의 상면을 덮을 뿐만 아니라 반도체 소자 패키지(170)의 측벽을 감쌀 수 있다. 방열 구조체(180)는 방열 기능뿐만 아니라 전자기파 간섭 차폐(electromagnetic interference shielding, EMI shielding) 기능을 가질 수 있다. 방열 구조체(180)는 예를 들어 열 전도도 및 전기 전도도가 우수한 구리(Cu), 니켈(Ni), 또는 알루미늄(Al)과 같은 금속을 포함할 수 있다.
도 8에는 제2 반도체 소자(173)의 상면이 몰딩재(174)에 의해 덮이는 것으로 도시되었으나, 일부 실시예에서 제2 반도체 소자(173)의 상면은 제1 반도체 소자(172)의 상면과 마찬가지로 몰딩재(174)에 의해 덮이지 않을 수 있다. 도 8과 달리, 일부 실시예에서 제2 반도체 소자(173)의 상면은 방열 구조체(180)와 접할 수 있다. 또한, 일부 실시예에서 반도체 소자 패키지(170)와 방열 구조체(180) 사이의 열적 결합을 강화시키기 위해 반도체 소자 패키지(170)와 방열 구조체(180) 사이에 열 계면 물질층(190)(도 4, 도 6 및 도 7 참조)이 배치될 수 있다.
도 9는 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 평면도이다. 도 10은 도 9의 AA'선을 따라 자른 단면도이다. 이하에서는 도 2 및 도 3에 도시된 실시예와의 차이점이 기술된다.
도 9 및 도 10을 참조하면, 회로 보드(130)는 서로 이격된 제1 영역(130a) 및 제2 영역(130b)을 가질 수 있다. 회로 보드(130)의 제1 영역(130a) 상에는 발열량이 상대적으로 많은 전자 부품(들)이 실장될 수 있다. 예컨대, 반도체 소자 패키지(170)가 제1 영역(130a) 상에 실장될 수 있다. 반면 회로 보드(130)의 제2 영역(130b) 상에는 발열량이 상대적으로 적은 전자 부품들이 실장되거나 어떤 전자 부품도 실장되지 않을 수 있다. 따라서 전자 장치의 작동 시, 제1 영역(130a)의 온도는 제2 영역(130b)의 온도보다 높을 수 있다. 반도체 소자 패키지(170) 상에 위치하는 방열 구조체(180)는 고온의 제1 영역(130a)을 지나 저온의 제2 영역(130b)까지 연장될 수 있다.
방열 구조체(180)는 흡수부(181) 및 전달부(182)를 포함할 수 있다. 도 10에 도시된 바와 같이 흡수부(181) 및 전달부(182)는 독립된 두 물체일 수 있다. 일부 실시예에서는, 도 10에 도시된 바와 달리 흡수부(181) 및 전달부(182)는 일체로 구성될 수 있다.
흡수부(181)는 반도체 소자 패키지(170)에서 발생한 열을 흡수하여 전달부(182)로 전달하기 위한 구조나 형상을 가질 수 있다. 흡수부(181)는 반도체 소자 패키지(170)의 상면과 접할 수 있다. 즉, 흡수부(181)는 제1 반도체 소자(172)의 상면과 접할 수 있다. 도 9 및 도 10에는 흡수부(181)의 평면적이 반도체 소자 패키지(170)의 평면적보다 큰 것으로 도시되었으나, 경우에 따라서는 동일하거나 작을 수 있다. 흡수부(181)는 예를 들어 열 전도도가 우수한 구리(Cu) 또는 알루미늄(Al)과 같은 금속을 포함할 수 있다.
전달부(182)는 흡수부(181)와 접하여 흡수부(181)로부터 열을 전달받을 수 있다. 예컨대, 전달부(182)는 흡수부(181) 상에 배치될 수 있다. 전달부(182)는 제1 영역(130a)에서 발생한 열을 온도가 상대적으로 낮은 제2 영역(130b)으로 전달 할 수 있다. 전달부(182)는 예를 들어 히트 파이프일 수 있다. 상기 히트 파이프 내에는 유체가 포함되어 있어 유체의 상변화 에너지를 이용하여 열이 전달될 수 있다. 방열 구조체(180)의 회로 보드와 수평한 일 방향(Y) 최대 길이(L4), 즉 전달부(182)의 상기 방향(Y) 최대 길이는 반도체 소자 패키지(170)의 상기 방향(Y) 최대 길이(L3)보다 길 수 있다. 따라서 반도체 소자 패키지(170)에서 발생한 열이 반도체 소자 패키지(170)로부터 먼 영역, 예컨대 제2 영역(130b)까지 전달되어 열이 효율적으로 분산될 수 있다.
도 10에는 제2 반도체 소자(173)의 상면이 몰딩재(174)에 의해 덮이는 것으로 도시되었으나, 일부 실시예에서 제2 반도체 소자(173)의 상면은 제1 반도체 소자(172)의 상면과 마찬가지로 몰딩재(174)에 의해 덮이지 않을 수 있다. 도 10과 달리, 일부 실시예에서 제2 반도체 소자(173)의 상면은 흡수부(181)와 접할 수 있다.
도 11은 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치에 포함되는 회로 보드, 반도체 소자 패키지, 및 방열 구조체의 단면도이다. 이하에서는 도 9 및 도 10에 도시된 실시예와의 차이점이 기술된다.
도 11을 참조하면, 본 발명의 기술적 사상의 일 실시예에 따른 전자 장치는 도 9에 도시된 실시예의 구성 요소들 외에 제1 열 계면 물질층(191) 및 제2 열 계면 물질층(192) 중 적어도 하나를 더 포함할 수 있다.
제1 열 계면 물질층(191)은 반도체 소자 패키지(170)와 흡수부(181) 사이에 배치되어 반도체 소자 패키지(170)와 흡수부(181) 사이의 열적 결합을 강화할 수 있다. 한편, 제2 열 계면 물질층(192)은 흡수부(181)와 전달부(182) 사이에 배치되어 흡수부(181)와 전달부(182) 사이의 열적 결합을 강화할 수 있다.
도 11에는 제2 반도체 소자(173)의 상면이 몰딩재(174)에 의해 덮이는 것으로 도시되었으나, 일부 실시예에서 제2 반도체 소자(173)의 상면은 제1 반도체 소자(172)의 상면과 마찬가지로 몰딩재(174)에 의해 덮이지 않을 수 있다. 경우에 따라, 제2 반도체 소자(173)의 상면은 제1 열 계면 물질층(191)과 접하거나 접하지 않을 수 있다.
본 발명의 기술적 사상의 일 실시예에 따른 전자 장치는 제1 열 계면 물질층(191) 및 제2 열 계면 물질층(192) 중 적어도 하나를 더 포함함으로써, 반도체 소자 패키지(170)에서 발생한 열을 전달부(182)로 효율적으로 전달할 수 있다.
도 12는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자 패키지를 포함하는 전자 장치를 나타낸 평면도이다. 도 13은 도 12의 BB'선을 따라 자른 단면도이다.
도 12 및 도 13을 참조하면, 전자 장치(200)는 예를 들어 스마트 워치와 같은 웨어러블 장치일 수 있다. 그러나 본 발명의 전자 장치(200)가 웨어러블 장치에 한정되는 것은 아니다. 전자 장치(200)는 하우징(220), 디스플레이(210), 착용 부재(290), 반도체 소자 패키지(170)가 실장된 회로 보드(130), 및 방열 구조체(180)를 포함할 수 있다.
하우징(220)은 회로 보드(130) 및 회로 보드(130) 상에 실장된 반도체 소자 패키지(170)를 비롯한 다양한 전자 부품들을 수용할 수 있다. 하우징(220)의 양측에는 착용 부재(290)가 연결될 수 있다. 착용 부재(290)는 전자 장치를 사람의 신체 일부, 예컨대 손목에 고정시키는 기능을 할 수 있다. 하우징(220)의 상부에는 디스플레이(210)가 탑재될 수 있다. 디스플레이(210)를 이용하여 화면이 출력될 수 있으며 터치 스크린을 이용하여 정보 또는 명령이 입력될 수 있다. 디스플레이(210), 하우징(220), 및 착용 부재(290)는 전자 장치(200)의 외관을 이룰 수 있다.
하우징(220) 내에 회로 보드(130)가 위치하며, 회로 보드(130)에는 적어도 하나의 반도체 소자 패키지(170)가 실장될 수 있다. 반도체 소자 패키지(170) 상에는 반도체 소자 패키지(170)에서 발생한 열을 분산시키기 위한 방열 구조체(180)가 배치될 수 있다.
회로 보드(130), 반도체 소자 패키지(170), 및 방열 구조체(180)에 대한 상세한 설명은 도 3 내지 도 8, 도 10 및 도 11을 참조하여 설명한 바와 같다. 따라서, 도 13의 C 영역의 확대도는 도 3 내지 도 8, 도 10, 또는 도 11과 동일할 수 있다.
일부 실시예에 따르면, 도 12 및 도 13에 도시된 바와 달리 방열 구조체(180)는 착용 부재(290) 내부까지 연장될 수 있다. 이 경우, 방열 구조체(180)의 긴 길이로 인해 방열 구조체(180)의 방열 성능이 향상될 수 있다. 일부 실시예에 따르면, 착용 부재(290)가 방열 구조체(180)의 일부를 구성할 수 있다. 예컨대, 착용 부재(290) 내에는 유체가 포함될 수 있다. 상기 유체의 상변화를 이용하여 착용 부재(290)가 방열 구조체(180)의 일부로서 기능할 수 있다. 이 경우, 방열 구조체(180)의 다른 일부는 하우징(220)내에 위치하며 반도체 소자 패키지(170) 및 착용 부재(290)의 일단과 접할 수 있다.
본 발명의 기술적 사상에 따르면, 고방열 성능을 통해 웨어러블 전자 장치(200) 동작 시 발생한 열로 인한 착용자의 신체 손상을 방지할 수 있고, 두께가 얇은 웨어러블 전자 장치(200)가 제공될 수 있다.
본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200: 전자 장치, 110: 전면 커버, 120: 브래킷, 130: 회로 보드, 130a: 제1 영역, 130b: 제2 영역, 140: 배터리, 160: 후면 커버, 170: 반도체 소자 패키지, 171: 패키지 기판, 172: 제1 반도체 소자, 173: 제2 반도체 소자, 174: 몰딩재, 175: 접속 부재, 176: 실리콘 관통 전극, 180: 방열 구조체, 181: 흡수부, 182: 전달부, 190: 열 계면 물질층, 191: 제1 열 계면 물질층, 192: 제2 열 계면 물질층, 210: 디스플레이, 220: 하우징, 290: 착용 부재

Claims (10)

  1. 회로 보드;
    상기 회로 보드 상에 실장된 반도체 소자 패키지; 및
    상기 반도체 소자 패키지 상에 위치하는 방열 구조체;를 포함하고,
    상기 반도체 소자 패키지는
    상기 회로 보드에 연결되는 패키지 기판;
    상기 패키지 기판 상에 나란히 실장되는 제1 반도체 소자 및 제2 반도체 소자; 및
    상기 제1 반도체 소자의 측벽 및 상기 제2 반도체 소자의 측벽을 둘러싸고 상기 제1 반도체 소자의 상면을 덮지 않는 몰딩재;를 포함하고,
    상기 제1 반도체 소자의 상면은 상기 방열 구조체와 접하는 것을 특징으로 하는 전자 장치.
  2. 제1 항에 있어서,
    상기 방열 구조체의 상기 회로 보드와 평행한 일 방향 최대 길이는 상기 반도체 소자 패키지의 상기 방향 최대 길이보다 긴 것을 특징으로 하는 전자 장치.
  3. 제1 항에 있어서,
    상기 방열 구조체는 상기 반도체 소자 패키지와 접하는 흡수부 및 상기 반도체 소자 패키지와 멀어지는 방향으로 연장되는 전달부를 포함하는 것을 특징으로 하는 전자 장치.
  4. 제1 항에 있어서,
    상기 몰딩재는 상기 제2 반도체 소자의 상면을 덮고, 상기 제2 반도체 소자의 상면과 상기 방열 구조체는 상기 몰딩재에 의해 서로 이격되는 것을 특징으로 하는 전자 장치.
  5. 제1 항에 있어서,
    상기 몰딩재는 상기 제2 반도체 소자의 상면을 덮지 않고, 상기 제2 반도체 소자의 상면은 상기 방열 구조체와 접하는 것을 특징으로 하는 전자 장치.
  6. 제1 항에 있어서,
    상기 제1 반도체 소자의 상면과 상기 방열 구조체 사이에 위치하는 열 계면 물질층(thermal interface material, TIM)을 더 포함하는 것을 특징으로 하는 전자 장치.
  7. 제6 항에 있어서,
    상기 몰딩재는 상기 제2 반도체 소자의 상면을 덮지 않고, 상기 제2 반도체 소자의 상면은 상기 열 계면 물질층과 접하는 것을 특징으로 하는 전자 장치.
  8. 제6 항에 있어서,
    상기 몰딩재는 상기 제2 반도체 소자의 상면을 덮지 않고, 상기 제2 반도체 소자의 상면은 상기 열 계면 물질층과 서로 이격되는 것을 특징으로 하는 전자 장치.
  9. 회로 보드;
    상기 회로 보드에 실장된 반도체 소자 패키지;
    상기 반도체 소자 패키지의 상부와 접하는 열 계면 물질층; 및
    상기 열 계면 물질층과 접하는 방열 구조체;를 포함하며;
    상기 반도체 소자 패키지는
    상기 회로 보드에 연결되는 패키지 기판;
    상기 패키지 기판 상에 실장되며 상기 열 계면 물질층과 접하는 제1 반도체 소자;
    상기 패키지 기판 상에 실장되며 상기 제1 반도체 소자로부터 상기 회로 보드와 평행한 수평 방향으로 이격된 제2 반도체 소자; 및
    상기 제1 반도체 소자의 측벽 및 상기 제2 반도체 소자의 측벽을 덮는 몰딩재를 포함하는 것을 특징으로 하는 전자 장치.
  10. 서로 이격된 제1 영역 및 제2 영역을 가지는 회로 보드;
    상기 회로 보드의 상기 제1 영역 상에 실장된 반도체 소자 패키지;
    상기 반도체 소자 패키지 상에 위치하며 상기 회로 보드의 상기 제2 영역 상까지 연장되는 방열 구조체; 및
    상기 반도체 소자 패키지와 상기 방열 구조체 사이에 위치하는 열 계면 물질층;을 포함하고,
    상기 반도체 소자 패키지는
    패키지 기판;
    상기 패키지 기판 상에 나란히 실장되는 제1 반도체 소자 및 제2 반도체 소자;
    상기 제1 반도체 소자의 측벽 및 상기 제2 반도체 소자의 측벽을 둘러싸며 상기 제1 반도체 소자의 상면을 덮지 않는 몰딩재;를 포함하고,
    상기 제1 반도체 소자의 상면은 상기 열 계면 물질층과 접하는 것을 특징으로 하는 전자 장치.
KR1020170153312A 2017-11-16 2017-11-16 반도체 소자 패키지를 포함하는 전자 장치 KR102460720B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170153312A KR102460720B1 (ko) 2017-11-16 2017-11-16 반도체 소자 패키지를 포함하는 전자 장치
US16/002,018 US10727199B2 (en) 2017-11-16 2018-06-07 Electronic device including semiconductor device package
CN201811207296.9A CN109801885B (zh) 2017-11-16 2018-10-16 包括半导体器件封装的电子设备
US16/923,418 US11309280B2 (en) 2017-11-16 2020-07-08 Semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170153312A KR102460720B1 (ko) 2017-11-16 2017-11-16 반도체 소자 패키지를 포함하는 전자 장치

Publications (2)

Publication Number Publication Date
KR20190056156A true KR20190056156A (ko) 2019-05-24
KR102460720B1 KR102460720B1 (ko) 2022-10-31

Family

ID=66431426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170153312A KR102460720B1 (ko) 2017-11-16 2017-11-16 반도체 소자 패키지를 포함하는 전자 장치

Country Status (3)

Country Link
US (2) US10727199B2 (ko)
KR (1) KR102460720B1 (ko)
CN (1) CN109801885B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102460720B1 (ko) * 2017-11-16 2022-10-31 삼성전자주식회사 반도체 소자 패키지를 포함하는 전자 장치
KR20210150153A (ko) 2020-06-03 2021-12-10 삼성전자주식회사 패키지 신뢰성을 향상시킬 수 있는 반도체 패키지
US11699664B2 (en) * 2020-09-03 2023-07-11 Intel Corporation Wrappable EMI shields

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070006583A (ko) * 2005-07-07 2007-01-11 어드밴스드 에너지 테크놀로지 인코포레이티드 휴대 전자 장치용 서멀 솔루션
KR20130094107A (ko) * 2012-02-15 2013-08-23 삼성전자주식회사 열 분산기를 갖는 반도체 패키지 및 그 형성 방법
US20150084190A1 (en) * 2013-08-01 2015-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-Chip Package Structure and Method of Forming Same
KR20160037582A (ko) * 2014-09-29 2016-04-06 삼성전자주식회사 반도체 패키지

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7031162B2 (en) * 2003-09-26 2006-04-18 International Business Machines Corporation Method and structure for cooling a dual chip module with one high power chip
US8541876B2 (en) 2005-09-30 2013-09-24 Intel Corporation Microelectronic package having direct contact heat spreader and method of manufacturing same
US8110899B2 (en) * 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
US8299590B2 (en) * 2008-03-05 2012-10-30 Xilinx, Inc. Semiconductor assembly having reduced thermal spreading resistance and methods of making same
US7964951B2 (en) 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
KR101619473B1 (ko) 2009-07-21 2016-05-11 삼성전자주식회사 히트 슬러그를 갖는 반도체 패키지
KR101678539B1 (ko) 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US9167694B2 (en) * 2010-11-02 2015-10-20 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
KR20120060665A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 반도체 패키지
JP5779042B2 (ja) 2011-08-18 2015-09-16 新光電気工業株式会社 半導体装置
US8981555B2 (en) * 2011-12-21 2015-03-17 Intel Corporation Ridged integrated heat spreader
US9136202B2 (en) 2012-04-17 2015-09-15 Qualcomm Incorporated Enhanced package thermal management using external and internal capacitive thermal material
KR20150135611A (ko) 2014-05-22 2015-12-03 에스케이하이닉스 주식회사 멀티 칩 패키지 및 제조 방법
KR102237978B1 (ko) * 2014-09-11 2021-04-09 삼성전자주식회사 반도체 패키지 및 그 제조방법
BR112015020625A2 (pt) 2014-09-26 2017-07-18 Intel Corp arquitetura de empacotamento flexível.
US9768145B2 (en) * 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
US9917072B2 (en) * 2015-09-21 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated stacked package with a fan-out redistribution layer (RDL) and a same encapsulating process
US10217719B2 (en) * 2017-04-06 2019-02-26 Micron Technology, Inc. Semiconductor device assemblies with molded support substrates
KR102460720B1 (ko) * 2017-11-16 2022-10-31 삼성전자주식회사 반도체 소자 패키지를 포함하는 전자 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070006583A (ko) * 2005-07-07 2007-01-11 어드밴스드 에너지 테크놀로지 인코포레이티드 휴대 전자 장치용 서멀 솔루션
KR20130094107A (ko) * 2012-02-15 2013-08-23 삼성전자주식회사 열 분산기를 갖는 반도체 패키지 및 그 형성 방법
US20150084190A1 (en) * 2013-08-01 2015-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-Chip Package Structure and Method of Forming Same
KR20160037582A (ko) * 2014-09-29 2016-04-06 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US20190148337A1 (en) 2019-05-16
CN109801885B (zh) 2023-12-01
US20200343219A1 (en) 2020-10-29
CN109801885A (zh) 2019-05-24
US11309280B2 (en) 2022-04-19
US10727199B2 (en) 2020-07-28
KR102460720B1 (ko) 2022-10-31

Similar Documents

Publication Publication Date Title
US10756000B2 (en) Heat dissipation assembly and electronic device
US7489033B2 (en) Electronic assembly with hot spot cooling
US9287240B2 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
US11309280B2 (en) Semiconductor device package
KR102041265B1 (ko) Ｅｍｉ 차폐기능과 방열 기능을 가지는 반도체 패키지
KR102482837B1 (ko) 방열 구조를 포함하는 전자 장치
US20130301221A1 (en) Thermal management system and method between heat generating chip and housing in electronic apparatus
CN105552041B (zh) 包括散热部的半导体封装
US9965003B2 (en) Electronic assembly and electronic device
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
JPWO2017022221A1 (ja) 放熱構造および電子機器
US20120069522A1 (en) Thermal module and electronic device incorporating the same
CN106413335B (zh) 移动电子装置的散热缓冲屏蔽复合结构
US10714405B2 (en) Semiconductor packages relating to thermal redistribution patterns
US8363398B2 (en) Electronic device with heat dissipation casing
KR20200142264A (ko) 방열부재를 포함하는 인쇄회로기판 어셈블리
TWM469509U (zh) 具散熱結構之攝像模塊
CN209768096U (zh) 散热结构与电子装置
TWM500284U (zh) 可攜式電子裝置
KR102444136B1 (ko) 방열 성능이 향상된 밀리미터파 송수신기
US20230209768A1 (en) Structure of uniform-temperature heat dissipation device
TWM652149U (zh) 電子裝置
KR20110020416A (ko) Ｕｓｂ모뎀

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant