KR100424382B1 - 열확산기를 부착한 반도체 장치 및 그 제조 방법 - Google Patents

열확산기를 부착한 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100424382B1
KR100424382B1 KR10-2001-0041827A KR20010041827A KR100424382B1 KR 100424382 B1 KR100424382 B1 KR 100424382B1 KR 20010041827 A KR20010041827 A KR 20010041827A KR 100424382 B1 KR100424382 B1 KR 100424382B1
Authority
KR
South Korea
Prior art keywords
copper paste
paste film
semiconductor
semiconductor device
insulating resin
Prior art date
Application number
KR10-2001-0041827A
Other languages
English (en)
Other versions
KR20020008004A (ko
Inventor
미야자끼다까시
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20020008004A publication Critical patent/KR20020008004A/ko
Application granted granted Critical
Publication of KR100424382B1 publication Critical patent/KR100424382B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

본 발명에 따른 열확산기(heat spreader)를 부착한 반도체 장치에서, 전극 패드 및 절연성 수지를 통해 다층 배선 기판 상에 반도체 칩을 탑재한다. 절연성 수지로 기판 상의 반도체 칩의 측부를 밀봉하고, 반도체 칩의 노출면에 접촉하는 동 페이스트막(copper paste film)을 형성한다. 동 페이스트막은 열확산기로서 작용한다.

Description

열확산기를 부착한 반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE HAVING HEAT SPREADER ATTACHED THERETO AND METHOD OF MANUFACTURING THE SAME}
본 발명은 칩 사이즈 패키지(chip size package) 또는 플립 칩(flip chip)과 같은 반도체 칩에 방열용 열확산기가 설치된 반도체 장치 및 그 제조 방법에 관한 것이다.
최근에, 다중 매체 사회에서는, 정보량의 급속한 증대화 및 전자 장비의 발달에 수반하여 전자 부품의 고집적화 및 고속화가 진행되는 동시에 반도체 장치의 소형화가 진행되고, 반도체 칩 및 플립 칩(하기에서, "FC"로 언급함)과 거의 동일한 사이즈를 갖는 칩 사이즈 패키지(하기에서, "CSP"로 언급함)의 소형화가 진행되고 있다.
하지만, 최근에 반도체 장치의 고밀도화에 따라 동작시 발열량이 증가되면서 반도체 장치의 발열을 억제하기 위하여, 동작 전압의 감소 및 전류 손실을 감소시키기 위한 설계와 같은 본질적인 개선이 요구된다. 동시에, 팬을 설치하여 반도체 장치를 강제 냉각하거나 방열용 열확산기 및 방열핀을 설치하는 대책이 이루어지고 있다.
도 1a 내지 도 1d는 종래의 FC에서 열확산기를 제공하기 위한 방법을 공정순으로 도시한다.
먼저, 도 1a에 도시된 바와 같이, 작업 테이블(101) 상의 소정의 위치에 FC 제품(100)을 고정시킨다.
이후, 도 1b에 도시된 바와 같이, 주사기(102)에 저장된 Ag 페이스트(103)를 FC 제품(100)에 적하하여 도포시킨다. 이때, 추후 탑재되는 열확산기의 형상에 따라서, Ag 페이스트(103)를 도포시키기 위한 위치 및 도포(적하) 횟수가 달라진다.
이후, 도 1c에 도시된 바와 같이, 열압착 장치의 열압착기(104)에 Ag 페이스트(103)가 도포된 FC 제품(100)을 탑재한다. 또한, 히트 테이블(105) 상에 열확산기(106) 또는 지지 링에 부착된 열확산기를 탑재한다. 열확산기(106)는 알루미늄, 구리 또는 이들의 합금으로 구성된다.
이후, 도 1d에 도시된 바와 같이, 열압착기(104)로 FC 제품(100)을 히트 테이블(105)에 의해 가열된 열확산기(106)에 단단히 가압하고, 경화되도록 Ag 페이스트(103)를 가열 및 가압하며, FC 제품(100) 및 열확산기(106)를 가열 및 압착시킨다. 따라서, 알루미늄, 구리 또는 이들의 합금으로 구성된 열확산기(106)를 FC 제품(100)에 부착시킨다.
하지만, 열확산기(106)와 반도체 칩(FC 제품(100)) 사이의 열팽창 계수의 차이가 크기 때문에, 우수한 방열 특성을 갖는 알루미늄, 구리 또는 이들의 합금으로 구성된 열확산기(106)를 반도체 칩에 부착시키도록 열확산기(106)와 반도체 칩 사이에서 발생된 응력을 완충시키고, 열 저항성(heat resistance) 및 전해 부식 저항성(electrolytic corrosion resistance)을 가지고 습기를 방지할 수 있는 특히, PCT(Press Cooker Test) 프로세스와 같은 엄격한 조건하에서 습기 방지 테스트를 수행할 경우에도 습기 방지를 저하시키지 않는 접착제가 요구된다. 하지만, 액체 접착제는 보관 안정성에 유의해야 하는 문제점 및 LOC(Lead On Chip)와 비교해서 조작 효율성이 저하되는 문제점을 가진다. 또한, 실버 페이스트(silver paste)는 은 충전제(silver filler)가 침전되는 문제점을 가지기 때문에, 은 충전제의 분산이 균일하지 않는 문제점이 있다.
또한, 공정 관련 문제점으로서, 열압착법의 경우에 반도체 칩과 열확산기가 수십 킬로그램(kg)의 큰 하중으로 결합되기 때문에, 열압착기(104)가 종종 반도체 칩에 손상을 준다. 특히, 열압착기(104)가 반도체 칩 표면의 솔더 레지스트층(solder resist layer)에 접촉될 경우에, 솔더 레지스트층의 손상(stripping)이 발생하는 문제점이 존재한다.
또한, 지지 링이 열확산기에 접속될 경우에, 지지 링의 면적이 크기 때문에열압착(thermal bond)을 위한 시간이 요구되고, 처리 지표 시간(index time for the process)이 길어지는 문제점이 있다. 또한, Ag 페이스트가 이용되기 때문에, 비용이 비싼 문제점이 있다.
따라서, 본 발명의 목적은, 열확산기와 반도체 칩 사이의 열팽창 계수의 차이로 인한 응력에 의해 제한되지 않고, 접착제의 보관 안정성 및 충전제의 균일한 분산성을 고려할 필요가 없으며, 열압착기로 인한 반도체 칩의 손상을 방지하도록 열압착기를 필요치 않으면서 처리 시간을 빠르게 할 수 있는 반도체 장치를 제조하기 위한 방법을 제공하는 데 있다.
본 발명의 제1 태양에 따른 열확산기를 부착한 반도체 장치는, 기판; 상기 기판 상에 탑재된 반도체 칩; 상기 기판 상의 상기 반도체 칩의 측부를 밀봉하기 위한 절연성 수지층; 및 상기 반도체 칩의 표면의 노출면에 접촉하는 동 페이스트막을 포함하고, 상기 동 페이스트막은 상기 반도체칩의 노출 표면과 상기 절연성 수지층상의 전면에 페이스트형 재료를 경화처리함으로써 형성된 것이며, 열확산기로서 기능한다.
본 발명의 제2 태양에 따른 열확산기를 부착한 반도체 장치는, 반도체 칩; 및 상기 반도체 칩에서 배선이 형성되어 있지 않은 표면에 접촉하도록 형성된 동 페이스트막을 포함하며, 상기 동 페이스트막은 상기 복수의 반도체 칩이 반도체 웨이퍼로부터 개별적으로 분리될 경우에 상기 동 페이스트막이 동시에 절단 및 분리되고, 상기 동 페이스트막은 페이스트형 재료를 경화처리함으로써 형성된 것이며, 열확산기로서 기능한다.
본 발명의 제1 태양 및 제2 태양에 따른 열확산기를 부착한 반도체 장치에서, 상기 동 페이스트막은 동 페이스트를 도포함으로써 형성되거나 또는 상기 동페이스트막은 시트 기재 상에 도포된 동 페이스트막으로서 공급된다.
또한, 상기 동 페이스트막은 상기 반도체 칩이 접촉되지 않는 표면 상에 요철부를 구비함으로써 방열 면적을 확대시킨다.
본 발명의 제3 태양에 따른 열확산기를 부착한 반도체 장치를 제조하기 위한 방법은, 기판 상에 복수의 반도체 칩을 탑재하는 단계; 상기 복수의 반도체 칩 사이의 상기 기판을 절연성 수지로 밀봉하는 단계; 및 상기 반도체 칩의 노출면 및 상기 절연성 수지 상의 전면에 페이스트형 재료를 경화처리하여 열확산기로서 동 페이스트막을 형성하는 단계를 포함한다.
본 발명에 따른 제4 태양에 따른 열확산기를 부착한 반도체 장치를 제조하기 위한 방법은, 배선층이 형성되어 있지 않은 반도체 웨이퍼의 표면 상에 페이스트형 재료를 경화처리하여 열확산기로서 동 페이스트막을 형성하는 단계 - 상기 반도체 웨이퍼는 상기 반도체 웨이퍼의 다른 표면 상의 상기 배선층 및 반도체 소자를 구비함 - ; 및 상기 반도체 웨이퍼를 복수의 개별 반도체 칩으로 분리함과 함께, 상기 동 페이스트막을 상기 반도체 칩 상의 개별 동막으로 분리하는 단계를 포함한다.
본 발명의 제3 태양에 따른 열확산기를 부착한 반도체 장치를 제조하기 위한 방법에서, 상기 기판은 다층 배선 기판이고, 상기 복수의 반도체 칩을 탑재하는 단계에서, 상기 반도체 칩과 상기 다층 배선 기판 사이의 갭은 상기 절연성 수지로 밀봉된다. 또한, 상기 절연성 수지로 상기 복수의 반도체 칩 사이의 상기 기판을 밀봉하는 단계는, 상기 절연성 수지를 모세관 현상을 이용하여 상기 복수의 반도체 칩 사이의 갭에 공급하는 단계; 주입(injection)에 의해 상기 절연성 수지를 공급하는 단계; 또는 트랜스퍼(transfer)에 의해 상기 절연성 수지를 공급하는 단계를 포함한다. 또한, 상기 동 페이스트막을 형성한 후에 상기 동 페이스트막을 경화하여 고형화하는 단계; 및 상기 반도체 웨이퍼를 상기 동 페이스트막과 함께 상기 반도체 칩을 개별적으로 분리하는 단계가 제공된다.
또한, 본 발명의 제3 및 제4 태양에 따른 상기 동 페이스트막을 형성하는 단계에서, 상기 동 페이스트막은 상기 동 페이스트를 적하하여 도포시킴으로써 공급될 수 있거나 또는 상기 동 페이스트막은 시트 기재 상에 도포된 상기 동 페이스트막에 의해 공급될 수 있다.
본 발명에서, 열확산기는 반도체 칩에 접촉되도록 형성된 동 페이스트막을 구비한다. 동 페이스트막은 재료 비용 측면에서 저렴하고, 동 페이스트막의 공정은 용이하여 반도체 칩의 방열 특성이 저렴한 비용으로 개선될 수 있다. 또한, 동 페이스트막이 Ag 충전제와 같이 침전되지 않으면서 취급이 용이하다.
또한, 본 발명에서, 반도체 칩 상의 동 페이스트막 자체가 열확산기로서 작용하기 때문에, 반도체 칩 상의 열압착기를 이용하여 별도 부품의 열확산기를 압착할 필요가 없으면서 열압착 공정에서의 반도체 칩의 손상을 방지하는 동시에, 처리 시간을 단축시킬 수 있다.
도 1a 내지 도 1d는 종래의 열확산기를 부착한 반도체 장치를 제조하기 위한 방법을 공정순으로 도시한 횡단면도.
도 2a 내지 도 2e는 본 발명의 제1 실시예에 따른 열확산기를 부착한 반도체 장치를 제조하기 위한 방법을 공정순으로 도시한 횡단면도.
도 3a 내지 도 3g는 본 발명의 제2 실시예에 따른 열확산기를 부착한 반도체 장치를 제조하기 위한 방법을 공정순으로 도시한 횡단면도.
도 4a 내지 도 4d는 본 발명의 제3 실시예에 따른 열확산기를 부착한 반도체 장치를 제조하기 위한 방법을 공정순으로 도시한 횡단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 다층 배선 기판
2, 14 : 반도체 칩
3 : 솔더 볼
4, 6 : 절연성 수지
5, 12 : 전극 패드
7, 8, 13 : 동 페이스트막
7a : 기저부
7b, 15 : 철부
9 : 시트 기재
10 : 페이스트 시트
11 : 반도체 웨이퍼
100 : 제품
101 : 작업 테이블
103 : Ag 페이스트
104 : 열압착기
105 : 히트 테이블
106 : 열확산기
본 발명의 상술한 목적, 기타 목적, 특징 및 장점은 첨부된 도면과 관련된 하기의 설명으로부터 명백하게 이해될 것이다. 하기에서, 본 발명의 실시예에 따른 열확산기를 부착한 반도체 장치 및 그 제조 방법을 첨부된 도면을 참조하여 설명한다.
도 2a 내지 도 2e는 본 발명의 제1 실시예에 따른 열확산기를 부착한 반도체 장치를 제조하기 위한 방법을 공정순으로 도시한 횡단면도이다.
먼저, 도 2a에 도시된 바와 같이, BGA(Ball Grid Array) 또는 FC(Flip Chip)형 반도체 장치 제품에서, 세라믹 기판(ceramic substrate), 폴리이미드(polyimide)와 같은 테이프 기판(tape substrate) 또는 소정의 갭 내에 플라스틱과 같은 물질로 구성된 다층 배선 기판(1) 상에 반도체 칩(2)을 배치하고, 솔더 볼(solder ball)(3)과 같은 전기 도전체를 통해 다층 배선 기판(1)의 표면 상에 형성된 전극 패드(5) 및 반도체 칩(2)의 하부 표면 상에 형성된 전극 패드(5)를 도통시킨다. 라인 또는 매트릭스 형상으로 다층 배선 기판(1) 상에 반도체 칩(2)을 배치하고, 절연성 응력 완충 수지 또는 절연성 수지(4)로 반도체 칩(2) 및 다층 배선 기판(1) 사이의 갭을 밀봉한다. 이러한 경우에, 언더필 수지(underfill resin)과 같은 모세관 현상을 이용하여 절연성 응력 완충 수지 또는 절연성 수지(4)를 배치한다. 예를 들어, Cu, Al, Ag, Au 또는 Sn과 같은 물질로 다층 배선 기판(1)의 배선층을 형성한다.
주성분으로서 에폭시계 수지, 실리콘계 수지, 폴리이미드계 수지, 폴리올레핀계 수지, 시안산염 에스테르계 수지, 페놀계 수지, 나프탈렌계 수지 또는 플루오르계 수지 중 어느 하나로 반도체 칩(2)과 다층 배선 기판(1) 사이에 삽입된 절연성 수지 또는 절연성 응력 완충 수지(4)를 형성한다.
또한, 반도체 칩(2)과 다층 배선 기판(1)을 전기적으로 도통시키도록 솔더, Au, Ag, Cu 등의 도전 금속이나 이방성 도전막(anisotropic conductive film: ACF)과 같은 도전성 수지를 반도체 칩(2)과 다층 배선 기판(1) 사이에 삽입될 수 있다.
이후, 도 2b에 도시된 바와 같이, 반도체 칩(2) 사이에 절연성 수지(6)를 충전하여 배치하며, 다층 배선 기판(1) 상의 모든 반도체 칩(2)을 동시에 밀봉한다. 이러한 경우에, 주입 밀봉 기술(injection sealing technique) 또는 트랜스퍼 밀봉 기술(transfer sealing technique) 등의 수지 주입 기술(resin injecting technique)을 이용하여 절연성 수지(6)를 배치할 수 있다. 또한, 반도체 칩(2)의 상면을 노출시키고, 절연성 수지(6)로 피복하지 않는다.
기계적 또는 화학적 응력이나 외부 환경으로부터 칩을 보호하거나 다음 공정에서 동 페이스트막의 도포를 용이하게 하도록, 절연성 수지(6)에 의한 밀봉이 이루어진다. 동시에 밀봉되는 반도체 칩 사이의 갭에 절연성 수지를 충전할 경우에, 절연성 수지 또는 절연성 응력 완충 수지의 구체적인 충전 방법은 언더필 수지와 같은 모세관 현상을 이용하는 배치 방법, 주입 밀봉 기술 또는 트랜스퍼 밀봉 기술과 같은 다양한 수지 주입 기술을 이용할 수 있다.
반도체 칩 사이에 삽입된 절연성 수지(6)는 주성분으로서 에폭시계 수지, 실리콘계 수지, 폴리이미드계 수지, 폴리올레핀계 수지, 시안산염 에스테르계 수지, 페놀계 수지, 나프탈렌계 수지 또는 플루오르계 수지 중 어느 하나를 이용할 수 있다.
이후, 도 2c에 도시된 바와 같이, 반도체 칩(2)의 노출면 및 반도체 칩(2) 사이에 충전하는 절연성 수지(6)의 표면 상에 동(Cu) 페이스트막(7)을 도포한다. 동 페이스트막(7)의 도포 방법으로서, 스크린 인쇄 방법, 패터닝 도포 또는 스핀코팅 방법이 있다. 특히, 스크린 인쇄 도포 및 패터닝 도포에서, 페이스트막(7)의 형상을 다소 자유롭게 설계할 수 있기 때문에, 넓은 표면적의 방열면을 갖는 페이스트막 형상 및 도포된 표면의 상태에 상응하는 페이스트막 형상을 형성할 수 있다.
이후, 도 2d에 도시된 바와 같이, Cu 페이스트막(7)을 경화하여 동 페이스트막(7)을 고형화한 후에, 칩을 고정시키기 위한 기재(base material)가 분리되어 개별 반도체 칩(2)으로 각각 분리된다. 따라서, 동 페이스트막으로 구성된 열확산기 및 동 페이스트막 열확산기를 부착한 반도체 장치를 획득한다.
또한, 도 2e에 도시된 바와 같이, 도 2c의 공정에서 Cu 페이스트막(7)을 형성할 경우에, 기저부(7a) 및 철부(convex portion)(7b)로 구성된 동 페이스트막 표면적을 확대시키기 위해 동일하게 도포되는 기저부(7a)의 표면 상에 철부(7b)를 형성함으로써, 열확산기의 방열 특성을 더 한층 개선시킬 수 있다.
상술한 바와 같이 구성된 본 실시예의 반도체 장치에서, Cu 페이스트막(7), 동 페이스트막 기저부(7a) 및 철부(7b)가 베이킹 퍼니스(baking furnace) 내에서 고형화되도록 동시에 경화될 수 있기 때문에, 처리 지표 시간을 감소시킬 수 있다. 또한, 상술한 본 실시예에서, 열확산기로서의 Cu 페이스트막(7, 7a)이 복수의 반도체 칩(2) 상에 동시에 형성되기 때문에, 처리 시간 감소 및 제조 비용 절감을 달성할 수 있다.
상술한 열확산기에서, 페이스트형 물질이 경화되어 열확산기로 되기 때문에, 종래 기술에서와 같이 알루미늄판 또는 동판과 같은 열확산기와 반도체 칩 사이의열팽창 차이를 고려할 필요가 없다. 또한, 일반적인 열확산기가 패키지 사이즈에 따라 제조되어야 하지만, 본 실시예로서, 확산기가 페이스트형 Cu 페이스트막(7)(기저부(7a) 및 철부(7b))일 경우, 열확산기가 사이즈에 따라 자유롭게 제조될 수 있기 때문에 물질이 단일화될 수 있다.
종래 기술과 같이, 동판과 칩을 고착시키는 고체 사이의 열압착 방법의 경우에, 양자를 결합시키기 위해, 큰 하중이 양자 사이에 인가되어야 한다. 따라서, 칩에 대한 기계적인 손상이 발생되지만, 본 실시예로서, 칩에 대한 기계적인 손상이 Cu 페이스트막(7) 및 동 페이스트막(기저부(7a) 및 철부(7b))을 이용하는 열확산기를 형성함으로써 현저히 감소된다.
이후, 도 3a 내지 도 3g를 참조하여 본 발명의 제2 실시예를 구체적으로 설명한다. 도 3a 내지 도 3g는 본 발명의 제2 실시예에 따른 열확산기를 부착한 반도체 장치를 제조하기 위한 방법을 공정순으로 도시한 횡단면도이다.
제2 실시예는 본 발명을 플립 칩형 반도체 장치를 제조하기 위한 방법에 적용시키기 위한 것이다. 먼저, 도 3a에 도시된 바와 같이, 반고체 Cu 페이스트막(8)이 페이스트를 도포시키기 위한 시트 기재(9)에 균일하게 도포되는 동 페이스트 시트(10)를 미리 준비한다. 동 페이스트 시트(10)가 부재(member)로서 매입될 수 있고, 동 페이스트 시트(10)를 이용함으로써, 동 페이스트막(8)의 취급이 극히 용이하다.
이후, 도 3b에 도시된 바와 같이, 제1 실시예와 마찬가지로, 라인 또는 매트릭스 형상으로 다층 배선 기판(1) 상에 배치된 반도체 칩(2)과, 절연성 응력 완충수지 또는 절연성 수지(4)로 밀봉되는 반도체 칩(2)과 다층 배선 기판(1) 사이의 갭이 준비된다.
이후, 도 3c에 도시된 바와 같이, 도 3a의 페이스트 시트(10)의 Cu 페이스트막(8)에 도 3b의 절연성 수지(6)의 표면 및 반도체 칩(2)의 측면을 부착시키고, Cu 페이스트막(8)을 경화시킨다. 따라서, Cu 페이스트막(8)을 고형화시킨다. 이러한 경우에, 페이스트막이 반고체 페이스트일 경우에, 열압착에 의한 부착이 요구되지만, 경화 공정을 동시에 처리하기 때문에 경화 공정을 단축시킨다.
이후, 도 3d에 도시된 바와 같이, 페이스트를 도포시키기 위한 시트 기재(9)가 Cu 페이스트막(8)으로부터 벗겨진다.
이후, 도 3e에 도시된 바와 같이, 개별적으로 분리하는 공정을 수행함으로써, 열확산기 및 열확산기를 부착한 반도체 칩을 획득할 수 있다.
제2 실시예의 물질 및 공정을 이용함으로써, Cu 페이스트막(8)의 막두께가 더 한층 균일하게 되는 Cu 페이스트막에 의한 열확산기를 형성할 수 있고, 부재로서 페이스트 시트를 이용함으로써 공정 단축을 달성할 수 있다.
본 실시예에서, 도 2e와 마찬가지로, 표면적을 확대시키기 위해 Cu 페이스트막(8)의 면적에 요철부를 구비함으로써, 열확산기의 방열 특성을 더 한층 개선시킬 수 있다.
또한, 제2 실시예의 도 3f에 도시된 바와 같이, Cu 페이스트막은 절연성 수지를 형성하기 위한 시트로서 이용되는 방법이 수행될 수 있으며, Cu 페이스트 시트(10)가 절연성 수지(6) 상에 배치되지 않지만(도 3c 참조), 절연성 수지(6)가 형성되기 전에 Cu 페이스트 시트(10)가 다층 배선 기판(1)의 반도체 칩(2) 상에 배치되고, 도 3g에 도시된 바와 같이, 내부에 절연성 수지(6)를 배치할 수 있다. 따라서, Cu 페이스트막 및 절연성 수지의 경화를 동시에 처리하여 공정 단축을 달성할 수 있다.
다음, 본 발명의 제3 실시예를 설명한다. 도 4a 내지 도 4d는 본 발명의 제3 실시예에 따른 열확산기를 부착한 반도체 장치를 제조하기 위한 방법을 공정순으로 도시한 단면도이다. 도 4a에 도시된 바와 같이, 배선층(도시되지 않음)이 형성된 반도체 웨이퍼(11)를 준비한다. 배선층에 접속된 전극 패드(12)와 반도체 웨이퍼(11)를 형성한다.
이후, 도 4b에 도시된 바와 같이, 반도체 웨이퍼(11)의 배선층(전극 패드(12))이 형성되지 않는 후면에 도포된다. Cu 페이스트막(13)을 도포하기 위한 방법으로서, 스크린 인쇄 방법, 패터닝 도포, 스핀 코팅 도포에 의한 전면 도포를 이용할 수 있고, 제2 실시예의 도 3a에 도시된 페이스트 시트(10)를 공급할 수 있다.
이후, 도 4c에 도시된 바와 같이, Cu 페이스트막(13)을 경화하여 고형화한 후에, 개별적으로 분리하는 공정을 처리하여 웨이퍼를 복수의 개별 반도체 칩으로 분리함으로써 반도체 칩(14) 상에 동 페이스트막(13)을 형성한 제품을 획득할 수 있다.
또한, 이러한 경우에, 도 4d에 도시된 바와 같이, 돌기부(15)를 구비한 Cu 페이스트막(13)을 이용함으로써, 방열 효과를 개선시키도록 방열 면적을 증가시킬수 있다. 따라서, Cu 페이스트막(13)이 열확산기로서 더 한층 개선될 수 있다.
상술한 제3 실시예에 따른 반도체 장치에서, 웨이퍼 레벨로 열확산기를 형성하고, 열확산기를 형성한 후에 단지 다이싱(dicing)으로 칩을 개별적으로 분리하는 공정을 처리할 수 있다. 열확산기를 형성하기 전의 다이싱은 필요치 않으므로 공정 단축을 달성할 수 있다.
비록 본 발명의 기술적인 사상을 첨부된 도면 및 도면에 상응하는 본 발명의 바람직한 실시예에 관련하여 개시하였지만, 본 발명의 명세서에서의 설명은 본 발명을 한정하지 않고 단지 예시적인 목적을 위한 것이다.
또한, 이 기술분야에 속하는 통상의 지식을 가진 자가 알수 있듯이, 본 발명의 범위 및 사상을 벗어나지 않으면서 다양한 변형, 추가 및 대체가 가능하다. 그러므로, 본 발명을 첨부된 특허청구범위 및 이에 상응하는 등가 범위에만 한정하고, 본 발명은 전술한 변형, 추가 및 대체를 포함한다는 것을 이해하여야 한다.
이상 설명한 바와 같이, 본 발명은, 열확산기와 반도체 칩 사이의 열팽창 계수의 차이로 인한 응력에 의해 제한되지 않고, 접착제의 보관 안정성 및 충전제의 균일한 분산성을 고려할 필요가 없으며, 열압착기로 인한 반도체 칩의 손상을 방지하도록 열압착기를 필요치 않으면서 처리 시간을 빠르게 할 수 있는 효과가 있다.

Claims (12)

  1. 열확산기를 부착한 반도체 장치에 있어서,
    기판;
    상기 기판 상에 탑재된 반도체 칩;
    상기 기판 상의 상기 반도체 칩의 측부를 밀봉하기 위한 절연성 수지층; 및
    상기 반도체 칩의 표면의 노출면에 접촉하는 동 페이스트막
    을 포함하며,
    상기 동 페이스트막은 상기 반도체 칩의 노출 표면과 상기 절연성 수지층 상의 전면에 페이스트형 재료를 경화처리함으로써 형성된 것이며, 열확산기로서 기능하는 열확산기를 부착한 반도체 장치.
  2. 열확산기를 부착한 반도체 장치에 있어서,
    반도체 칩; 및
    상기 반도체 칩에서 배선이 형성되어 있지 않은 표면에 접촉하도록 형성된 동 페이스트막을 포함하며,
    상기 동 페이스트막은 상기 반도체 칩이 반도체 웨이퍼로부터 개별적으로 분리될 경우에 동시에 절단 및 분리되고,
    상기 동 페이스트막은 페이스트형 재료를 경화처리함으로써 형성된 것이며, 열확산기로서 기능하는 열확산기를 부착한 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 상기 동 페이스트막은 동 페이스트를 도포시킴으로써 형성되는 열확산기를 부착한 반도체 장치.
  4. 제1항 또는 제2항에 있어서, 상기 동 페이스트막은 시트 기재 상에 형성된 동 페이스트막으로서 공급되는 열확산기를 부착한 반도체 장치.
  5. 제1항 또는 제2항에 있어서, 상기 동 페이스트막은 상기 반도체 칩이 접촉하지 않는 표면 상에 요철부를 구비함으로써 열확산 면적을 확대시키는 열확산기를 부착한 반도체 장치.
  6. 열확산기를 부착한 반도체 장치를 제조하기 위한 방법에 있어서,
    기판 상에 복수의 반도체 칩을 탑재하는 단계;
    상기 복수의 반도체 칩 사이의 상기 기판을 절연성 수지로 밀봉하는 단계; 및
    상기 반도체 칩의 노출면 및 상기 절연성 수지 상의 전면에 페이스트형 재료를 경화처리하여 열확산기로서의 동 페이스트막을 형성하는 단계
    를 포함하는 열확산기를 부착한 반도체 장치를 제조하기 위한 방법.
  7. 열확산기를 부착한 반도체 장치를 제조하기 위한 방법에 있어서,
    배선층이 형성되어 있지 않은 반도체 웨이퍼의 표면 상에 페이스트형 재료를 경화처리하여 열확산기로서의 동 페이스트막을 형성하는 단계 -상기 반도체 웨이퍼는 상기 반도체 웨이퍼의 다른 표면 상의 상기 배선층과 반도체 소자를 구비함- ; 및
    상기 반도체 웨이퍼를 복수의 개별 반도체 칩으로 분리함과 함께, 상기 동 페이스트막을 상기 반도체 칩 상의 개별 동막으로 분리하는 단계
    를 포함하는 열확산기를 부착한 반도체 장치를 제조하기 위한 방법.
  8. 제6항에 있어서, 상기 기판은 다층 배선 기판이고, 상기 반도체 칩들을 탑재하는 단계에서, 상기 반도체 칩과 상기 다층 배선 기판 사이의 갭은 상기 절연성 수지로 밀봉되는 열확산기를 부착한 반도체 장치를 제조하기 위한 방법.
  9. 제8항에 있어서, 상기 절연성 수지로 상기 반도체 칩들 사이의 상기 기판을 밀봉하는 단계는,
    상기 절연성 수지를 모세관 현상을 이용하여 상기 반도체 칩들 사이의 갭에 공급하는 단계;
    주입(injection)에 의해 상기 절연성 수지를 공급하는 단계; 또는
    트랜스퍼(transfer)에 의해 상기 절연성 수지를 공급하는 단계
    를 포함하는 열확산기를 부착한 반도체 장치를 제조하기 위한 방법.
  10. 제6항에 있어서,
    상기 동 페이스트막을 형성한 후에 상기 동 페이스트막을 경화하여 고형화하는 단계; 및
    상기 반도체 웨이퍼를 상기 동 페이스트막과 함께 상기 개별 반도체 칩으로 분리하는 단계
    를 더 포함하는 열확산기를 부착한 반도체 장치를 제조하기 위한 방법.
  11. 제6항 또는 제7항에 있어서, 상기 동 페이스트막을 형성하는 단계에서, 상기 동 페이스트막은 상기 동 페이스트를 적하하여 도포시킴으로써 공급되는 열확산기를 부착한 반도체 장치를 제조하기 위한 방법.
  12. 제6항 또는 제7항에 있어서, 상기 동 페이스트막을 형성하는 단계에서, 상기 동 페이스트막은 시트 기재 상에 도포된 상기 동 페이스트막에 의해 공급되는 열확산기를 부착한 반도체 장치를 제조하기 위한 방법.
KR10-2001-0041827A 2000-07-13 2001-07-12 열확산기를 부착한 반도체 장치 및 그 제조 방법 KR100424382B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00213224 2000-07-13
JP2000213224A JP2002033411A (ja) 2000-07-13 2000-07-13 ヒートスプレッダ付き半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20020008004A KR20020008004A (ko) 2002-01-29
KR100424382B1 true KR100424382B1 (ko) 2004-03-24

Family

ID=18709012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0041827A KR100424382B1 (ko) 2000-07-13 2001-07-12 열확산기를 부착한 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6720650B2 (ko)
EP (1) EP1172851A2 (ko)
JP (1) JP2002033411A (ko)
KR (1) KR100424382B1 (ko)
TW (1) TW498519B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660565B1 (en) * 2000-08-17 2003-12-09 St Assembly Test Services Pte Ltd. Flip chip molded/exposed die process and package structure
EP1369919A1 (en) * 2002-05-24 2003-12-10 Ultratera Corporation Flip chip package
US6713856B2 (en) * 2002-09-03 2004-03-30 Ultratera Corporation Stacked chip package with enhanced thermal conductivity
US20040230568A1 (en) * 2002-10-28 2004-11-18 Budzyn Ludomir A. Method of searching information and intellectual property
US7361995B2 (en) * 2003-02-03 2008-04-22 Xilinx, Inc. Molded high density electronic packaging structure for high performance applications
TWI231977B (en) * 2003-04-25 2005-05-01 Advanced Semiconductor Eng Multi-chips package
US7262077B2 (en) * 2003-09-30 2007-08-28 Intel Corporation Capillary underfill and mold encapsulation method and apparatus
US7521792B2 (en) 2004-02-03 2009-04-21 Infineon Technologies Ag Semiconductor package with heat spreader
JP4063240B2 (ja) * 2004-04-21 2008-03-19 日本電気株式会社 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
US7138300B2 (en) * 2004-09-22 2006-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structural design for flip-chip assembly
US9929080B2 (en) * 2004-11-15 2018-03-27 Intel Corporation Forming a stress compensation layer and structures formed thereby
US7560309B1 (en) * 2005-07-26 2009-07-14 Marvell International Ltd. Drop-in heat sink and exposed die-back for molded flip die package
US20070158796A1 (en) * 2005-12-09 2007-07-12 International Rectifier Corporation Semiconductor package
WO2007139930A2 (en) * 2006-05-26 2007-12-06 Bayer Healthcare Llc Drug combinations with substituted diaryl ureas for the treatment of cancer
JP4344752B2 (ja) * 2007-01-25 2009-10-14 ソニー株式会社 半導体装置の製造方法
JP4887170B2 (ja) * 2007-02-13 2012-02-29 ソニー株式会社 半導体装置の製造方法
US7691682B2 (en) 2007-06-26 2010-04-06 Micron Technology, Inc. Build-up-package for integrated circuit devices, and methods of making same
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR101630769B1 (ko) * 2014-06-24 2016-06-16 매그나칩 반도체 유한회사 방열 반도체 칩 패키지 및 그 제조 방법
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法
US10062634B2 (en) * 2016-12-21 2018-08-28 Micron Technology, Inc. Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology
JP6712620B2 (ja) * 2018-07-26 2020-06-24 Ｊｘ金属株式会社 半導体デバイス
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241940A (ja) * 1995-03-03 1996-09-17 Hitachi Ltd 半導体装置およびその製造方法
JPH098186A (ja) * 1995-06-22 1997-01-10 Hitachi Ltd 半導体集積回路装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687879A (en) * 1985-04-25 1987-08-18 Varo, Inc. Tiered thermoelectric unit and method of fabricating same
DE3725269A1 (de) * 1987-07-30 1989-02-09 Messerschmitt Boelkow Blohm Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
JPH0458551A (ja) * 1990-06-28 1992-02-25 Nec Corp マルチチップモジュール
US5550408A (en) * 1992-11-18 1996-08-27 Matsushita Electronics Corporation Semiconductor device
WO1994024704A1 (en) * 1993-04-12 1994-10-27 Bolger Justin C Area bonding conductive adhesive preforms
US6347037B2 (en) * 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
EP0740340B1 (en) * 1995-04-07 2002-06-26 Shinko Electric Industries Co. Ltd. Structure and process for mounting semiconductor chip
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
JP2907195B2 (ja) * 1997-10-21 1999-06-21 日本電気株式会社 半導体装置の製造方法
JP3087709B2 (ja) * 1997-12-08 2000-09-11 日本電気株式会社 半導体装置およびその製造方法
US6160714A (en) * 1997-12-31 2000-12-12 Elpac (Usa), Inc. Molded electronic package and method of preparation
JP3514101B2 (ja) * 1998-01-28 2004-03-31 セイコーエプソン株式会社 半導体装置及びその製造方法並びに電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241940A (ja) * 1995-03-03 1996-09-17 Hitachi Ltd 半導体装置およびその製造方法
JPH098186A (ja) * 1995-06-22 1997-01-10 Hitachi Ltd 半導体集積回路装置およびその製造方法

Also Published As

Publication number Publication date
US6720650B2 (en) 2004-04-13
JP2002033411A (ja) 2002-01-31
EP1172851A2 (en) 2002-01-16
KR20020008004A (ko) 2002-01-29
TW498519B (en) 2002-08-11
US20020008316A1 (en) 2002-01-24

Similar Documents

Publication Publication Date Title
KR100424382B1 (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
JP4078033B2 (ja) 半導体モジュールの実装方法
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
US7067356B2 (en) Method of fabricating microelectronic package having a bumpless laminated interconnection layer
US7015070B2 (en) Electronic device and a method of manufacturing the same
EP1134804A2 (en) Thermally enhanced semiconductor carrier
JP3450236B2 (ja) 半導体装置及びその製造方法
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JP2001217340A (ja) 半導体装置及びその製造方法
KR20000063759A (ko) 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
JP3475426B2 (ja) 半導体装置の製造方法
TWI332694B (en) Chip package structure and process for fabricating the same
JP3495300B2 (ja) 半導体装置及びその製造方法
JP3459622B2 (ja) 電子部品の製造方法
JP3874115B2 (ja) 半導体装置
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JP4371238B2 (ja) 半導体装置
EP1503407A2 (en) Wafer applied thermally conductive interposer
JP2003297977A (ja) 電子部品の製造方法
JP2966354B2 (ja) 半導体装置の実装方法
JPH04119644A (ja) 半導体素子の実装方法
JP2003234434A (ja) 半導体装置の製造方法
TW201005914A (en) Semiconductor package structure

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee