JP3087709B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3087709B2
JP3087709B2 JP09337510A JP33751097A JP3087709B2 JP 3087709 B2 JP3087709 B2 JP 3087709B2 JP 09337510 A JP09337510 A JP 09337510A JP 33751097 A JP33751097 A JP 33751097A JP 3087709 B2 JP3087709 B2 JP 3087709B2
Authority
JP
Japan
Prior art keywords
heat spreader
tape carrier
semiconductor chip
reinforcing member
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09337510A
Other languages
English (en)
Other versions
JPH11176887A (ja
Inventor
康一郎 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09337510A priority Critical patent/JP3087709B2/ja
Priority to KR1019980053428A priority patent/KR100342455B1/ko
Priority to TW087120404A priority patent/TW409371B/zh
Priority to US09/207,557 priority patent/US5998241A/en
Priority to CN98123317A priority patent/CN1118097C/zh
Publication of JPH11176887A publication Critical patent/JPH11176887A/ja
Application granted granted Critical
Publication of JP3087709B2 publication Critical patent/JP3087709B2/ja
Priority to CN02142701A priority patent/CN1433068A/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73269Layer and TAB connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に半導体チップの発生した熱を
放散させるためのヒートスプレッダと、テープキャリア
のそりを防止するための補強部材とを備えた半導体装置
およびその製造方法に関するものである。
【0002】
【従来の技術】従来、半導体チップの高密度実装を実現
する手段の一つとして、テープ−BGA(Tape-Ball Gr
id Array)と呼ばれ、テープキャリアに半導体チップを
搭載してバンプ電極を備えたパッケージが利用されてい
る。
【0003】図12は、従来例を示す断面図である。同
図に示すように、半導体チップ1はインナリード2を介
してTAB(Tape Automated Bonding)テープ3の銅箔
3aに接続されている。このTABテープ3は、ポリイ
ミドによって形成されたテープ3bと、その上に形成さ
れて所望の配線パタンを成す銅箔3aとによって形成さ
れている。そして、このTABテープ3はインナリード
2および外部電極4とともに、半導体チップ1を搭載す
るためのテープキャリアを構成している。また、半導体
チップ1の種々の端子(図示せず)は、インナリード
2、銅箔3aおよび外部電極4を介してバンプ電極5に
電気的に接続されている。
【0004】一方、半導体チップ1のインナリード2に
対して反対側の面には、銀ペースト6を介してヒートス
プレッダ7が取り付けられており、半導体チップ1の動
作時に生じた熱を外部に放散するように構成されてい
る。そして、半導体チップ1の周辺におけるヒートスプ
レッダ7とTABテープ3との間には、半導体チップ1
よりも厚みのあるサポートリング8(補強部材)が接着
剤9,10によって接着され、TABテープ3のそりを
防止している。
【0005】また、バンプ電極5の周辺に露出している
外部電極4にはカバーレジスト11が塗布されている。
半導体チップ1およびインナリード2はポッティング樹
脂12によって封止されており、これらの被覆材は電気
的な絶縁性を保つとともに外部からの応力および湿気等
から半導体チップ1を保護している。このように、従来
においてはヒートスプレッダ7およびサポートリング8
の接合に接着材を用いていた。
【0006】
【発明が解決しようとする課題】しかしながら、パッケ
ージの製造において接着剤を多用した場合、実装時のリ
フロー等における熱履歴によって接着力が低下し、剥が
れが生じるという問題があった。これは熱によって接着
材が溶融したり、接着材に含まれている水分が気化して
膨張したりすることによるものであり、接着材を使う以
上これらの問題を避けるのは困難であるといえる。本発
明は、このような課題を解決するためのものであり、接
着材の使用を極力減らし、熱が加わっても容易に剥がれ
の生じない半導体装置およびその製造方法を提供するこ
とを目的とする。
【0007】
【課題を解決するための手段】このような目的を達成す
るために、請求項1に係る本発明の半導体装置は、補強
部材に設けられた所望の大きさの凸部が、ヒートスプレ
ッダに設けられた所望の大きさの凹部または貫通孔には
め込まれることにより、ヒートスプレッダと補強部材と
が接合されたものである。また、請求項2に係る本発明
の半導体装置は、ヒートスプレッダに設けられた所望の
大きさの凸部が、補強部材に設けられた所望の大きさの
凹部または貫通孔にはめ込まれることにより、ヒートス
プレッダと補強部材とが接合されたものである。また、
請求項3に係る本発明の半導体装置は、ヒートスプレッ
ダを形成する金属の一部と補強部材を形成する金属の一
部とが互いに融着されることにより、ヒートスプレッダ
と補強部材とが接合されたものである。また、請求項4
に係る本発明の半導体装置は、ヒートスプレッダの縁が
半導体チップの側にほぼ180度折り曲げられ、この折
り曲げられた部分がヒートスプレッダとテープキャリア
との間に所望の間隔を確保するための補強部材を構成し
たものである。また、請求項5に係る本発明の半導体装
置は、ヒートスプレッダの縁は複数箇所で折り曲げら
れ、これら折り曲げられた部分同士の間には隙間が形成
されたものである。また、請求項に係る本発明の半導
体装置は、ヒートスプレッダが、複数の凸部を有し、補
強部材が、樹脂によって形成され、かつ前記複数の凸部
に嵌合する凹部を有し、ヒートスプレッダおよび補強部
材は、凸部と凹部とが嵌合した状態で接合されている。
【0008】また、請求項7に係る本発明の半導体装置
の製造方法は、ヒートスプレッダと補強部材とを、かし
めによって接合するものである。また、請求項8に係る
本発明の半導体装置の製造方法は、ヒートスプレッダと
補強部材とを、スポット溶接によって接合するものであ
る。また、請求項9に係る本発明の半導体装置の製造方
法は、ヒートスプレッダの縁を半導体チップの側にほぼ
180度折り曲げ、この折り曲げられた部分を用いてヒ
ートスプレッダとテープキャリアとの間に所望の間隔を
確保するための補強部材を構成するものである。さら
に、請求項10に係る本発明の半導体装置の製造方法
は、ヒートスプレッダの縁を複数箇所で折り曲げ、これ
ら折り曲げられた部分同士の間に、隙間を形成するもの
である。このように構成することにより本発明は、接着
剤を用いることなくヒートスプレッダとサポートリング
とを接合させることができる。
【0009】
【発明の実施の形態】次に、本発明の一つの実施の形態
について図1を用いて説明する。図1(a)は、本発明
の一つの実施の形態を示す断面図である。同図におい
て、図12における同一符号の部品とは同一のものを示
し、図から明らかなように本実施の形態においては、ヒ
ートスプレッダ7とサポートリング8とを、かしめを用
いて接合している点に特徴がある。
【0010】ここで、図1(a)に係るヒートスプレッ
ダ7とサポートリング8とを接合する工程について説明
する。図3は、図1(a)に係る接合前のヒートスプレ
ッダ7とサポートリング8とを示す斜視図である。同図
に示すように、サポートリング8の所望の位置には予め
複数の凸部14が設けられている。そして、ヒートスプ
レッダ7にはこれら凸部14と対応する位置に、凸部1
4よりも若干小さめの凹部(図示せず)が設けられてい
る。
【0011】図4は、図3に係るヒートスプレッダ7と
サポートリング8とを接合する工程を示す断面図であ
る。まず、図4(a)に示すように、ヒートスプレッダ
7の凹部16とサポートリング8の凸部14との位置合
わせを行う。そして、図4(b)に示すように、凹部1
6に凸部14を対向させてから、ヒートスプレッダ7側
から圧力をかける。すると、凸部14と凹部16とがは
め合わされ、はめ合わされた部分においては金属が塑性
流動し、図4(c)に示されるようにヒートスプレッダ
7とサポートリング8とが接合される。
【0012】なお、凸部14の長さを、図1(b)にお
ける凸部14’のようにヒートスプレッダ7を貫通する
程度にし、はみ出た凸部14’を押しつぶして接合させ
てもよい。また、図2(c)、(d)に示すように、ヒ
ートスプレッダ7側に凸部15,15’を設ける構成と
してもよい。そして、凸部14,14’,15,15’
および凹部16の個数およびそれらの配置は、所望の強
度が得られるように任意に選択してやればよい。
【0013】次に、接着剤を使わずにヒートスプレッダ
7とサポートリング8とを接合するその他の実施の形態
について説明する。図5(a)は、本発明のその他の実
施の形態を示す断面図である。同図において、図1
(a)における同一符号の部品とは同一のものを示し、
図から明らかなように本実施の形態においてはヒートス
プレッダ7とサポートリング8とを、スポット溶接を用
いて接合した点に特徴がある。
【0014】ここで、図5(a)に係るヒートスプレッ
ダ7とサポートリング8とを接合する工程について説明
する。図6は、図5(a)に係るヒートスプレッダ7と
サポートリング8とを接合する工程を示す斜視図であ
る。まず、図6(a)に示すように、ヒートスプレッダ
7とサポートリング8との位置合わせをする。そして、
図6(b)に示すように、サポートリング8上にヒート
スプレッダ7を載せ、図6(c)に示すように、その合
わせ目を十分な強度が得られるように所望の個数だけス
ポット溶接している。具体的にはヒートスプレッダ7側
から圧力と一緒に電圧をかけ、1辺に2個のスポット溶
接部17を形成し、両者を接合している。
【0015】次に、上記実施の形態のように金属製のサ
ポートリングを用いた場合とは異なり、樹脂を用いてサ
ポートリング8を形成する場合について説明する。図5
(b)は、本発明のその他の実施の形態を示す断面図で
ある。同図において、図1(a)における同一符号の部
品とは同一のものを示し、サポートリング8を耐熱性の
ある樹脂(例えば、シリカやアルミナ等を含有するエポ
キシ樹脂等)によって形成している。
【0016】さて、本実施の形態における製造工程は以
下に示すとおりである。まず、接着力を増すためにヒー
トスプレッダ7に、複数の凸部18を予め形成してお
く。そして、流動性のあるエポキシ樹脂を型に流し込ん
でからヒートスプレッダ7上に載せ、このエポキシ樹脂
をヒートスプレッダ7に固着させることによってサポー
トリング8を形成する。すなわち、エポキシ樹脂の固化
によって発生した接着力を利用するものであり、接着材
を使わずにサポートリング8をヒートスプレッダ7に取
り付けることができる。
【0017】なお、サポートリングとして十分な強度が
得られ、かつ十分耐熱性のある樹脂であれば、エポキシ
以外の樹脂を用いてもよい。また、凸部18の個数およ
びその形状は、所望の接着力が得られるように任意に設
定するとよい。
【0018】次に、さらにその他の実施の形態について
説明する。図7(a)は、本発明のその他の実施の形態
を示す断面図である。同図において、図1(a)におけ
る同一符号の部品とは同一または同等のものを示し、本
実施の形態は上記実施の形態以上の優れた効果を有する
ものである。すなわち、ヒートスプレッダ7の縁をほぼ
180度折り曲げ、この折り曲げた部分を利用してサポ
ートリングを構成しており、新たにサポートリング8を
設けることはしていない。そのため、部品点数が少なく
なり安価で提供することができる。
【0019】ここで、図7(a)に係るヒートスプレッ
ダ7の製造工程について説明する。図10は、図7
(a)に係るヒートスプレッダ7の製造工程を示す平面
図である。図10(a)に示すように、ヒートスプレッ
ダ7として用いられる銅板(厚さは0.2〜0.4mm
程度)を予め8角形に切断しておき、その縁を折り曲げ
ると、図10(b)に示すような正方形のヒートスプレ
ッダ7ができあがる。
【0020】したがって、本実施の形態を用いれば、新
たにサポートリングのための部品を用意する必要が無
く、従来のものよりも部品点数を減らすことができる。
そして、さらには折り曲げだけでサポートリングを形成
できるため、製造工程が非常に単純なものとなる。ま
た、折り曲げ部分の面積をバンプ電極5が形成される領
域以上にすることにより、バンプ電極5の形成時に支え
とすることもできる。
【0021】ところで、ヒートスプレッダ7を半導体チ
ップ1に搭載した際に一緒に封止された空気が熱によっ
て膨張し、パッケージを破損することがあるため、以下
のようにして問題を解決する。図11は、ヒートスプレ
ッダ7を示す平面図である。同図に示すように、ヒート
スプレッダ7の折り曲げ部分同士の間に隙間13を設け
ることにより、封止された空気と外気とがつながり、膨
張した空気を外気に逃がすことができる。
【0022】また、図7(b)、図8(c),(d)、
図9(e)は、本発明のその他の実施の形態を示す断面
図である。これらの図において、図1(a)における同
一符号の部品とは同一のものを示し、これらのヒートス
プレッダ7も、図1(a)のものと同様に縁を折り曲げ
ることによってサポートリングを形成するものであり、
接着剤を使わない点で従来例よりも優れているといえ
る。
【0023】
【発明の効果】以上説明したように本発明は、接着剤を
用いずにヒートスプレッダとサポートリングとを接合さ
せることができるため、熱履歴によってヒートスプレッ
ダがサポートリングから剥がれることを防止することが
できる。
【図面の簡単な説明】
【図1】 本発明の一つの実施の形態を示す断面図であ
る。
【図2】 本発明のその他の実施の形態を示す断面図で
ある。
【図3】 図1(a)に係るヒートスプレッダ7とサポ
ートリング8との接合手順を示す斜視図である。
【図4】 図1(a)に係るヒートスプレッダ7とサポ
ートリング8との接合手順を示す断面図である。
【図5】 本発明のその他の実施の形態を示す断面図で
ある。
【図6】 図5(a)に係るヒートスプレッダ7とサポ
ートリング8との接合手順を示す斜視図である。
【図7】 本発明のその他の実施の形態を示す断面図で
ある。
【図8】 本発明のその他の実施の形態を示す断面図で
ある。
【図9】 本発明のその他の実施の形態を示す断面図で
ある。
【図10】 図7(a)に係るヒートスプレッダ7の製
造工程を示す平面図である。
【図11】 図7(a)に係るヒートスプレッダ7に隙
間13を設けた状態を示す断面図である。
【図12】 従来例を示す断面図である。
【符号の説明】
1…半導体チップ、2…インナリード、3…TABテー
プ、3a…銅箔、3b…テープ、4…外部電極、5…バ
ンプ電極、6…銀ペースト、7…ヒートスプレッダ、8
…サポートリング、9、10…接着剤、11…カバーレ
ジスト、12…ポッティング樹脂、13…隙間、14,
14’,15,15’,18…凸部、16…凹部、17
…スポット溶接部。

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 TABテープからなるテープキャリア
    と、 このテープキャリアに搭載された半導体チップと、 前記半導体チップの前記テープキャリアとは反対側の面
    に設けられるとともに、この半導体チップよりも大きな
    面積を有する金属製のヒートスプレッダと、 このヒートスプレッダと前記テープキャリアとの間に設
    けられ、前記ヒートスプレッダと前記テープキャリアと
    の間に所望の間隔を確保するとともに、前記テープキャ
    リアに接着されて前記テープキャリアのそりを抑制する
    ための金属製の補強部材とを備えた半導体装置におい
    て、 前記補強部材に設けられた所望の大きさの凸部が、前記
    ヒートスプレッダに設けられた所望の大きさの凹部また
    は貫通孔にはめ込まれることにより、前記ヒートスプレ
    ッダと前記補強部材とが接合されていることを特徴とす
    る半導体装置。
  2. 【請求項2】 TABテープからなるテープキャリア
    と、 このテープキャリアに搭載された半導体チップと、 前記半導体チップの前記テープキャリアとは反対側の面
    に設けられるとともに、この半導体チップよりも大きな
    面積を有する金属製のヒートスプレッダと、 このヒートスプレッダと前記テープキャリアとの間に設
    けられ、前記ヒートスプレッダと前記テープキャリアと
    の間に所望の間隔を確保するとともに、前記テープキャ
    リアに接着されて前記テープキャリアのそりを抑制する
    ための金属製の補強部材とを備えた半導体装置におい
    て、 前記ヒートスプレッダに設けられた所望の大きさの凸部
    が、前記補強部材に設けられた所望の大きさの凹部また
    は貫通孔にはめ込まれることにより、前記ヒートスプレ
    ッダと前記補強部材とが接合されていることを特徴とす
    る半導体装置。
  3. 【請求項3】 TABテープからなるテープキャリア
    と、 このテープキャリアに搭載された半導体チップと、 前記半導体チップの前記テープキャリアとは反対側の面
    に設けられるとともに、この半導体チップよりも大きな
    面積を有する金属製のヒートスプレッダと、 このヒートスプレッダと前記テープキャリアとの間に設
    けられ、前記ヒートスプレッダと前記テープキャリアと
    の間に所望の間隔を確保するとともに、前記テープキャ
    リアに接着されて前記テープキャリアのそりを抑制する
    ための金属製の補強部材とを備えた半導体装置におい
    て、 前記ヒートスプレッダを形成する金属の一部と前記補強
    部材を形成する金属の一部とが互いに融着されることに
    より、前記ヒートスプレッダと前記補強部材とが接合さ
    れていることを特徴とする半導体装置。
  4. 【請求項4】 TABテープからなるテープキャリア
    と、 このテープキャリアに搭載された半導体チップと、 前記半導体チップの前記テープキャリアとは反対側の面
    に設けられるとともに、この半導体チップよりも大きな
    面積を有する金属製のヒートスプレッダとを備えた半導
    体装置において、 前記ヒートスプレッダは、その縁が前記半導体チップの
    側にほぼ180度折り曲げられ、この折り曲げられた部
    分が前記ヒートスプレッダと前記テープキャリアとの間
    に所望の間隔を確保するための補強部材を構成している
    ことを特徴とする半導体装置。
  5. 【請求項5】 請求項4において、 前記ヒートスプレッダの縁は複数箇所で折り曲げられ、
    これら折り曲げられた部分同士の間には隙間が形成され
    ていることを特徴とする半導体装置。
  6. 【請求項6】 TABテープからなるテープキャリア
    と、 このテープキャリアに搭載された半導体チップと、 前記半導体チップの前記テープキャリアとは反対側の面
    に設けられるとともに、この半導体チップよりも大きな
    面積を有する金属製のヒートスプレッダと、 このヒートスプレッダと前記テープキャリアとの間に設
    けられ、前記ヒートスプレッダと前記テープキャリアと
    の間に所望の間隔を確保するとともに、前記テープキャ
    リアに接着されて前記テープキャリアのそりを抑制する
    ための補強部材とを備えた半導体装置において、前記ヒートスプレッダは、複数の凸部を有し、 前記補強部材は、樹脂によって形成され、かつ前記複数
    の凸部に嵌合する凹部を有し、 前記ヒートスプレッダおよび前記補強部材は、前記凸部
    と前記凹部とが嵌合し た状態で接合されている ことを特
    徴とする半導体装置。
  7. 【請求項7】 TABテープからなるテープキャリア
    と、 このテープキャリアに搭載された半導体チップと、 前記半導体チップの前記テープキャリアとは反対側の面
    に設けられるとともに、この半導体チップよりも大きな
    面積を有する金属製のヒートスプレッダと、 このヒートスプレッダと前記テープキャリアとの間に設
    けられ、前記ヒートスプレッダと前記テープキャリアと
    の間に所望の間隔を確保するとともに、前記テープキャ
    リアに接着されて前記テープキャリアのそりを抑制する
    ための金属製の補強部材とを備えた半導体装置の製造方
    法において、 前記ヒートスプレッダと前記補強部材とを、かしめによ
    って接合することを特徴とする半導体装置の製造方法。
  8. 【請求項8】 TABテープからなるテープキャリア
    と、 このテープキャリアに搭載された半導体チップと、 前記半導体チップの前記テープキャリアとは反対側の面
    に設けられるとともに、この半導体チップよりも大きな
    面積を有する金属製のヒートスプレッダと、 このヒートスプレッダと前記テープキャリアとの間に設
    けられ、前記ヒートスプレッダと前記テープキャリアと
    の間に所望の間隔を確保するとともに、前記テープキャ
    リアに接着されて前記テープキャリアのそりを抑制する
    ための金属製の補強部材とを備えた半導体装置の製造方
    法において、 前記ヒートスプレッダと前記補強部材とを、スポット溶
    接によって接合することを特徴とする半導体装置の製造
    方法。
  9. 【請求項9】 TABテープからなるテープキャリア
    と、 このテープキャリアに搭載された半導体チップと、 前記半導体チップの前記テープキャリアとは反対側の面
    に設けられるとともに、この半導体チップよりも大きな
    面積を有する金属製のヒートスプレッダとを備えた半導
    体装置の製造方法において、 前記ヒートスプレッダの縁を前記半導体チップの側にほ
    ぼ180度折り曲げ、この折り曲げられた部分を用いて
    前記ヒートスプレッダと前記テープキャリアとの間に所
    望の間隔を確保するための補強部材を構成することを特
    徴とする半導体装置の製造方法。
  10. 【請求項10】 請求項9において、 前記ヒートスプレッダの縁を複数箇所で折り曲げ、これ
    ら折り曲げられた部分同士の間に、隙間を形成すること
    を特徴とする半導体装置の製造方法。
JP09337510A 1997-12-08 1997-12-08 半導体装置およびその製造方法 Expired - Fee Related JP3087709B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP09337510A JP3087709B2 (ja) 1997-12-08 1997-12-08 半導体装置およびその製造方法
KR1019980053428A KR100342455B1 (ko) 1997-12-08 1998-12-07 반도체장치및그제조방법
TW087120404A TW409371B (en) 1997-12-08 1998-12-08 Semiconductor device and method of manufacturing the same
US09/207,557 US5998241A (en) 1997-12-08 1998-12-08 Semiconductor device and method of manufacturing the same
CN98123317A CN1118097C (zh) 1997-12-08 1998-12-08 半导体器件
CN02142701A CN1433068A (zh) 1997-12-08 2002-09-18 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09337510A JP3087709B2 (ja) 1997-12-08 1997-12-08 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH11176887A JPH11176887A (ja) 1999-07-02
JP3087709B2 true JP3087709B2 (ja) 2000-09-11

Family

ID=18309342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09337510A Expired - Fee Related JP3087709B2 (ja) 1997-12-08 1997-12-08 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US5998241A (ja)
JP (1) JP3087709B2 (ja)
KR (1) KR100342455B1 (ja)
CN (2) CN1118097C (ja)
TW (1) TW409371B (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323065B1 (en) * 1997-05-07 2001-11-27 Signetics Methods for manufacturing ball grid array assembly semiconductor packages
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
JPH11204699A (ja) * 1998-01-09 1999-07-30 Sony Corp 半導体装置とその製造方法と電子装置
US6856013B1 (en) 1999-02-19 2005-02-15 Micron Technology, Inc. Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
US6160311A (en) * 1999-06-14 2000-12-12 First International Computer Inc. Enhanced heat dissipating chip scale package method and devices
US6188579B1 (en) * 1999-07-12 2001-02-13 Lucent Technologies Inc. Apparatus and methods for forming a printed wiring board assembly to reduce pallet warpage
US6825550B2 (en) * 1999-09-02 2004-11-30 Micron Technology, Inc. Board-on-chip packages with conductive foil on the chip surface
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
JP2002033411A (ja) * 2000-07-13 2002-01-31 Nec Corp ヒートスプレッダ付き半導体装置及びその製造方法
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
US7190585B2 (en) * 2000-09-29 2007-03-13 Intel Corporation Thermal heat spreaders designed for lower cost manufacturability, lower mass and increased thermal performance
EP1346411A2 (en) 2000-12-01 2003-09-24 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US7132744B2 (en) 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US6906414B2 (en) 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US20020079572A1 (en) 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6853070B2 (en) 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
TW579581B (en) * 2001-03-21 2004-03-11 Ultratera Corp Semiconductor device with chip separated from substrate and its manufacturing method
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
US6537848B2 (en) * 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
US20030064542A1 (en) * 2001-10-02 2003-04-03 Corisis David J. Methods of packaging an integrated circuit
US6614658B2 (en) * 2001-11-05 2003-09-02 International Business Machines Corporation Flexible cable stiffener for an optical transceiver
US6879039B2 (en) 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
US6825108B2 (en) 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US6861750B2 (en) 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US7550845B2 (en) 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US7411281B2 (en) 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7432586B2 (en) 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7482686B2 (en) 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US20070001291A1 (en) * 2005-06-30 2007-01-04 Infineon Technologies Ag Anti-warp heat spreader for semiconductor devices
CN101546735B (zh) * 2005-08-17 2011-08-17 南茂科技股份有限公司 晶穴朝下晶片封装构造及其制造方法
TWI292612B (en) * 2006-02-27 2008-01-11 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US8575746B2 (en) 2006-07-20 2013-11-05 Samsung Electronics Co., Ltd. Chip on flexible printed circuit type semiconductor package
CN101221929B (zh) * 2007-01-12 2010-05-19 日月光半导体制造股份有限公司 封装结构及其散热模块
US7915727B2 (en) 2007-07-20 2011-03-29 Samsung Electronics Co., Ltd. Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same
CN102683299B (zh) * 2011-01-07 2015-01-07 新电元工业株式会社 树脂密封型半导体装置及树脂密封用模具
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
KR102487563B1 (ko) * 2015-12-31 2023-01-13 삼성전자주식회사 반도체 패키지 및 그 제조방법
WO2020232725A1 (zh) * 2019-05-23 2020-11-26 华为技术有限公司 一种电路板组件、电子设备
US12002795B2 (en) 2022-04-13 2024-06-04 Google Llc Pluggable CPU modules with vertical power

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333856A (ja) * 1986-07-28 1988-02-13 Furukawa Electric Co Ltd:The 電子部品用リ−ドフレ−ム
DE3712654A1 (de) * 1987-04-14 1988-10-27 Schlafhorst & Co W Verfahren zum ueberwachen der qualitaet von produktionsstellen, garnen und spulen an einem maschinenverbund aus wenigstens einer ringspinnmaschine und wenigstens einem spulautomaten
JPH0277148A (ja) * 1988-09-13 1990-03-16 Mitsubishi Electric Corp 半導体装置
JPH02155256A (ja) * 1988-12-08 1990-06-14 Mitsubishi Electric Corp 半導体装置
IT1247649B (it) * 1990-10-31 1994-12-28 Sgs Thomson Microelectronics Procedimento di incapsulamento in resina di un dispositivo a semiconduttore di potenza montato su dissipatore allontanando i reofori dal dissipatore mediante l'azione del controstampo in fase di chiusura dello stampo
KR970005713B1 (en) * 1992-07-31 1997-04-19 Nec Kk Process for correcting warped surface of plastic encapsulated semiconductor device
DE69527473T2 (de) * 1994-05-09 2003-03-20 Nec Corp., Tokio/Tokyo Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
JPH08274214A (ja) * 1995-03-30 1996-10-18 Seiko Epson Corp 半導体装置
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JP2814966B2 (ja) * 1995-09-29 1998-10-27 日本電気株式会社 半導体装置
JPH09199631A (ja) * 1996-01-23 1997-07-31 Seiko Epson Corp 半導体装置の構造と製造方法
JPH09266265A (ja) * 1996-03-28 1997-10-07 Toshiba Corp 半導体パッケージ
US5877042A (en) * 1996-08-28 1999-03-02 Motorola, Inc. Glass/Metal package and method for producing the same
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages

Also Published As

Publication number Publication date
CN1118097C (zh) 2003-08-13
KR100342455B1 (ko) 2002-08-22
KR19990062861A (ko) 1999-07-26
CN1433068A (zh) 2003-07-30
US5998241A (en) 1999-12-07
TW409371B (en) 2000-10-21
CN1219766A (zh) 1999-06-16
JPH11176887A (ja) 1999-07-02

Similar Documents

Publication Publication Date Title
JP3087709B2 (ja) 半導体装置およびその製造方法
US7091064B2 (en) Method and apparatus for attaching microelectronic substrates and support members
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0582977B2 (ja)
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2000277557A (ja) 半導体装置
JP5096812B2 (ja) 複合リードフレームを用いた半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3045121B2 (ja) 半導体装置および半導体装置の製造方法
JPH11163197A (ja) 半導体実装用基板
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPH08222655A (ja) 電子部品の電極構造とその製造方法
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JPH11176849A (ja) 半導体装置の製造方法
JPH0897329A (ja) 電子部品搭載装置
JP3589093B2 (ja) 放熱板兼補強板付きtabテープ及び半導体装置
KR100280597B1 (ko) 반도체장치와반도체장치유닛및반도체장치유닛의제조방법
JP3089384B2 (ja) 集積回路素子搭載用基板
JP2861984B2 (ja) 半導体装置、および該半導体装置の製造方法
JPH09246416A (ja) 半導体装置
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3568458B2 (ja) 半導体装置
JP3945017B2 (ja) 半導体装置の製造方法
JPS63107126A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees