JP2000277557A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000277557A
JP2000277557A JP11083519A JP8351999A JP2000277557A JP 2000277557 A JP2000277557 A JP 2000277557A JP 11083519 A JP11083519 A JP 11083519A JP 8351999 A JP8351999 A JP 8351999A JP 2000277557 A JP2000277557 A JP 2000277557A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor element
joined
pattern
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11083519A
Other languages
English (en)
Inventor
Yuji Uno
雄二 鵜野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP11083519A priority Critical patent/JP2000277557A/ja
Publication of JP2000277557A publication Critical patent/JP2000277557A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 【課題】 大電力半導体装置におけるソース電極とボン
ディングワイヤとの接合部分が発熱による熱膨張で破損
してしまうのを防止し、また超音波振動によるソース電
極の損傷を防止する。 【解決手段】 半導体素子のソース電極３に接合し、該
電極３とほぼ同じ面積を有する平板状の電極接合部７１
が形成されたソースリード部材５が設けられ、前記ソー
スリード部材５の電極接合部７１がはんだ９１を介して
前記電極３に接合されてなることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の電極
とボンディングワイヤ等の接続部材との接合構造に関す
る。
【０００２】
【従来の技術】従来の半導体装置においては半導体素子
の（ＦＥＴの場合）ドレイン電極は外部回路基板あるい
は金属板に直接はんだ等の接合部材で接合され、ゲート
電極、ソース電極はアルミニュウム製のボンディングワ
イヤ（金属細線）を介して外部回路と超音波振動により
接合されている。
【０００３】
【発明が解決しようとする課題】しかし、特に大電力半
導体装置では大電流を流すため、大電流を流すソース電
極に接続されているアルミニュウム製のボンディングワ
イヤの本数を多くする必要があるが、電極の面積により
制限され、また、ボンディングワイヤの本数が多いと接
合時間が多く掛かる。また、ボンディングワイヤはもと
もと電極に対する接合面積が小さいため、ボンディング
ワイヤと電極との接合部分の接続抵抗が少しでも大きい
と、ボンディングワイヤが大電流のため大きな発熱を起
こし接合部分が剥離する場合がある。またボンディング
ワイヤの接合抵抗を小さくするために、すなわち確実に
接続するために、超音波振動工程における加重、時間等
の負荷を掛け過ぎると電極に傷がはいる等して素子が破
壊する。
【０００４】本発明の目的は、半導体素子の電極の接合
部分が剥離することなく大電流を流すことができ、また
超音波振動による半導体素子の破壊を防止することにあ
る。
【０００５】
【課題を解決するための手段】本発明は上述の問題を解
決するもので、半導体素子の電極に接合し、該電極に対
応した面積を有する平板状の電極接合部が形成されたリ
ード部材が設けられ、前記リード部材の電極接合部が接
合部材を介して前記電極に接合されてなることを特徴と
し、また、前記電極接合部の前記電極と対向する面に突
起が設けられてなることを特徴とし、また、半導体素子
の電極に接合し、該電極に対応した面積を有する平板状
のパッド部材が設けられ、前記パッド部材が接合部材を
介して前記電極に接合され、該パッド部材の該電極とは
反対の面に金属細線の一端が接合されてなることを特徴
とし、また、前記パッド部材には前記半導体素子の複数
の電極に対応する位置に複数の突起が設けられ該突起が
該電極に接合部材を介して接合されてなることを特徴と
し、また、両面に電極を有する半導体素子と、前記半導
体素子の上面電極に対応する上面電極用パターンが配置
された上面基板と、前記半導体素子の下面の電極に対応
する下面電極用パターンが配置された下面基板とからな
り、該半導体素子の上面電極と、これに対応する上面電
極用パターンが接合部材を介して接合され、該半導体素
子の下面電極と、これに対応する下面電極用パターンが
接合部材を介して接合されてなることを特徴とし、ま
た、前記上面電極用パターン、または前記下面電極用パ
ターンには、前記半導体素子の上面電極または下面電極
との接合時において、該半導体素子の所定部分と非接触
になる溝が形成されてなることを特徴とし、また、前記
上面電極パターンが前記半導体素子よりも一方方向に延
設され、前記下面電極用パターンが該半導体素子よりも
他方方向に延設され前記延設された上面電極用パターン
の部分には、第１の外部接続部材が、前記延設された第
２のパターンの部分には、第２の外部接続部材がそれぞ
れ接合され、前記第１の外部接続部材と前記第２の外部
接続部材とが互いに非接触となることを特徴とし、ま
た、前記接合部材ははんだまたはろう部材からなること
を特徴とするものである。
【０００６】
【発明の実施の形態】本発明の第１の実施の形態に係る
半導体装置を図１を用いて説明する。
【０００７】図１は第１の実施の形態に係る半導体装置
を示す図で、（ａ）は斜視図、（ｂ）はＡ−Ａ断面図で
ある。１はその上面に、大電流が流れる２個のソース電
極３と、信号電流が流れるゲート電極４が配置され、裏
面にドレイン電極２が配置された半導体素子である。
尚、本実施の形態の場合、半導体素子１の表面にあるソ
ース電極３とゲート電極４以外の領域は防湿等を目的と
してコーティングが施されており、非実装領域とされ
る。
【０００８】５はソース電極３と接合される電極接合部
７１を有するソースリード部材である。ソースリード部
材５は厚さ約０．２ｍｍ、幅約２．０ｍｍをなし、銅合
金板からプレス成形された平板形状のものである。そし
てソースリード部材５の一端が電極接合部７１として構
成され、その他端がはんだ付けによりソースパターン９
と接合されている。本図の場合、２つのソース電極３に
対応して２本のソースリード部材３が設けられている。
【０００９】この電極接合部７１はソースリード部材５
より延設されたものであるが、ソース電極３（四角形状
を有している）とほぼ同じ面積の平板形状をなすもので
ある。この電極接合部７１ははんだ９１を介してソース
電極３と接合されるものである。
【００１０】そして、本実施の形態の場合、本図（ｂ）
に示すようにソース電極３と電極接合部７１とが所定の
間隔で対向するよう、ソース電極３と対向する面の電極
に当接する箇所にプレス押し出しで形成された直径０．
６ｍｍ、高さ０．１〜０．５mmの少なくとも１つの突起
５１が形成されている。これによって、突起５１の厚さ
の分はんだ９１が厚くなり、大電流によって発生する接
合部にかかる熱応力をはんだ９１で吸収することができ
る。
【００１１】尚、本実施の形態では該突起５１は２つの
ソース電極３に対して夫々１個づつ設けられている。
【００１２】６はゲート電極４とゲートパターン１０と
を接続するアルミニウム製のボンディングワイヤであ
る。７は表面に２箇所設けられたドレインパターン８，
８１、ソースパターン９、ゲートパターン１０を配置す
るベース基板である。
【００１３】またベース基板７にはこれらドレインパタ
ーン８１、ソースパターン９、ゲートパターン１０とか
らの電気信号を集約し、装置外部との接続に用いられる
外部接続部材１１が３本立設されている。
【００１４】次に製造方法について説明する。基板７の
ドレインパターン８の所定の位置に、ペースト状のはん
だ９０を塗布したドレイン電極２を当接する。このと
き、ソース電極３にソースリード部材５の電極接合部７
１を突起５１で当接させたときにできるソース電極３と
電極接合部７１との間隙にペースト上のはんだ９１を充
填しておくとともに、ソースリード部材５の他端とソー
スパターン９との間にもペースト状はんだを充填してお
く。そして、加熱炉にてリフロー接合法によりはんだ９
０、及びはんだ９１を溶融させ、ドレインパターン８を
ドレイン電極２に、ソースリード部材５の電極接合部７
１をソース電極３に、そしてソースリード部材５の他端
をソースパターン９にそれぞれ同時接合する。
【００１５】尚、もう一本のソースリード部材５につい
ても上述のものと同工程である。
【００１６】次に、ゲート電極４にボンディングワイヤ
６を、加圧しながら超音波振動を加え、この超音波振動
による溶接で接合する。
【００１７】次に、ボンディングワイヤ６の他端をゲー
トパターン１０に上述と同様超音波溶接で接合する。
尚、ドレインパターン８と他方のドレインパターン８１
とを接続する部材もボンディングワイヤを採用し、上述
と同じように超音波振動によって該ボンディングワイヤ
と各ドレインパターン８，８１とを接合する。
【００１８】以上説明したように本実施の形態に係る半
導体装置は、ソース電極３の面積にほぼ等しい平板状の
電極接合部を有するソースリード部材５を用いることに
より、ソース電極に対する接合部材の接合面積を広くし
て接続抵抗を小さくすることができ、且つはんだ付けに
より接合を行うので、従来のようなボンディングワイヤ
を採用する必要がなくなる。これによって、接合部の剥
離を抑え、且つ超音波振動による半導体素子の破壊を防
止できる。
【００１９】さらに突起５１によりソース電極３とソー
スリード部材５との間に間隙を設け、この間隙にはんだ
９１を充填すれば前記間隙分だけ厚肉のはんだ層を形成
することができ、ソース電極３とソースリード部材５間
の接続抵抗部分に流れる大電流によって発生する熱によ
るソース電極３とソースリード部材５の熱膨張の差異
を、はんだ９１が塑性変形して吸収し、はんだが薄い場
合に発生するはんだ接合部の破断が防止できる。
【００２０】尚、熱膨張の影響がなければこの突起５１
を特に設けなくとも良い。
【００２１】更に、本実施の形態においてはソース電極
について上記リード部材を採用しているが、大電流が流
れる電極であればその他の電極（ドレイン電極等）につ
いて採用してもよい。
【００２２】また、半導体素子１の表面にあるコーティ
ングが非実装領域でなければ、電極接合部７１の大きさ
をソース電極３の面積より大きくしてもよい。
【００２３】本発明の第２の実施の形態に係る半導体装
置を図２を用いて説明する。
【００２４】図２は第２の実施の形態に係る半導体装置
の断面図である。尚、本実施の形態においても第１の実
施の形態に係る半導体装置の基本構成と同様なので同じ
構成に付いては、同じ符号を付し説明を省略する。
【００２５】１５は銅合金または鉄ーニッケル合金など
電極材と熱膨張係数の近似した金属材料からなり、ソー
ス電極３とほぼ同じ面積の四角形状の金属製パッドであ
る。本実施の形態の場合、パッド１５は２つのソース電
極３上にそれぞれ設けられており、後述するはんだによ
ってそれぞれのソース電極３と接合されている。またこ
のパッド１５の上面にはアルミニュウム製のボンディン
グワイヤ１６の一端が超音波振動により接合されてい
る。このボンディングワイヤ１６の他端はソースパター
ン９に超音波振動により接合されている。
【００２６】９３はソース電極３とパッド１５を接合す
るはんだである。
【００２７】次に製造方法について説明する。尚、本実
施の形態はソース電極とソースパターン９の接続のみ異
なるのでこの部分の説明をする。ソース電極３とパッド
１５をリフロー接合法によりはんだ９３で接合する。次
に、パッド１５のソース電極３との接合面の反対の面、
即ち上面にボンディングワイヤ１６の一端を超音波振動
で接合する。次に、ボンディングワイヤ１６の他端を、
ソースパターン９に超音波振動で接合する。
【００２８】以上説明したように本実施の形態に係る半
導体装置は、ソース電極３にほぼ等しい面積のパッド１
５をはんだでソース電極３に接合させ、このパッド１５
上でボンディングワイヤ１６を接合するので、パッド１
５とソース電極３との接合部の剥離をなくすことがで
き、また振動と加圧がソース電極３に直接かからないの
でソース電極３が損傷することが無い。
【００２９】尚、本実施の形態においてはソース電極に
ついて上記パッドを採用しているが、大電流が流れる電
極であればその他の電極（ドレイン電極等）について採
用してもよい。
【００３０】また、半導体素子１の表面にあるコーティ
ングが非実装領域でなければ、パッド１５の大きさをソ
ース電極３の面積より大きくしてもよい。
【００３１】本発明の第３の実施の形態に係る半導体装
置を図３を用いて説明する。
【００３２】図３は第３の実施の形態に係る半導体装置
の断面を示す図である。尚、第１の実施の形態に係る半
導体装置と同じ構成に付いては、同じ符号を付し説明を
省略する。１９は銅合金または鉄ーニッケル合金など電
極材と熱膨張係数の近似した金属材料からなり、２つの
ソース電極３に対応する位置に２つのパッド脚部２０が
設けられたパッドである。
【００３３】このパッド脚部２０のソース電極３と接合
する部分の面積はソース電極３の面積とほぼ同じとなる
よう形成されており、それぞれの脚部２０ははんだ９４
でソース電極３に接合されている。
【００３４】パッド１９の上面にはこの２つのソース電
極３に対応するべく２つのボンディングワイヤ１６、１
６ａの一端が超音波振動によりそれぞれ接合されてい
る。またこのボンディングワイヤ１６、１６ａの他端は
共通してソースパターン９に超音波振動により接合され
ている。
【００３５】次に製造方法について説明する。尚、本実
施の形態はソース電極とパッドの接続方法のみ異なるの
でこの部分の説明をする。
【００３６】本実施の形態では、２つのソース電極３と
パッド１９の脚部２０をそれぞれリフロー接合法により
はんだ９４で接合する。
【００３７】次に、パッド１９のソース電極３との接合
面の反対面、すなわち上面にボンディングワイヤ１６、
１６ａの一端を超音波振動で接合する。またボンディン
グワイヤ１６、１６ａの他端はソースパターン９に超音
波振動で接合される。
【００３８】以上説明したように本実施の形態によれ
ば、第２の実施の形態による作用効果だけでなく、１つ
のパッド上に複数のボンディングワイヤを接合させるこ
とができ、半導体素子の特性に合わせて接合させるべき
ボンディングワイヤの本数の自由度を向上させることが
できる。
【００３９】尚、本例のような脚部２０を第１の実施の
形態のソースリード部材５に適用しても良い。
【００４０】本発明の第４の実施の形態に係る半導体装
置を図４を用いて説明する。
【００４１】図４は第４の実施の形態に係る半導体装置
の断面を示す図で、（ａ）は装置の断面図、（ｂ）はＢ
部拡大図である。尚、説明を分かり易くするために、半
導体素子７０には電極が上下面に夫々１つづつ設けられ
た構造とする。７０は上面に上面電極２９と下面に下面
電極３０が配置された半導体素子である。２２は上面電
極２９に対応する上面電極用パターン２４が配置された
上面基板である。この上面電極用パターン２４は半導体
素子７０を上面電極用パターン２４に接合したとき該半
導体素子７０のシリコンエッジ３７が上面電極用パター
ン２４と非接触となるようプレス加工等で形成された溝
２８が設けられている。２３は下面電極３０に対応する
下面電極用パターン２４１が配置された下面基板であ
る。
【００４２】次に製造方法について説明する。下面基板
２３の下面電極用パターン２４１を上面に向け、水平状
に置き、下面電極３０とほぼ同一の面積の箔状はんだを
介して半導体素子７０の下面電極３０を下面電極用パタ
ーン２４１の対応する位置に積重ねる。次に、半導体素
子７０の上面電極２９を該電極２９より小さい面積の箔
状はんだを介して上面電極用パターン２４の該電極２９
と対応する位置に積重ねる。前記の層状に積重ねた集層
部材を（加熱炉に入れてはんだを溶融し、炉外にて）リ
フロー接合する。尚、上面基板２２と半導体素子７０と
下面基板２３との相互の配置を精密に定める必要がある
場合は夫々の部材の接合面に突部あるいはこれにはまり
合う凹部を配置する。あるいは、はんだ接合時点まで各
部材の外周に当接して部材の位置を規制する治具を用い
ても良い。
【００４３】以上説明したように本実施の形態によれ
ば、第１の実施の形態による効果だけでなく、電極とパ
ターンとの接続に接続部材そのものが不要となりコスト
が節減できる。また半導体素子のシリコン基板のエッジ
と非接触にすべき上面電極用パターン２４との間に空隙
が確保され、いわゆる、エッジタッチが防止できる。
尚、本例では溝２８を設けるようにしたが、エッジタッ
チの問題がなければ特に設けなくとも良い。
【００４４】図５は第５の実施の形態に係る半導体装置
の断面図である。尚、説明を分かり易くするために、半
導体素子には電極が上下面に夫々１つづつ設けられた構
造とする。７０は上面に上面電極２９と下面に下面電極
３０が配置された半導体素子である。４５は上面電極２
９に対応する上面電極用パターン５３が半導体素子７０
の右端より更に延長されてなる外部接続部５５を有する
上面基板である。４６は下面電極３０に対応する下面電
極用パターン５４が半導体素子７０の左端より更に延長
されてなる外部接続部５６を有する下面基板である。５
１、５２は上面電極用パターン５３の外部接続部５５及
び下面電極用パターン５４の外部接続部５６と装置外部
とを接続するアルミニュウム製のボンディングワイヤで
ある。
【００４５】次に製造方法に付いて説明する。下面基板
４６の下面電極用パターン５４を上面に向け、水平状に
置き、下面電極３０とほぼ同一面積の箔状はんだを介し
て半導体素子７０の下面側電極３０を下面電極用パター
ン５４と対応する位置に積重ねる。次に、半導体素子７
０の上面電極２９を該電極２９とほぼ同一の面積の箔状
はんだを介して上面電極用パターン５３の該電極２９と
対応する位置に積重ねる。前記の層状に積重ねた集層部
材を（加熱炉に入れてはんだを溶融し、炉外にてはんだ
接合する）リフロー接合する。尚、下面基板４６と半導
体素子７０と上面基板４５との相互の配置を精密に定め
る必要がある場合は夫々の部材の接合面に突部あるいは
これにはまり合う凹部を配置する。あるいは、はんだ接
合時点まで各部材の外周に当接して部材の位置を規制す
る治具を用いても良い。次に上面側ボンディングワイヤ
５１と外部接続部５５、下面側ボンディングワイヤ５２
と外部接続部５６を夫々、超音波振動により溶接する。
【００４６】尚、上記では上面電極用パターン５３と下
面電極用パターン５４の延長方向が半導体素子２９を中
心にして互いに１８０度反対方向にある例を示したが、
ボンディングワイヤの超音波溶接作業ができ、上面側ボ
ンディングワイヤと下面側ボンディングワイヤとが接触
しない範囲であれば、互いの延長方向が１８０度反対で
なくとも良い。
【００４７】また、外部接続用部材としてボンディング
ワイヤを採用したが、これに限定されず、リード部材を
採用してはんだ付けにより外部と接続してもよい。
【００４８】以上説明したように本実施の形態によれ
ば、第４の実施の形態による効果だけでなく、上側、下
側のパターンを互いにずらして延設しているので、ボン
ディングワイヤを超音波振動させるとき、接合部分が開
放空間であるので超音波溶接作業がし易く、また互いの
ボンディングワイヤが接触することも無い。
【００４９】また、以上説明した実施の形態においては
接合部材をはんだとしたがこれに限らず、ろう部材等を
用いてもよい。
【００５０】
【発明の効果】以上説明したように本発明によれば、半
導体素子の電極の接合部分が剥離することなく大電流を
流すことができ、また超音波振動による半導体素子の破
壊を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を
示す図である。
【図２】本発明の第２の実施の形態に係る半導体装置の
断面を示す図である。
【図３】本発明の第３の実施の形態に係る半導体装置の
断面を示す図である。
【図４】本発明の第４の実施の形態に係る半導体装置の
断面を示す図である。
【図５】本発明の第５の実施の形態に係る半導体装置の
断面を示す図である。
【符号の説明】
１・・・・・半導体素子 ２・・・・・ドレイン電極 ３・・・・・・ソース電極 ４・・・・・・ゲート電極 ５・・・・・・ソースリード部材 ９・・・・・・ソースパターン ５１・・・・・突起 ７１・・・・・電極接合部

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の電極に接合し、該電極に対
    応した面積を有する平板状の電極接合部が形成されたリ
    ード部材が設けられ、 前記リード部材の電極接合部が接合部材を介して前記電
    極に接合されてなることを特徴とする半導体装置。
  2. 【請求項２】 前記電極接合部の前記電極と対向する面
    に突起が設けられてなることを特徴とする請求項１記載
    の半導体装置。
  3. 【請求項３】 半導体素子の電極に接合し、該電極に対
    応した面積を有する平板状のパッド部材が設けられ、 前記パッド部材が接合部材を介して前記電極に接合さ
    れ、該パッド部材の該電極とは反対の面に金属細線の一
    端が接合されてなることを特徴とする半導体装置。
  4. 【請求項４】 前記パッド部材には前記半導体素子の複
    数の電極に対応する位置に複数の突起が設けられ該突起
    が該電極に接合部材を介して接合されてなることを特徴
    とする請求項３記載の半導体装置。
  5. 【請求項５】 両面に電極を有する半導体素子と、 前記半導体素子の上面電極に対応する上面電極用パター
    ンが配置された上面基板と、 前記半導体素子の下面の電極に対応する下面電極用パタ
    ーンが配置された下面基板とからなり、該半導体素子の
    上面電極と、これに対応する上面電極用パターンが接合
    部材を介して接合され、該半導体素子の下面電極と、こ
    れに対応する下面電極用パターンが接合部材を介して接
    合されてなることを特徴とする半導体装置。
  6. 【請求項６】 前記上面電極用パターン、または前記下
    面電極用パターンには、前記半導体素子の上面電極また
    は下面電極との接合時において、該半導体素子の所定部
    分と非接触になる溝が形成されてなることを特徴とする
    請求項５記載の半導体装置。
  7. 【請求項７】 前記上面電極パターンが前記半導体素子
    よりも一方方向に延設され、前記下面電極用パターンが
    該半導体素子よりも他方方向に延設され前記延設された
    上面電極用パターンの部分には、装置外部と接続する第
    １の外部接続部材が、前記延設された第２のパターンの
    部分には、装置外部と接続する第２の外部接続部材がそ
    れぞれ接合され、前記第１の外部接続部材と前記第２の
    外部接続部材とが互いに非接触となることを特徴とする
    請求項５記載の半導体装置。
  8. 【請求項８】 前記接合部材ははんだまたはろう部材か
    らなることを特徴とする請求項１乃至請求項７記載の半
    導体装置。
JP11083519A 1999-03-26 1999-03-26 半導体装置 Withdrawn JP2000277557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11083519A JP2000277557A (ja) 1999-03-26 1999-03-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11083519A JP2000277557A (ja) 1999-03-26 1999-03-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2000277557A true JP2000277557A (ja) 2000-10-06

Family

ID=13804744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11083519A Withdrawn JP2000277557A (ja) 1999-03-26 1999-03-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2000277557A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210671A (ja) * 2000-01-28 2001-08-03 Nec Kansai Ltd 半導体装置
JP2005129886A (ja) * 2003-10-03 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2005244166A (ja) * 2004-01-30 2005-09-08 Denso Corp 半導体装置
JP2007288075A (ja) * 2006-04-19 2007-11-01 Nippon Inter Electronics Corp 半導体装置
JP2008041743A (ja) * 2006-08-02 2008-02-21 Mitsubishi Electric Corp 電力制御用半導体装置
JP2012074543A (ja) * 2010-09-29 2012-04-12 Mitsubishi Electric Corp 半導体装置
JP2013065836A (ja) * 2011-08-31 2013-04-11 Mitsubishi Electric Corp 電極部材およびこれを用いた電力用半導体装置
JPWO2012157583A1 (ja) * 2011-05-13 2014-07-31 富士電機株式会社 半導体装置とその製造方法
EP3385983A1 (de) * 2017-04-04 2018-10-10 Heraeus Deutschland GmbH & Co. KG Adaptersystem zur kontaktbereichsvergrösserung zumindest einer kontaktoberfläche auf zumindest einem elektronikbauteil und verfahren zur kontaktbereichsvergrösserung

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210671A (ja) * 2000-01-28 2001-08-03 Nec Kansai Ltd 半導体装置
JP2005129886A (ja) * 2003-10-03 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2005244166A (ja) * 2004-01-30 2005-09-08 Denso Corp 半導体装置
JP2007288075A (ja) * 2006-04-19 2007-11-01 Nippon Inter Electronics Corp 半導体装置
JP4606376B2 (ja) * 2006-04-19 2011-01-05 日本インター株式会社 半導体装置
JP2008041743A (ja) * 2006-08-02 2008-02-21 Mitsubishi Electric Corp 電力制御用半導体装置
CN102437138B (zh) * 2010-09-29 2016-06-08 三菱电机株式会社 半导体装置
CN102437138A (zh) * 2010-09-29 2012-05-02 三菱电机株式会社 半导体装置
US8823151B2 (en) 2010-09-29 2014-09-02 Mitsubishi Electric Corporation Semiconductor device
JP2012074543A (ja) * 2010-09-29 2012-04-12 Mitsubishi Electric Corp 半導体装置
US10529656B2 (en) 2010-09-29 2020-01-07 Mitsubishi Electric Corporation Semiconductor device
JPWO2012157583A1 (ja) * 2011-05-13 2014-07-31 富士電機株式会社 半導体装置とその製造方法
US9153519B2 (en) 2011-05-13 2015-10-06 Fuji Electric Co., Ltd. Semiconductor device for preventing a progression of a crack in a solder layer and method of manufacturing the same
JP2013065836A (ja) * 2011-08-31 2013-04-11 Mitsubishi Electric Corp 電極部材およびこれを用いた電力用半導体装置
EP3385983A1 (de) * 2017-04-04 2018-10-10 Heraeus Deutschland GmbH & Co. KG Adaptersystem zur kontaktbereichsvergrösserung zumindest einer kontaktoberfläche auf zumindest einem elektronikbauteil und verfahren zur kontaktbereichsvergrösserung
WO2018184755A1 (de) * 2017-04-04 2018-10-11 Heraeus Deutschland GmbH & Co. KG Adaptersystem zur kontaktbereichsvergrösserung zumindest einer kontaktoberfläche auf zumindest einem elektronikbauteil und verfahren zur kontaktbereichsvergrösserung
JP2020506559A (ja) * 2017-04-04 2020-02-27 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 少なくとも１つの電子部材上の少なくとも１つの接触表面の接触領域拡大のためのアダプタシステムおよび接触領域拡大のための方法

Similar Documents

Publication Publication Date Title
JP3087709B2 (ja) 半導体装置およびその製造方法
JP3097644B2 (ja) 半導体装置接続構造及び接続方法
WO2012157583A1 (ja) 半導体装置とその製造方法
WO2012157584A1 (ja) 半導体装置とその製造方法
JPH0245969A (ja) 半導体装置の製造方法
JP5733401B2 (ja) 半導体装置および半導体装置の製造方法
JP2000277557A (ja) 半導体装置
JP3836010B2 (ja) 半導体装置
JP2003045920A (ja) 電力用半導体装置及び電力用半導体装置の製造方法
JP2000349207A (ja) 半導体装置の実装構造及び実装方法
KR20160085672A (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
WO2020105476A1 (ja) 半導体装置
JP3658946B2 (ja) 電力用トランジスタの実装構造
JP2004281887A (ja) リードフレーム及びそれを用いた電子部品
US5532517A (en) Hybrid integrated circuit device with heat suppression means provided in the vicinity of solder bonding areas
JP2022086687A (ja) 半導体モジュール及び半導体モジュールの製造方法
JPH01106451A (ja) 半導体装置
JP2004128265A (ja) 半導体モジュールおよび板状リード
JPH10242328A (ja) 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器
JP2003197813A (ja) 電子装置
JPS5927537A (ja) 半導体装置
JP2799808B2 (ja) 半導体装置
JP2840232B2 (ja) 半導体装置及びその製造方法
JP2001127226A (ja) 半導体素子
JPH11111737A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606