JP2840232B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2840232B2
JP2840232B2 JP9128232A JP12823297A JP2840232B2 JP 2840232 B2 JP2840232 B2 JP 2840232B2 JP 9128232 A JP9128232 A JP 9128232A JP 12823297 A JP12823297 A JP 12823297A JP 2840232 B2 JP2840232 B2 JP 2840232B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
fixing
leads
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9128232A
Other languages
English (en)
Other versions
JPH1056125A (ja
Inventor
久士 船越
岳雄 越智
賢造 畑田
巍 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9128232A priority Critical patent/JP2840232B2/ja
Publication of JPH1056125A publication Critical patent/JPH1056125A/ja
Application granted granted Critical
Publication of JP2840232B2 publication Critical patent/JP2840232B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップを樹脂モ
ールドする構造の半導体装置及びその製造方法に関する
ものである。
【０００２】
【従来の技術】近年、電子機器の小型化、薄型化及び高
性能化の進展は著しく、これに伴って電子部品の高機能
化が急速に進んでいる。特にメモリーをはじめとする半
導体装置の分野においては電子部品の高機能化の傾向が
強く、より小型で薄型で低コストで高信頼性で且つ高密
度実装に適した半導体装置が求められている。
【０００３】半導体装置のパッケージは、以前はセラミ
ック製が主流であったが、前記の要求から、現在は樹脂
製が主流となり、その中でも、挿入型に比べて高密度の
実装に有利である面実装型の樹脂モールドパッケージの
需要が増えている。面実装型の半導体パッケージとして
は実装形態によりＱＦＰ、ＳＯＰ、ＳＯＪ等多くの種類
がある。
【０００４】以下、図２１を参照しながら、従来の半導
体装置の一例として、ＳＯＰ型樹脂製パッケージを有す
る半導体装置について説明する。
【０００５】図２１は従来の第１の半導体装置の断面図
であって、図２１において、２１は半導体チップ、２２
は樹脂よりなるパッケージ、２３は４２アロイや銅より
なる接続用リード、２５はＡｌ電極、２６はＡｕよりな
るボンディングワイヤ、２７はダイパッド、２８はＡｇ
ペースト等よりなるダイボンドペーストである。
【０００６】半導体チップ２１はダイボンドペースト２
８によりダイパッド２７に固定されている。接続用リー
ド２３の内部リード２３ａにはＡｇ等のめっきが施され
ており、半導体チップ２１のＡｌ電極２５はボンディン
グワイヤ２６を介して接続用リード２３の内部リード２
３ａに接続されている。封止樹脂２２は半導体チップ２
１、ボンディングワイヤ２６、ダイパッド２７及び内部
リード２３ａを封止している。接続用リード２３の外部
リード２３ｂはパッケージ２２の外部に延出している。
【０００７】ところで、汎用のメモリー装置の分野にお
いてはパッケージの外形がＪＥＤＥＣやＥＩＡＪ等の工
業規格により規格化されているため、世代毎に大型化す
る半導体チップを小型のパッケージに如何にして収納す
るかということが非常に重要な課題である。
【０００８】このような課題を解決するため、大面積を
有する半導体チップを小型のパッケージに収納するのに
有利なＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造が提案
されている。
【０００９】以下、図２２を参照しながら、ＬＯＣ構造
を有する従来の第２の半導体装置について説明する。
【００１０】図２２は従来の第２の半導体装置の断面図
であって、図２２において、２１は半導体チップ、２２
はパッケージ、２３は接続用リード、２５はＡｌ電極、
２６はボンディングワイヤ、２９はポリイミドテープで
ある。図２２に示すように、接続用リード２３の内部リ
ード２３ａは半導体チップ２１の主面上に配置されてい
る。
【００１１】ポリイミドテープ２９の両面には予めポリ
エーテルアミド等の熱可塑性接着剤が塗布されており、
該接着剤によって半導体チップ２１の主面と内部リード
２３ａとが接着されている。このように、第２の従来の
半導体装置においては、ポリイミドテープ２９によって
半導体チップ２１と接続用リード２３とを接着している
ので、図２１に示したダイパッド２７は不要になってい
る。
【００１２】このように、ＬＯＣ構造を有する半導体装
置においては、半導体チップ２１の主面上で接続用リー
ド２３の内部リード２３ａを引き回し、内部リード２３
ａとＡｌ電極２５とをボンディングワイヤ２６により接
続することによって、半導体チップ２１周辺のスペース
を削減し、これにより、大面積の半導体チップ２１を小
型のパッケージ２２に収納することができる。
【００１３】ところが、ＬＯＣ構造を有する半導体装置
によると、パッケージの背が高くなるという問題がある
ので、パッケージの薄型化を図るために、特開平５−２
３５２４９号公報に開示され、図２３に示すような構造
の半導体装置が提案されている。
【００１４】以下、図２３を参照しながら、従来の第３
の半導体装置について説明する。
【００１５】図２３において、２１は半導体チップ、２
２はパッケージ、２３は接続用リードリード、２５はＡ
ｌ電極、２６はボンディングワイヤ、３０は電源用のバ
スバーである。図２３に示すように、電源用のバスバー
３０を半導体チップ２１の側面に沿って延びるように設
け、該バスバー３０と半導体チップ２１とを両面接着剤
付きフィルムを介して接着することによって、図２１に
示したダイパッド２７及び図２２に示したポリイミドテ
ープ２９を不要にしている。
【００１６】
【発明が解決しようとする課題】ところが、従来の第２
の半導体装置には次のような問題点がある。すなわち、
(1) 吸湿性が高いポリイミドテープを使用しているた
め、ポリイミドテープに吸湿された水分がハンダリフロ
ー時に気化し、クラックやボイドが発生し易く、(2) 吸
湿性が高いポリイミドテープにより内部リード同士が接
続されているので、ポリイミドテープの吸湿により接続
用リード間のリークが発生し易く、(3) ポリイミドテー
プ付のリードフレームは製造コストが高い。また、(4)
半導体チップをリードフレームにセットする際、ポリイ
ミドテープの両面の熱可塑性接着剤を溶融して半導体チ
ップと内部リードとを接着するため、３００℃〜４００
℃の高温の加熱ツールにより半導体チップとリードフレ
ームとを熱圧着する必要があるので、加熱ツールの荷重
及び熱により半導体チップにダメージが生じる。
【００１７】従来の第３の半導体装置には次のような問
題点がある。すなわち、(1) 半導体チップを平行に長く
延びるバスバー同士の間にセットする工程が難しく、
(2) 封止樹脂の熱によって半導体チップ及びリードフレ
ームが膨張したときに半導体チップがバスバーから押圧
力を受けるため、半導体チップにダメージが発生し易
く、(3) バスバーが半導体チップの側面に沿って延びて
いるため、内部リードの先端はバスバーよりも外側に位
置せざるを得ないので、ＬＯＣ構造を採用できないとい
う問題がある。
【００１８】本発明は前記の問題点を一挙に解決し、吸
湿性の問題が発生せず、製造コストが余り高くならず、
半導体チップが殆どダメージを受けず、半導体チップを
リードフレームにセットする工程が容易であり、ＬＯＣ
構造を採用することができるような半導体装置及びその
製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体チップと、リードフレーム本体から内側へ延
びるように設けられていた後にリードフレーム本体から
切り離されており、半導体チップの電極と電気的に接続
されている複数の接続用リードと、リードフレーム本体
から互いに接近するよう内側へ延びるように設けられて
いた後にリードフレーム本体から切り離されており、半
導体チップを保持している複数の固定用リードと、半導
体チップ、複数の接続用リード及び複数の固定用リード
を封止している樹脂製のパッケージとを備え、複数の固
定用リードは、半導体チップの厚さ方向にほぼ直角に屈
折する先端部を有し、互いに対向する先端部同士で半導
体チップを挟持することにより半導体チップを保持して
いる。
【００２０】本発明に係る半導体装置によると、複数の
固定用リードの先端部は、屈折しているため固定用リー
ド本体に対して弾性を有している。また、複数の接続用
リード及び複数の固定用リードはそれぞれリードフレー
ム本体から内側へ延びるように設けられているため接続
用リードと固定用リードとが交差することがない。ま
た、固定用リードは半導体チップの厚さ方向にほぼ直角
に屈折する先端部同士が半導体チップを挟持しているた
め、先端部による半導体チップの保持が確実になる。
【００２１】本発明に係る半導体装置において、接続用
リードの内部リードは、半導体チップの主面上に延びて
該半導体チップの電極と電気的に接続されていることが
好ましい。
【００２２】本発明に係る半導体装置において、複数の
固定用リードの互いに対向する先端部は、半導体チップ
の側面又は角部を挟持していることが好ましい。
【００２３】この場合、複数の固定用リードの先端部
は、半導体チップの側面又は角部と面接触していること
がより好ましい。
【００２４】また、複数の固定用リードの先端部と半導
体チップの側面又は角部との間に軟金属又は弾性体が介
在していることもより好ましい。
【００２５】また、複数の固定用リードの先端部と半導
体チップの側面又は角部とは、樹脂又は低融点金属によ
り互いに接合していることもより好ましい。
【００２６】また、複数の固定用リードの先端部と半導
体チップの側面又は角部とは、接着性を有する絶縁性フ
ィルムにより互いに接合していることもより好ましい。
【００２７】また、固定用リードは接地用リードである
こともより好ましい。
【００２８】本発明に係る半導体装置の製造方法は、リ
ードフレーム本体と、該リードフレーム本体から内側へ
延びており半導体チップの電極と電気的接続をするため
の複数の接続用リードと、リードフレーム本体から互い
に接近するよう内側へ延びる本体部と該本体部からほぼ
直角に屈折し且つ半導体チップの寸法よりも若干大きい
間隔をおいて互いに対向する先端部とからなり半導体チ
ップを保持するための複数の固定用リードとを有するリ
ードフレームを設ける第１の工程と、半導体チップを複
数の固定用リードの先端部同士の間にセットした後、複
数の固定用リードの先端部と半導体チップとを互いに接
合することによって先端部により半導体チップを保持す
る第２の工程と、半導体チップ、複数の接続用リード及
び複数の固定用リードを樹脂により封止して樹脂製のパ
ッケージを形成する第３の工程と、複数の接続用リード
及び複数の固定用リードをリードフレーム本体から切り
離す第４の工程とを備えている。
【００２９】本発明に係る半導体装置の製造方法による
と、複数の固定用リードをその先端部同士の間隔が半導
体チップの寸法よりも若干大きくなるように設けている
ため、半導体チップをリードフレームに半導体チップと
固定用リードの先端部との間に間隔が設けられた状態で
セットすることができる。
【００３０】本発明に係る半導体装置の製造方法におい
て、第２の工程は、複数の固定用リードの先端部と半導
体チップの側面又は角部とを接合する工程を含むことが
好ましい。
【００３１】本発明に係る半導体装置の製造方法におい
て、第２の工程は、複数の固定用リードの先端部と半導
体チップの側面又は角部とを低融点金属により接合する
工程を含むことが好ましい。
【００３２】本発明に係る半導体装置の製造方法におい
て、第２の工程は、複数の固定用リードの先端部と半導
体チップの側面又は角部とを絶縁性樹脂により接合する
工程を含むことが好ましい。
【００３３】本発明に係る半導体装置の製造方法におい
て、第２の工程は、複数の固定用リードの先端部と半導
体チップの側面又は角部とを接着性を有する絶縁性フィ
ルムにより接合する工程を含むことが好ましい。
【００３４】
【発明の実施の形態】以下、本発明の各実施形態につい
て図面を参照しながら説明する。
【００３５】（第１の実施形態）図１及び図２（Ａ），
（Ｂ）は本発明の第１の実施形態に係る半導体装置を示
し、図１は該半導体装置の断面図、図２（Ａ）は半導体
装置における半導体チップ及びリードフレームの平面
図、図２（Ｂ）は図２（Ａ）におけるＢ−Ｂ´線の断面
図である。
【００３６】図１及び図２（Ａ），（Ｂ）において、１
は半導体チップ、２は樹脂よりなるパッケージ、３は接
続用リード、４は固定用リード、５は半導体チップ１上
の中央部に設けられたＡｌ電極、６はＡｕよりなるボン
ディングワイヤである。リードフレームは、４２アロイ
や銅によって形成されており、リードフレーム本体１５
と該リードフレーム本体１５から内側へそれぞれ延びる
複数の接続用リード３及び複数の固定用リード４とを有
しているがダイパッドは有していない。
【００３７】接続用リード３の内部リード３ａは、半導
体チップ１の内部領域の上まで延びており、該内部領域
においてボンディングワイヤ６によりＡｌ電極５と電気
的に接続されている。
【００３８】固定用リード４の先端部４ａは、下側つま
り半導体チップ１側へ屈曲しており、屈曲部の弾性力に
よって半導体チップ１をその両側面から挟持している。
【００３９】前述した半導体チップ１、接続用リード
３、固定用リード４及びボンディングワイヤ６はパッケ
ージ２により封止されている。尚、接続用リード３の外
部リード３ｂは、パッケージ２の外側に位置し、所定の
形状に成形加工されている。また、図２（Ａ）におい
て、１６は半導体チップ１上において両端の接続用リー
ド３の内部リード３ａ同士を接続するように設けられた
グラウンドや電源の共通電極である。
【００４０】以下、図３（Ａ）〜（Ｅ）を参照しながら
第１の実施形態に係る半導体装置の製造方法について説
明する。
【００４１】まず、図３（Ａ）に示すように、リードフ
レーム本体１５（図３（Ａ）においては図示を省略して
いる。）と、リードフレーム本体１５から内側へ延びる
複数の接続用リード３と、リードフレーム本体１５から
内側へ延び且つ屈曲した先端部４ａを有する複数の固定
用リード４とを有するリードフレームを設ける。この場
合、対向する固定用リード４の先端部４ａ同士の距離は
半導体チップ１の寸法よりも若干小さくしておく。その
後、図示しない治具の上に半導体チップ１を載置すると
共に、図示しないピン等により固定用リード４の先端部
４ａを外側に拡げた状態でリードフレームを前記の治具
にセットする。これにより、半導体チップ１はリードフ
レームにセットされる。
【００４２】次に、前述したピンを固定用リード４から
外して、外側に拡げられていた固定用リード４の先端部
４ａを元に戻す。このようにすると、図３（Ｂ）に示す
ように、固定用リード４の先端部４ａは屈曲部の有する
弾性力によって半導体チップ１をその両側面から挟持
し、これにより、半導体チップ１はリードフレームに保
持される。
【００４３】次に、図３（Ｃ）に示すように、接続用リ
ード３の内部リード３ａと半導体チップ１のＡｌ電極５
とをボンディングワイヤ６によりボンディングすること
により接続用リード３とＡｌ電極５とを電気的に接続す
る。第１の実施形態においては、接続用リード３とＡｌ
電極５とのボンディングは半導体チップ１上の中空にお
いて行なった。中空におけるボンディングは超音波の出
力を上げて内部リード３ａに加わる荷重を小さくするこ
とにより容易に実現可能であるが、超音波の出力を下げ
たい場合には、内部リード３ａに屈曲した先端部を設
け、該先端部を半導体チップ１に接触させた状態で接続
する。
【００４４】次に、図３（Ｄ）に示すように、半導体チ
ップ１、接続用リード３の内部リード３ａ、固定用リー
ド４及びボンディングワイヤ６を樹脂よりなるパッケー
ジ２によって封止する。
【００４５】次に、図３（Ｅ）に示すように、接続用リ
ード３の内部リード３ａ及び固定用リード４をリードフ
レーム本体１５から切り離すと共に接続用リード３の外
部リード３ｂを折り曲げ加工して第１の実施形態に係る
半導体装置を得る。
【００４６】第１の実施形態に係る半導体装置による
と、屈曲することにより固定用リード本体に対して弾性
を有している固定用リード４の先端部４ａによって半導
体チップ１を挟持しているため、半導体チップ１が固定
用リード４から受けるダメージが少ないと共に半導体チ
ップ１は確実にリードフレームに保持されており、ま
た、固定用リード４の先端部４ａ同士の間隔を拡げた状
態で半導体チップ１をリードフレームにセットするので
半導体チップ１のリードフレームへのセットが容易であ
る。
【００４７】また、固定用リード４は屈曲した先端部４
ａを有しており、直線状に延びる内部リード３ａを有す
る接続用リード３とは形状が異なるため、接続用リード
３とＡｌ電極５とをボンディングワイヤ６により接続す
る工程において画像認識のミスが発生し難いので、ワイ
ヤボンディングを正確に行なうことができる。
【００４８】また、固定用リード４の先端部４ａにより
半導体チップ１を保持するので、ダイパッドを省略する
ことができる。これによって、ダイパッドの裏面におけ
るパッケージ２の剥離が無くなると共にパッケージ２の
内部における応力が低減するので、パッケージ２の信頼
性が向上する。また、ダイパッドを省略できるので、パ
ッケージ２を薄型化することもできる。さらに、ダイボ
ンドペーストを用いないためダイボンドペーストの硬化
工程が不要になるので、低コスト化及び高信頼性化が可
能になる。
【００４９】また、半導体チップ１の内部領域の上に接
続用リード３の内部リード３ａを配置しているため、半
導体チップ１の内部領域においてワイヤボンディングで
きるので、半導体チップ１の側端部とパッケージ２の外
面との間の封止樹脂の厚さを最低限に例えば０．５ミリ
程度にすることができる。また、接続用リード３の内部
リード３ａから半導体チップ１上に共通電極１６を延ば
すことができるため、半導体チップ１の内部領域にグラ
ウンドや電源の電極を配置することが可能になり、抵抗
成分が減少するのでノイズが低減する。また、Ａｌ電極
５を半導体チップ１の中央部に集中的に配置することが
可能になるため、半導体チップ１の信号の伝達経路を従
来の１／２程度に短縮できるので、半導体チップ１の高
速化及び低消費電力化が可能となる。また、半導体チッ
プ１の設計自由度が高まると共に配線幅を狭くできるの
で、半導体チップ１の面積を縮小できる。さらに、半導
体チップ１の上に設けられた内部リード３ａに放熱効果
も期待できる。
【００５０】尚、前記第１の実施形態においては、ピン
等により固定用リード４の先端部４ａを外側に拡げ、そ
の後、ピン等を固定用リード４から外して外側に拡げら
れていた固定用リード４の先端部４ａを元に戻し、半導
体チップ１をリードフレームにセットしたが、これに代
えて、リードフレームを加熱することにより固定用リー
ド４の先端部４ａを半導体チップ１に対して外側へ拡
げ、その後、リードフレームを冷却することにより、固
定用リード４の先端部４ａに半導体チップ１を挟持させ
てもよい。
【００５１】固定用リード４の先端部４ａのリードフレ
ーム本体１５に対する屈曲角度θについては、図４
（Ａ）に示すように鋭角にするか、又は図４（Ｂ）に示
すように直角にすることが好ましい。屈曲角度θについ
ては、固定用リード４の先端部４ａによる挟持の方法及
び固定用リード４の形状等によって選択することができ
る。もっとも、図４（Ｃ）に示すように屈曲角度θが鈍
角になると、固定用リード４の先端部４ａによって半導
体チップ１を挟持することが困難になる。
【００５２】固定用リード４の先端部４ａによる半導体
チップ１の側面の挟持の方法については、図５（Ａ）に
示すような線接触支持、図５（Ｂ）に示すような表面支
持、図５（Ｃ）に示すような先端面支持のいずれでもよ
い。図５（Ｃ）の場合には、固定用リード４の先端部４
ａの先端面形状を半導体チップ１の側面に沿うように予
め加工しておく必要がある。図５（Ａ）に示すように線
接触支持にすると、強い力で半導体チップ１を挟持でき
る反面、半導体チップ１の受けるダメージが大きくな
り、図５（Ｂ），（Ｃ）に示すように面接触支持にする
と接触面積が大きくなり挟持が安定すると共に半導体チ
ップ１が受けるダメージが少なくなる。
【００５３】固定用リード４の先端部４ａが線接触する
半導体チップ１の側面の高さ位置については、図６
（Ａ）に示すように半導体チップ１の主面に近い位置、
図６（Ｂ）に示すように半導体チップ１の中央部付近の
位置、図６（Ｃ）に示すように半導体チップ１の裏面に
近い位置等を選択可能である。また、固定用リード４の
先端部４ａが面接触する半導体チップ１の側面の高さ位
置については、図６（Ｄ）に示すように半導体チップ１
の主面から中央部付近に架けての領域、図６（Ｅ）に示
すように半導体チップ１の中央部付近から裏面に架けて
の領域、図６（Ｆ）に示すように半導体チップ１の主面
から裏面に掛けての領域等を選択可能である。この挟持
位置については、半導体チップ１やリードフレームの形
状、半導体チップ１が受けるダメージの大きさ、半導体
チップ１の保持の確実性、パッケージ２の構造のバラン
スや信頼性等を考慮して最適なものを選択することが好
ましい。
【００５４】固定用リード４の先端部４ａの下端の位置
と半導体チップ１の裏面の位置との関係については、図
７（Ａ）に示すように先端部４ａの下端が半導体チップ
１の裏面よりも下側に位置してもよいし、図７（Ｂ）に
示すように先端部４ａの下端が半導体チップ１の側面の
略中央に位置してもよいし、図７（Ｃ）に示すように先
端部４ａの下端が半導体チップ１の裏面と同位置であっ
てもよい。もっとも、図７（Ａ）に示すように先端部４
ａの下端が半導体チップ１の裏面よりも下側に位置する
と、チップステージ上において半導体チップ１をリード
フレームにセットする際に先端部４ａがチップステージ
に当たってしまう。図７（Ｂ）に示すように先端部４ａ
の下端が半導体チップ１の側面の略中央に位置すると、
先端部４ａがチップステージに当たる虞れはないが、高
さの位置決めが困難である。図７（Ｃ）に示すように先
端部４ａの下端が半導体チップ１の裏面と同位置である
と、先端部４ａがチップステージに当たる虞れが無いと
共に高さの位置決めも容易である。
【００５５】尚、半導体チップ１の主面と内部リード３
ａとの距離は５０〜２００μｍの範囲が適当である。そ
の理由は、内部リード３ａから放出されるα線や内部リ
ード３ａの電気容量による影響を少なくするには内部リ
ード３ａと半導体チップ１の主面との距離は５０μｍ以
上が必要であり、パッケージ２の薄型化や内部リード３
ａによる放熱効果を得るには内部リード３ａと半導体チ
ップ１の主面との距離は２００μｍ以下であることが望
ましいからである。
【００５６】（第２の実施形態）図８は本発明の第２の
実施形態に係る半導体装置の断面図である。
【００５７】第２の実施形態においては、固定用リード
４の先端部４ａは、Ｕ字状に形成されることによって固
定用リード本体に対して弾性力を有しており、該弾性力
によって半導体チップ１を挟持している。この場合に
も、固定用リード４の先端部４ａ同士の距離を半導体チ
ップ１の寸法よりも若干小さくしておき、半導体チップ
１により固定用リード４の先端部４ａが外側に拡げられ
た状態で半導体チップ１をリードフレームにセットす
る。これにより、半導体チップ１は固定用リード４の先
端部４ａが固定用リード本体に対して有する弾性力によ
って挟持される。
【００５８】図９（Ａ），（Ｂ）は第２の実施形態の変
形例を示しており、第２の実施形態のように固定用リー
ド４の先端部４ａをＵ字状に形成する代わりに、図９
（Ａ）に示すように先端部４ａを湾曲させてもよいし、
図９（Ｂ）に示すように先端部４ａに円弧状部分を設け
てもよい。このような変形例においても、半導体チップ
１は固定用リード４の先端部４ａが固定用リード本体に
対して有する弾性力によって挟持される。
【００５９】（第３の実施形態）図１０（Ａ），（Ｂ）
は本発明の第３の実施形態に係る半導体装置における固
定用リード４の先端部４ａの形状を示している。第３の
実施形態においては、固定用リード４の先端部４ａは、
半導体チップ１側に屈曲した後、半導体チップ１の側面
に沿って直線状に延びる形状に形成されている。この場
合、図１０（Ａ）に示すように、固定用リード４の先端
部４ａを半導体チップ１の角部と対向する位置で屈曲さ
せた後、半導体チップ１の側面に沿って延びる形状にし
たり、或いは、図１０（Ｂ）に示すように、固定用リー
ド４の先端部４ａを半導体チップ１の側方の略中央部と
対向する位置で屈曲させた後、半導体チップ１の側面に
沿って両側に延びる形状にしたりすることができる。
【００６０】このようにすると、固定用リード４の先端
部４ａと半導体チップ１の側面との接触面積が大きくな
って摩擦力が大きくなるので、固定用リード４の先端部
４ａと半導体チップ１との位置ずれ及び半導体チップ１
の移動が規制される。
【００６１】（第４の実施形態）図１１は本発明の第４
の実施形態に係る半導体装置の断面構造を示している。
第４の実施形態においては、固定用リード４の先端部４
ａと半導体チップ１の側面との間に半導体チップ４より
も柔らかい軟金属７が介在している。第３の実施形態に
係る半導体装置を製造するには、固定用リード４の先端
部４ａに予め軟金属７を取り付けておき、第１の実施形
態と同様に固定用リード４の先端部４ａを外側に拡げた
状態で半導体チップ１をリードフレームにセットする。
【００６２】このようにすると、半導体チップ１をリー
ドフレームにセットする際に半導体チップ１が固定用リ
ード４の先端部４ａから受ける応力及びパッケージ２を
形成するために充填される樹脂の熱によって半導体チッ
プ１が固定用リード４の先端部４ａから受ける応力を緩
和することができるので、半導体チップ１が受けるダメ
ージを軽減することができる。
【００６３】図１２は第４の実施形態の変形例を示し、
該変形例においては、軟金属７の代わりに、絶縁性を有
する樹脂よりなる弾性体８が介在している。この変形例
によっても、半導体チップ１が受けるダメージを軽減す
ることができる。
【００６４】（第５の実施形態）図１３は本発明の第５
の実施形態に係る半導体装置におけるリードフレームの
平面構造を示している。
【００６５】第５の実施形態においては、リードフレー
ム本体１５における固定用リード４が設けられている部
位に矩形状の開口部１５ａが設けられており、これによ
り、固定用リード４はリードフレーム本体１５に対して
弾性力を有しており、該弾性力によって固定用リード４
の先端部４ａは半導体チップ１を挟持している。この場
合にも、固定用リード４の先端部４ａ同士の距離を半導
体チップ１の寸法よりも若干小さくしておき、先端部４
ａ同士の距離が半導体チップ１の寸法よりも若干大きく
なるように先端部４ａをピン等で拡げた状態で半導体チ
ップ１をリードフレームにセットする。これにより、半
導体チップ１は固定用リード４がリードフレーム本体１
５に対して有する弾性力によって挟持される。
【００６６】（第６の実施形態）図１４は本発明の第６
の実施形態に係る半導体装置の断面構造を示している。
【００６７】第６の実施形態においては、固定用リード
４の先端部４ａと半導体チップ１とはハンダ等の低融点
金属９により接合している。第６の実施形態に係る半導
体装置を製造するには、第１〜第５の実施形態と異な
り、固定用リード４の先端部４ａ同士の距離を半導体チ
ップ１の寸法よりも若干大きくしておくと共に、固定用
リード４の先端部４ａの半導体チップ１側に予め低融点
金属９を塗布しておく。この状態で、半導体チップ１を
リードフレームにセットし、その後、低融点金属９を溶
融させて固定用リード４の先端部４ａと半導体チップ１
とを接合する。低融点金属９の融点としては、半導体チ
ップ１が受けるダメージを少なくするために、４００℃
以下の温度が好ましい。
【００６８】図１５は第６の実施形態の第１変形例を示
しており、該第１変形例においては、第６の実施形態の
低融点金属９に代えて、熱可塑性、光硬化性又は熱硬化
性を有する絶縁性樹脂１０を用いている。該第１変形例
に係る半導体装置を製造するには、固定用リード４の先
端部４ａに予め熱可塑性、光硬化性又は熱硬化性を有す
る絶縁性樹脂１０を塗布しておき、この状態で、半導体
チップ１をリードフレームにセットし、その後、絶縁性
樹脂１０に熱を加えたり或いは光を照射したりして固定
用リード４の先端部４ａと半導体チップ１とを接合す
る。
【００６９】図１６は第６の実施形態の第２の変形例を
示しており、該第２変形例においては、第６の実施形態
の低融点金属９に代えて、両面に熱可塑性、光硬化性又
は熱硬化性の樹脂が塗布された絶縁性フィルム１１を用
いている。第２変形例に係る半導体装置の製造方法は第
１変形例に係る半導体装置の製造方法と同様である。
【００７０】尚、第６の実施形態、第６の実施形態の第
１又は第２の変形例のように、固定用リード４の先端部
４ａ同士の距離を半導体チップ１の寸法よりも若干大き
くしておき、固定用リード４の先端部４ａと半導体チッ
プ１とを接合する場合には、固定用リード４の先端部４
ａと半導体チップ１の片面のみとを接合してもよい。
【００７１】また、第６の実施形態、第６の実施形態の
第１又は第２の変形例においては、低融点金属９、絶縁
性樹脂１０又は絶縁性フィルム１１は予め固定用リード
４の先端部４ａに設けられていたが、これに代えて、半
導体チップ１をリードフレームにセットする際に、固定
用リード４の先端部４ａと半導体チップ１との間に挿入
してもよい。
【００７２】図１７（Ａ）〜（Ｃ）は、低融点金属９又
は絶縁性樹脂１０を予め固定用リード４の先端部４ａに
塗布する工程を示している。すなわち、図１７（Ａ）に
示すように、固定用リード４の先端部４ａが屈曲するよ
うにリードフレームを設けておき、図１７（Ｂ）に示す
ように、固定用リード４の先端部４ａを塗布用ステージ
１３の上に設けられた低融点金属９又は絶縁性樹脂１０
に漬けて、図１７（Ｃ）に示すように、固定用リード４
の先端部４ａに低融点金属９又は絶縁性樹脂１０を付着
させる。本発明においては、固定用リード４の先端部４
ａは屈曲しているので、固定用リード４の先端部４ａの
みを低融点金属９又は絶縁性樹脂１０に漬けることが容
易である。
【００７３】（第７の実施形態）図１８（Ａ），（Ｂ）
及び図１９は本発明の第７の実施形態に係る半導体装置
を示しており、図１８（Ａ）はパッケージ２を省略した
平面図、図１８（Ｂ）はリードフレームの斜視図、図１
９はパッケージ２及びリードフレーム本体１５を省略し
た斜視図である。
【００７４】第７の実施形態においては、固定用リード
４は半導体チップ１の４つの角部と対向する部位に設け
られており、固定用リード４の先端部４ａは半導体チッ
プ１の各角部において半導体チップ１を挟持している。
半導体チップ１の略中央部にＡｌ電極５が設けられてい
ること、接続用リード３の内部リード３ａとＡｌ電極５
とがボンディングワイヤ６によって電気的に接続されて
いること等は第１〜第６の実施形態と同様である。
【００７５】第７の実施形態においては、固定用リード
４の斜め方向に対向する先端部４ａ同士の距離を半導体
チップ１の対角線の寸法よりも若干小さくしておき、固
定用リード４の先端部４ａがピンなどにより外側に拡げ
られた状態で半導体チップ１をリードフレームにセット
する。これにより、半導体チップ１は固定用リード４の
先端部４ａが固定用リード本体に対して有する弾性力に
よって挟持される。
【００７６】図２０（Ａ）〜（Ｅ）は固定用リード４の
先端部４ａの形状をそれぞれ示している。図２０（Ａ）
は先端部４ａが９０度に屈曲していると共に二股に分か
れており、二股に分かれた各部分が半導体チップ１の角
部の側面を面接触によって挟持する構造を示し、図２０
（Ｂ）は先端部４ａが鈍角に屈曲していると共に切込み
部を有しており、半導体チップ１の角部を線接触によっ
て挟持する構造を示し、図２０（Ｃ）は９０度に屈曲し
ていると共に平面視Ｌ字状に形成されており、Ｌ字状部
分が半導体チップ１の角部の側面を面接触によって挟持
する構造を示し、図２０（Ｄ）は９０度に屈曲してお
り、半導体チップ１の角部を線接触によって挟持する構
造を示し、図２０（Ｅ）は９０度に屈曲すると共に二股
に分かれて半導体チップ１の側面に沿って延びるように
形成されており、半導体チップ１の角部の側面を面接触
によって挟持する構造を示している。固定用リード４の
先端部４ａの形状は、加工コスト、半導体チップ１を保
持する強度、リードフレームの設計時におけるレイアウ
ト等から最適なものを選定することが好ましい。
【００７７】尚、前記各実施形態においては、固定用リ
ード４は半導体チップ１を保持する機能のみを有してい
たが、固定用リード４を接地リードとして用いることも
可能である。
【００７８】また、前記各実施形態においては、接続用
リード３の内部リード３ａと半導体チップ１のＡｌ電極
５とをボンディングワイヤ６によって接続したが、これ
に代えて、ハンダにより接続したり、Ａｕバンプ等を設
けて電極同士を直接に接続したり、異方性の導電性樹脂
等により接続してもよい。
【００７９】さらに、前記各実施形態においては、接続
用リード３の内部リード３ａが半導体チップ１の上に延
びるＬＯＣ構造であったが、接続用リード３の内部リー
ド３ａが半導体チップ１の周辺に位置する通常の構造で
あってもよい。
【００８０】
【発明の効果】本発明に係る半導体装置によると、複数
の固定用リードは、屈曲することにより固定用リード本
体に対して弾性を有している先端部によって半導体チッ
プを保持しているため、半導体チップは弾性力によって
固定用リードに保持されているので半導体チップが固定
用リードから受けるダメージが少ないと共に半導体チッ
プは確実にリードフレームに保持され、また、固定用リ
ードの先端部同士の間隔を拡げた状態でリードフレーム
に半導体チップをセットできるので半導体チップのリー
ドフレームへのセットが容易である。
【００８１】また、複数の接続用リード及び複数の固定
用リードはそれぞれリードフレーム本体から内側へ延び
るように設けられているため接続用リードと固定用リー
ドとは交差しないので、ＬＯＣ構造を採用することが容
易である。
【００８２】また、固定用リードは屈曲した先端部を有
しており、接続用リードとは形状が異なるため、画像認
識におけるミスが発生し難いので、接続用リードと半導
体チップの電極との電気的接続を確実に行なうことがで
きる。
【００８３】さらに、ポリイミドテープを用いることな
く半導体チップをリードフレームに保持させることがで
きるので、ポリイミドテープを用いることによる前述し
た弊害を回避できる。
【００８４】本発明に係る半導体装置において、接続用
リードの先端部が半導体チップの主面上に延びて該半導
体チップの電極と電気的に接続されていると、半導体チ
ップの側方にボンディングワイヤを設ける必要がないた
め、半導体チップの側端とパッケージの外面との間の封
止樹脂の厚さを最低限にすることができるので、パッケ
ージの小型化を図ることができ、また、接続用リードの
内部リードから半導体チップ上に共通電極を延ばすこと
ができるため、共通電極の分散配置が可能になると共に
半導体チップの内部領域に電極を配置することもできる
ので、抵抗成分を減少させてノイズを低減することがで
きると共に、半導体チップにおける信号の伝達経路を従
来よりも短縮できるので半導体チップの高速化及び低消
費電力化を実現できる。
【００８５】本発明に係る半導体装置において、固定用
リードの先端部が半導体チップの側面又は角部を挟持し
ていると、先端部による半導体チップの保持がより確実
になるので、半導体チップをリードフレームにセットす
る工程におけるミスが少なくなる。
【００８６】この場合、固定用リードの先端部が半導体
チップの側面又は角部と面接触していると、先端部と半
導体チップの側面又は角部との接触面積が大きくなるた
め、先端部による半導体チップの保持がより確実になる
ので、半導体チップをリードフレームにセットする工程
におけるミスを一層少なくすることができる。
【００８７】また、固定用リードの先端部と半導体チッ
プの側面又は角部との間に軟金属又は弾性体が介在して
いると、半導体チップが固定用リードの先端部から受け
る機械的応力が低減するので、半導体チップが固定用リ
ードから受けるダメージを小さくすることができる。
【００８８】また、固定用リードの先端部と半導体チッ
プの側面又は角部とが樹脂又は低融点金属により互いに
接合していると、固定用リードの先端部と半導体チップ
の側面又は角部との間に間隔をおいた状態で半導体チッ
プをリードフレームにセットできるので、半導体チップ
をリードフレームにセットする工程において半導体チッ
プが固定用リードから受けるダメージを小さくすること
ができる。
【００８９】また、固定用リードの先端部と半導体チッ
プの側面又は角部とが接着性を有する絶縁性フィルムに
より互いに接合していると、固定用リードの先端部と半
導体チップとの接合が容易であると共に固定用リードと
半導体チップとの絶縁が確実になるので、固定用リード
と半導体チップとの間の絶縁性を確保しつつ固定用リー
ドの先端部と半導体チップとを簡易且つ確実に接合する
ことができる。
【００９０】また、接地用リードは電気的にグラウンド
である半導体チップの側面に接触しても支障がないた
め、固定用リードに接地用リードを兼ねさせることがで
きるので、接地リードを別途に設ける必要がない。
【００９１】本発明に係る半導体装置の製造方法による
と、複数の固定用リードをその先端部同士の間隔が半導
体チップの寸法よりも若干大きくなるように設けている
ため、半導体チップをリードフレームに半導体チップと
固定用リードの先端部との間に間隔が設けられた状態で
セットすることができるので、半導体チップをリードフ
レームにセットする工程において半導体チップが固定用
リードから受けるダメージを少なくすることができる。
【００９２】第２の工程が、複数の固定用リードの先端
部と半導体チップの側面又は角部とを接合する工程を含
むと、先端部と半導体チップとの接合がより確実にな
る。
【００９３】第２の工程が、複数の固定用リードの先端
部と半導体チップの側面又は角部とを低融点金属により
接合する工程を含むと、半導体チップに与えられる熱的
なダメージを少なくして固定用リードの先端部と低融点
金属とを確実に接合することができると共に、固定用リ
ードと半導体チップとの間の絶縁性を確保することがで
きる。
【００９４】第２の工程が、複数の固定用リードの先端
部と半導体チップの側面又は角部とを絶縁性樹脂により
接合する工程を含むと、半導体チップに熱的なダメージ
を全く与えることなく固定用リードの先端部と半導体チ
ップとを接合することができると共に、固定用リードと
半導体チップとの間の絶縁性を確保することができる。
【００９５】第２の工程が、複数の固定用リードの先端
部と半導体チップの側面又は角部とを接着性を有する絶
縁性フィルムにより接合する工程を含むと、固定用リー
ドの先端部と半導体チップとの接合が容易であると共
に、固定用リードと半導体チップとの間の絶縁性を確保
することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の断面図であ
る。
【図２】（Ａ）は第１の実施形態に係る半導体装置の平
面図であり、（Ｂ）は（Ａ）におけるＢ−Ｂ´線の断面
図である。
【図３】（Ａ）〜（Ｅ）は第１の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
【図４】（Ａ）〜（Ｃ）は第１の実施形態に係る半導体
装置における固定用リードの先端部のリードフレームに
対する角度を説明する断面図である。
【図５】（Ａ）〜（Ｃ）は第１の実施形態に係る半導体
装置における固定用リードの先端部による半導体チップ
の挟持方法を説明する断面図である。
【図６】（Ａ）〜（Ｆ）は第１の実施形態に係る半導体
装置における固定用リードの先端部と半導体チップとの
高さ関係を説明する断面図である。
【図７】（Ａ）〜（Ｃ）は第１の実施形態に係る半導体
装置における固定用リードの先端部の下端位置と半導体
チップの裏面位置との関係を説明する断面図である。
【図８】本発明の第２の実施形態に係る半導体装置の断
面図である。
【図９】（Ａ）及び（Ｂ）は第２の実施形態の変形例に
係る半導体装置における固定用リードの先端部の形状を
示す断面図である。
【図１０】（Ａ）及び（Ｂ）は本発明の第３の実施形態
に係る半導体装置における固定用リードの先端部の形状
を示す斜視図である。
【図１１】本発明の第４の実施形態に係る半導体装置の
断面図である。
【図１２】第４の実施形態の変形例に係る半導体装置の
断面図である。
【図１３】本発明の第５の実施形態に係る半導体装置に
おけるリードフレームの平面図である。
【図１４】本発明の第６の実施形態に係る半導体装置の
断面図である。
【図１５】第６の実施形態の第１変形例に係る半導体装
置の断面図である。
【図１６】第６の実施形態の第２変形例に係る半導体装
置の断面図である。
【図１７】（Ａ）〜（Ｃ）は第６の実施形態又は第６の
実施形態の第１変形例に係る半導体装置の製造方法にお
ける低融点金属又は絶縁性樹脂を固定用リードの先端部
に塗布する工程を示す断面図である。
【図１８】（Ａ）は本発明の第７の実施形態に係る半導
体装置のパッケージを省略した平面図であり、（Ｂ）は
第７の実施形態におけるリードフレームの斜視図であ
る。
【図１９】第７の実施形態に係る半導体装置のパッケー
ジ及びリードフレームを省略した斜視図である。
【図２０】（Ａ）〜（Ｅ）は第７の実施形態に係る半導
体装置における固定用リードの先端部の形状を示す斜視
図である。
【図２１】従来の第１の半導体装置の断面図である。
【図２２】従来の第２の半導体装置の断面図である。
【図２３】従来の第３の半導体装置の断面図である。
【符号の説明】
１ 半導体チップ ２ パッケージ ３ 接続用リード ３ａ 内部リード ３ｂ 外部リード ４ 固定用リード ４ａ 先端部 ５ Ａｌ電極 ６ ボンディングワイヤ ７ 軟金属 ８ 弾性体 ９ 低融点金属 １０ 絶縁性樹脂 １１ 絶縁性フィルム １５ リードフレーム本体
フロントページの続き (72)発明者 若林 巍 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップと、前記半導体チップの対
    向する２つの側面を固持している固定用リードと、前記
    半導体チップの主面上に延在している内部リードと、前
    記半導体チップの電極と前記内部リードとを電気的に接
    続しているワイヤーと、前記半導体チップ、ワイヤー、
    固定用リード及び内部リードを封止している樹脂と、前
    記内部リードと接続しており且つ前記樹脂から露出して
    いる外部リードとからなるＬＯＣ型の半導体装置であっ
    て、 前記固定用リードの先端部は、前記固定用リードの本体
    部から屈曲して前記半導体チップの下面と略同位置まで
    延在していると共に、その側面により前記半導体チップ
    の対向する２つの側面の下部の近傍を狭持していること
    を特徴とする半導体装置。
  2. 【請求項２】 半導体チップと、前記半導体チップの対
    向する２つの側面を固持している固定用リードと、前記
    半導体チップの主面上に延在している内部リードと、前
    記半導体チップの電極と前記内部リードとを電気的に接
    続しているワイヤーと、前記半導体チップ、ワイヤー、
    固定用リード及び内部リードを封止している樹脂と、前
    記内部リードと接続しており且つ前記樹脂から露出して
    いる外部リードとからなるＬＯＣ型の半導体装置であっ
    て、 前記固定用リードの先端部は、前記固定用リードの本体
    部から前記半導体チップの側面に対して直角に屈曲して
    前記半導体チップの下面と略同位置まで延在していると
    共に、その側面により前記半導体チップの対向する２つ
    の側面を狭持していることを特徴とする半導体装置。
  3. 【請求項３】 前記固定用リードの先端部の側面のそれ
    ぞれと前記半導体チップの対向する２つの側面のそれぞ
    れとの間に接着用の樹脂が介在していることを特徴とす
    る請求項１又は２に記載の半導体装置。
  4. 【請求項４】 前記半導体チップの主面と前記内部リー
    ドとの間隙は５０〜２００μｍであることを特徴とする
    請求項１又は２に記載の半導体装置。
  5. 【請求項５】 半導体チップの対向する２つの側面を固
    持する固定用リードと、前記固定用リードにより固持さ
    れた前記半導体チップの主面上に延在し、前記半導体チ
    ップの電極と電気的に接続される内部リードと、前記内
    部リードと接続 しており外部端子となる外部リードとか
    らなるリードフレームを設ける工程と、前記半導体チッ
    プを前記固定用リードにより狭持する工程と、前記半導
    体チップの電極と前記内部リードとをワイヤーにより電
    気的に接続する工程と、前記半導体チップ、ワイヤー、
    固定用リード及び内部リードを樹脂により、前記外部リ
    ードが前記樹脂から露出した状態で封止する工程とを備
    えたＬＯＣ型の半導体装置の製造方法において、 前記半導体チップを前記固定用リードにより狭持する工
    程は、 前記固定用リードの先端部を、該先端部が前記半導体チ
    ップの下面と略同位置まで延在するように、前記固定用
    リードの本体部から屈曲させる工程と、 前記固定用リードの屈曲した先端部の側面により前記半
    導体チップの対向する２つの側面の下部の近傍を狭持す
    る工程とを含むことを特徴とする半導体装置の製造方
    法。
  6. 【請求項６】 半導体チップの対向する２つの側面を固
    持する固定用リードと、前記固定用リードにより固持さ
    れた前記半導体チップの主面上に延在し、前記半導体チ
    ップの電極と電気的に接続される内部リードと、前記内
    部リードと接続しており外部端子となる外部リードとか
    らなるリードフレームを設ける工程と、前記半導体チッ
    プを前記固定用リードにより狭持する工程と、前記半導
    体チップの電極と前記内部リードとをワイヤーにより電
    気的に接続する工程と、前記半導体チップ、ワイヤー、
    固定用リード及び内部リードを樹脂により、前記外部リ
    ードが前記樹脂から露出した状態で封止する工程とを備
    えたＬＯＣ型の半導体装置の製造方法において、 前記半導体チップを前記固定用リードにより狭持する工
    程は、 前記固定用リードの先端部を、該先端部が前記半導体チ
    ップの側面に対して直角になり且つ前記半導体チップの
    下面と略同位置まで延在するように、前記固定用リード
    の本体部から屈曲させる工程と、 前記固定用リードの屈曲した先端部の側面により前記半
    導体チップの対向する２つの側面を狭持する工程とを含
    むことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 前記半導体チップを前記固定用リードに
    より狭持する工程は、前記固定用リードの屈曲した先端
    部の側面のそれぞれと前記半導体チップの対向 する２つ
    の側面のそれぞれとの間に接着用の樹脂を介在させて、
    前記固定用リードの屈曲した先端部の側面により前記半
    導体チップの対向する２つの側面を狭持する工程を含む
    ことを特徴とする請求項５又は６に記載の半導体装置の
    製造方法。
  8. 【請求項８】 前記半導体チップを前記固定用リードに
    より狭持する工程は、前記半導体チップの主面と前記内
    部リードとの間隙が５０〜２００μｍになるように、前
    記固定用リードの屈曲した先端部の側面により前記半導
    体チップの対向する２つの側面を狭持する工程を含むこ
    とを特徴とする請求項５又は６に記載の半導体装置の製
    造方法。
JP9128232A 1993-12-08 1997-05-19 半導体装置及びその製造方法 Expired - Fee Related JP2840232B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9128232A JP2840232B2 (ja) 1993-12-08 1997-05-19 半導体装置及びその製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP30793293 1993-12-08
JP20384394 1994-08-29
JP6-203843 1994-08-29
JP5-307932 1994-08-29
JP9128232A JP2840232B2 (ja) 1993-12-08 1997-05-19 半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6264960A Division JP2677967B2 (ja) 1993-12-08 1994-10-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1056125A JPH1056125A (ja) 1998-02-24
JP2840232B2 true JP2840232B2 (ja) 1998-12-24

Family

ID=27315709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9128232A Expired - Fee Related JP2840232B2 (ja) 1993-12-08 1997-05-19 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2840232B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232182A (ja) 1998-12-08 2000-08-22 Nec Kyushu Ltd Ｂｇａ構造の半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH1056125A (ja) 1998-02-24

Similar Documents

Publication Publication Date Title
KR0140675B1 (ko) 반도체 장치 및 그 제조방법
US6084310A (en) Semiconductor device, lead frame, and lead bonding
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
JP2954110B2 (ja) Ｃｓｐ型半導体装置及びその製造方法
JP2840232B2 (ja) 半導体装置及びその製造方法
JP2677967B2 (ja) 半導体装置の製造方法
JP3183063B2 (ja) 半導体装置
JP3670371B2 (ja) 半導体装置およびその製造方法
JP2974819B2 (ja) 半導体装置およびその製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPH0821668B2 (ja) 立設実装形半導体装置
JP3294998B2 (ja) 半導体装置
JP3372169B2 (ja) 半導体パッケージ
JP2975783B2 (ja) リードフレームおよび半導体装置
JP3586867B2 (ja) 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板
JPH0851180A (ja) 半導体装置
JP3288973B2 (ja) 半導体装置、積層体及びモジュール構造体
JPS615535A (ja) 半導体装置
JP2551243B2 (ja) 半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP3474408B2 (ja) 半導体装置及びその製造方法
JPH02244746A (ja) 樹脂封止型半導体装置
JP2803334B2 (ja) 半導体装置
JPH04287355A (ja) 電子部品搭載装置
JP2000133676A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980929

LAPS Cancellation because of no payment of annual fees