JP3474408B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、表面実装型半導
体装置に関し、とくに縦実装樹脂封止型半導体装置の構
造に関する。

【０００２】

【従来の技術】従来技術における縦実装樹脂封止型半導
体装置の構造を図５に示す。図５は、一般的な例として
ＳＶＰ（Small Outline Vertical Package）の概略断面
図を示している。従来の縦実装樹脂封止型半導体装置の
内部は、一枚の金属薄板から形成されたリードフレーム
１０の分割された一方の側であるベッド部（素子載置
部）１１に、チップ（半導体素子）１５がマウントペー
スト（接着材料）１６により接着されている。またリー
ドフレーム１０の分割された他方の側であるリード部１
２のインナーリード１３の先端と、前記チップ１５上に
複数形成されたパッド（電源及び信号用端子）１７との
間は、ボンディングワイヤ（以下、ワイヤ）１８により
機械的に接合され、電気的な導通が確保されている。そ
して、チップ１５とインナーリード１３は、熱硬化樹脂
などの封止樹脂１９により封止・保護され、アウターリ
ード１４は所望の形状に切断・曲げ加工されている。

【０００３】

【発明が解決しようとする課題】従来技術を用いた縦実
装樹脂封止型半導体装置において、リードフレーム１０
の一部（インナーリード１３）を封止樹脂１９で封止す
るのは、リード（金属）と樹脂の界面から侵入した水分
が、大気中や樹脂中の不純物を溶かし込み不純物イオン
としてチップの表面に到達し、パッドの金属部分を腐食
させて電気的接続を悪くするおそれがあるからである。
このような不具合を最小限に抑えるため、樹脂に封止さ
れるリード（とくにインナーリード１３）の長さはある
一定以上が必要となる。

【０００４】また、チップ１５とインナーリード１３先
端までは、リードフレーム１０の加工限界上の制約やマ
ウント精度の制約などがあるため、ワイヤ１８で接続し
なければならない間隔として０．９２ｍｍが最低限必要
となる。そのうえ、ワイヤ１８はチップ１５の端との接
触を信頼性上嫌うため、一般には０．１５ｍｍないし
０．２０ｍｍの一定の高さを有し、かつリード部１２と
パッド１７はある角度をもって接続されるため、ワイヤ
１８で繋ぐ距離は、より長くなる傾向にあり、ワイヤ１
８の全長さは１．５ｍｍにもなる。

【０００５】さらに、半導体装置（以下、適宜にデバイ
スという）をシステムに組み込むためには、アウターリ
ード１４と図示しないシステム基板とを接続することに
なるが、電気信号としては全リードを含めた経路を考え
る必要がある。この場合、インナーリード１３の封止樹
脂１９からの抜けを防止出来うる十分な長さとして、イ
ンナーリード長さを最低でも０．７３ｍｍ取らなくては
ならない。一方、外部接続に要するアウターリード１４
の長さも０．５０ｍｍ以上必要であり、電気信号の全経
路長は最低でも２．７３ｍｍとなる。

【０００６】上述したように、従来技術を用いた縦実装
樹脂封止型半導体装置においては、リードフレーム１０
の電気信号経路が長くなるが故に自己インダクタンス
（Ｌｓ）、キャパシタンス（Ｃ）、抵抗（Ｒ）が増大
し、その上、全体を覆う封止樹脂１９の誘電率の影響に
より、隣り合うリード間での相互インダクタンス（Ｌ
ｃ）も増大する傾向にある。このようなＬｓ、Ｃ、Ｒ、
Ｌｃの増大は、デバイスの動作時に発生する電源ノイズ
を増加させるうえ、この電源ノイズの増加は半導体装置
の動作周波数を乱し、アクセス・タイムの遅延を招き、
とくに高速に動作可能な半導体装置では、その特性を大
きく損なうこととなる。

【０００７】なお、縦実装型の半導体装置に関連した従
来技術として、特開平８−２８８４５４号公報には、半
導体チップの一側面角部に半田バンプ列を形成し、この
バンプを基板上の電極と接合し、半導体チップを縦型に
基板に実装することにより、実装密度を高めるととも
に、信号遅延を減少させるようにしたものが提案されて
いる。また、特開平５−２９１４７２号公報には、モジ
ュール基板面にスロットを形成し、チップを該スロット
に挿入して縦型に実装することにより、半田付けが不要
で、かつメモリ容量を容易に拡大できるようにしたもの
が提案されている。

【０００８】さらに、実開昭６１−１６８８６号公報に
は、ＩＣチップと基板との間を電気的に導通するピンと
ピン穴を備えたＩＣホルダを用い、ＩＣチップを基板に
縦型に実装するＩＣソケットが提案されている。しかし
ながら、これらの従来技術においても、図５に示す従来
例と同様にインダクタンスなどの増大によるアクセス・
タイムの遅延を招くという問題点があった。

【０００９】この発明は、内部配線の持つＬｓ、Ｃ、
Ｒ、Ｌｃ成分を低減することにより、アクセス・タイム
の遅延をなくし、高速に動作可能な半導体装置について
も、その特性を大きく損なうことなく動作させることが
できる半導体装置及びその製造方法を提供することを目
的とする。

【００１０】

【課題を解決するための手段】請求項１の発明は、半導
体素子と、該半導体素子の端部に配置された導通端子
と、該導通端子と電気的に接続された外部端子を保持
し、前記導通端子と対向配置された端子ブロックとを具
備し、前記対向配置された導通端子と端子ブロック間は
導通部材により電気的に接続され、該導通部材と端子ブ
ロックに保持された外部端子との間は前記端子ブロック
の内部配線により電気的に接続され、前記半導体素子の
導通端子が配置された表面は熱硬化性樹脂により封止さ
れたことを特徴とする。

【００１１】請求項２の発明は、前記端子ブロックは、
各々独立した絶縁部材で形成され、その内側面と外側面
にそれぞれ第１の凹部と第２の凹部とを有し、該凹部間
が内部配線により電気的に接続され、前記導通端子と端
子ブロック間を電気的に接続する導通部材は、前記導通
端子上に設けられた第１の金属部材と、前記第１の凹部
に設けられた第２の金属部材とを圧接することにより形
成され、前記外部端子は、前記端子ブロックの第２の凹
部に取り付けられたことを特徴とする。

【００１２】請求項３の発明は、請求項２において、前
記端子ブロックは、断面略Ｌ字形状であることを特徴と
する。

【００１３】請求項４の発明は、半導体素子と、該半導
体素子の端部に配置された導通端子と、該導通端子と電
気的に接続された外部端子を保持し、前記導通端子と対
向配置された端子ブロックとを具備した半導体装置の製
造方法であって、前記半導体素子の端部に導通端子を列
状に配置するとともに、該導通端子上にそれぞれ第１の
金属部材を設ける工程と、各々独立した絶縁部材からな
る端子ブロックの内側面と該側面にそれぞれ第１の凹部
と第２の凹部とを形成して、該凹部間を内部配線により
電気的に接続し、かつ第１の凹部に第２の金属部材を設
ける工程と、前記半導体素子の導通端子と端子ブロック
とを対向配置し、前記第１の金属部材と第２の金属部材
とを圧接する工程と、前記半導体素子の導通端子が配置
された表面を熱硬化性樹脂により封止する工程と、前記
第２の凹部に外部端子を取り付け、前記導通端子と外部
端子とを電気的に接続する工程とを有することを特徴と
する。

【００１４】請求項５の発明は、請求項４において、前
記端子ブロックを保持部材上に列状に取り付け、前記第
１の金属部材と第２の金属部材とを圧接した後に、前記
保持部材を取り外すことを特徴とする。

【００１５】上記請求項１乃至５の発明によれば、半導
体素子上の導通端子から外部端子までの距離が可及的に
短くなるので、従来技術の半導体装置に比べて、配線の
持つＬｓ、Ｃ、Ｒは大幅に低減される。また、各配線
（内部配線）が独立して端子ブロック内に納められてい
るため、相互インダクタンスＬｃも十分に小さくするこ
とができる。

【００１６】とくに、請求項３の発明においては、端子
ブロックを略Ｌ字形に形成するようにしているので、端
子ブロックを矩形状とした場合に比べて、装置全体の高
さを低く抑えることがができる。

【００１７】また、とくに請求項４の発明においては、
端子ブロックを保持部材上に列状に取り付けるようにし
ているので、端子ブロックを半導体素子上に接続した
後、前記保持部材を取り外すことにより、一回の圧接動
作により、各端子ブロックを導通端子上に位置精度良く
整列した状態で接合することができる。

【００１８】

【発明の実施の形態】以下、この発明に係わる半導体装
置及びその製造方法の一実施形態を図面を参照しながら
説明する。

【００１９】図１は、この実施形態に係わる半導体装置
の基本的な構成を示す概略断面図である。

【００２０】図１において、チップ１００の端部には、
導通端子としてのパッド（電源及び信号用端子）１０１
が複数個列状に配置されている。ただし、図１では、列
状に並んだパッドの一つを示している。このパッド１０
１上には、後述する導通部材としてのバンプ１０６が形
成されており、このバンプ１０６を介して端子ブロック
１０２が対向配置されている。端子ブロック１０２は、
後述するように、各々独立した絶縁部材又は弱誘電体で
構成されており、その内側面と外側面には、第１の凹部
としてのパッドバンプホール１０３と第２の凹部として
のボールバンプホール１０４が形成されている。そし
て、この２つのホール間は、端子ブロック１０２の内部
に埋め込まれた内部配線１０５により電気的に接続され
ている。

【００２１】前記パッド１０１と端子ブロック１０２と
の間に形成されたバンプ１０６は、アルミもしくは半田
などの金属からなり、パッド１０１上に形成された図示
しない第１のバンプと、端子ブロック１０２のパッドバ
ンプホール１０３に形成された図示しない第２のバンプ
とを圧接することにより形成される。バンプ１０６の構
成については後述する。一方、端子ブロック１０２のボ
ールバンプホール１０４には、アルミもしくは半田など
の金属からなる外部端子としてのボール１０７が取り付
けられている。このボール１０７とパッド１０１は、内
部配線１０５、バンプ１０６を通じて電気的に接続され
ている。また、チップ１００の端子ブロック１０２が取
り付けられた側の表面は、熱硬化性樹脂１０８により封
止されている。

【００２２】上記構成による半導体装置によれば、チッ
プ１００上のパッド１０１から外部端子であるボール１
０７までの距離を可及的に短くすることができるので、
図５に示すような従来技術の半導体装置に比べて、配線
の持つＬｓ、Ｃ、Ｒを大幅に低減することができる。例
えば、Ｌｓについては、リード１ｍｍ当たり１ｎＨ程度
が一般的であり、従来技術では３ｎＨ弱であるが、本実
施形態の半導体装置では０．１〜０．５ｎＨ程度まで低
減させることができる。また、各配線（内部配線）が独
立して端子ブロック１０２内に納められているため、相
互インダクタンスＬｃも十分に小さくすることができ
る。

【００２３】図２は、他の実施形態に係わる半導体装置
の基本的な構成を示す概略断面図であり、図１と同等部
分を同一符号で示している。この実施形態の半導体装置
は、端子ブロック１２１が略Ｌ字形に形成されており、
その他の構成は図１と同じである。このように端子ブロ
ック１２１を略Ｌ字形に形成した場合は、図１に比べて
装置全体の高さｈを低くすることができる。

【００２４】このように、本実施形態の半導体装置で
は、Ｌｓ、Ｃ、Ｒ及びＬｃを小さくすることができるの
で、動作時に発生する電源ノイズを大幅に減少させるこ
とができる。そして、電源ノイズの減少により、動作周
波数の乱れを生じることがなくなり、結果的にアクセス
・タイムの遅延を招くことがなくるため、とくに高速で
動作する半導体装置について、その特性を大きく損なう
ことなく動作させることができる。

【００２５】ところで、半導体装置をシステム基板に実
装するまでの間は、デバイスを独立して立たせる必要が
ある。このため、従来は転倒防止のために、両端に位置
するアウターリードは平坦部が長く形成され、かつ同じ
形状で反対方向に曲げられたダミーリードが設けられて
いた。このため実装前には、ダミーリードを切り離し、
かつ両端に位置するアウターリードの長さを揃える必要
があり、これが実装効率を低下させる原因となってい
た。しかしながら、本実施形態の半導体装置では、２個
以上を連結することにより、実装を完了するまでの間の
倒れを防止することができる。これによれば、従来技術
のように、転倒防止のためにダミーリードや余分な長さ
を持つアウターリードを設ける必要がないので、コスト
を必要最小限に抑えることができるうえ、実装効率を向
上させることができる。

【００２６】また、本実施形態では、チップの表面のみ
を封止しているため、従来のようにほぼ全体を樹脂で封
止する場合に比べ、放熱特性に優れ、熱抵抗の増大によ
る動作ミスを減らすことができる。

【００２７】次に、上記半導体装置の製造方法について
説明する。ここでは、図１に示す半導体装置を例にして
説明する。

【００２８】図３は、チップ１００と端子ブロック１０
２のそれぞれ構成を示す説明図である。図３（ａ）、
（ｂ）の各図を図１で見てみると、（ａ）は、図１のチ
ップ１００の斜視図であり、（ｂ）は、図１の端子ブロ
ック１０２の底面図である。

【００２９】図３（ａ）に示すように、チップ１００の
長手方向の端部には、パッド１０１が複数個列状に配置
されており、各パッド１０１上には図１のバンプ１０６
を形成する一方の第１のバンプ１１１が形成されてい
る。また、図３（ｂ）に示すように、端子ブロック１０
２は、細長い板状に形成されたホルダー１１０上に一定
間隔で列状に固定されている。各端子ブロック１０２の
間隔は、チップ１００上のパッド１０１と同じ間隔に設
定されている。また、各端子ブロック１０２の内側面に
設けられた図示しないパッドバンプホール（１０３）に
は、それぞれバンプ１０６を形成する他方の第２のバン
プ１１２が形成されている。また、各端子ブロック１０
２の外側面にはボールバンプホール１０４が形成されて
いる。なお、図示していないが、２つののホール間は、
各端子ブロック１０２の内部に埋め込まれた内部配線
（１０５）により電気的に接続されている。

【００３０】図４（ａ）〜（ｄ）は、上記チップ１００
と端子ブロック１０２を用いて半導体装置を製造する場
合の各プロセスを示す概略断面図である。

【００３１】まず、図４（ａ）に示すように、チップ１
００の第１のバンプ１１１と端子ブロック１０２の第２
のバンプ１１２とが平面的に一致するように位置合わせ
を行い、上下から温度（ｔ）を加えながら、かつ上方か
ら圧力（ｇ）を加え、第１のバンプ１１１と第２のバン
プ１１２を圧接して、バンプ（１０６）を形成する。す
なわち、アルミもしくは半田などの金属からなる第１の
バンプ１１１と第２のバンプ１１２を、熱を加えながら
圧接すると、それぞれのバンプが溶融して一体となりバ
ンプ（１０６）が形成される。このバンプ（１０６９に
より、パッド１０１と端子ブロック１０２間が電気的に
接続されることになる。次に、図４（ｂ）に示すよう
に、端子ブロック１０２を固定していたホルダー１１０
を取り外す。これにより、各端子ブロック１０２は対応
するパッド１０１上に対向配置される。次に、図４
（ｃ）に示すように、チップ１００の表面にポッティン
グ樹脂などの熱硬化性樹脂１０８により封止し、チップ
１００の表面を保護する。その後、図４（ｄ）に示すよ
うに、各端子ブロック１０２のボールバンプホール１０
４にボール１０７を取り付けることにより半導体装置が
完成する。ボール１０７を取り付けた状態で、ボール１
０７とパッド１０１は、内部配線１０５、バンプ１０６
を通じて電気的に接続される。

【００３２】なお、この実施形態に係わる半導体装置に
おいて、各端子ブロック１０２を、対応するパッド１０
１と接合するためには、第１のバンプ１１１と第２のバ
ンプ１１２を精度良く位置合わせする必要がある。一般
に、端子ブロックはその電源と信号数により複数個存在
するのが一般的であり、それらを個別に位置合わせした
後、圧接して接合していたのでは生産効率が悪くなる。
しかしながら、端子ブロック１０２をホルダー１１０上
に一定間隔で列状に固定するようにしているので、端子
ブロック１０２をチップ１００上に接続した後、前記ホ
ルダー１１０を取り外すことにより、一回の圧接動作に
より、各端子ブロック１０２をパッド１０１上に位置精
度良く整列した状態で接合することができる。

【００３３】また、上記製造方法においては、端子ブロ
ックの断面が略Ｌ字形状であっても、同様の手順により
半導体装置を製造することができる。

【００３４】

【発明の効果】以上説明したように、この発明に係わる
半導体装置及びその製造方法においては、半導体素子上
の導通端子から外部端子までの距離を可及的に短くする
ことができるので、配線の持つＬｓ、Ｃ、Ｒ、及びＬｃ
を従来構成に比べて大幅に低減することができ、これら
Ｌｓ、Ｃ、Ｒ、Ｌｃ成分の増加による電源ノイズの増大
を抑えることができる。したがって、電源ノイズの増大
による動作周波数の乱れを生じることがなく、アクセス
・タイムの遅延を招くことがなくなるので、とくに高速
に動作可能な半導体装置について、その特性を大きく損
なうことなく動作させることができる。

【図面の簡単な説明】

【図１】実施形態に係わる半導体装置の基本的な構成を
示す概略断面図。

【図２】他の実施形態に係わる半導体装置の基本的な構
成を示す概略断面図。

【図３】（ａ）はチップの構成を示す説明図、（ｂ）は
端子ブロックの構成を示す説明図。

【図４】（ａ）〜（ｄ）は半導体装置の製造プロセスを
示す概略断面図。

【図５】従来技術における縦実装樹脂封止型半導体装置
の構造を示す概略断面図。

【符号の説明】

１００ チップ １０１ パッド １０２ 端子ブロック １０３ パッドバンプホール １０４ ボールバンプホール １０５ 内部配線 １０６ バンプ １０７ ボール １０８ 熱硬化性樹脂

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 半導体素子と、該半導体素子の端部に配
   置された導通端子と、該導通端子と電気的に接続された
   外部端子を保持し、前記導通端子と対向配置された端子
   ブロックとを具備し、 対向配置された前記導通端子と前記端子ブロック間は導
   通部材により電気的に接続され、前記導通端子と前記端
   子ブロックに保持された前記外部端子との間は前記端子
   ブロックの内部配線により電気的に接続され、前記半導
   体素子の導通端子が配置された表面は熱硬化性樹脂によ
   り封止された半導体装置であって、 前記端子ブロックは各々独立した絶縁部材で形成され、
   その内側面と外側面にそれぞれ第１の凹部と第２の凹部
   とを有し、該凹部間が内部配線により電気的に接続さ
   れ、 前記導通端子と端子ブロック間を電気的に接続する導通
   部材は、前記導通端子上に設けられた第１の金属部材
   と、前記第１の凹部に設けられた第２の金属部材とを圧
   接することにより形成され、 前記外部端子は、前記端子ブロックの前記第２の凹部に
   取り付けられたことを特徴とする半導体装置。
2. 【請求項２】 前記端子ブロックは、断面略Ｌ字形状で
   あることを特徴とする請求項１記載の半導体装置。
3. 【請求項３】 半導体素子と、該半導体素子の端部に配
   置された導通端子と、該導通端子と電気的に接続された
   外部端子を保持し、前記導通端子と対向配置された端子
   ブロックとを具備した半導体装置の製造方法であって、 前記半導体素子の端部に導通端子を列状に配置するとと
   もに、該導通端子上にそれぞれ第１の金属部材を設ける
   工程と、 各々独立した絶縁部材からなる端子ブロックの内側面と
   該側面にそれぞれ第１の凹部と第２の凹部とを形成し
   て、該凹部間を内部配線により電気的に接続し、かつ第
   １の凹部に第２の金属部材を設ける工程と、 前記半導体素子の導通端子と端子ブロックとを対向配置
   し、前記第１の金属部材と第２の金属部材とを圧接する
   工程と、 前記半導体素子の導通端子が配置された表面を熱硬化性
   樹脂により封止する工程と、 前記第２の凹部に外部端子を取り付け、前記導通端子と
   外部端子とを電気的に接続する工程とを有することを特
   徴とする半導体装置の製造方法。
4. 【請求項４】 前記端子ブロックを保持部材上に列状に
   取り付け、前記第１の金属部材と第２の金属部材とを圧
   接した後に、前記保持部材を取り外すことを特徴とする
   請求項３記載の半導体素子の製造方法。