JP2954110B2 - Ｃｓｐ型半導体装置及びその製造方法 - Google Patents

Ｃｓｐ型半導体装置及びその製造方法

Info

Publication number
JP2954110B2
JP2954110B2 JP9262106A JP26210697A JP2954110B2 JP 2954110 B2 JP2954110 B2 JP 2954110B2 JP 9262106 A JP9262106 A JP 9262106A JP 26210697 A JP26210697 A JP 26210697A JP 2954110 B2 JP2954110 B2 JP 2954110B2
Authority
JP
Japan
Prior art keywords
lead
wire
frame
tie bar
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9262106A
Other languages
English (en)
Other versions
JPH11102928A (ja
Inventor
直人 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP9262106A priority Critical patent/JP2954110B2/ja
Priority to US09/144,345 priority patent/US6268652B1/en
Priority to CN98119391A priority patent/CN1213174A/zh
Publication of JPH11102928A publication Critical patent/JPH11102928A/ja
Application granted granted Critical
Publication of JP2954110B2 publication Critical patent/JP2954110B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＣＳＰ型半導体装
置及びその製造方法に関し、特にＣＯＬ−ＢＧＡ構造を
有するＣＳＰ型半導体装置及び製造方法に関する。
【０００２】
【従来の技術】従来のチップサイズパッケージ（Ｃｈｉ
ｐ Ｓｉｚｅ Ｐａｃｋａｇｅ．以下ＣＳＰと記す。）
型半導体装置は、図９（ａ），（ｂ）に示すように、半
導体チップ６０Ａの裏面に、接着性の絶縁テープ７０Ａ
でリード３０が貼り付けられ、半導体チップ６０Ａ表面
のボンディング用のパッド５０とリード３０とがワイヤ
９０で接続され、モールド樹脂１１０Ａで封止され、各
リードには半田ボール１２０が接続されている。なお、
４０は吊りピンである。これは、同時に、チップオンリ
ード（Ｃｈｉｐ Ｏｎ Ｌｅａｄ．以下ＣＯＬと記
す。）構造及びボールグリッドアレイ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ．以下ＢＧＡと記す。）構造を有して
いる。
【０００３】
【発明が解決しようとする課題】図９（ａ），（ｂ）に
示す従来のＣＯＬ−ＢＧＡ構造のＣＳＰ型半導体装置
は、半導体チップのボンディング用のパッド５０とリー
ド３０とをワイヤ９０で接続するときに、図１０に示す
ように、ワイヤボンディング装置のキャピラリー１３０
が半導体チップ６０Ａと接触しないように、リード３０
とワイヤ９０との接続点は、半導体チップ６０Ａから一
定距離（半導体チップ６０Ａの側面とワイヤ９０との距
離、キャピラリー１３０の寸法及びマージンで定ま
る）、例えば２５０〜３００μｍ遠ざけなければならな
い。更に、ワイヤ９０及びリード３０との接続点は、モ
ールド樹脂１１０Ａ内に納めなければならない。耐湿性
を確保するためである。ＣＳＰ型半導体装置では、外形
寸法を許容値内に収めなければならないのは勿論とし
て、半導体チップの側面とモールド樹脂の側面の距離を
片側で１ｍｍ以下に押さえなければならない。モールド
樹脂のバリの寸法が約２００μｍ、半導体チップの寸法
のばらつきが±５０μｍあり、半導体チップのマウント
時の位置ずれやワイヤボンディング時の位置ずれも避け
ることができないので、ワイヤ９０とリード３０との接
続点からみたモールド樹脂の厚さはかなり薄くなってし
まう。更に、この接続点に近いところでリード３０の端
部がモールド樹脂１１０Ａから露出している。従って、
ＣＳＰ型半導体装置の耐湿性の確保もしくは歩留まりを
確保することは困難な状況にあるといわねばならない。
【０００４】本発明の目的は、耐湿性もしくは歩留まり
の向上に適したＣＳＰ型半導体装置及びその製造方法を
提供することにある。
【０００５】
【課題を解決するための手段】本発明のＣＳＰ型半導体
装置は、１主面側に電子回路並びに前記電子回路の複数
の端子である第１のパッド及び第２のパッドを形成した
半導体チップ、前記半導体チップの前記１主面と対向す
る裏面に貼り付けられた絶縁テープ、前記半導体チップ
の裏面側に前記絶縁テープを間に挟んで並行配置された
第１のリード及び第２のリード並びに前記第１のパッド
及び第２のパッドをそれぞれ前記第１のリード及び第２
のリードにそれぞれ接続する第１のワイヤ及び第２のワ
イヤを封止するモールド樹脂を有してなり、前記第１の
リードが前記モールド樹脂の第１の側面から前記半導体
チップの下を通過し前記第１の側面に対向する第２の側
面に達しない第１の端部を有し前記第１の端部に前記第
１のワイヤが接続され、前記第２のリードが前記モール
ド樹脂の第２の側面から前記半導体チップの下を通過し
前記第１の側面に達しない第２の端部を有し前記第２の
端部に前記第２のワイヤが接続され、前記樹脂モールド
を貫通して前記第１のリード及び第２のリードにそれぞ
れ接続する第１の導電性ボール及び第２の導電性ボール
が設けられているというものである。
【０００６】この場合、第１のリード及び第２のリード
全体が半導体チップの裏面を含む平面より下側に位置
し、第１の端部及び第２の端部がそれぞれ第１のワイヤ
及び第２のワイヤとボンディングされているようにする
ことができる。或いは、第１のリード及び第２のリード
がそれぞれ半導体チップの下を通過した後半導体チップ
の一主面側へ折り曲げられ、第１の端部及び第２の端部
がそれぞれ第１のワイヤ及び第２のワイヤと半田により
接合されているようにすることができる。
【０００７】本発明のＣＳＰ型半導体装置の第１の製造
方法は、互いに平行な第１のフレーム及び第２のフレー
ム、前記第１のフレーム及び第２のフレームを連結する
第１のタイバー及び第２のタイバー、前記第１のタイバ
ーから分岐して第２のタイバーへ向けて延び第１の端部
を有する第１のリード、前記第２のタイバーから分岐し
て第１のタイバーへ向けて延び第２の端部を有する第２
のリード、前記第１のフレームから分岐する第１の吊り
ピン及び前記第２のフレームから分岐する第２の吊りピ
ンを有するリードフレームを準備する工程と、１主面側
に電子回路並びに前記電子回路の複数の端子である第１
のパッド及び第２のパッドを形成した半導体チップの前
記１主面と対向する裏面に絶縁テープを貼り付け絶縁性
接着材で前記リードフレームの第１の吊りピン及び第２
の吊りピンに接合する工程と、前記第１のパッド及び第
２のパッドと第１の端部及び第２の端部をそれぞれ第１
のワイヤ及び第２のワイヤで接続するワイヤボンディン
グ工程と、前記第１のリードの第１のタイバー寄り部分
及び第２のリードの第２のタイバー寄り部分を機械的に
変形させることにより第１の端部及び第２の端部をそれ
ぞれ前記半導体チップ寄りに移動する工程と、前記第１
のリード、第２のリード、第１の吊りピン及び第２の吊
りピンのうち前記半導体チップに近接配置された部分と
その周辺の前記第１の端部及び第２の端部を含む部分、
前記第１のワイヤ、第２のワイヤ並びに前記半導体チッ
プを封止するモールド樹脂を形成する工程と、前記モー
ルド樹脂を選択的に除去して前記第１のリード及び第２
のリードを露出させ第１の導電性ボール及び第２の導電
性ボールを形成する工程と、前記第１のリード、第２の
リード、第１の吊りピン及び第２の吊りピンを切断して
前記第１のタイバー、第２のタイバー、第１のフレーム
及び第２のフレームから切り離す工程とを有するという
ものである。
【０００８】又、本発明のＣＳＰ型半導体装置の第２の
製造方法は、互いに平行な第１のフレーム及び第２のフ
レーム、前記第１のフレーム及び第２のフレームを連結
する第１のタイバー及び第２のタイバー、前記第１のタ
イバーから分岐して第２のタイバーへ向けて延びた後前
記第１のフレーム及び第２のフレームを含む面の一方の
側へ遠ざかるように折り曲げられて第１の端部を有する
第１のリード、前記第２のタイバーから分岐して第１の
タイバーへ向けて延びた後前記一方の側へ遠ざかるよう
に折り曲げられて第２の端部を有する第２のリード、前
記第１のフレームから分岐する第１の吊りピン及び前記
第２のフレームから分岐する第２の吊りピンを有するリ
ードフレームを準備する工程と、１主面側に電子回路並
びに前記電子回路の複数の端子である第１のパッド及び
第２のパッドを形成した半導体チップの前記１主面と対
向する裏面に絶縁テープを貼り付け前記第１の端部と第
２の端部との間において絶縁性接着材で前記リードフレ
ームの第１の吊りピン及び第２の吊りピンに接合する工
程と、前記第１のパッド及び第２のパッドと第２のタイ
バー及び第１のタイバーとをそれぞれ第１の端部及び第
２の端部上を通る第１のワイヤ及び第２のワイヤで接続
するワイヤボンディング工程と、前記第１のワイヤと第
１の端部及び第２のワイヤと第２の端部をそれぞれ半田
で接合する工程と、前記第１のワイヤと第１の端部の半
田接合部及び第２のワイヤと第２の端部の半田接合部か
らそれぞれ第１のワイヤ及び第２のワイヤを切断して第
２のタイバー及び第１のタイバーから切り離す工程と、
前記第１のリード、第２のリード、第１の吊りピン及び
第２の吊りピンのうち前記半導体チップに近接配置され
た部分とその周辺の前記第１の端部及び第２の端部を含
む部分、前記第１のワイヤ、第２のワイヤー並びに前記
半導体チップを封止するモールド樹脂を形成する工程
と、前記モールド樹脂を選択的に除去して前記第１のリ
ード及び第２のリードを露出させ第１の導電性ボール及
び第２の導電性ボールを形成する工程と、前記第１のリ
ード、第２のリード、第１の吊りピン及び第２の吊りピ
ンを切断して前記第１のタイバー、第２のタイバー、第
１のフレーム及び第２のフレームから切り離す工程とを
有するというものである。
【０００９】リードとワイヤをボンディングした後リー
ドを移動させるか若しくはあらかじめリードを折り曲げ
ておいてワイヤをタイバーにボンディングした後リード
に接合することにより、リードとワイヤの接続点を半導
体チップに近づけることができる。
【００１０】
【発明の実施の形態】本発明の第１の実施の形態につい
て、製造工程に沿って説明する。
【００１１】図１（ａ）、（ｂ）に示すように、 互い
に平行な第１のフレーム１１及び第２のフレーム１２、
第１のフレーム１１及び第２のフレーム１２を連結する
第１のタイバー２１及び第２のタイバー２２、第１のタ
イバー２１から分岐して第２のタイバー２２へ向けて延
び第１の端部３１ａを有する第１のリード３１、第２の
タイバー２２から分岐して第１のタイバー２１へ向けて
延び第２の端部３２ａを有する第２のリード３２、第１
のフレーム１１から分岐する第１の吊りピン４１及び第
２のフレーム１２から分岐する第２の吊りピン４２を有
するリードフレームを準備する。
【００１２】次に、１主面側に図示しない電子回路並び
にこの電子回路の複数の端子である第１のパッド５１及
び第２のパッド５２を形成した半導体チップ６０の前述
の１主面と対向する裏面に絶縁テープ７０を貼り付け絶
縁性接着材８０で前述のリードフレームの第１の吊りピ
ン４１及び第２の吊りピン４２に接合する。
【００１３】次に、第１のパッド５１及び第２のパッド
５２と第１の端部３１ａ及び第２の端部３２ａをそれぞ
れ第１のワイヤ９１及び第２のワイヤ９２でワイヤボン
ディングにより接続する。この場合、パッドとその近傍
のワイヤのなす角度及びリードとその近傍のワイヤのな
す角度は、いずれもほぼ直角にするのが好ましい。
【００１４】次に、図２（ａ）、（ｂ）に示すように、
第１のリード３１の第１のタイバー２１寄り部分及び第
２のリード３２の第２のタイバー２２寄り部分を機械的
に変形させる（第１の折り曲げ部１０１及び第２の折り
曲げ部１０２を形成する）ことにより第１の端部３１ａ
及び第２の端部３２ａをそれぞれ半導体チップ６０寄り
にほぼ平行移動する。これにより半導体チップ６０の側
面から５０μｍ〜１００μｍ離れた位置にワイヤとリー
ドの接続点がくるようにする。
【００１５】次に、図３（ａ）、（ｂ）に示すように、
第１のリード３１、第２のリード３２、第１の吊りピン
４１及び第２の吊りピン４２のうち半導体チップ６０に
近接配置された部分とその周辺の第１の端部３１ａ及び
第２の端部３２ａを含む部分、第１のワイヤ９１、第２
のワイヤ９２並びに半導体チップ６０を封止するモール
ド樹脂１１０を形成する。
【００１６】次に、モールド樹脂１１０を選択的に除去
して第１のリード３１及び第２のリード３２を露出させ
た後これらにそれぞれ接続する第１の半田ボール１２１
及び第２の半田ボール１２２をリフローソルダリングな
どにより形成する。
【００１７】次に、第１のリード３１、第２のリード３
２、第１の吊りピン４１及び第２の吊りピン４２を切断
して第１のタイバー２１、第２のタイバー２２、第１の
フレーム１１及び第２のフレーム１２から切り離すこと
により、図４（ａ）、（ｂ）に示すＣＳＰ型半導体装置
を得る。
【００１８】この本発明の第１の実施の形態のＣＳＰ型
多半導体装置は、１主面側に図示しない電子回路並びに
この電子回路の複数の端子である第１のパッド５１及び
第２のパッド５２を形成した半導体チップ６０、半導体
チップ６０の前述の１主面と対向する裏面に貼り付けら
れた絶縁テープ７０、半導体チップ６０の裏面側に絶縁
テープ７０を間に挟んで並行配置された第１のリード３
１及び第２のリード３２並びに第１のパッド５１及び第
２のパッド５２をそれぞれ第１のリード３１及び第２の
リード３２にそれぞれ接続する第１のワイヤ９１及び第
２のワイヤ９２を封止するモールド樹脂１１０を有して
なり、第１のリード３１がモールド樹脂１１０の第１の
側面１４１から半導体チップ６０の下を通過し第１の側
面１４１に対向する第２の側面１４２に達しない第１の
端部３１ａを有し第１の端部３１ａに第１のワイヤ９１
が接続され、第２のリード３２がモールド樹脂１１０の
第２の側面１４２から半導体チップ６０の下を通過し第
１の側面１４１に達しない第２の端部３２ａを有し第２
の端部３２ａに第２のワイヤ９２が接続され、モールド
樹脂１１０を貫通して第１のリード３１及び第２のリー
ド３２にそれぞれ接続する第１の半田ボール１２１及び
第２の半田ボール１２２が設けられているというもので
ある。
【００１９】半導体チップのパッドとリードをワイヤボ
ンディングで接続した後、リードを機械的に変形してワ
イヤが接続されている端部を半導体チップ寄りにほぼ平
行移動させるので、リードの端部と半導体チップの側面
との距離をワイヤボンディング時より近づけることがで
きる。従って、半導体チップの側面とモールド樹脂の側
面までの距離が一定とすると、リードとワイヤの接続点
とモールド樹脂の側面との距離を大きくできる。更に、
リードの端部をモールド樹脂から露出しないようにする
ことができる。雰囲気中の水分を樹脂で遮断するので、
耐湿性が改善され、歩留まりも向上する。
【００２０】次に、本発明の第２の実施の形態につい
て、製造工程に沿って説明する。
【００２１】図５（ａ）、（ｂ）に示すように、互いに
平行な第１のフレーム１１及び第２のフレーム１２、第
１のフレーム１１及び第２のフレーム１２を連結する第
１のタイバー２１及び第２のタイバー２２、第１のタイ
バー２１から分岐して第２のタイバー２２へ向けて延び
た後第１のフレーム１１及び第２のフレーム１２を含む
面の一方の側へ遠ざかるようにほぼ直角に折り曲げられ
て第１の端部３１Ａａを有する第１のリード３１Ａ、第
２のタイバー２２から分岐して第１のタイバー２１へ向
けて延びた後前述の一方の側へ遠ざかるようにほぼ直角
に折り曲げられて第２の端部３２Ａａを有する第２のリ
ード３２Ａ、第１のフレーム１１から分岐する第１の吊
りピン４１及び第２のフレーム１２から分岐する第２の
吊りピン４２を有するリードフレームを準備する。
【００２２】次に、１主面側に図示しない電子回路並び
に前述の電子回路の複数の端子である第１のパッド５１
及び第２のパッド５２を形成した半導体チップ６０の前
述の１主面と対向する裏面に絶縁テープ７０を貼り付け
第１の端部３１Ａａと第２の端部３２Ａａとの間におい
て絶縁性接着材８０で前述のリードフレームの第１の吊
りピン４１及び第２の吊りピン４２に接合する。この
時、半導体チップの側面とリードの第１の端部及び第２
の端部との間隔は、それぞれ５０μｍ〜１００μｍとな
るように、リードフレーム及び半導体チップ６０の寸法
が設定されているものとする。なお、第１の端部３１Ａ
ａ及び第２の端部３２Ａａの厚さは、約１００μｍとす
る。
【００２３】次に、第１のパッド５１及び第２のパッド
５２と第２のタイバー２２及び第１のタイバー２１とを
それぞれ第１の端部３１Ａａ及び第２の端部３２Ａａ上
を通る第１のワイヤ９１Ａ及び第２のワイヤ９２Ａでワ
イヤボンディングにより接続する。
【００２４】次に、第１のワイヤ９１Ａと第１の端部３
１Ａａ及び第２のワイヤ９２Ａと第２の端部３２Ａａを
それぞれ、リフローソルダリングなどにより、半田１３
１及び１３２で接合する。なお、第１の端部３１Ａａの
先端及び第２の端部３２Ａａの先端には、リフローソル
ダリングに先立つ工程、例えば、半導体チップを接合す
る前に、半田となじみやすい金などの金属をめっき法な
どにより形成しておくのがよい。
【００２５】次に、図６（ａ）、（ｂ）に示すように、
第１のワイヤ９１Ａと第１の端部３１Ａａの半田接合部
（１３１）及び第２のワイヤ９２Ａと第２の端部３２Ａ
ａの半田接合部（１３２）からそれぞれ第１のワイヤ９
１Ａ及び第２のワイヤ９２Ａを切断して第２のタイバー
２２及び第１のタイバー２１から切り離す。
【００２６】次に、図７（ａ）、（ｂ）に示すように、
第１のリード３１Ａ、第２のリード３２Ａ、第１の吊り
ピン２１及び第２の吊りピン２２のうち半導体チップ６
０に近接配置された部分とその周辺の第１の端部３１Ａ
ａ及び第２の端部３２Ａａを含む部分、第１のワイヤ９
１Ａａ、第２のワイヤー９２Ａａ並びに半導体チップ６
０を封止するモールド樹脂１１０Ｂを形成する。
【００２７】次に、モールド樹脂１１０Ｂを選択的に除
去して第１のリード３１Ａ及び第２のリード３２Ａを露
出させこれらにそれぞれ接続する第１の半田ボール１２
１Ａ及び第２の半田ボール１２２を形成する。
【００２８】次に、第１のリード３１Ａ、第２のリード
３２Ａ、第１の吊りピン４１及び第２の吊りピン４２を
切断して第１のタイバー２１、第２のタイバー２２、第
１のフレーム２１及び第２のフレーム２２から切り離す
ことにより、図８（ａ）、（ｂ）に示すＣＳＰ型半導体
装置を得る。
【００２９】この本発明の第２の実施の形態のＣＳＰ型
半導体装置は、第１のリード３１Ａ及び第２のリード３
２Ａがそれぞれ半導体チップ６０の下を通過した後半導
体チップ６０のボンディングパッド５１が設けられてい
る一主面側へほぼ垂直に折り曲げられ、第１の端部３１
Ａａ及び第２の端部３２Ａａがそれぞれ第１のワイヤ９
１Ａａ及び第２のワイヤ９２Ａａと半田１３１，１３２
により接合されている点で第１の実施の形態のものと相
違がある。半導体チップの側面にリードがくるので、短
絡の危険性が一層低くなる利点がある。又、リードの長
さが短くなるので、外部端子（半田ボール）からみた寄
生抵抗が小さくなる利点もある。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
リードとワイヤをボンディングした後リードを移動させ
るか若しくはあらかじめリードを折り曲げておいてワイ
ヤをタイバーにボンディングした後リードに接合するこ
とにより、ワイヤボンディングに使用するキャピラリー
の寸法による制約を緩和して、半導体チップの側面から
ワイヤとリードの接続点までの距離を短くできる。従っ
て、この接続点を含むリード端をモールド樹脂内に収め
ることが可能となり、ＣＳＰ型半導体装置の耐湿性を一
層向上できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態について製造工程に
沿って説明するための上面図（図１（ａ））及び側面図
（図１（ｂ））。
【図２】本発明の第１の実施の形態について製造工程に
沿って説明するための図１に続いて示す上面図（図２
（ａ））及び側面図（図２（ｂ））。
【図３】本発明の第１の実施の形態について製造工程に
沿って説明するための図２に続いて示す上面図（図３
（ａ））及び側面図（図３（ｂ））。
【図４】本発明の第１の実施の形態について製造工程に
沿って説明するための図３に続いて示す上面図（図４
（ａ））及び側面図（図４（ｂ））。
【図５】本発明の第２の実施の形態について製造工程に
沿って説明するための上面図（図５（ａ））及び側面図
（図５（ｂ））。
【図６】本発明の第２の実施の形態について製造工程に
沿って説明するための図５に続いて示す上面図（図６
（ａ））及び側面図（図６（ｂ））。
【図７】本発明の第２の実施の形態について製造工程に
沿って説明するための図６に続いて示す上面図（図７
（ａ））及び側面図（図７（ｂ））。
【図８】本発明の第２の実施の形態について製造工程に
沿って説明するための図７に続いて示す上面図（図８
（ａ））及び側面図（図８（ｂ））。
【図９】従来例について説明するための上面図（図９
（ａ））及び側面図（図９（ｂ））。
【図１０】従来例の問題点の説明のための図。
【符号の説明】 １１ 第１のフレーム １２ 第２のフレーム ２１ 第１のタイバー ２２ 第２のタイバー ３０ リード ３１、３１Ａ 第１のリード ３１ａ、３１Ａａ 第１の端部 ３２、３２Ａ 第２のリード ３１ａ、３２Ａａ 第２の端部 ４０ 吊りピン ４１ 第１の吊りピン ４２ 第２の吊りピン ５０ パッド ５１ 第１のパッド ５２ 第２のパッド ６０，６０Ａ 半導体チップ ７０，７０Ａ 絶縁テープ ８０ 絶縁性接着材 ９０ ワイヤ ９１、９１Ａ、９１Ａａ 第１のワイヤ ９２、９２Ａ、９２Ａａ 第２のワイヤ １０１、１０１Ａ 第１の折り曲げ部 １０２、１０２Ａ 第２の折り曲げ部 １１０、１１０Ａ、１１０Ｂ モールド樹脂 １２０ 半田ボール １２１ 第１の半田ボール １２２ 第２の半田ボール １３０ キャピラリー １４１ 第１の側面 １４２ 第２の側面

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 １主面側に電子回路並びに前記電子回路
    の複数の端子である第１のパッド及び第２のパッドを形
    成した半導体チップ、前記半導体チップの前記１主面と
    対向する裏面に貼り付けられた絶縁テープ、前記半導体
    チップの裏面側に前記絶縁テープを間に挟んで並行配置
    された第１のリード及び第２のリード並びに前記第１の
    パッド及び第２のパッドをそれぞれ前記第１のリード及
    び第２のリードにそれぞれ接続する第１のワイヤ及び第
    ２のワイヤを封止するモールド樹脂を有してなり、前記
    第１のリードが前記モールド樹脂の第１の側面から前記
    半導体チップの下を通過し前記第１の側面に対向する第
    ２の側面に達しない第１の端部を有し前記第１の端部に
    前記第１のワイヤが接続され、前記第２のリードが前記
    モールド樹脂の第２の側面から前記半導体チップの下を
    通過し前記第１の側面に達しない第２の端部を有し前記
    第２の端部に前記第２のワイヤが接続され、前記樹脂モ
    ールドを貫通して前記第１のリード及び第２のリードに
    それぞれ接続する第１の導電性ボール及び第２の導電性
    ボールが設けられていることを特徴とするＣＳＰ型半導
    体装置。
  2. 【請求項２】 第１のリード及び第２のリード全体が半
    導体チップの裏面を含む平面より下側に位置し、第１の
    端部及び第２の端部がそれぞれ第１のワイヤ及び第２の
    ワイヤとボンディングされている請求項１記載のＣＳＰ
    型半導体装置。
  3. 【請求項３】 第１のリード及び第２のリードがそれぞ
    れ半導体チップの下を通過した後半導体チップの一主面
    側へ折り曲げられ、第１の端部及び第２の端部がそれぞ
    れ第１のワイヤ及び第２のワイヤと半田により接合され
    ている請求項１記載のＣＳＰ型半導体装置。
  4. 【請求項４】 互いに平行な第１のフレーム及び第２の
    フレーム、前記第１のフレーム及び第２のフレームを連
    結する第１のタイバー及び第２のタイバー、前記第１の
    タイバーから分岐して第２のタイバーへ向けて延び第１
    の端部を有する第１のリード、前記第２のタイバーから
    分岐して第１のタイバーへ向けて延び第２の端部を有す
    る第２のリード、前記第１のフレームから分岐する第１
    の吊りピン及び前記第２のフレームから分岐する第２の
    吊りピンを有するリードフレームを準備する工程と、１
    主面側に電子回路並びに前記電子回路の複数の端子であ
    る第１のパッド及び第２のパッドを形成した半導体チッ
    プの前記１主面と対向する裏面に絶縁テープを貼り付け
    絶縁性接着材で前記リードフレームの第１の吊りピン及
    び第２の吊りピンに接合する工程と、前記第１のパッド
    及び第２のパッドと第１の端部及び第２の端部をそれぞ
    れ第１のワイヤ及び第２のワイヤで接続するワイヤボン
    ディング工程と、前記第１のリードの第１のタイバー寄
    り部分及び第２のリードの第２のタイバー寄り部分を機
    械的に変形させることにより第１の端部及び第２の端部
    をそれぞれ前記半導体チップ寄りに移動する工程と、前
    記第１のリード、第２のリード、第１の吊りピン及び第
    ２の吊りピンのうち前記半導体チップに近接配置された
    部分とその周辺の前記第１の端部及び第２の端部を含む
    部分、前記第１のワイヤ、第２のワイヤ並びに前記半導
    体チップを封止するモールド樹脂を形成する工程と、前
    記モールド樹脂を選択的に除去して前記第１のリード及
    び第２のリードを露出させ第１の導電性ボール及び第２
    の導電性ボールを形成する工程と、前記第１のリード、
    第２のリード、第１の吊りピン及び第２の吊りピンを切
    断して前記第１のタイバー、第２のタイバー、第１のフ
    レーム及び第２のフレームから切り離す工程とを有する
    ことを特徴とするＣＳＰ型半導体装置の製造方法。
  5. 【請求項５】 互いに平行な第１のフレーム及び第２の
    フレーム、前記第１のフレーム及び第２のフレームを連
    結する第１のタイバー及び第２のタイバー、前記第１の
    タイバーから分岐して第２のタイバーへ向けて延びた後
    前記第１のフレーム及び第２のフレームを含む面の一方
    の側へ遠ざかるように折り曲げられて第１の端部を有す
    る第１のリード、前記第２のタイバーから分岐して第１
    のタイバーへ向けて延びた後前記一方の側へ遠ざかるよ
    うに折り曲げられて第２の端部を有する第２のリード、
    前記第１のフレームから分岐する第１の吊りピン及び前
    記第２のフレームから分岐する第２の吊りピンを有する
    リードフレームを準備する工程と、１主面側に電子回路
    及び前記電子回路の複数の端子である第１のパッド及び
    第２のパッドを形成した半導体チップの前記１主面と対
    向する裏面に絶縁テープを貼り付け前記第１の端部と第
    ２の端部との間において絶縁性接着材で前記リードフレ
    ームの第１の吊りピン及び第２の吊りピンに接合する工
    程と、前記第１のパッド及び第２のパッドと第２のタイ
    バー及び第１のタイバーとをそれぞれ第１の端部及び第
    ２の端部上を通る第１のワイヤ及び第２のワイヤで接続
    するワイヤボンディング工程と、前記第１のワイヤと第
    １の端部及び第２のワイヤと第２の端部をそれぞれ半田
    で接合する工程と、前記第１のワイヤと第１の端部の半
    田接合部及び第２のワイヤと第２の端部の半田接合部か
    らそれぞれ第１のワイヤ及び第２のワイヤを切断して第
    ２のタイバー及び第１のタイバーから切り離す工程と、
    前記第１のリード、第２のリード、第１の吊りピン及び
    第２の吊りピンのうち前記半導体チップに近接配置され
    た部分とその周辺の前記第１の端部及び第２の端部を含
    む部分、前記第１のワイヤ、第２のワイヤー並びに前記
    半導体チップを封止するモールド樹脂を形成する工程
    と、前記モールド樹脂を選択的に除去して前記第１のリ
    ード及び第２のリードを露出させ第１の導電性ボール及
    び第２の導電性ボールを形成する工程と、前記第１のリ
    ード、第２のリード、第１の吊りピン及び第２の吊りピ
    ンを切断して前記第１のタイバー、第２のタイバー、第
    １のフレーム及び第２のフレームから切り離す工程とを
    有することを特徴とするＣＳＰ型半導体装置の製造方
    法。
JP9262106A 1997-09-26 1997-09-26 Ｃｓｐ型半導体装置及びその製造方法 Expired - Fee Related JP2954110B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9262106A JP2954110B2 (ja) 1997-09-26 1997-09-26 Ｃｓｐ型半導体装置及びその製造方法
US09/144,345 US6268652B1 (en) 1997-09-26 1998-08-31 CSP type semiconductor device with reduced package size
CN98119391A CN1213174A (zh) 1997-09-26 1998-09-25 一种芯片封装型半导体器件及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9262106A JP2954110B2 (ja) 1997-09-26 1997-09-26 Ｃｓｐ型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11102928A JPH11102928A (ja) 1999-04-13
JP2954110B2 true JP2954110B2 (ja) 1999-09-27

Family

ID=17371129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9262106A Expired - Fee Related JP2954110B2 (ja) 1997-09-26 1997-09-26 Ｃｓｐ型半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US6268652B1 (ja)
JP (1) JP2954110B2 (ja)
CN (1) CN1213174A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501281B2 (ja) * 1999-11-15 2004-03-02 沖電気工業株式会社 半導体装置
US7148561B2 (en) * 2001-03-29 2006-12-12 Siliconware Precision Industries Co., Ltd. Ball grid array substrate strip with warpage-preventive linkage structure
JP3920629B2 (ja) * 2001-11-15 2007-05-30 三洋電機株式会社 半導体装置
JP3849978B2 (ja) * 2002-06-10 2006-11-22 日東電工株式会社 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
US7132314B2 (en) * 2004-05-28 2006-11-07 Texas Instruments Incorporated System and method for forming one or more integrated circuit packages using a flexible leadframe structure
DE102004057485B4 (de) * 2004-11-29 2007-10-18 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
KR101143836B1 (ko) * 2006-10-27 2012-05-04 삼성테크윈 주식회사 반도체 패키지 및 그 반도체 패키지의 와이어 루프 형성방법
JP5028988B2 (ja) * 2006-12-13 2012-09-19 ヤマハ株式会社 半導体装置の製造方法
US8269324B2 (en) * 2008-07-11 2012-09-18 Stats Chippac Ltd. Integrated circuit package system with chip on lead
USD934452S1 (en) 2017-12-04 2021-10-26 Signature Systems Group Llc Modular flooring tile with cable channels
CN116441752B (zh) * 2023-04-27 2023-11-21 广州丰江微电子有限公司 高精度定位引线框架切割系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949416A (en) * 1991-05-28 1999-09-07 Borland International, Inc. Method for providing help information for nested functions
KR930014916A (ko) * 1991-12-24 1993-07-23 김광호 반도체 패키지
JPH0637136A (ja) * 1992-05-22 1994-02-10 Nec Ic Microcomput Syst Ltd 半導体装置
EP0595021A1 (en) * 1992-10-28 1994-05-04 International Business Machines Corporation Improved lead frame package for electronic devices
KR100292036B1 (ko) * 1993-08-27 2001-09-17 윤종용 반도체패키지의제조방법및그에 따른반도체패키지
WO1995026047A1 (en) * 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
KR0179803B1 (ko) * 1995-12-29 1999-03-20 문정환 리드노출형 반도체 패키지
JP2859194B2 (ja) * 1996-01-30 1999-02-17 九州日本電気株式会社 プラスチックパッケージ型半導体集積回路及びその製造 方法
KR980006174A (ko) * 1996-06-18 1998-03-30 문정환 버틈 리드 패키지
JP3679199B2 (ja) * 1996-07-30 2005-08-03 日本テキサス・インスツルメンツ株式会社 半導体パッケージ装置
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
KR100237051B1 (ko) * 1996-12-28 2000-01-15 김영환 버텀리드 반도체 패키지 및 그 제조 방법
JP3793628B2 (ja) * 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
KR100214561B1 (ko) * 1997-03-14 1999-08-02 구본준 버틈 리드 패키지
US6271582B1 (en) * 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6054754A (en) * 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
KR100246587B1 (ko) * 1997-09-19 2000-03-15 유무성 볼 그리드 어레이 반도체 팩키지

Also Published As

Publication number Publication date
JPH11102928A (ja) 1999-04-13
CN1213174A (zh) 1999-04-07
US6268652B1 (en) 2001-07-31

Similar Documents

Publication Publication Date Title
US7405104B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
US5696033A (en) Method for packaging a semiconductor die
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
KR100187715B1 (ko) 리드 프레임을 이용한 칩 스케일 패키지 제조 방법
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
JPH0321047A (ja) カプセル封じされた半導体パツケージ
JPH0546045U (ja) 半導体パツケージ
JP2954110B2 (ja) Ｃｓｐ型半導体装置及びその製造方法
JPH08186151A (ja) 半導体装置及びその製造方法
JPH0455341B2 (ja)
JPH05218281A (ja) 半導体装置
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
GB2272104A (en) Tape automated bonding
JPH04503283A (ja) 半導体チップを含むインダクタンスの小さいカプセル封じパッケージ
JP2954108B2 (ja) 半導体装置およびその製造方法
JPH06236956A (ja) 半導体装置及びその製造方法
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH09172033A (ja) 半導体装置およびその製造方法
JP2681145B2 (ja) 樹脂封止半導体装置
KR100277882B1 (ko) 고집적회로 반도체 패키지 스택 및 그 제조방법
JPH0855856A (ja) 半導体装置とその製造方法
JP2944591B2 (ja) 半導体装置およびその製造方法
JP2677967B2 (ja) 半導体装置の製造方法
JP2840232B2 (ja) 半導体装置及びその製造方法
JPS6242376B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990622

LAPS Cancellation because of no payment of annual fees