DE102004057485B4 - Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102004057485B4
DE102004057485B4 DE102004057485A DE102004057485A DE102004057485B4 DE 102004057485 B4 DE102004057485 B4 DE 102004057485B4 DE 102004057485 A DE102004057485 A DE 102004057485A DE 102004057485 A DE102004057485 A DE 102004057485A DE 102004057485 B4 DE102004057485 B4 DE 102004057485B4
Authority
DE
Germany
Prior art keywords
region
area
semiconductor
contacts
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004057485A
Other languages
English (en)
Other versions
DE102004057485A1 (de
Inventor
Josef Dr. Maynollo
Thomas Dr. Detzel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004057485A priority Critical patent/DE102004057485B4/de
Priority to US11/287,736 priority patent/US8039931B2/en
Publication of DE102004057485A1 publication Critical patent/DE102004057485A1/de
Application granted granted Critical
Publication of DE102004057485B4 publication Critical patent/DE102004057485B4/de
Priority to US13/225,675 priority patent/US8603912B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Integriertes Leistungshalbleiterbauelement (1),
– bei welchem ein Halbleitermaterialbereich (20) oder eine grundlegende Halbleiterstruktur mit einem Oberflächenbereich (20a) vorgesehen sind,
– bei welchem im Halbleitermaterialbereich (20) oder in der grundlegenden Halbleiterstruktur mindestens ein Halbleiterschaltungsbereich (31, 32) vorgesehen ist,
– bei welchem zur Kontaktierung des Halbleiterschaltungsbereichs (31, 32) im Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) oder der grundlegenden Halbleiterstruktur und mit diesen über Kontaktstellen (33, 34) darin direkt mechanisch und elektrisch verbunden Kontakte (51, 52) mit oder aus einem obersten Metallisierungsbereich (70) vorgesehen sind,
– bei welchem ein Einbettungsmaterialbereich (90) zur Einbettung des Halbleitermaterialbereichs (20) oder der grundlegenden Halbleiterstruktur mit den Kontaktstellen (33, 34) und den Kontakten (51, 52) vorgesehen ist und
– bei welchem direkt unter dem Einbettungsmaterialbereich (90) lateral außerhalb zu den Kontaktstellen (33, 34) und den Kontakten (51, 52) ein Schutz- und Versiegelungsmaterialbereich (60) vorgesehen ist,
– wobei der oberste Metallisierungsbereich (70) lateral auch...

Description

  • Die vorliegende Erfindung betrifft ein Leistungshalbleiterbauelement sowie ein Herstellungsverfahren für ein Leistungshalbleiterbauelement. Die vorliegende Erfindung betrifft insbesondere ein neuartiges Design für eine Metallisierung und Passivierung für integrierte Leistungsschaltkreise.
  • Bei der Herstellung von integrierten Leistungsschaltkreisen und von Leistungshalbleiterbauelementen ist es wichtig, dass bei den Endprozessen des gesamten Herstellungsverfahrens die bereits ausgebildete und dem Leistungshalbleiterbauelement zugrunde liegende Halbleiterschaltungsanordnung im zugrunde liegenden Halbleitermaterialbereich gegenüber bestimmten Endprozessen und den damit verbundenen mechanischen, thermischen und Kontaminationsbelastungen geschützt wird. Üblicherweise wird dazu nach dem Ausbilden der zugrunde liegenden Halbleiterschaltungsanordnung der entsprechenden obersten Metallisierung oder Topmetallisierung ein Schutz- und Versiegelungsmaterial aufgebracht, der elektrisch isolierend wirkt und die darunter liegenden Strukturen gegen mechanische, thermische und Kontaminationsbeanspruchungen schützt.
  • Problematisch bei diesem Vorgehen ist, dass die dabei verwendeten Materialschichtstapel als zusätzliche Maßnahmen vorgesehen werden müssen. Dies führt aufgrund der höheren Komplexität der Strukturen zu Zuverlässigkeitseinbußen und zu einem prozesstechnischen Mehraufwand im gesamten Herstellungsverfahren liefern. Darüber hinaus sind die dabei verwendeten Materialien mit einem Kostenfaktor verbunden, der nicht unterschätzt werden darf.
  • Die Druckschrift US 5,665,991 A aus dem Stand der Technik betrifft eine integrierte Schaltung auf der Grundlage eines Halbleiterchips, bei welcher eine erste isolierende Schicht, eine erste leitfähige Schicht, eine zweite isolierende Schicht und eine zweite leitfähige Schicht vorgesehen sind, wobei die zweite leitfähige Schicht über der zweiten isolierenden Schicht liegt, um selektiv Kontakte herzustellen mit der ersten leitfähigen Schicht, und zwar über so genannte Durchkontaktierungslöcher im zweiten Isolationsmaterial. Die Kontakte werden im Halbleiterschaltungsbereich durch die erste und zuunterst angeordnete Metallisierungsschicht 18 hergestellt. Zur Kontaktierung und zur Einbettung oder Überdeckung der zugrunde liegenden Struktur ist eine Mehrzahl oder Abfolge von Schichten vorgesehen.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Leistungshalbleiterbauelement sowie entsprechendes Herstellungsverfahren bereitzustellen, bei welchem mit einem besonders geringen Aufwand dennoch Leistungshalbleiterbauelemente mit verbesserter Zuverlässigkeit bereitgestellt werden können.
  • Die der Erfindung zugrunde liegende Aufgabe wird bei einem Leistungshalbleiterbauelement erfindungsgemäß mit dem kennzeichnenden Merkmal des unabhängigen Patentanspruchs 1 gelöst. Die der Erfindung zugrunde liegende Aufgabe wird darüber hinaus bei einem Verfahren zum Herstellen eines Leistungshalbleiterbauelements erfindungsgemäß mit den kennzeichnenden Merkmalen des unabhängigen Patentanspruchs 11 gelöst. Vorteilhafte Weiterbildungen des erfindungsgemäßen Halbleiterbauelements und des erfindungsgemäßen Herstellungsverfahrens sind jeweils Gegenstand der abhängigen Unteransprüche.
  • Erfindungsgemäß sind beim vorgeschlagenen integrierten Leistungshalbleiterbauelement ein Halbleitermaterialbereich oder eine grundlegende Halbleiterstruktur mit einem Oberflächenbereich vorgesehen. Im Halbleitermaterialbereich oder in der grundlegenden Halbleiterstruktur ist mindestens ein Halbleiterschaltungsbereich vorgesehen. Zur Kontaktierung des Halb leitermaterialbereichs oder der grundlegenden Halbleiterstruktur und mit diesen über Kontaktstellen darin direkt mechanisch oder elektrisch verbunden Kontakte mit oder aus einem obersten Metallisierungsbereich vorgesehen. Es ist ein Einbettungsmaterialbereich zur Einbettung des Halbleitermaterialbereichs oder der grundlegenden Halbleiterstruktur mit den Kontaktstellen und den Kontakten vorgesehen. Direkt unter dem Einbettungsmaterialbereich ist erfindungsgemäß lateral außerhalb zu den Kontaktstellen und den Kontakten ein Schutz- und Versiegelungsmaterialbereich vorgesehen ist. Der oberste Metallisierungsbereich ist erfindungsgemäß lateral auch außerhalb zu den Kontaktstellen und den Kontakten derart ausgedehnt ausgebildet dass dadurch der oberste Metallisierungsbereich die direkt darunter liegenden Strukturen des integrierten Leistungshalbleiterbauelements lateral fast vollständig abdeckt und dass dadurch der Schutz- und Versiegelungsmaterialbereich unter Vermeidung üblicher und zusätzlicher elektrisch isolierender Schutz- und Versiegelungsstapelschichten direkt durch den obersten Metallisierungsbereich ausgebildet ist.
  • Kernidee der vorliegenden Erfindung ist bei einem Leistungshalbleiterbauelement das Vorsehen eines ausgedehnt ausgebildeten obersten Metallisierungsbereichs, welcher sich über die Kontakte zur Kontaktierung der Kontaktstellen der zugrunde liegenden Halbleiterschaltungsanordnung und des zugrunde liegenden Halbleiterschaltungsbereichs lateral hinaus erstreckt, so dass dadurch inhärent der Schutz- und Versiegelungsmaterialbereich und dessen Funktionalität mit ausgebildet sind. Dadurch wird die Notwendigkeit des Vorsehens üblicher und zusätzlicher elektrisch isolierender Schutz- und Versiegelungsstapelschichten vermieden, so dass gegenüber dem Stand der Technik sich einfachere und kostengünstigere Materialstrukturen mit entsprechend vereinfachen Herstellungsverfahren ergeben.
  • Im Sinne der Erfindung kann die vorgestellte Struktur jeweils auf einem Halbleitermaterialbereich oder auf einer grundlegenden Halbleiterstruktur basieren. Darunter kann z. B. jeweils verstanden werden ein Halbleitersubstrat, in oder auf welchem jeweils Grundstrukturen, z. B. für Source, Drain, Gate, Kontaktierungen und/oder dergleichen, ein- oder aufgebracht sind, so dass der oberste Metallisierungsbereich z. B. eine zweite Metallisierung oder Metallisierungslage ist. Insbesondere kann unter der grundlegenden Halbleiterstruktur verstanden werden eine Struktur, die komplexer aufgebaut ist und z. B. bereits eine Mehrzahl von n Metallisierungen besitzt, so dass der oberste Metallisierungsbereich z. B. eine (n + 1)-te Metallisierung oder Metallisierungslage ist.
  • Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Leistungshalbleiterbauelements sind der oberste Metallisierungsbereich insgesamt und mithin die Kontakte und der Schutz- und Versiegelungsmaterialbereich miteinander einstückig als durchgehender Materialbereich ausgebildet.
  • Alternativ oder zusätzlich sind bei einer anderen bevorzugten Ausführungsform des erfindungsgemäßen Leistungshalbleiterbauelements zur elektrischen Isolation elektrisch voneinander zu isolierender Bereiche oder Kontakte elektrisch isolierende Grabenstrukturen ausgebildet, die sich vom Oberflächenbereich des obersten Metallisierungsbereichs durchgehend bis zum Oberflächenbereich eines jeweils direkt unter dem obersten Metallisierungsbereich liegenden Materialsbereichs erstrecken.
  • Bei einer anderen alternativen oder zusätzlichen Ausführungsform des erfindungsgemäßen Leistungshalbleiterbauelements ist die Grabenstruktur jeweils mit einem elektrisch isolierenden Material gefüllt ist.
  • Alternativ oder zusätzlich dazu kann die Grabenstruktur jeweils mit dem Material des Einbettungsmaterialbereichs gefüllt sein.
  • Bei einer anderen vorteilhaften Ausführungsform des erfindungsgemäßen Leistungshalbleiterbauelements sind zur externen elektrischen Kontaktierung von Halbleiterschaltungsbereichen der zugrunde liegenden Halbleiterschaltungsanordnung Kontaktelemente oder Bonddrähte vorgesehen, die mit den Kontakten elektrisch kontaktiert sind, die zum Teil im Einbettungsmaterialbereich eingebettet sind und die nach außen hin außerhalb des Einbettungsmaterialbereichs einen elektrischen Anschluss bilden oder haben.
  • Bei einer anderen vorteilhaften Ausführungsform des erfindungsgemäßen Leistungshalbleiterbauelements ist zur Verbesserung der Adhäsion mit dem Einbettungsmaterialbereich der Oberflächenbereich des obersten Metallisierungsbereichs zusätzlich oder alternativ oberflächenbehandelt.
  • Zur Verbesserung der Adhäsion mit dem Einbettungsmaterialbereich kann zusätzlich oder alternativ bei einer anderen vorteilhaften Ausführungsform des erfindungsgemäßen Leistungshalbleiterbauelements der Oberflächenbereich der Kontaktelemente oder Bonddrähte oberflächenbehandelt sein.
  • Der oberste Metallisierungsbereich kann z. B. durch Sputtern, Bedampfen, Galvanik, Autogalvanik oder CVD ausgebildet sein.
  • Als Metallisierungsmaterial für den obersten Metallisierungsbereich bieten sich Metalle, Halbmetalle, Metalllegierungen, elektrisch leitende Materialien allgemein oder Verbindungen oder Gemische daraus an, z. B. Aluminium, Kupfer, Aluminium-Kupfer oder AlCu, AlCuSi, AlSiCu, Wolfram, Nickel, Nickel-Phosphor oder NiP, Palladium, Gold, Molybdän, Silber, Zink, dotiertes Polysilizium oder Gemische oder Verbindungen daraus.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines integrierten Leistungshalbleiterbauelements vorgeschlagen,
    • – bei welchem ein Halbleitermaterialbereich oder eine grundlegende Halbleiterstruktur mit einem Oberflächenbereich vorgesehen werden,
    • – bei welchem im Halbleitermaterialbereich oder in der grundlegenden Halbleiterstruktur mindestens ein Halbleiterschaltungsbereich vorgesehen wird,
    • – bei welchem zur Kontaktierung des Halbleiterschaltungsbereichs im Oberflächenbereich des Halbleitermaterialbereichs oder der grundlegenden Halbleiterstruktur und mit diesen über Kontaktstellen darin direkt mechanisch oder elektrisch verbunden Kontakte mit oder aus einem obersten Metallisierungsbereich vorgesehen werden,
    • – bei welchem ein Einbettungsmaterialbereich zur Einbettung des Halbleitermaterialbereichs oder der grundlegenden Halbleiterstruktur mit den Kontaktstellen und den Kontakten vorgesehen wird und
    • – bei welchem direkt unter dem Einbettungsmaterialbereich lateral außerhalb zu den Kontaktstellen und den Kontakten ein Schutz- und Versiegelungsmaterialbereich vorgesehen wird,
    • – wobei der oberste Metallisierungsbereich lateral auch außerhalb zu den Kontaktstellen und den Kontakten derart ausgedehnt ausgebildet wird,
    • – dass dadurch der oberste Metallisierungsbereich die direkt darunter liegenden Strukturen des integrierten Leistungshalbleiterbauelements lateral fast vollständig abdeckt und
    • – dass dadurch der Schutz- und Versiegelungsmaterialbereich unter Vermeidung üblicher und zusätzlicher elektrisch isolierender Schutz- und Versiegelungsstapelschichten direkt durch den obersten Metallisierungsbereich ausgebildet wird.
  • In vorteilhafter Weise können der oberste Metallisierungsbereich insgesamt und mithin die Kontakte und der Schutz- und Versiegelungsmaterialbereich miteinander einstückig als durchgehender Materialbereich ausgebildet werden.
  • Alternativ oder zusätzlich ist es bei einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens vorgesehen, dass zur elektrischen Isolation elektrisch voneinander zu isolierender Bereiche oder Kontakte elektrisch isolierende Grabenstrukturen ausgebildet werden, die sich vom Oberflächenbereich des obersten Metallisierungsbereichs durchgehend bis zum Oberflächenbereich eines jeweils direkt unter dem obersten Metallisierungsbereich liegenden Materialsbereichs erstrecken.
  • Bei einer anderen bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist es alternativ oder zusätzlich vorgesehen, dass die Grabenstruktur jeweils mit einem elektrisch isolierenden Material gefüllt wird.
  • Dabei kann die Grabenstruktur jeweils mit dem Material des Einbettungsmaterialbereichs gefüllt werden.
  • Gemäß einer vorteilhaften Ausführungsform des erfindungsgemäßen Verfahrens ist es alternativ oder zusätzlich vorgesehen, dass zur externen elektrischen Kontaktierung von Halbleiterschaltungsbereichen der zugrunde liegenden Halbleiterschaltungsanordnung Kontaktelemente oder Bonddrähte vorgesehen werden, die mit den Kontakten elektrisch kontaktiert sind, die zum Teil im Einbettungsmaterialbereich eingebettet sind und die nach außen hin außerhalb des Einbettungsmaterialbereichs einen elektrischen Anschluss bilden oder haben.
  • Gemäß einer anderen vorteilhaften Ausführungsform des erfindungsgemäßen Verfahrens ist es alternativ oder zusätzlich vorgesehen, dass zur Verbesserung der Adhäsion mit dem Einbettungsmaterialbereich der Oberflächenbereich des obersten Metallisierungsbereichs oberflächenbehandelt wird.
  • Alternativ oder zusätzlich kann es vorgesehen sein, dass zur Verbesserung der Adhäsion mit dem Einbettungsmaterialbereich der Oberflächenbereich der Kontaktelemente oder Bonddrähte oberflächenbehandelt werden.
  • Es ist denkbar, dass der oberste Metallisierungsbereich durch Sputtern, Bedampfen, Galvanik, Autogalvanik oder CVD ausgebildet wird.
  • Als Metallisierungsmaterial für den obersten Metallisierungsbereich können Metalle, Halbmetalle, Metalllegierungen, e lektrisch leitende Materialien allgemein oder Verbindungen oder Gemische daraus, z. B. Aluminium, Kupfer, Aluminium-Kupfer oder AlCu, AlCuSi, AlSiCu, Wolfram, Nickel, Nickel-Phosphor oder NiP, Palladium, Gold, Molybdän, Silber, Zink, dotiertes Polysilizium oder Gemische oder Verbindungen davon verwendet werden.
  • Nachfolgend wird die vorliegende Erfindung mit anderen Worten weiter erläutert:
    Die vorliegende Erfindung betrifft insbesondere ein neuartiges Metallisierungs- und Passivierungsdesign für integrierte Leistungsschaltkreise und Leistungshalbleiterbauelemente.
  • Einleitung
  • Der Aufbau und die Herstellung hochzuverlässiger und robuster BEOL-Stapelelemente (BEOL: Back-End-Of-Line) für integrierte Leistungsschaltkreise oder Leistungshalbleiter ist ein wesentlicher Aspekt der vorliegenden Erfindung. Es handelt sich dabei insbesondere um ICs mit Einrichtungen, die dazu ausgelegt sind, hohe Spannungen und/oder elektrische Ströme zu handhaben. Der Begriff BEOL oder Back-End-Of-Line bezieht sich auf Vorgänge und Prozessabschnitte und entsprechende Strukturen nach dem Ausbilden von Devices im Halbleitersubstrat.
  • Technischer Hintergrund
  • BEOL-Stapelelemente für Leistungs-ICs bestehen typischerweise aus zwei Metallschichten. Es sind jedoch auch eine höhere Mehrzahl von Metallschichten denkbar. Die erste der Metallschichten ist eine dünne Metallschicht und bildet feine Strukturen aus. Über dieser ersten Metallschicht wird ein Intermetalldielektrikum ausgebildet. Die oberste Metallschicht oder Metalllage – das so genannte Powermetall – kon taktiert die erste Metallschicht oder Metalllage durch so genannte Durchkontaktierungsöffnungen oder Via-Öffnungen. Die Zielsetzung der obersten Metallisierungsschicht besteht gewöhnlich darin, hohe elektrische Ströme zu leiten und zu verteilen, die beim Betrieb von Leistungseinrichtungen des ICs auftreten, insbesondere von so genannten DMOS-Transistoren übertragen und geschaltet werden. Daher wird die oberste Metallschicht oder oberste Metallisierungsschicht im Vergleich zu anderen Metall- oder Metallisierungsschichten mit einer höheren Schichtstärke ausgebildet.
  • Des Weiteren werden die Kontaktierungspads zur elektrischen Analyse oder für elektrische Tests und die Drahtanbindungen in der obersten Metallisierungsschicht strukturiert. Dies bedeutet, dass typischerweise nur der Bereich oder die Fläche der Leistungseinrichtungen des ICs und die so genannten Pads oder Kontaktflecken mit der obersten Metallisierungsschicht, die auch als Top-Metal-Layer bezeichnet wird, beschichtet werden, während die Logikanteile des Chips von der so genannten Powermetallisierung frei bleiben.
  • Nachdem die stärker ausgebildete Topmetallisierung ausgebildet wurde, wird ein Passivierungsschichtstapel abgeschieden, z.B. bestehend aus einer Siliziumnitridschicht und einer so genannten Imidschicht, die abgeschieden und danach strukturiert werden. Der Passivierungsschichtstapel arbeitet mit folgenden Zielsetzungen:
    • 1) Der Passivierungsschichtstapel schützt die Einrichtungen vor Verunreinigungen, Kontaminationen sowie Feuchte.
    • 2) Der Passivierungsschichtstapel puffert die thermomechanischen Spannungen, die durch das Package oder das so genannte Gehäuse auf den Chip ausgeübt werden.
    • 3) Der Passivierungsschichtstapel gewährleistet eine gute Adhäsion zwischen dem Chipmaterial und dem Einbettungsmaterial des Gehäuses.
  • Das Nitrid muss abgeschieden werden, weil beispielsweise die Adhäsion des Imids am Metall vergleichsweise schlecht ist. Andererseits haftet die Einbettungsschicht vergleichsweise schlecht am Metall selbst an.
  • Dies bedeutet, dass eine Hauptzielsetzung insbesondere der Imidschicht darin besteht, die Adhäsion zu unterstützen. Unabhängig davon trägt aber gerade das Imid aufgrund der damit verbundenen hohen Materialkosten einen hohen Kostenanteil bei der Chipherstellung
  • Aspekte der Erfindung
  • Das erfindungsgemäße Verfahren sowie die erfindungsgemäße Struktur unterscheiden sich von herkömmlichen Verfahren und von der herkömmlichen Struktur insbesondere im Hinblick auf das Design der stärker ausgebildeten obersten Metallschicht. Dies bedeutet insbesondere, dass erfindungsgemäß die oberste Metallschicht oder die von der obersten Metallschicht bedeckten Bereiche oder Flächen im Vergleich zum Stand der Technik erweitert ausgebildet sind, so dass fast die gesamte Oberfläche des Chips damit bedeckt ist, insbesondere also auch diejenigen Bereiche, die nicht von DMOS-Einrichtungen eingenommen werden. Dies bedeutet, dass so viel Oberfläche des Chips wie nur irgend möglich von einer dicken Metallschicht, nämlich der Powermetallschicht, bedeckt wird. Um dennoch die notwendigen Isolationsmechanismen und elektrisch isolierenden Strukturen zwischen Schaltungsanteilen zu gewährleisten, die nicht miteinander elektrisch verbunden werden dürfen, sind Grabenstrukturen ausgebildet, die sich von der Oberfläche der obersten Metallisierungsschicht bis vollständig zu einer unter der obersten Metallisierungsschicht liegenden Material schicht erstrecken und insbesondere eine minimale Ausdehnung besitzen, also z.B. in der Größenordnung der minimalen Strukturgröße, die die Strukturierungsmethoden der verwendeten Technologien zulassen.
  • Die Zielsetzung des Schützens und Versiegelns der der Halbleiterschaltungsanordnung zugrunde liegenden Einrichtungen im Hinblick auf die Umgebung wird dabei von der Schutz- und Passivierungsschicht aus dem Stand der Technik auf die oberste Metallisierungsschicht übertragen. Das Abdecken der Chipoberfläche schafft somit den Schutz der darunter liegenden Einrichtungen wie bei einer herkömmlichen Schutz- und Passivierungsschicht, jedoch ohne den Einsatz von Imidschichten oder Nitridschichten notwendig werden zu lassen.
  • Wie oben bereits erwähnt wurde, sind die Adhäsionseigenschaften des Einbettungsmaterials, also z.B. einer Pressmasse zur Ausbildung eines Packages oder eines Gehäuses, im Hinblick auf die Oberfläche des Metalls eher schlecht. Daher müssen Maßnahmen ergriffen werden, um diesem Problem Herr zu werden. Es ist z.B. vorgesehen, die Adhäsion der Pressmasse oder des Packagematerials am Metall der obersten Metallisierungsschicht dadurch zu verbessern, dass im Hinblick auf die Oberfläche des obersten Metallisierungsbereichs durchgeführt wird, der insbesondere darin besteht, eine dendritische Cr/Zn-Schicht direkt vor dem Einbetten mit dem Einbettungsmaterial an der Metalloberfläche abzuscheiden. Ein anderes Verfahren zur Verbesserung der Adhäsionseigenschaften des Einbettungsmaterials am obersten Metall besteht darin, ein organisches Polymer, welches auch Primer genannt wird, auf der Oberfläche des Lead Frames, auf der Oberfläche des gelöteten Chips und der Oberfläche der Anbindungsdrähte (Bond Wire) aufzubringen.
  • Dies bedeutet, dass eine große Metalloberfläche, die in der oben beschriebenen Art und Weise ausgebildet wurde, die dar unter liegende Einrichtung nicht nur schützt, sondern auch eine gleichförmige Fläche oder einen gleichförmigen Bereich aus Metall bereitstellt, auf welchen die Einbettungsschicht nach einer speziellen Behandlung im Endfertigungsprozess besonders gut anhaften kann. Im Gegensatz dazu zeigt das herkömmliche Design der Topmetallisierung und der Passivierungsschicht, bei welchem mehrere Oberflächen – z.B. aus Metall, Imid, Nitrid – und Grenzflächen vorliegen, wobei das beschriebene Verfahren in geeigneter Weise zu einem einfachen und daher robusten und verlässlichen Stapel an Materialschichten führt. Während die Sprödigkeit des Nitrids zu spannungsbedingten oder druckbedingten Brüchen in der Passivierungsschicht führen kann, ist die mit höherer Schichtstärke und gleichmäßig ausgebildete Metallschicht flexibel und kann daher Deformationen der Einbettungsmasse während Temperaturänderungen aufnehmen und absorbieren und entkoppelt somit mechanische Spannungen oder Drücke, die durch das Gehäuse oder die Einbettungsschicht auf den Chip ausgeübt werden. Dies führt des Weiteren zu einer höheren Robustheit und Zuverlässigkeit der Einrichtung. Dies sind die Hauptvorteile der vorliegenden Erfindung, wobei darüber hinaus Kosteneinsparungen durch das Vermeiden von Nitridschichten und Imidschichten hinzukommen.
  • Vorteile der Erfindung
  • Die vorliegende Erfindung schafft unter anderem folgende Vorteile gegenüber herkömmlichen Leistungshalbleiterbauelementen oder Verfahren zu deren Herstellung:
    • 1) Die Chipoberfläche ist fast vollständig mit einer dicken Metallschicht bedeckt, welche die Einrichtungen der dem Leistungshalbleiterbauelement zugrunde liegenden Halbleiterschaltungseinrichtung von Verunreinigungen, Kontaminationen und Feuchte wie im Fall einer zusätzlichen und i solierenden Passivierungsschicht aus dem Stand der Technik schützt.
    • 2) Thermomechanische Beanspruchungen und Spannungen können durch die Dicke und fast völlig ununterbrochene Metallschicht absorbiert werden.
    • 3) Durch spezielle Behandlungsschemata vor dem Einbetten in ein Einbettungsmaterial oder in ein Gehäusematerial kann eine bessere Adhäsion oder Anhaftung des Einbettungsmaterials oder der damit in Zusammenhang stehenden Pressmasse am Chip hergestellt werden, und zwar verglichen mit einer Mehrfachschicht aus Nitrid/Imid. Zusätzlich muss eine Optimierung eines die Adhäsion unterstützenden oder verstärkenden Materials nur im Hinblick auf ein Oberflächenmaterial optimiert werden, nämlich in Bezug auf das Metall, welches der dicken Metallschicht zugrunde liegt, die als oberste Metallschicht verwendet wird. Dies vereinfacht die Anforderungen an einen derartigen Adhäsionspromoter maßgeblich. Die strukturierten Flächenbereiche sind vergleichsweise klein und spielen für die Haftung keine Rolle.
    • 4) Durch die Vermeidung bestimmter Schichten, nämlich der Nitridschicht und/oder der Imidschicht wird die Zuverlässigkeit der geschaffenen Leistungshalbleiterbauelemente gesteigert, da dadurch die Anzahl von Grenzflächen aufeinander folgender Materialien reduziert wird.
    • 5) Durch das erfindungsgemäße Vorgehen werden zwei Lithografieschichten oder Lithografieschritte vermieden und eliminiert, wodurch sich das Auftreten von Defekten beim Herstellungsvorgang reduziert und sich damit die Zuverlässigkeit des Herstellungsverfahrens und der hergestellten Leistungshalbleiterbauelemente steigert.
    • 6) Die erfindungsgemäß beschriebene BEOL-Schichtanordnung oder -Stapelanordnung verwendet weder Nitrid noch Imid und birgt deshalb geringere Herstellungskosten, verglichen mit herkömmlichen Schichtsystemen oder Schichtstapeln.
  • Kernaspekte der vorliegenden Erfindung
  • Die vorliegende Erfindung beruht unter anderem insbesondere darauf, die ohnehin vorzusehende oberste Metallisierungsschicht oder Metallschicht lateral derart auszudehnen, dass der zugrunde liegende Halbleiterchip im Sinne eines Halbleitermaterialbereichs mit einer dort enthaltenen Halbleiterschaltungsanordnung fast vollständig durch eine entsprechend dicke Metallschicht der obersten Metallisierung abgedeckt oder bedeckt wird. Ferner wird dabei insbesondere eine spezielle Oberflächenbehandlung in Bezug auf den Lead Frame oder Leiterrahmen, dem gelöteten Chip und die Verbindungsdrähte direkt vor dem Einbetten in ein Gehäusematerial, Einbettungsmaterial oder eine Pressmasse durchgeführt, um insbesondere die Anhaftungs- oder Adhäsionseigenschaften zu verbessern.
  • Nachfolgend werden diese und weitere Aspekte der vorliegenden Erfindung anhand bevorzugter Ausführungsformen auf der Grundlage der beigefügten Zeichnungen näher erläutert.
  • 1 ist eine schematische und geschnittene Seitenansicht einer ersten Ausführungsform des erfindungsgemäßen Leistungshalbleiterbauelements.
  • 2 ist eine schematische und geschnittene Seitenansicht eines Leistungshalbleiterbauelements aus dem Stand der Technik.
  • 3 ist eine schematische Draufsicht auf eine andere Ausführungsform des erfindungsgemäßen Leistungs halbleiterbauelements, wobei jedoch die der obersten Metallisierungsschicht nachfolgenden Materialschichten fortgelassen wurden.
  • 4 zeigt in schematischer Draufsicht ein anderes Leistungshalbleiterbauelement aus dem Stand der Technik.
  • Nachfolgend werden funktionell und/oder strukturell ähnliche oder vergleichbare Elemente und Strukturen mit denselben Bezugszeichen bezeichnet, ohne dass in jedem Fall des Auftretens der jeweiligen Bezugszeichen eine detaillierte Beschreibung wiederholt wird.
  • 1 ist eine schematische und geschnittene Seitenansicht einer ersten Ausführungsform des erfindungsgemäßen Leistungshalbleiterbauelements 1. Dem erfindungsgemäßen Leistungshalbleiterbauelement 1 aus 1 liegt ein Halbleitermaterialbereich 20 zugrunde, welches auch als Substrat bezeichnet werden kann. In diesem Substrat 20 sind ein erster Halbleiterschaltungsbereich 31 und ein zweiter Halbleiterschaltungsbereich 32 ausgebildet, die gemeinsam die dem Leistungshalbleiterbauelement 1 zugrunde liegende Halbleiterschaltungsanordnung 30 bilden. Der erste Halbleiterschaltungsbereich 31 kann z.B. eine Leistungshalbleiterschaltung beinhalten oder bilden. Der zweite Halbleiterschaltungsbereich 32 kann z.B. eine Halbleiterlogikschaltung beinhalten oder bilden. Die Erfindung ist jedoch nicht auf eine derartige Anzahl oder Anordnung von ersten und zweiten Halbleiterschaltungsbereichen 31 und 32 beschränkt.
  • Der Halbleitermaterialbereich 20 weist einen Oberflächenbereich 20a auf. Auf diesem ist zur Kontaktierung der Halbleiterschaltungsbereiche 31, 32 der Halbleiterschaltungsanordnung 30 eine Mehrzahl Kontaktstellen 33 und 34 vorgesehen. Diese Kontaktstellen 33 und 34 werden z.B. von einer ersten und unteren Metallisierungsebene und einem ersten oder unteren Metallisierungsbereich gebildet. Abgedeckt ist die Struktur aus Halbleiterschaltungsanordnung 30 mit dem ersten und zweiten Halbleiterschaltungsbereichen 31 und 32 durch einen Isolationsbereich 40, der auch als Zwischenoxid ausgebildet sein kann oder auch als Intermetalldielektrikum bezeichnet wird. Dieser Isolationsbereich 40 besitzt seinerseits einen Oberflächenbereich 40a und im Bereich der ersten und zweiten Kontaktstellen 33 und 34 Ausnehmungen 42, durch welche die ersten und zweiten Kontaktstellen 33 und 34 zumindest zum Teil freigelegt werden, um mit einem obersten Metallmaterial 73 gefüllt zu werden, welches den obersten Metallisierungsbereich 70 und mithin erste und zweite Kontakte 51 und 52 für die ersten und zweiten Kontaktstellen 33 bzw. 34 bildet und einen Oberflächenbereich 70a aufweist. Im Bereich der ersten und zweiten Kontakte 51 und 52 sind am Oberflächenbereich 70a des Metallmaterials 73 des obersten Metallisierungsbereichs 70 Kontaktelemente 55 in der Form von so genannten Bonddrähten angebracht. Durch diese Bonddrähte 55 wird die dem Leistungshalbleiterbauelement 1 zugrunde liegende Halbleiterschaltungsanordnung 30 über die ersten und zweiten Kontakte 51 und 52 extern kontaktiert. Zum Schutze und zur elektrischen Isolation ist die so erhaltene Struktur in ein Einbettungsmaterial 90 eingebettet. Das Einbettungsmaterial 90 besitzt einen Oberflächenbereich 90a und kann auch als Pressmasse oder als Gehäuse für das Leistungshalbleiterbauelement 1 oder als Teil davon bezeichnet werden. Zur elektrischen Isolation von einander elektrisch zu isolierender Strukturen der dem Leistungshalbleiterbauelement 1 zugrunde liegenden Halbleiterschaltungsanordnung 30 sind im Metallmaterial 73 des obersten Metallisierungsbereichs 70 Ausnehmungen oder Grabenstrukturen 72 vorgesehen, die vom Oberflächenbereich 70a durchgehend bis zu einem Oberflächenbereich 40a eines unter dem obersten Metallisierungsbereichs 70 liegenden Materials reichen, wobei dieser direkt unter dem obersten Metallisierungsbereich 70 liegende Materialbereich gebildet wird vom Intermetalldielektrikum 40. Die Grabenstruktur 72 wird aufgefüllt durch das Einbettungsmaterial 90. Auf diese Art und Weise ist fast die gesamte Struktur unterhalb des obersten Metallisierungsbereichs 70 in Bezug auf ihre laterale Ausdehnung fast vollständig mit dem Metallmaterial 73 des obersten Metallisierungsbereichs 70 abgedeckt, so dass vom obersten Metallisierungsbereich 70 gleichzeitig die Funktion einer Schutz- und Versiegelungsschicht oder eines Schutz- und Versiegelungsbereichs 60 erfüllt wird.
  • Im Gegensatz dazu ist es bei einem Leistungshalbleiterbauelement 1' aus dem Stand der Technik gemäß 2 notwendig, zum Schutz und zur Versiegelung tiefer liegender Materialstrukturen des herkömmlichen Leistungshalbleiterbauelements 1' einen Schutz- und Versiegelungsschichtstapel 61, 62 auszubilden, wobei dieser auch zu strukturieren ist, um Ausnehmungen 64 für den Anschluss der Bonddrähte 55 auf den Oberflächenbereich 70a des obersten Metallisierungsbereichs 70 im Bereich der ersten und zweiten Kontakte 51 und 52 zu realisieren. Gleichzeitig erkennt man aus 2 auch, dass keine fast vollständige Abdeckung der unterhalb des obersten Metallisierungsbereichs 70 liegenden Struktur des herkömmlichen Leistungshalbleiterbauelements 1' vorliegt, da die freigelegten Bereiche 72' dieser Struktur, die kein Metallmaterial 73 des obersten Metallisierungsbereichs 70 abdeckt, einen sehr viel größeren Umfang einnehmen.
  • Im Gegensatz zum erfindungsgemäßen Vorgehen ist also bei der Ausführungsform der 2 das Ausbilden einer Mehrzahl zusätzlicher Schichten 61 und 62 im Sinne eines Schutz- und Passivierungsschichtstapels 65 notwendig, so dass beim Herstellen eines herkömmlichen Leistungshalbleiterbauelements zusätzliches und teures Material eingesetzt und in einem zusätzlichen Verfahrensschritt strukturiert werden muss. Die unterste Schicht 61 des Schutz- und Passivierungsschichtstapels 65 kann z.B. aus einem Nitrid bestehen, die oberste Schicht 62 des Schutz- und Passivierungsschichtstapels 65 kann aus einem Imid bestehen.
  • 3 zeigt eine Draufsicht auf ein erfindungsgemäßes Leistungshalbleiterbauelement 1, welches ähnlich aufgebaut sein kann wie das in 1 dargestellte erfindungsgemäße Leistungshalbleiterbauelement 1, wobei jedoch die oberhalb des obersten Metallisierungsbereichs 70 angeordneten Materialschichten sowie die Bonddrähte 55 aus 1 fortgelassen sind. Man erkennt, dass fast die gesamte Fläche der unterhalb des obersten Metallisierungsbereichs 70 liegenden Struktur mit Metallmaterial 73 des obersten Metallisierungsbereichs 70 abgedeckt ist, so dass die gesamte Oberfläche des Leistungshalbleiterbauelements 1 aus 3 mit dem ersten Halbleiterschaltungsbereich 31 und dem zweiten Halbleiterschaltungsbereich 32 der zugrunde liegenden Halbleiterschaltungsanordnung 30 mit dem Oberflächenbereich 70a des obersten Metallisierungsbereichs 70 ausgebildet ist. Beim zweiten Halbleiterschaltungsbereich 32 sind im unteren Bereich der 3 auch entsprechende erste und zweite Kontakte 51 und 52 gezeigt, die gegenüber dem Rest des obersten Metallisierungsbereichs 70 durch entsprechend vorgesehene Grabenstrukturen 72 oder Ausnehmungen 72 elektrisch isoliert sind.
  • Im Gegensatz dazu zeigt die herkömmliche Ausführungsform eines Leistungshalbleiterbauelements 1' aus 4 ebenfalls in schematischer Draufsicht, dass ausschließlich der erste Halbleiterschaltungsbereich 31 das Metallmaterial 73 des obersten Metallisierungsbereichs 70 aufweist und ansonsten nur im Bereich der ersten und zweiten Kontakte 51 und 52 entsprechende Bereiche des Metallmaterials 73 vorgesehen sind, nämlich direkt oberhalb der ersten und zweiten Kontaktstellen 33 und 34. Ansonsten ist im Bereich der zweiten Halbleiterschaltungsanordnung 32 keine Abdeckung mit dem obersten Metallisierungsbereich 70 und dem entsprechenden Metallmaterial 73 vorgesehen, so dass sich lateral vergleichsweise großräumig ausgebildete Ausnehmungen oder Freilassungen 72' ergeben.
  • Die in den Figuren dargestellten Kontakte 51 und 52 können eine beliebige Grundfläche besitzen; sie sind nicht auf die in den Figuren gezeigte achteckige Form festgelegt.

Claims (20)

  1. Integriertes Leistungshalbleiterbauelement (1), – bei welchem ein Halbleitermaterialbereich (20) oder eine grundlegende Halbleiterstruktur mit einem Oberflächenbereich (20a) vorgesehen sind, – bei welchem im Halbleitermaterialbereich (20) oder in der grundlegenden Halbleiterstruktur mindestens ein Halbleiterschaltungsbereich (31, 32) vorgesehen ist, – bei welchem zur Kontaktierung des Halbleiterschaltungsbereichs (31, 32) im Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) oder der grundlegenden Halbleiterstruktur und mit diesen über Kontaktstellen (33, 34) darin direkt mechanisch und elektrisch verbunden Kontakte (51, 52) mit oder aus einem obersten Metallisierungsbereich (70) vorgesehen sind, – bei welchem ein Einbettungsmaterialbereich (90) zur Einbettung des Halbleitermaterialbereichs (20) oder der grundlegenden Halbleiterstruktur mit den Kontaktstellen (33, 34) und den Kontakten (51, 52) vorgesehen ist und – bei welchem direkt unter dem Einbettungsmaterialbereich (90) lateral außerhalb zu den Kontaktstellen (33, 34) und den Kontakten (51, 52) ein Schutz- und Versiegelungsmaterialbereich (60) vorgesehen ist, – wobei der oberste Metallisierungsbereich (70) lateral auch außerhalb zu den Kontaktstellen (33, 34) und den Kontakten (51, 52) derart ausgedehnt ausgebildet ist, – dass dadurch der oberste Metallisierungsbereich (70) die direkt darunter liegenden Strukturen des integrierten Leistungshalbleiterbauelements (1) lateral fast vollständig abdeckt und – dass dadurch der Schutz- und Versiegelungsmaterialbereich (60) unter Vermeidung üblicher und zusätzlicher elektrisch isolierender Schutz- und Versiegelungsstapelschichten direkt durch den obersten Metallisierungsbereich (70) ausgebildet ist.
  2. Leistungshalbleiterbauelement nach Anspruch 1, bei welchem der oberste Metallisierungsbereich (70) insgesamt und mithin die Kontakte (51, 52) und der Schutz- und Versiegelungsmaterialbereich (60) miteinander einstückig als durchgehender Materialbereich ausgebildet sind.
  3. Leistungshalbleiterbauelement nach einem der vorangehenden Ansprüche, bei welchem zur elektrischen Isolation elektrisch voneinander zu isolierender Bereiche (31, 32) oder Kontakte (51, 52) elektrisch isolierende Grabenstrukturen (72) ausgebildet sind, die sich vom Oberflächenbereich (70a) des obersten Metallisierungsbereichs (70) durchgehend bis zum Oberflächenbereich eines jeweils direkt unter dem obersten Metallisierungsbereich (70) liegenden Materialsbereichs erstrecken.
  4. Leistungshalbleiterbauelement nach Anspruch 3, bei welchem die Grabenstruktur (72) jeweils mit einem elektrisch isolierenden Material gefüllt ist.
  5. Leistungshalbleiterbauelement nach einem der vorangehenden Ansprüche 3 oder 4, bei welchem die Grabenstruktur (72) jeweils mit dem Material des Einbettungsmaterialbereichs (90) gefüllt ist.
  6. Leistungshalbleiterbauelement nach einem der vorangehenden Ansprüche, bei welchem zur externen elektrischen Kontaktierung von Halbleiterschaltungsbereichen (31, 32) der zugrunde liegenden Halbleiterschaltungsanordnung (10) Kontaktelemente (55) oder Bonddrähte (55) vorgesehen sind, die mit den Kontakten (51, 52) elektrisch kontaktiert sind, die zum Teil im Einbettungsmaterialbereich (90) eingebettet sind und die nach außen hin außerhalb des Einbettungsmaterialbereichs (90) einen elektrischen Anschluss (55') bilden oder haben.
  7. Leistungshalbleiterbauelement nach einem der vorangehenden Ansprüche, bei welchem zur Verbesserung der Adhäsion mit dem Einbettungsmaterialbereich (90) der Oberflächenbereich (70a) des obersten Metallisierungsbereichs (70) oberflächenbehandelt ist.
  8. Leistungshalbleiterbauelement nach einem der vorangehenden Ansprüche, bei welchem zur Verbesserung der Adhäsion mit dem Einbettungsmaterialbereich (90) der Oberflächenbereich der Kontaktelemente oder Bonddrähte (55) oberflächenbehandelt sind.
  9. Leistungshalbleiterbauelement nach einem der vorangehenden Ansprüche, bei welchem der oberste Metallisierungsbereich (70) durch Sputtern, Bedampfen, Galvanik, Autogalvanik oder CVD ausgebildet ist.
  10. Leistungshalbleiterbauelement nach einem der vorangehenden Ansprüche, bei welchem als Metallisierungsmaterial (73) für den obersten Metallisierungsbereich (70) Metalle, Halbmetalle, Metalllegierungen, elektrisch leitende Materialien allgemein oder Verbindungen oder Gemische davon vorgesehen sind, insbesondere Aluminium, Kupfer, Aluminium-Kupfer oder AlCu, AlCuSi, AlSiCu, Wolfram, Nickel, Nickel-Phosphor oder NiP, Palladium, Gold, Molybdän, Silber, Zink, dotiertes Polysilizium oder Gemische oder Verbindungen davon.
  11. Verfahren zum Herstellen eines integrierten Leistungshalbleiterbauelements (1), – bei welchem ein Halbleitermaterialbereich (20) oder eine grundlegende Halbleiterstruktur mit einem Oberflächenbereich (20a) vorgesehen werden, – bei welchem im Halbleitermaterialbereich (20) oder in der grundlegenden Halbleiterstruktur mindestens ein Halbleiterschaltungsbereich (31, 32) vorgesehen wird, – bei welchem zur Kontaktierung des Halbleiterschaltungsbereichs (31, 32) im Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) oder der grundlegenden Halbleiterstruktur und mit diesen über Kontaktstellen (33, 34) darin direkt mechanisch und elektrisch verbunden Kontakte (51, 52) mit oder aus einem obersten Metallisierungsbereich (70) vorgesehen werden, – bei welchem ein Einbettungsmaterialbereich (90) zur Einbettung des Halbleitermaterialbereichs (20) oder der grundlegenden Halbleiterstruktur mit den Kontaktstellen (33, 34) und den Kontakten (51, 52) vorgesehen wird und – bei welchem direkt unter dem Einbettungsmaterialbereich (90) lateral außerhalb zu den Kontaktstellen (33, 34) und den Kontakten (51, 52) ein Schutz- und Versiegelungsmaterialbereich (60) vorgesehen wird, – wobei der oberste Metallisierungsbereich (70) lateral auch außerhalb zu den Kontaktstellen (33, 34) und den Kontakten (51, 52) derart ausgedehnt ausgebildet wird, – dass dadurch der oberste Metallisierungsbereich (70) die direkt darunter liegenden Strukturen des integrierten Leistungshalbleiterbauelements (1) lateral fast vollständig abdeckt und – dass dadurch der Schutz- und Versiegelungsmaterialbereich (60) unter Vermeidung üblicher und zusätzlicher elektrisch isolierender Schutz- und Versiegelungsstapelschichten direkt durch den obersten Metallisierungsbereich (70) ausgebildet wird.
  12. Verfahren nach Anspruch 11, bei welchem der oberste Metallisierungsbereich (70) insgesamt und mithin die Kontakte (51, 52) und der Schutz- und Versiegelungsmaterialbereich (60) miteinander einstückig als durchgehender Materialbereich ausgebildet werden.
  13. Verfahren nach einem der vorangehenden Ansprüche 11 oder 12, bei welchem zur elektrischen Isolation elektrisch voneinander zu isolierender Bereiche (31, 32) oder Kontakte (51, 52) elektrisch isolierende Grabenstrukturen (72) ausgebildet werden, die sich vom Oberflächenbereich (70a) des obersten Metallisierungsbereichs (70) durchgehend bis zum Oberflächenbereich eines jeweils direkt unter dem obersten Metallisierungsbereich (70) liegenden Materialsbereichs erstrecken.
  14. Verfahren nach Anspruch 13, bei welchem die Grabenstruktur (72) jeweils mit einem elektrisch isolierenden Material gefüllt wird.
  15. Verfahren nach einem der vorangehenden Ansprüche 13 oder 14, bei welchem die Grabenstruktur (72) jeweils mit dem Material des Einbettungsmaterialbereichs (90) gefüllt wird.
  16. Verfahren nach einem der vorangehenden Ansprüche 11 bis 15, bei welchem zur externen elektrischen Kontaktierung von Halbleiterschaltungsbereichen (31, 32) der zugrunde liegenden Halbleiterschaltungsanordnung (10) Kontaktelemente (55) oder Bonddrähte (55) vorgesehen werden, die mit den Kontakten (51, 52) elektrisch kontaktiert sind, die zum Teil im Einbettungsmaterialbereich (90) eingebettet sind und die nach außen hin außerhalb des Einbettungsmaterialbereichs (90) einen elektrischen Anschluss (55') bilden oder haben.
  17. Verfahren nach einem der vorangehenden Ansprüche 11 bis 16, bei welchem zur Verbesserung der Adhäsion mit dem Einbettungsmaterialbereich (90) der Oberflächenbereich (70a) des obersten Metallisierungsbereichs (70) oberflächenbehandelt wird.
  18. Verfahren nach einem der vorangehenden Ansprüche 11 bis 17, bei welchem zur Verbesserung der Adhäsion mit dem Einbettungsmaterialbereich (90) der Oberflächenbereich der Kontaktelemente (55) oder Bonddrähte (55) oberflächenbehandelt werden.
  19. Verfahren nach einem der vorangehenden Ansprüche 11 bis 18, bei welchem der oberste Metallisierungsbereich (70) durch Sputtern, Bedampfen, Galvanik, Autogalvanik oder CVD ausgebildet wird.
  20. Verfahren nach einem der vorangehenden Ansprüche 11 bis 19, bei welchem als Metallisierungsmaterial (73) für den obersten Metallisierungsbereich (70) Metalle, Halbmetalle, Metalllegierungen, elektrisch leitende Materialien allgemein oder Verbindungen oder Gemische davon vorgesehen werden, insbesondere Aluminium, Kupfer, Aluminium-Kupfer oder AlCu, AlCuSi, AlSiCu, Wolfram, Nickel, Nickel-Phosphor oder NiP, Palladium, Gold, Molybdän, Silber, Zink, dotiertes Polysilizium oder Gemische oder Verbindungen davon.
DE102004057485A 2004-11-29 2004-11-29 Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung Expired - Fee Related DE102004057485B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004057485A DE102004057485B4 (de) 2004-11-29 2004-11-29 Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
US11/287,736 US8039931B2 (en) 2004-11-29 2005-11-28 Power semiconductor component having a topmost metallization layer
US13/225,675 US8603912B2 (en) 2004-11-29 2011-09-06 Power semiconductor component and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004057485A DE102004057485B4 (de) 2004-11-29 2004-11-29 Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102004057485A1 DE102004057485A1 (de) 2006-06-01
DE102004057485B4 true DE102004057485B4 (de) 2007-10-18

Family

ID=36371362

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004057485A Expired - Fee Related DE102004057485B4 (de) 2004-11-29 2004-11-29 Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (2) US8039931B2 (de)
DE (1) DE102004057485B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006052202B3 (de) 2006-11-06 2008-02-21 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
JP6171402B2 (ja) * 2013-03-01 2017-08-02 セイコーエプソン株式会社 モジュール、電子機器、および移動体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665991A (en) * 1992-03-13 1997-09-09 Texas Instruments Incorporated Device having current ballasting and busing over active area using a multi-level conductor process

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930006868A (ko) * 1991-09-11 1993-04-22 문정환 반도체 패키지
US5300461A (en) * 1993-01-25 1994-04-05 Intel Corporation Process for fabricating sealed semiconductor chip using silicon nitride passivation film
US5629239A (en) * 1995-03-21 1997-05-13 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지
US5945732A (en) * 1997-03-12 1999-08-31 Staktek Corporation Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package
JP2954110B2 (ja) * 1997-09-26 1999-09-27 九州日本電気株式会社 Csp型半導体装置及びその製造方法
US6329709B1 (en) * 1998-05-11 2001-12-11 Micron Technology, Inc. Interconnections for a semiconductor device
JPH11354705A (ja) * 1998-06-04 1999-12-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6747343B2 (en) * 2000-03-08 2004-06-08 Texas Instruments Incorporated Aluminum leadframes with two nickel layers
US6310390B1 (en) * 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
US6700210B1 (en) * 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US6548764B1 (en) * 2000-06-07 2003-04-15 Micron Technology, Inc. Semiconductor packages and methods for making the same
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
US20020100600A1 (en) * 2001-01-26 2002-08-01 Albert Douglas M. Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same
JP4212255B2 (ja) * 2001-03-30 2009-01-21 株式会社東芝 半導体パッケージ
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
US6750547B2 (en) * 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
JP2004119863A (ja) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
US6794740B1 (en) * 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7781873B2 (en) * 2003-04-28 2010-08-24 Kingston Technology Corporation Encapsulated leadframe semiconductor package for random access memory integrated circuits
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
TWI236113B (en) * 2003-08-28 2005-07-11 Advanced Semiconductor Eng Semiconductor chip package and method for making the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665991A (en) * 1992-03-13 1997-09-09 Texas Instruments Incorporated Device having current ballasting and busing over active area using a multi-level conductor process

Also Published As

Publication number Publication date
US8039931B2 (en) 2011-10-18
US20060145342A1 (en) 2006-07-06
US20110318883A1 (en) 2011-12-29
US8603912B2 (en) 2013-12-10
DE102004057485A1 (de) 2006-06-01

Similar Documents

Publication Publication Date Title
DE102010017109B4 (de) Halbleiterchip und Verfahren zur Herstellung einer Halbleiterstruktur
DE69624712T2 (de) Verfahren zur herstellung einer metall-leitungsstruktur für eine integrierte schaltung mit verbessertem elektromigrationswiderstand
DE4201792C2 (de) Anschlußelektrodenstruktur und Verfahren zu deren Herstellung
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102006052202B3 (de) Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
DE102011054120B4 (de) Halbleiter-struktur und verfahren zu deren herstellung
EP1654760A1 (de) Integrierte anschlussanordnung und herstellungsverfahren
DE102005052563B4 (de) Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102011053356A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE102011053107A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102013113232A1 (de) Gehäuste Halbleitervorrichtung mit Zugspannung und Verfahren zur Herstellung einer gehäusten Halbleitervorrichtung mit Zugspannung
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102023104975A1 (de) Wafer-auf-wafer-kaskoden-hemt-vorrichtung
DE102009001522B4 (de) Halbleiterstruktur mit Kondensator
DE102004047522B3 (de) Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
EP0745274A1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE102005044510B4 (de) Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung und Leistungsdiode
DE102011052914A1 (de) Kondensator und Verfahren zu dessen Herstellung
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102004057485B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE102012103157A1 (de) Halbleitervorrichtung und Bonddraht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee