DE102013110541A1 - Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung - Google Patents

Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung Download PDF

Info

Publication number
DE102013110541A1
DE102013110541A1 DE102013110541.6A DE102013110541A DE102013110541A1 DE 102013110541 A1 DE102013110541 A1 DE 102013110541A1 DE 102013110541 A DE102013110541 A DE 102013110541A DE 102013110541 A1 DE102013110541 A1 DE 102013110541A1
Authority
DE
Germany
Prior art keywords
inorganic material
material layer
carrier
integrated circuit
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102013110541.6A
Other languages
English (en)
Inventor
Khalil Hosseini
Joachim Mahler
Anton Mauder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013110541A1 publication Critical patent/DE102013110541A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0566—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/1316—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29188—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80893—Anodic bonding, i.e. bonding by applying a voltage across the interface in order to induce ions migration leading to an irreversible chemical bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Bereitgestellt ist eine integrierte Schaltung, die Folgendes aufweist: einen Träger, der zumindest ein elektronisches Bauteil und zumindest eine Kontaktfläche, die auf einer ersten Seite des Trägers angeordnet ist, aufweist, wobei das zumindest eine elektronische Bauteil mit der zumindest einen Kontaktfläche elektrisch verbunden ist; eine anorganische Materialschicht, die mittels Waferbonden mit der ersten Seite des Trägers verbunden ist, wobei der Träger einen ersten Wärmeausdehnungskoeffizienten aufweist, und wobei die anorganische Materialschicht einen zweiten Wärmeausdehnungskoeffizienten aufweist, wobei der zweite Wärmeausdehnungskoeffizient einen Unterschied von weniger als 100% zum ersten Wärmeausdehnungskoeffizienten aufweist; und zumindest eine Durchkontaktierung, die durch die anorganische Materialschicht ausgebildet ist, wobei die zumindest eine Durchkontaktierung mit der zumindest einen Kontaktfläche in Kontakt ist.

Description

  • Einige Ausführungsformen betreffen allgemein eine integrierte Schaltung, ein Chipgehäuse und ein Verfahren zur Herstellung einer integrierten Schaltung.
  • Leistungshalbleiterbauteile können unter Anwendung bekannter Verfahren in einem Halbleiterwafer ausgebildet oder hergestellt werden. In einem Teil dieser Verfahren können die Halbleiterbauteile mit einem organischen Polymermaterial, einer Formmasse oder einem Laminat eingekapselt werden, die über oder auf den Oberflächen des Halbleiterwafers aufgebracht werden können, wodurch die Oberflächen der Leistungshalbleiterbauteile bedeckt werden. Eine Verkapselung mit Polymermaterialien kann zu hoher Feuchtigkeitsabsorption und zu einem Wärmeausdehnungskoeffizienten (WAK) führen, der gegebenenfalls nicht auf die anderen Halbleiterbauteilen abgestimmt ist. D. h. der WAK-Unterschied zwischen derzeit verwendeten Verkapselungsmaterialien und den Leistungshalbleiterbauteilen kann zu Problemen bezüglich der Zuverlässigkeit führen. Organische Polymermaterialien weisen außerdem nur geringe Wärmeleitfähigkeit auf, auch wenn sie keine anorganischen Füllstoffteilchen enthalten.
  • Verschiedene Ausführungsformen stellen eine integrierte Schaltung bereit, die Folgendes aufweist: einen Träger, der zumindest ein elektronisches Bauteil und zumindest eine Kontaktfläche, die auf einer ersten Seite des Träger angeordnet ist, aufweist, wobei das zumindest eine elektronische Bauteil mit der zumindest einen Kontaktfläche elektrisch verbunden ist; einen Wafer mit einer anorganischen Materialschicht, die mit der ersten Seite des Trägers verbunden ist, wobei der Träger einen ersten Wärmeausdehnungskoeffizienten aufweist und wobei die anorganische Materialschicht einen zweiten Wärmeausdehnungskoeffizienten aufweist, wobei der zweite Wärmeausdehnungskoeffizient einen Unterschied von weniger als 100% zum ersten Wärmeausdehnungskoeffizienten aufweist; und zumindest eine Durchkontaktierung durch die anorganische Materialschicht, wobei die zumindest eine Durchkontaktierung mit der zumindest einen Kontaktfläche in Kontakt ist.
  • Gemäß einer Ausführungsform weist der Träger einen Halbleiterwafer auf.
  • Gemäß einer Ausführungsform weist der Träger zumindest ein Material auf, das aus der folgenden Gruppe von Materialien ausgewählt ist, wobei die Gruppe von Materialien aus Silizium, Galliumarsenid, Indiumphosphid, Galliumnitrid und Siliziumcarbid besteht.
  • Gemäß einer Ausführungsform ist der zweite Wärmeausdehnungskoeffizient kleiner als oder etwa gleich groß wie der erste Wärmeausdehnungskoeffizient.
  • Gemäß einer Ausführungsform umfasst die anorganische Materialschicht einen Halbleiterwafer.
  • Gemäß einer Ausführungsform umfasst die anorganische Materialschicht zumindest ein Material, das aus der folgenden Gruppe von Materialien ausgewählt ist, wobei die Gruppe von Materialien aus Silizium, Galliumarsenid, Indiumphosphid, Galliumnitrid, Glas, Aluminiumoxid und Siliziumcarbid besteht.
  • Gemäß einer Ausführungsform besteht die anorganische Materialschicht aus dem gleichen Material wie der Träger.
  • Gemäß einer Ausführungsform ist das anorganische Material direkt mittels Waferbonden mit der ersten Seite des Trägers verbunden.
  • Gemäß einer Ausführungsform weisen der Träger und die anorganische Materialschicht jeweils einen Siliziumwafer auf.
  • Gemäß einer Ausführungsform weist das anorganische Material eine WAK-Differenz von weniger als 100% im Vergleich mit dem WAK des Materials des Trägers auf.
  • Gemäß einer Ausführungsform ist die anorganische Materialschicht durch zumindest eines aus Fusionsbonden, Thermokompressionsbonden, reaktivem Bonden und anodischem Bonden direkt mittels Waferbonden mit der ersten Seite des Trägers verbunden.
  • Gemäß einer Ausführungsform ist die anorganische Materialschicht durch zumindest eines aus eutektischem Bonden, Glas-Frit-Bonden und adhäsivem Bonden mittels Waferbonden mit der ersten Seite des Trägers verbunden.
  • Gemäß einer Ausführungsform weist die anorganische Materialschicht eine Dicke in einem Bereich von etwa 20 μm bis 500 μm auf.
  • Gemäß einer Ausführungsform weist der Träger eine Dicke in einem Bereich von etwa 20 μm bis 250 μm auf.
  • Gemäß einer Ausführungsform ist zumindest ein Teil der zumindest einen Durchkontaktierung über der anorganischen Materialschicht ausgebildet.
  • Gemäß einer Ausführungsform weist die zumindest eine Durchkontaktierung ein elektrisch leitendes Material auf.
  • Gemäß einer Ausführungsform weist die zumindest eine Durchkontaktierung ein elektrisch leitendes Material auf.
  • Gemäß einer Ausführungsform weist die zumindest eine Durchkontaktierung auf zumindest ein Material, ein Element oder eine Legierung aus der folgenden Gruppe von Materialien, wobei die Gruppe aus Kupfer, Aluminium, Silber, Zinn, Gold, Palladium, Zink, Nickel und Eisen besteht.
  • Gemäß einer Ausführungsform weist die integrierte Schaltung weiterhin zumindest eine weitere Durchkontaktierung auf, die durch die anorganische Materialschicht ausgebildet ist, wobei sich die zumindest eine weitere Durchkontaktierung zwischen der Oberseite der anorganischen Materialschicht und der zweiten Seite des Trägers erstreckt; und wobei die zumindest eine weitere Durchkontaktierung zumindest einen Teil der weiteren Kontaktfläche, die auf der zweiten Seite des Trägers ausgebildet ist, bedeckt.
  • Gemäß einer Ausführungsform weist die integrierte Schaltung weiterhin ein Lötmaterial auf, das über der zumindest einen Durchkontaktierung auf der Oberseite der anorganischen Materialschicht aufgebracht ist.
  • Gemäß einer Ausführungsform weist die integrierte Schaltung weiterhin Lötmaterial auf, das über der zumindest einen Durchkontaktierung und der zumindest einen weiteren Durchkontaktierung auf der Oberseite der anorganischen Materialschicht aufgebracht ist.
  • Einige Ausführungsformen stellen ein Chipgehäuse bereit, das Folgendes aufweist: einen Halbleiterwafer, der zumindest eine elektronische Schaltung und zumindest ein Kontaktpad, das über einer ersten Waferseite ausgebildet ist, aufweist, wobei das zumindest eine elektronische Bauteil mit dem zumindest einen Kontaktpad elektrisch verbunden ist; eine Schicht mit einem Unterschied im Wärmeausdehnungskoeffizienten von weniger als 100% im Vergleich zum Wärmeausdehnungskoeffizienten des Halbleiterwafers, wobei die Schicht mittels Waferbonden mit dem Halbleiterwafer über dem zumindest einen Kontaktpad verbunden ist; und zumindest eine elektrisch Verbindung, die durch die Schicht ausgebildet ist und mit dem zumindest einen Kontaktpad in elektrischem Kontakt ist.
  • Gemäß einer Ausführungsform weist der Halbleiterwafer zumindest ein Material auf aus der folgenden Gruppe von Materialien, wobei die Gruppe von Materialien aus Silizium, Galliumarsenid, Indiumphosphid, Galliumnitrid und Siliziumcarbid besteht.
  • Gemäß einer Ausführungsform weist die Schicht ein Substrat auf, das aus dem gleichen Material besteht wie der Halbleiterwafer.
  • Gemäß einer Ausführungsform weist die Schicht zumindest ein Material auf, das aus der folgenden Gruppe von Materialien ausgewählt ist, wobei die Gruppe von Materialien aus Silizium, Galliumarsenid, Indiumphosphid, Galliumnitrid, Glas, Aluminiumoxid und Siliziumcarbid besteht.
  • Einige Ausführungsformen stellen ein Verfahren zur Herstellung einer integrierten Schaltung bereit, wobei das Verfahren Folgendes aufweist: Waferbonden einer anorganischen Materialschicht mit einer ersten Seite des Trägers, wobei der Träger zumindest ein elektronisches Bauteil und zumindest eine Kontaktfläche, die auf der ersten Seite des Trägers angeordnet ist, umfasst, wobei das zumindest eine elektronische Bauteil mit der zumindest einen Kontaktfläche elektrisch verbunden ist; und Ausbilden zumindest einer Durchkontaktierung durch die anorganische Materialschicht, wobei die zumindest eine Durchkontaktierung mit der zumindest einen Kontaktfläche in Kontakt ist.
  • Gemäß einer Ausführungsform weist das Waferbonden einer anorganischen Materialschicht mit der ersten Seite eines Trägers das direkte Bonden der anorganischen Materialschicht mit der ersten Seite des Trägers auf.
  • Gemäß einer Ausführungsform weist das Waferbonden einer anorganischen Materialschicht mit der ersten Seite eines Trägers das Waferbonden der anorganischen Materialschicht mit der ersten Seite des Trägers durch zumindest eines aus anodischem Bonden, Fusionsbonden, Thermokompressionsbonden, reaktivem Bonden, eutektischem Bonden, Glas-Frit-Bonden und adhäsivem Bonden, auf.
  • Gemäß einer Ausführungsform weist das Waferbonden einer anorganischen Materialschicht mit der ersten Seite eines Trägers das Waferbonden der anorganischen Materialschicht, die einen Halbleiterwafer aufweist, mit der ersten Seite des Trägers, auf.
  • Gemäß einer Ausführungsform weist das Waferbonden einer anorganischen Materialschicht mit der ersten Seite eines Trägers das Waferbonden der anorganischen Materialschicht auf, die zumindest eines aus Silizium, Galliumarsenid, Indiumphosphid, Galliumnitrid, Glas, Aluminiumoxid oder Siliziumcarbid aufweist, mit der ersten Seite des Trägers.
  • Gemäß einer Ausführungsform weist die Ausbildung zumindest einer Durchkontaktierung durch die anorganische Materialschicht das selektive Entfernen zumindest eines Teils der anorganischen Materialschicht auf, um einen Kanal auszubilden, der sich von der zumindest einen Kontaktfläche zur Oberseite der anorganischen Materialschicht erstreckt, und das Abscheiden von elektrisch leitendem Material im Kanal, wobei das elektrisch leitende Material mit der zumindest einen Kontaktfläche in Kontakt ist.
  • Gemäß einer Ausführungsform weist das Verfahren weiterhin das Ausbilden zumindest einer weiteren Durchkontaktierung durch die anorganische Materialschicht auf, wobei sich die zumindest eine weitere Durchkontaktierung zwischen der Oberseite der anorganischen Materialschicht und der zweite Seite des Trägers erstreckt, wobei die zumindest eine weitere Durchkontaktierung zumindest einen Teil einer weiteren Kontaktfläche bedeckt, die auf der zweiten Seite des Trägers ausgebildet ist.
  • Gemäß einer Ausführungsform weist das Verfahren weiterhin das Aufbringen von Lötmaterial über der zumindest einen Durchkontaktierung auf der Oberseite der anorganischen Materialschicht auf.
  • Gemäß einer Ausführungsform weist der Träger einen ersten Wärmeausdehnungskoeffizienten auf, und die anorganische Materialschicht weist einen zweiten Wärmeausdehnungskoeffizienten auf, wobei der zweite Wärmeausdehnungskoeffizient einen Unterschied von weniger als 100% zum ersten Wärmeausdehnungskoeffizienten aufweist.
  • In den Zeichnungen stehen ähnliche Bezugszeichen für dieselben Teile in den unterschiedlichen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, sondern es wurde mehr Wert auf die Veranschaulichung der Prinzipien der Erfindung gelegt. In der nachfolgenden Beschreibung sind einige Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, wobei:
  • 1 ein Verfahren zur Herstellung einer integrierten Schaltung gemäß einer Ausführungsform zeigt;
  • 2A bis 2I ein Verfahren zur Herstellung einer integrierten Schaltung gemäß einigen Ausführungsformen zeigen;
  • 3A und 3B einen Teil eines Verfahrens zur Herstellung einer integrierten Schaltung gemäß einiger Ausführungsformen zeigen; und
  • 4 eine integrierte Schaltung gemäß einer Ausführungsform zeigt.
  • Beschreibung
  • Die nachfolgende ausführliche Beschreibung nimmt Bezug auf die beiliegenden Zeichnungen, die zur Veranschaulichung spezifische Details und Ausführungsformen zeigen, in denen die Erfindung umgesetzt werden kann.
  • Das Wort „beispielhaft” ist in der Bedeutung „als Beispiel, Fall oder Veranschaulichung dienend” zu verstehen. Eine Ausführungsform oder ein Design, die hierin als „beispielhaft” beschrieben sind, ist nicht notwendigerweise gegenüber anderen Ausführungsformen oder Designs bevorzugt oder vorteilhaft.
  • Das Wort „über” in Verbindung mit einem aufgebrachten Material, das „über” einer Seite oder Oberfläche ausgebildet ist, kann hierin bedeuten, dass das aufgebrachte Material „direkt auf”, z. B. in direktem Kontakt mit, der jeweiligen Seite oder Oberfläche ausgebildet ist. Das Wort „über” kann hierin aber auch bedeuten, dass das aufgebrachte Material „indirekt auf” der jeweiligen Seite oder Oberfläche ausgebildet ist, wobei eine oder mehrere zusätzliche Schichten zwischen der jeweiligen Seite oder Oberfläche und dem aufgebrachten Material angeordnet sind.
  • Derzeit bekannte Verfahren zur Verkapselung von Chips weisen aufgrund der unterschiedlichen WAK und der Feuchtigkeitsabsorption, die durch die Einschränkungen der derzeit verwendeten Verkapselungsmaterialien gegeben sind, immer noch Zuverlässigkeitsprobleme auf. Neben der Bereitstellung einer umgebenden Struktur für Halbleiterbauteile müssen Verkapselungsmaterialien auch elektrische Verbindungen isolieren, die mit den Halbleiterbauteilen verbunden sein können.
  • Verkapselungsmaterialien wurden bisher als Abdeckmaterial eingesetzt, das auf einen Halbleiterwafer gebonded werden kann. Das Abdeckmaterial kann aus Glas oder einem Leiterrahmenmaterial bestehen, und falls notwendig auch mit leitenden Materialien versehen sein. Außerdem ist es möglich, dass die Verkapselungsmaterialien anorganische oder organische Materialien aufweisen, die zur elektrischen Passivierung und Isolierung verwendet werden können und einen luftdichten Verschluss bereitstellen können. Elektrische Verdrahtung oder Neuverdrahtung kann im Allgemeinen auf der Oberfläche des Halbleiterwafers ausgebildet werden, in den Bereichen unter dem Deckmaterial.
  • Einige Ausführungsformen können sich mit Themen in Verbindung mit Zuverlässigkeit beschäftigen, beispielsweise durch Verbesserung der Diskrepanz im Wärmeausdehnungskoeffizienten (WAK) zwischen einem Halbleiterbauteil und einem Gehäuseverkapselungsmaterial. Einige Ausführungsformen können ein Verkapselungsmaterial als Gehäusematerial für ein Halbleiterbauteil bereitstellen, wobei das Verkapselungsmaterial ein anorganisches Material sein kann. Das anorganische Material kann die Feuchtigkeitsabsorption verringern oder aufheben und die WAK-Diskrepanz zwischen dem Verkapselungsmaterial, den aktiven elektrischen Bauteilen und dem Halbleiterwafer, in dem die aktiven elektrischen Bauteile ausgebildet werden können, verringern. Das Gehäuseverkapselungsmaterial kann ein Waferträger, z. B. ein Siliziumwafer, sein, der einen Strukturträger für die Abdünnung der Rückseite des Wafers des Halbleiterbauteils bereitstellen kann. Die Gehäuseverkapselung kann nicht nur die aktiven elektrischen Bauteile des Halbleiterwafers bedecken oder zumindest teilweise umgeben, sondern auch ein Mittel zur Ausbildung von Durchkontaktierungen durch das Gehäuseverkapselungsmaterial bereitstellen, um einen Kontakt mit dem Halbleiterbauteil herzustellen.
  • 1 zeigt ein Verfahren 100 zur Herstellung einer integrierten Schaltung gemäß einer Ausführungsform. Das Verfahren 100 kann Folgendes aufweisen:
    Waferbonden einer anorganischen Materialschicht auf eine erste Seite eines Trägers, wobei der Träger zumindest ein elektronisches Bauteil und zumindest eine Kontaktfläche, die auf der ersten Seite des Trägers angeordnet ist, aufweist, wobei das zumindest eine elektronische Bauteil mit der zumindest einen Kontaktfläche elektrisch verbunden ist (in 110); und
    Ausbilden zumindest einer Durchkontaktierung durch die anorganische Materialschicht, wobei die zumindest eine Durchkontaktierung mit der zumindest einen Kontaktfläche in Kontakt ist (in 120).
  • 2A bis 2I zeigen einige schematische Querschnittsdarstellungen von Verarbeitungsstufen in einem Verfahren zur Herstellung einer integrierten Schaltung gemäß einer Ausführungsform.
  • 2A zeigt in der Darstellung 210 einen Träger 202 gemäß einer Ausführungsform. Der Träger 202 kann einen Halbleiterwafer, z. B. ein Halbleiterwafersubstrat, aufweisen. Gemäß einigen Ausführungsformen kann der Träger 202 zumindest eines aus Folgendem aufweisen: Silizium (Si), z. B. dotiertes oder undotiertes Silizium; Germanium (Ge); Galliumarsenid (GaAs); Indiumphosphid (InP); Galliumnitrid (GaN); Siliziumcarbid (SiC); und Indiumgalliumarsenid (InGaAs).
  • Die Darstellung 210 zeigt einen Träger 202, der ein oder mehrere elektrische Bauteile 214 aufweist, die im Träger 202 ausgebildet sind. Diese elektrischen Bauteile 214 wurden üblicherweise in Front-End-Prozessen hergestellt, wobei elektrisch aktive Bereiche der einen oder mehreren elektrischen Bauteile im Träger 202 ausgebildet werden können.
  • Die aktiven Schaltungsbereiche können im Allgemeinen auf der Oberseite des Trägers 202 ausgebildet werden, z. B. auf der ersten Chipseite 206, und können unterschiedliche Bereiche mit unterschiedlicher Leitfähigkeit, unterschiedlichem Dotierungstyp, unterschiedlicher Dotierungskonzentration und unterschiedlicher Größe umfassen. Diese aktiven Schaltungsbereiche können beispielsweise Sourcebereiche und/oder Gatebereiche und/oder Kanalbereiche aufweisen.
  • Als Beispiel zur Veranschaulichung des zugrundeliegenden Prinzips gemäß einiger Ausführungsformen kann ein elektrisches Bauteil 214 ein einzelner vertikaler Feldeffekttransistor, z. B. ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), sein, der Source-/Drainbereiche, einen Körperbereich und ein isoliertes Gate umfassen kann, die in den Figuren nicht dargestellt sind aber zusammen als elektrisches Bauteil 214 bezeichnet werden können. Der Träger 202 kann zumindest eine Kontaktfläche 204, z. B. Kontaktpads, aufweisen, die über oder auf der ersten Chipseite 206 ausgebildet sein können. Die Kontaktfläche(n) 204 können über den aktiven Schaltungsbereichen ausgebildet sein und in elektrischem Kontakt mit den aktiven Schaltungsbereichen der elektrischen Bauteile 214 sein. Die Kontaktfläche(n) 204 können als Kontaktpad(s) oder Vorderseitenelektrode(n) bezeichnet werden. Der Träger 202 kann Vorderseitenelektroden umfassen, beispielsweise eine Sourceelektrode 204S und eine Gateelektrode 204G. Die Sourceelektrode 204S kann über einem Sourcebereich des elektrischen Bauteils angeordnet sein und elektrisch damit verbunden sein. Die Gateelektrode 204G kann über einer Gateisolationsschicht angeordnet sein und von einem Körperbereich des elektrischen Bauteils isoliert sein. In einem Leistungs-MOSFET und in Leistungsbauelementen im Allgemeinen kann elektrischer Strom vertikal in den Leistungstransistoren fließen, beispielsweise zwischen der ersten Chipseite 206 und der zweiten Chipseite 208. Strom, z. B. Elektronen, können zwischen Kontaktfläche(n) 204, die über oder direkt auf der ersten Chipseite 206 angeordnet ist/sind, und eine oder mehreren weiteren Kontaktflächen (nicht dargestellt), die über oder direkt auf einer zweiten Chipseite 208 angeordnet sein kann, fließen. Als Beispiel kann Strom, z. B. Elektronen, zwischen der Sourceelektrode 204S und der Drainelektrode 204D (nicht dargestellt) fließen. Die in nachfolgenden Bearbeitungsschritten ausgebildete Drainelektrode 204D kann über einem Drainbereich angeordnet sein, der in einem Substratbereich 212 des Trägers 202 ausgebildet sein kann oder Teil davon sein kann. Die Drainelektrode 204D kann als Rückseitenmetallisierung bezeichnet werden und in nachfolgenden Bearbeitungsschritten ausgebildet werden, z. B. nach der Abdünnung des Trägers 202 von der zweiten Chipseite 208 aus bis eine geeignete Dicke erreicht ist.
  • Natürlich können die oben beschriebenen Prinzipien auch für andere integrierte Schaltungen oder vertikale und/oder laterale Bauteile gelten. Gemäß einiger anderer Ausführungsformen kann das elektrische Bauteil 214 zumindest eines aus Folgenden aufweisen: einen Leistungsbipolartransistor, einen Leistungsfeldeffekttransistor, einen bipolaren Leistungstransistor mit isoliertem Gate, einen Thyristor, einen MOS-gesteuerten Thyristor, einen gesteuerten Siliziumgleichrichter, eine Schottky-Leistungsdiode, eine Siliziumcarbiddiode und eine Galliumnitridvorrichtung.
  • Es versteht sich, dass der Träger 202 einen Halbleiterwafer unterschiedlicher Größen enthalten oder ein solcher sein kann. Als Beispiel kann der Träger 202 einen Durchmesser im Bereich von etwa 25 mm bis etwa 500 mm, z. B. von etwa 100 mm bis etwa 500 mm, z. B. etwa 200 mm bis etwa 400 mm, aufweisen. Es versteht sich jedoch, dass der Träger 202 nicht auf diese Größe eingeschränkt sein muss, und dass die in dieser Beschreibung dargelegten Prinzipien auch für Träger mit anderen Größen außerhalb dieser Bereiche gelten können.
  • Die Darstellung 210 zeigt einen Träger 202, der zwei benachbarte elektrische Bauteile 214 aufweisen kann. Es versteht sich, dass eine Vielzahl von elektrischen Bauteilen 214, z. B. bis zu zwei oder drei oder vier oder sogar bis zu Dutzenden, Hunderten oder Tausenden von elektrischen Bauteilen, auf einem einzelnen Halbleiterwafer, d. h. Träger 202, ausgebildet sein können. Als Beispiel kann der Träger 202 gemäß einigen Ausführungsformen eine Vielzahl von Chips oder Chips ohne Gehäuse (Dies) aufweisen, wobei jeder Chip oder Die zumindest ein elektrisches Bauteil umfasst. Der Einfachheit halber können die benachbarten elektrischen Bauteile 214 in der Darstellung 210 veranschaulichend so dargestellt werden, als gehörten sie zu unterschiedlichen Chips, z. B. Chip 1 und Chip 2. D. h. Chip 1 kann in nachfolgenden Chip-Dicing-Verfahren von Chip 2 abgetrennt oder vereinzelt werden. Es versteht sich jedoch, jeder vereinzelte Chip, je nachdem wie die Trennlinien verlaufen oder bestimmt sind, mehr als ein elektrisches Bauteil 214 aufweisen kann. Als Beispiel können gemäß einer anderen Ausführungsform beide benachbarte elektrische Bauteile 214 nach dem Auftrennen der Chips Teil eines einzelnen Chips sein.
  • Es versteht sich, dass die hierin und nachfolgend beschriebenen Prozesse an einem einzelnen Chip oder auf Waferebene angewandt werden können, d. h. parallel und simultan an einer Vielzahl von Chips, die in einem einzelnen Wafer ausgebildet sind.
  • Wie in der Darstellung 210 zu sehen kann der Träger 202 eine dielektrische Schicht 216 aufweisen, die über der ersten Seite 206 des Trägers 202 ausgebildet ist. Es ist möglich, dass eine Vielzahl von dielektrischen Schichten 216 über der ersten Seite 206 ausgebildet ist, der Einfachheit halber ist in den Figuren jedoch nur eine einzelne dielektrische Schicht 216 dargestellt. Im Allgemeinen kann die dielektrische Schicht 216 in Bereichen zwischen Kontaktbereich(en) 204 ausgebildet sein, beispielsweise zwischen der/den benachbarten Sourceelektrode(n) 204S und Gateelektrode(n) 204G, und kann zur Trennung und elektrischen Isolierung der elektrisch leitenden Sourceelektrode(n) 204S und Gateelektrode(n) 204G voneinander eingesetzt werden. Die dielektrische Schicht 216 kann Siliziumoxid umfassen oder daraus bestehen, z. B. Phosphosilicatglas (PSG) und/oder Borophosphosilicatglas (BPSG), die unter Anwendungen von Abscheidungsverfahren, wie z. B. chemischem Aufdampfen (CVD), Sputtern, hochdichtem Plasma oder thermischer Oxidation, aufgebracht werden können. Die dielektrische Schicht 216 kann als Teil von interdielektrischen Metallisierungsebenen ausgebildet sein, die über der ersten Seite 206 des Trägers 202 ausgebildet sind.
  • 2B bis 2D zeigen in den Darstellungen 220 bis 240, wie die anorganische Schicht 218 mittels Waferbonden mit der ersten Seite 206 des Trägers 202 verbunden werden kann.
  • Die anorganische Materialschicht 218 kann einen Wafer aufweisen, der ein anorganisches Material umfasst oder daraus besteht. Gemäß einigen Ausführungsformen kann die anorganische Materialschicht 218 Silizium enthalten. Als Beispiel kann die anorganische Materialschicht 218 einen Siliziumwafer enthalten, z. B. einen undotierten Siliziumwafer. Gemäß anderen Ausführungsformen kann die anorganische Materialschicht 218 zumindest ein Material aus der folgenden Gruppe von Materialien aufweisen, wobei die Gruppe von Materialien aus Silizium (Si), Galliumarsenid (GaAs), Indiumphosphid (InP), Galliumnitrid (GaN), Glas, Aluminiumoxid (Al2O3) und Siliziumcarbid (SiC) besteht.
  • Der Träger 202 kann eine Dicke tc im Bereich von etwa 250 μm bis etwa 900 μm, z. B. etwa 300 μm bis etwa 600 μm, aufweisen. Gemäß einigen Ausführungsformen kann die anorganische Materialschicht 218 eine Dicke ti im Bereich von etwa 250 μm bis etwa 900 μm, z. B. etwa 300 μm bis etwa 600 μm, aufweisen. Es versteht sich jedoch, dass der Träger 202 und das anorganische Material 218 nicht auf diese Dicke eingeschränkt sind, sondern auch andere Dicken außerhalb der oben genannten Bereich aufweisen können.
  • Die anorganische Materialschicht 218 kann eine Oberseite 222 und eine Unterseite 224 aufweisen, wobei die Unterseite 224 in eine Richtung weist, die der Oberseite 222 entgegengesetzt ist. Die anorganische Materialschicht 218 kann weiterhin eine dielektrische Schicht 226 umfassen, die über der Unterseite 224 ausgebildet ist. Eine weitere dielektrische Schicht 226 kann Siliziumoxid enthalten oder daraus bestehen, z. B. Phosphosilicatglas (PSG) und/oder Borophosphosilicatglas (BPSG). Die weitere dielektrische Schicht 226 kann das gleiche Material wie die dielektrische Schicht 216 enthalten oder daraus bestehen.
  • Wie in der Darstellung 230 in 2C zu sehen ist, können der Träger 202 und die anorganische Materialschicht 218 zusammengebracht werden. Die erste Chipseite 206 des Trägers 202 kann an die Unterseite 224 der anorganischen Materialschicht 218 angefügt werden. Die erste Chipseite 206 und die Unterseite 224 können über die dielektrische Schicht 216 und die weitere dielektrische Schicht 226 miteinander verbunden sein.
  • Die anorganische Materialschicht 218 kann mittels Waferbonden mit der ersten Seite 206 des Trägers 202 verbunden sein, z. B. durch direktes Bonden der anorganischen Materialschicht 218 auf die erste Seite 206 des Trägers 202. Ein Beispiel für anodisches Bonden ist in 2C zu sehen. Beim anodischen Bonden kann der aktive Siliziumwafer, z. B. der Träger 202, direkt über eine dielektrische Siliziumdioxidschicht und weitere dielektrische Schichten 216, 226 mit der anorganischen Materialschicht 218 verbunden werden, ohne zusätzliche dazwischenliegende Haft- oder Klebstoffe. Es versteht sich, dass gemäß anderen Ausführungsformen andere Verfahren zum Waferbonden des Trägers 202 auf die anorganische Materialschicht 218 ausgeführt werden können. Diese Verfahren können zumindest eines aus Fusionsbonden, Thermokompressionsbonden und reaktivem Bonden aufweisen.
  • Gemäß weiteren Ausführungsformen ist es auch möglich, den Träger 202 unter Verwendung einer Zwischenschicht 248 zwischen dem Träger 202 und dem anorganischen Material 218 mittels Waferbonden mit dem anorganischen Material 218 zu verbinden. Solche Verfahren zum indirekten Bonden können eutektisches Bonden, Glas-Frit-Bonden und adhäsives Bonden aufweisen.
  • Als Beispiel kann, wie in 3A und 3B dargestellt ist, indirektes Bonden wie in den Querschnittsdarstellungen 310 und 320 dargestellt ausgeführt werden. Die Zwischenschicht 248 kann über oder direkt auf der weiteren dielektrischen Schicht 226 aufgebracht werden, z. B. über der Unterseite 224 der anorganischen Materialschicht 218, wie in Darstellung 310 zu sehen ist. Als Beispiel für einen adhäsiven Bondingprozess kann die Zwischenschicht 248 eine Kleb- oder Haftpaste 248 aufweisen, die auf der weiteren dielektrischen Schicht 226 aufgebracht sein kann, z. B. mittels gleichmäßigem Schleuderbeschichten. Durch die Anwendung von Wärme und Druck, durch den die anorganische Materialschicht 218 und der Träger 202 zusammengefügt werden, können die anorganische Materialschicht 218 und der Träger 202 fest miteinander verbunden werden. Gemäß weiteren Ausführungsformen, bei denen beispielsweise eutektisches Bonden zum Verbinden der anorganischen Materialschicht 218 mit dem Träger 202 eingesetzt werden kann, kann die Zwischenschicht 248 ein Metall oder eine Metalllegierung, z. B. mit Gold (Au) oder Aluminium (Al), enthalten. Gemäß weiteren Ausführungsformen, beispielsweise beim Glas-Frit-Bonden, kann die Zwischenschicht 248 eine Glas-Fritte aufweisen.
  • Wie in den Darstellungen 240 und 320 zu sehen, kann der Träger 202 hermetisch mit der anorganischen Materialschicht 218 zusammengefügt oder verbunden sein. In der Darstellung 240 sind der Träger 202 und die anorganische Materialschicht 218 direkt miteinander verbunden dargestellt. In der Darstellung 320 sind der Träger 202 und die anorganische Materialschicht 218 über eine Zwischenschicht 248 miteinander verbunden dargestellt.
  • Es versteht sich, dass der Träger 202 einen ersten Wärmeausdehnungskoeffizienten (WAK1) und die anorganische Materialschicht 218 einen zweiten Wärmeausdehnungskoeffizienten (WAK2) aufweisen kann.
  • Typische WAK-Werte für die Materialien des Trägers 202 und der anorganischen Materialschicht 218 können die Folgenden sein:
    Silizium kann einen WAK von etwa 2,8 × 10–6/K aufweisen;
    Galliumarsenid kann einen WAK von etwa 6,8 × 10–6/K aufweisen;
    Indiumphosphid kann einen WAK von etwa 4,75 × 10–6/K aufweisen;
    Galliumnitrid kann einen WAK von etwa 5,6 × 10–6/K aufweisen;
    Siliziumcarbid kann einen WAK von etwa 4,2 × 10–6/K aufweisen.
  • Der Träger 202 und die anorganische Materialschicht 218 können so gewählt sein, dass der zweite Wärmeausdehnungskoeffizient (WAK2) einen Unterschied von weniger als 100% zum ersten Wärmeausdehnungskoeffizienten (WAK1) aufweist.
  • Anders gesagt gilt: |WAK1WAK2| / WAK1 × 100 ≤ 100 . Mit anderen Worten kann die Differenz zwischen WAK2 und WAK1 etwa gleich oder kleiner sein der Wert von WAK1, anders gesagt gilt: WAK2WAK1 ≤ WAK1. Es versteht sich, dass sich die Differenz gemäß einigen Ausführungsformen auf den absoluten Wert der Differenz zwischen WAK2 und WAK1 beziehen kann.
  • Gemäß einigen Ausführungsformen können der Träger 202 und die anorganische Materialschicht 218 aus dem gleichen Material oder den gleichen Materialien bestehen. Beispielsweise können der Träger 202 und die anorganische Materialschicht 218 etwa gleich WAKs aufweisen, d. h. WAK1 kann etwa gleich sein wie WAK2. Als Beispiel kann der Träger 202 einen Siliziumwafer aufweisen, der einen WAK von etwa 2,8 (× 10–6/K) aufweist, und die anorganische Materialschicht 218 kann einen Siliziumwafer umfassen, der einen WAK von etwa 2,8 (× 10–6/K) aufweist. Gemäß einigen Ausführungsformen können der Träger 202 und die anorganische Materialschicht 218 so gewählt sein, dass der WAK2 einen Unterschied von weniger als 100% zu WAK1 aufweist. Als Beispiel kann der Träger 202 einen. Siliziumwafer aufweisen, der einen WAK von etwa 2,8 (× 10–6/K) aufweist, und die anorganische Materialschicht 218 kann einen Siliziumcarbidwafer aufweisen, der einen WAK von etwa 4,2 (× 10–6/K) aufweist. Gemäß einigen Ausführungsformen können der Träger 202 und die anorganische Materialschicht 218 so gewählt sein, dass der WAK2 einen Unterschied von etwa 100% zu WAK1 aufweist. Als Beispiel kann der Träger 202 einen Siliziumwafer aufweisen, der einen WAK von etwa 2,8 (× 10–6/K) aufweist. Die anorganische Materialschicht 218 kann einen Galliumnitridwafer aufweisen, der einen WAK von etwa 5,6 (× 10–6/K) aufweist.
  • Neben den möglichen Materialien, die oben als anorganisches Material 218 genannt wurden, kann die anorganische Materialschicht 218 gemäß anderen Ausführungsformen auch Aluminiumoxid oder Glasarten aufweisen. Als Beispiel kann Aluminiumoxid einen WAK von etwa 6 × 10–6/K bis etwa 8 × 10–6/K aufweisen. Glasarten, wie z. B. Borosilicatglas, können einen WAK von etwa 3,0 × 10–6/K aufweisen. Quarzglas kann einen WAK von etwa 0,5 × 10–6/K aufweisen. Natronkalkglas kann einen WAK von etwa 7,6 × 10–6/K aufweisen.
  • Als Beispiel kann der Träger 202 einen Siliziumcarbidwafer aufweisen, der einen WAK von etwa 4,2 (× 10–6/K) aufweisen kann, und die anorganische Materialschicht 218 kann Borosilicatglas aufweisen, das einen WAK von etwa 3 (× 10–6/K) aufweisen kann.
  • 2E zeigt in der Darstellung 250 die Rückseitenabdünnung des aktiven Wafers, Träger 202. Der Träger 202 kann von der zweiten Chipseite 208 des Trägers 202 aus abgedünnt werden, bis die erforderliche Enddicke, tf, erreicht ist. Gemäß einigen Ausführungsformen kann die erforderliche Enddicke, tf, etwa 100 μm betragen. Gemäß einigen Ausführungsformen kann die erforderliche Enddicke, tf, weniger als etwa 100 μm betragen; sie kann beispielsweise im Bereich von etwa 50 μm bis etwa 100 μm liegen. Während der Abdünnung kann die anorganische Materialschicht 218 ein Träger oder eine stützende Haltevorrichtung für den Träger 202 sein, sogar nach der Abdünnung von Träger 202 noch. Gemäß einigen Ausführungsformen kann anschließend die anorganische Materialschicht 218 ebenfalls abgedünnt werden, z. B. von der Oberseite 222 oder der anorganischen Materialschicht 218 aus, bis eine erforderliche Enddicke tfi erreicht ist. Die Enddicke der anorganischen Materialschicht 218 kann etwa 100 μm oder weniger als etwa 100 μm betragen; beispielsweise kann sie im Bereich von etwa 50 μm bis etwa 100 μm liegen. Es versteht sich, dass die angegebenen Bereiche nur als Beispiel dienen und dass gemäß anderen Ausführungsformen auch andere Dicken außerhalb dieser Bereiche möglich sind.
  • 2F zeigt in Darstellung 260 die Waferbond-Struktur nach dem Waferbonden und/oder Abdünnen. Wie in der Darstellung 260 zu sehen kann zumindest ein Teil der anorganischen Materialschicht selektiv entfernt werden, um ein oder mehrere Löcher oder Kanäle 228 über die eine oder mehreren Kontaktflächen 204 auszubilden. Der eine oder die mehreren Kanäle 228 können durch die anorganische Materialschicht 218 verlaufen und können durch selektives Entfernen von Teilen der anorganischen Materialschicht 218 ausgebildet werden. Der eine oder die mehreren Kanäle 228 können sich von der Oberseite 222 der anorganischen Materialschicht 218 aus nach unten zu der einen oder den mehreren Kontaktflächen 204 erstrecken, die auf der ersten Chipseite 206 des Trägers 202 ausgebildet sind. Als Beispiel können durch selektives Entfernen von Teilen der anorganischen Materialschicht 218 die Sourceelektrode 204S und die Gateelektrode 204G freigelegt werden. Als Beispiel kann ein Kanal 228S über der Sourceelektrode 204S ausgebildet werden, wodurch die Sourceelektrode 204S durch die Entfernung eines Teils der anorganischen Materialschicht 218, welche die Sourceelektrode 204S bedeckt, freigelegt wird. Als weiteres Beispiel kann ein Kanal 228G über der Gateelektrode 204G ausgebildet werden, wodurch die Gateelektrode 204G durch die Entfernung eines Teils der anorganischen Materialschicht 218, welche die Gateelektrode 204G bedeckt, freigelegt wird.
  • In einem parallelen oder nachfolgenden Vorgang kann ein Durchgangsloch oder Durchgangskanal 232D durch sowohl den Träger 202 als auch die anorganische Materialschicht 218 und zusätzlich durch die dielektrische Schicht 216 und weitere dielektrische Schicht 226 ausgebildet werden. Der Durchgangskanal 232D kann sich von der Oberseite 222 der anorganischen Materialschicht 218 aus zur zweiten Chipseite 208 des Trägers 202 erstrecken. Gemäß einigen Ausführungsformen kann die selektive Entfernung eines oder mehrerer Teile der anorganischen Materialschicht 218 durch Ätzen, z. B. durch ein Bosch-Verfahren, erfolgen. Gemäß weiteren Ausführungsformen kann die selektive Entfernung eines oder mehrerer Teile der anorganischen Materialschicht 218 durch ein mechanisches Entfernungsverfahren, z. B. durch Bohren oder Laserbohren, erfolgen.
  • 2G zeigt in der Darstellung 270 das Auftragen einer metallischen Keimschicht 235 über der einen oder den mehreren Kontaktflächen 204 und über der Vorderseite 222 der anorganischen Materialschicht 218 und der zweiten Chipseite 208 des Trägers 202. Die metallische Keimschicht 235 kann eine Dicke im Bereich von etwa 50 nm bis etwa 140 nm, z. B. etwa 75 bis etwa 110 nm, aufweisen. Die metallische Keimschicht 235 kann zumindest ein Material, ein Element oder eine Legierung aus der folgenden Gruppe von Materialien enthalten, wobei die Gruppe aus Kupfer, Aluminium, Silber, Zinn, Gold, Palladium, Zink, Nickel und Eisen besteht. Es versteht sich, dass die metallische Keimschicht 235 als Vorbereitung für eine Galvanisierung oder Elektroplattierung von elektrisch leitendem Material 234 auf die metallische Keimschicht 235 strukturiert werden kann.
  • 2H zeigt in der Darstellung 280 die Abscheidung von elektrisch leitendem Material 234 auf der metallischen Keimschicht 235, z. B. durch Galvanisierung, z. B. Elektroplattierung.
  • Das elektrisch leitende Material 234 kann über der Keimschicht 235 und über der Vorderseite 222 und der zweiten Chipseite 208 ausgebildet werden. Das elektrisch leitende Material 234 kann in einem oder mehreren Kanälen 228, z. B. 228S, 228G und Kanal 232D, ausgebildet sein und kann den oder die Kanäle 228 und 232D zumindest teilweise oder im Wesentlichen ausfüllen. Der Teil 234E des elektrisch leitenden Materials 234 kann über der zweiten Chipseite 208 ausgebildet sein, z. B. über der metallischen Keimschicht 235, die über der zweiten Chipseite 208 ausgebildet ist. Der Teil 234F des elektrisch leitenden Materials 234 kann über der Vorderseite 222 ausgebildet sein.
  • Die Abscheidung von elektrisch leitendem Material 234 in dem einen oder den mehreren Kanälen 228, 232D kann zur Ausbildung von einer oder mehreren elektrisch leitenden Durchkontaktierungen 236 führen, die in den Kanälen 228S, 228G und 232D ausgebildet sind. Die eine oder mehreren elektrisch leitenden Durchkontaktierungen 236, z. B. 236S, 236G, können das elektrisch leitende Material 234 enthalten oder daraus bestehen. Die eine oder mehreren Durchkontaktierungen 236S, 236G können durch die anorganische Materialschicht 218 ausgebildet sein oder sich durch diese erstrecken. Die eine oder mehreren Durchkontaktierungen 236S, 236G können in physikalischer und elektrischer Verbindung mit der einen oder den mehreren Kontaktflächen 204 stehen.
  • Als Beispiel kann das elektrisch leitende Material 234, das im Kanal 228S ausgebildet ist, die Durchkontaktierung 236S bilden, die sich durch die anorganische Materialschicht 218 erstrecken kann. Die Durchkontaktierung 236S kann über der Kontaktfläche 204S ausgebildet sein und in physikalischer und elektrischer Verbindung mit der Kontaktfläche 204S stehen. Auf ähnliche Weise kann das elektrisch leitende Material 234, das im Kanal 228G ausgebildet ist, die Durchkontaktierung 236G bilden, die sich durch die anorganische Materialschicht 218 erstrecken kann. Die Durchkontaktierung 236G kann über der Kontaktfläche 204G ausgebildet sein und in physikalischer und elektrischer Verbindung mit der Kontaktfläche 204G stehen.
  • Das elektrisch leitende Material 234, das im Kanal 232D ausgebildet ist, kann eine weitere Durchkontaktierung 236D bilden, die sich durch die anorganische Materialschicht 218, die dielektrische Schicht 216, die weitere dielektrische Schicht 226 und den Träger 202 erstrecken kann. Die weitere Durchkontaktierung 236D kann in Verbindung mit dem Teil 234B stehen, der über der zweiten Seite 208 des Trägers 202 ausgebildet ist. Es versteht sich, dass der Teil 234B zumindest einen Teil einer weiteren Kontaktfläche 238, die auf der zweiten Seite 208 des Trägers 202 ausgebildet ist, bedecken kann. Die weitere Kontaktfläche 238 kann sich allgemein auf einen Bereich auf der zweiten Seite 208 des Trägers 202 beziehen, wobei eine Rückseitenmetallisierung oder Drainelektrode 204D (nicht dargestellt) wie vorher beschrieben ausgebildet sein können. Es versteht sich, dass der Teil 234B des elektrisch leitenden Materials 234 Teil einer Drainelektrode 204D (nicht dargestellt) oder Rückseitenmetallisierung auf der zweiten Seite 208 des Trägers sein kann, wobei 234B elektrisch mit dem. elektrischen Bauteil 214 verbunden sein kann, z. B. mit einem Drainbereich des elektrischen Bauteils 214, der im Substratbereich 212 ausgebildet ist. Die weitere Durchkontaktierung 236D, die elektrisch mit 234B verbunden ist, kann den Teil 234B von einer weiteren Kontaktfläche 238 auf der zweiten Chipseite 208 zur Oberseite 222 elektrisch umleiten.
  • Das elektrisch leitende Material 234 (und die Durchkontaktierungen 236S, 236D, 236G) können zumindest ein Material, ein Element oder eine Legierung aus der folgenden Gruppe von Materialien aufweisen, wobei die Gruppe aus Kupfer, Aluminium, Silber, Zinn, Gold, Palladium, Zink, Nickel und Eisen besteht.
  • Es versteht sich, dass der Elektroplattiervorgang durchgeführt werden kann, um das leitende Material 234 über mehreren strukturierten Abschnitten der metallischen Keimschicht 235 abzuscheiden. Das abgeschiedene elektrisch leitende Material 234 kann ein(e) gemeinsame(s) kontinuierliche(s) leitendes Material oder Schicht bilden, das/die im Wesentlichen nahtlos verbunden ist. Als Beispiel können die eine oder die mehreren Durchkontaktierungen 236 und die weitere Durchkontaktierung 236D kontinuierlich mit den Teilen 234F und 234B verbunden sein.
  • Anschließend kann gegebenenfalls auch Lötmaterial 242, z. B. durch Elektroplattieren, über oder direkt auf dem Teil 234F des elektrisch leitenden Materials 234 aufgebracht werden. Mit anderen Worten über der Oberseite 222 der anorganischen Materialschicht 218. Das Lötmaterial 242 kann über der einen oder den mehreren Durchkontaktierungen 236S und/oder 236G und/oder 236D auf der Oberseite 222 der anorganischen Materialschicht 218 ausgebildet sein.
  • 2I zeigt in der Darstellung 290 den Vorgang der Strukturierung und nachfolgenden Vereinzelung. Die Strukturierung kann zuerst durchgeführt werden, um die Metallisierungskontakte für die Chips zu trennen. Darauf kann die Vereinzelung der einzelnen Bauteile folgen, beispielsweise mithilfe eines Dicing-Verfahrens.
  • Zur Strukturierung und Trennung der Metallisierungskontakte kann eine Maskierung, z. B. Photolithographie, eingesetzt werden. Ein oder mehrere Löcher 244 können im elektrisch leitenden Material 234, z. B. im Teil 234F des elektrisch leitenden Materials 234, ausgebildet, z. B. geätzt, werden. Die Löcher 244 oder Spalte können die Durchkontaktierungen 236, 236D voneinander trennen. Als Beispiel kann die Durchkontaktierung 236S, die mit der Sourceelektrode 204S elektrisch verbunden sein kann, elektrisch von der Durchkontaktierung 236G isoliert sein, die mit der Gateelektrode 204G elektrisch verbunden sein kann. Auf diese Weise können die Kontaktmetallisierungsdurchkontaktierungen, die mit der Sourceelektrode 204S und der Gateelektrode 204G verbunden sind, nicht kurzgeschlossen werden. Weiterhin können die Durchkontaktierungen 236S und 236G von der weiteren Durchkontaktierung 236D durch Löcher 244 getrennt sein und dadurch von der weiteren Durchkontaktierung 236D, die mit einer weiteren Kontaktfläche 238 auf der zweiten Chipseite 208 elektrisch verbunden sein kann, elektrisch isoliert sein. Die weitere Durchkontaktierung 236D kann über den Teil 234B, der die über der Kontaktfläche 238 ausgebildete Rückseitenmetallisierung bilden oder zumindest ein Teil davon sein kann, mit der weiteren Kontaktfläche 238 elektrisch verbunden sein, die mit einem Drainbereich des elektrischen Bauteils 214 in elektrischer Verbindung stehen kann.
  • Um den Chip 1 vom Chip 2 zu trennen kann ein Durchgangsloch 246 durch Ätzen oder selektives Entfernen eines Teils der weiteren Durchkontaktierung 236D, die sich von der Oberseite 222 der anorganischen Materialschicht 218 zur zweiten Chipseite 208 des Trägers 202 erstreckt, ausgebildet werden. Die Ausbildung des Durchgangslochs 246 kann das Chipgehäuse 1 und das Chipgehäuse 2 voneinander trennen.
  • Anschließend kann ein vereinzeltes Halbleiterbauteil, z. B. ein Chipgehäuse 1 und/oder Chipgehäuse 2, z. B. einzeln mit einem externen Schaltkreis, mit z. B. einer Leiterplatte in Kontakt gebracht werden. Es versteht sich, dass die Oberseite 222 der anorganischen Materialschicht 218 die Seite eines Chipgehäuses 1 sein kann, die mit dem externen Schaltkreis verbunden sein kann, z. B. mit einer Leiterplatte. Die eine oder mehreren Durchkontaktierungen 236S, 236G, 236D können, mit oder ahne Nachbearbeitung mit Lötmaterial 242, jeweils mit separaten Anschlussstiften der Leiterplatte verlötet oder verbunden werden.
  • Das Verfahren 200 gemäß einigen Ausführungsformen kann durchgeführt werden, um eine integrierte Schaltung oder ein Chipgehäuse gemäß verschiedenen Ausführungsformen herzustellen. Das Chipgehäuse 1, wie es in der Darstellung 290 zu sehen ist und das durch das Verfahren 200 hergestellt werden kann, kann einen Halbleiterwafer 202 umfassen, der zumindest eine elektronische Schaltung 214 und zumindest ein Kontaktpad 204, das über einer ersten Waferseite 206 ausgebildet ist, umfasst. Die elektronische Schaltung 214 kann mit dem Kontaktpad 204 elektrisch verbunden sein. Das Chipgehäuse 1 kann eine Schicht 218 umfassen, die einen Wärmeausdehnungskoeffizienten aufweist, der einen Unterschied von weniger als 100% zum Wärmeausdehnungskoeffizienten des Halbleiterwafers 202 aufweist. Die Schicht 218 kann mittels Waferbonden mit dem Halbleiterwafer 202 über dem zumindest einen Kontaktpad 204 verbunden sein. Das Chipgehäuse 1 kann zumindest eine elektrische Verbindung 236 aufweisen, die durch die Schicht 218 und das elektrisch verbundene Kontaktpad 204 ausgebildet ist.
  • 4 zeigt eine Querschnittsdarstellung 410 einer integrierten Schaltung 452, die gemäß verschiedenen Ausführungsformen hergestellt ist. Die integrierte Schaltung 452 kann ein oder alle der schon in Verbindung mit dem Chipgehäuse 1 beschriebenen Merkmale aufweisen. Die integrierte Schaltung 452 kann. Folgendes umfassen: einen Träger 202, der zumindest ein elektronisches Bauteil 214 und zumindest eine Kontaktfläche 204, die auf der ersten Seite 206 des Trägers 202 angeordnet ist, umfasst. Das elektronische Bauteil 214 kann mit der Kontaktfläche 204 elektrisch verbunden sein. Die integrierte Schaltung 452 kann eine anorganische Materialschicht 218 umfassen, die mittels Waferbonden mit der ersten Seite 206 des Trägers 202 verbunden ist. Der Träger 202 kann einen ersten Wärmeausdehnungskoeffizienten WAK1 aufweisen. Die anorganische Materialschicht 218 kann einen zweiten Wärmeausdehnungskoeffizienten WAK2 aufweisen. Der zweite Wärmeausdehnungskoeffizient WAK2 kann einen Unterschied von weniger als 100% zum ersten Wärmeausdehnungskoeffizienten WAK1 aufweisen. Zumindest eine Durchkontaktierung 236 kann durch die anorganische Materialschicht 218 ausgebildet sein. Die Durchkontaktierung 236 kann mit der Kontaktfläche 204 in Kontakt sein.
  • Einige Ausführungsformen stellen eine Verbindungstechnologie bereit, die eine geringere Anzahl an Gehäuseausbildungsschritten erfordern können. Gemäß einigen Ausführungsformen kann ein Wafer als Einbettungsmaterial und als Trägermaterial für die Rückseitenabdünnung eines Halbleiterwafers, der aktive elektrische Bauteile trägt, dienen. Weiterhin kann der Wafer auch als Passivierungsmaterial dienen, das metallische Verbindungen voneinander trennen oder elektrisch isolieren kann. Da einige Ausführungsformen eine Wegbewegung von typischen organischen Einkapselungsmaterialien bereitstellen, können Probleme in Verbindung mit Feuchtigkeitsabsorption verringert werden. Gute thermische Kühlung kann erreicht werden, und aufgrund der angepassten WAK kann die Zuverlässigkeit erhöht werden, z. B. indem der WAK des aktiven Halbleiterwafers und des Einkapselungswafers abgestimmt sind. Weiterhin können zahlreiche serielle Prozesse bei der Gehäuseausbildung durch weniger parallele Prozesse ersetzt werden.
  • Insbesondere kann ein Halbleiterwafer oder ein Bauteil auf Waferebene mit einem anorganischen Material, z. B. Silizium, eingekapselt werden. Das anorganische Material, d. h. das Einkapselungsmedium, kann als Waferträger verwendet werden, der die Abdünnung der Rückseite unterstützt. Weiterhin kann undotiertes Silizium, ohne ionenimplantierte Bereiche, als Einbettungs- und Abdeckungsmaterial, z. B. auch als Träger, die Ausbildung von Durchkontaktierungen durch das Abdeckungsmaterial ermöglichen. So kann ein vertikaler (letzter) Stromfluss von der Vorderseite eines elektrischen Kontakts am aktiven Wafer erreicht werden, und auch ein vertikaler Signalfluss durch den Einkapselungshalbleiterwafer. Der Einkapselungssiliziumwafer kann mit einer lateralen und/oder vertikalen Isolationsschicht ausgestattet sein, und typische Waferbearbeitungsprozesse, z. B. thermische Oxidation, Abscheidungsprozesse, können eingesetzt werden.
  • Die Erfindung wurde zwar unter Bezugnahme auf spezifische Ausführungsformen dargestellt und beschrieben, es versteht sich jedoch, dass Fachleute auf dem Gebiet der Erfindung verschiedene mögliche Änderungen an der Form und den Details vornehmen können, ohne vom Gedanken und Schutzumfang der Erfindung abzuweichen, wie sie in den Ansprüchen definiert sind. Der Schutzumfang der Erfindung ist somit durch die beiliegenden Ansprüche gegeben, und jegliche Änderungen, die durch die Bedeutung und den Äquivalenzbereich der Ansprüche abgedeckt sind, sind folglich eingeschlossen.

Claims (30)

  1. Integrierte Schaltung, die Folgendes aufweist: einen Träger, der zumindest ein elektronisches Bauteil und zumindest eine auf einer ersten Seite des Trägers angeordnete Kontaktfläche aufweist, wobei das zumindest eine elektronische Bauteil mit der zumindest einen Kontaktfläche elektrisch verbunden ist; einen Wafer mit einer anorganischen Materialschicht, der mit der ersten Seite des Trägers verbunden ist, wobei der Träger einen ersten Wärmeausdehnungskoeffizienten aufweist und wobei die anorganische Materialschicht einen zweiten Wärmeausdehnungskoeffizienten aufweist, wobei der zweite Wärmeausdehnungskoeffizient einen Unterschied von weniger als 100% zum ersten Wärmeausdehnungskoeffizienten aufweist; und zumindest eine Durchkontaktierung, die durch die anorganische Materialschicht gebildet ist, wobei die zumindest eine Durchkontaktierung mit der zumindest einen Kontaktfläche in Kontakt ist.
  2. Integrierte Schaltung nach Anspruch 1, wobei der Träger einen Halbleiterwafer aufweist.
  3. Integrierte Schaltung nach Anspruch 1 oder 2, wobei der Träger zumindest ein Material aus der folgenden Gruppe von Materialien aufweist, wobei die Gruppe von Materialien aus Silizium, Galliumarsenid, Indiumphosphid, Galliumnitrid und Siliziumcarbid besteht.
  4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, wobei der zweite Wärmeausdehnungskoeffizient kleiner als oder etwa gleich groß wie der erste Wärmeausdehnungskoeffizient ist.
  5. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, wobei die anorganische Materialschicht einen Halbleiterwafer aufweist.
  6. Integrierte Schaltung nach einem der Ansprüche 1 bis 5, wobei die anorganische Materialschicht zumindest ein Material aus der folgenden Gruppe von Materialien aufweist, wobei die Gruppe von Materialien aus Silizium, Galliumarsenid, Indiumphosphid, Galliumnitrid, Glas, Aluminiumoxid und Siliziumcarbid besteht.
  7. Integrierte Schaltung nach einem der Ansprüche 1 bis 6, wobei die anorganische Materialschicht aus demselben Material besteht wie der Träger.
  8. Integrierte Schaltung nach einem der Ansprüche 1 bis 7, wobei die anorganische Materialschicht direkt mittels Waferbonden mit der ersten Seite des Trägers verbunden ist
  9. Integrierte Schaltung nach einem der Ansprüche 1 bis 8, wobei der Träger und die anorganische Materialschicht jeweils einen Siliziumwafer aufweisen.
  10. Integrierte Schaltung nach einem der Ansprüche 1 bis 9, wobei das anorganische Material einen WAK-Unterschied von weniger als 100% zum WAK des Materials des Trägers aufweist.
  11. Integrierte Schaltung nach einem der Ansprüche 1 bis 10, wobei die anorganische Materialschicht eine Dicke von etwa 20 μm bis 500 μm aufweist.
  12. Integrierte Schaltung nach einem der Ansprüche 1 bis 11, wobei der Träger eine Dicke im Bereich von etwa 20 μm bis 250 μm aufweist.
  13. Integrierte Schaltung nach einem der Ansprüche 1 bis 12, wobei zumindest ein Teil der zumindest einen Durchkontaktierung über der anorganischen Materialschicht ausgebildet ist.
  14. Integrierte Schaltung nach einem der Ansprüche 1 bis 13, wobei die zumindest eine Durchkontaktierung ein elektrisch leitendes Material aufweist.
  15. Integrierte Schaltung nach einem der Ansprüche 1 bis 14, wobei die zumindest eine Durchkontaktierung zumindest ein Material, ein Element oder eine Legierung aus der folgenden Gruppe von Materialien aufweist, wobei die Gruppe aus Kupfer, Aluminium, Silber, Zinn, Gold, Palladium, Zink, Nickel und Eisen besteht.
  16. Integrierte Schaltung nach einem der Ansprüche 1 bis 15, die weiterhin Folgendes aufweist: zumindest eine weitere Durchkontaktierung, die durch die anorganische Materialschicht gebildet ist, wobei sich die zumindest eine weitere Durchkontaktierung zwischen einer Oberseite der anorganischen Materialschicht und einer zweiten Seite des Trägers erstreckt; und wobei die zumindest eine weitere Durchkontaktierung zumindest einen Teil einer weiteren Kontaktfläche bedeckt, die auf der zweiten Seite des Trägers ausgebildet ist.
  17. Integrierte Schaltung nach einem der Ansprüche 1 bis 16, die weiterhin Folgendes aufweist: Lötmaterial, das über der zumindest einen Durchkontaktierung auf einer Oberseite der anorganischen Materialschicht aufgebracht ist; wobei die integrierte Schaltung vorzugsweise weiterhin Folgendes Lötmaterial aufweist, das über der zumindest einen Durchkontaktierung und der zumindest einen weiteren Durchkontaktierung auf einer Oberseite der anorganischen Materialschicht aufgebracht ist.
  18. Chipgehäuse, das Folgendes aufweist: einen Halbleiterwafer, der zumindest eine elektronische Schaltung und zumindest ein Kontaktpad, das über einer ersten Waferseite ausgebildet ist, aufweist, wobei das zumindest eine elektronische Bauteil mit dem zumindest einen Kontaktpad elektrisch verbunden ist; eine Schicht mit einem Unterschied eines Wärmeausdehnungskoeffizienten von weniger als 100% zum Wärmeausdehnungskoeffizienten des Halbleiterwafers, wobei die Schicht mittels Waferbonden über dem zumindest einen Kontaktpad mit dem Halbleiterwafer verbunden ist; und zumindest eine elektrische Verbindung, die durch die Schicht ausgebildet ist und mit dem zumindest einen Kontaktpad in elektrischem Kontakt ist.
  19. Chipgehäuse nach Anspruch 18, wobei der Halbleiterwafer zumindest ein Material aus der folgenden Gruppe von Materialien aufweist, wobei die Gruppe von Materialien aus Silizium, Galliumarsenid, Indiumphosphid, Galliumnitrid und Siliziumcarbid besteht.
  20. Chipgehäuse nach Anspruch 18 oder 19, wobei die Schicht ein Substrat aufweist, das aus demselben Material besteht wie der Halbleiterwafer.
  21. Chipgehäuse nach einem der Ansprüche 18 bis 20, wobei die Schicht zumindest ein Material aus der folgenden Gruppe von Materialien aufweist, wobei die Gruppe von Materialien aus Silizium, Galliumarsenid, Indiumphosphid, Galliumnitrid, Glas, Aluminiumoxid und Siliziumcarbid besteht.
  22. Verfahren (100) zur Herstellung einer integrierten Schaltung, wobei das Verfahren Folgendes aufweist: Waferbonden einer anorganischen Materialschicht mit einer ersten Seite eines Trägers, wobei der Träger zumindest ein elektronisches Bauteil und zumindest eine Kontaktfläche, die auf einer ersten Seite des Trägers angeordnet ist, umfasst, wobei das zumindest eine elektronische Bauteil mit der zumindest einen Kontaktfläche elektrisch verbunden ist (110); und Ausbilden zumindest einer Durchkontaktierung durch die anorganische Materialschicht, wobei die zumindest eine Durchkontaktierung mit der zumindest einen Kontaktfläche in Kontakt ist (120).
  23. Verfahren (100) nach Anspruch 22, wobei das Waferbonden (110) einer anorganischen Materialschicht mit einer ersten Seite eines Trägers das direkte Bonden der anorganischen Materialschicht mit der ersten Seite des Trägers aufweist.
  24. Verfahren (100) nach Anspruch 22 oder 23, wobei das Waferbonden (110) einer anorganischen Materialschicht mit einer ersten Seite eines Trägers das Waferbonden der anorganischen Materialschicht mit der ersten Seite des Trägers durch zumindest eines aus anodischem Bonden, Fusionsbonden, Thermokompressionsbonden, reaktivem Bonden, eutektischem Bonden, Glas-Frit-Bonden und adhäsivem Bonden aufweist.
  25. Verfahren (100) nach einem der Ansprüche 22 bis 24, wobei das Waferbonden (110) einer anorganischen Materialschicht mit einer ersten Seite eines Trägers das Waferbonden der anorganischen Materialschicht, die einen Halbleiterwafer aufweist, mit der ersten Seite des Trägers aufweist.
  26. Verfahren (100) nach einem der Ansprüche 22 bis 25, wobei das Waferbonden (110) einer anorganischen Materialschicht mit einer ersten Seite eines Trägers das Waferbonden einer anorganischen Materialschicht, die zumindest eines aus Silizium, Galliumarsenid, Indiumphosphid, Galliumnitrid, Glas, Aluminiumoxid oder Siliziumcarbid umfasst, mit der ersten Seite des Trägers umfasst.
  27. Verfahren (100) nach einem der Ansprüche 22 bis 26, wobei das Ausbilden (120) zumindest einer Durchkontaktierung durch die anorganische Materialschicht das selektive Entfernen zumindest eines Teils der anorganischen Materialschicht zur Ausbildung eines Kanals, der sich von der zumindest einen Kontaktfläche zu einer Oberseite der anorganischen Materialschicht erstreckt, und das Aufbringen von elektrisch leitendem Material im Kanal aufweist, wobei das elektrisch leitende Material mit der zumindest einen Kontaktfläche in Kontakt ist.
  28. Verfahren (100) nach einem der Ansprüche 22 bis 27, das weiterhin Folgendes aufweist: Ausbilden zumindest einer weiteren Durchkontaktierung durch die anorganische Materialschicht, wobei sich die zumindest eine weitere Durchkontaktierung zwischen einer Oberseite der anorganischen Materialschicht und einer zweiten Seite des Trägers erstreckt, wobei die zumindest eine weitere Durchkontaktierung zumindest einen Teil einer weiteren Kontaktfläche bedeckt, die auf einer zweiten Seite des Trägers ausgebildet ist.
  29. Verfahren (100) nach einem der Ansprüche 22 bis 28, das weiterhin Folgendes aufweist: Aufbringen von Lötmaterial über der zumindest einen Durchkontaktierung auf der Oberseite der anorganischen Materialschicht.
  30. Verfahren (100) nach einem der Ansprüche 22 bis 29, wobei der Träger einen ersten Wärmeausdehnungskoeffizienten aufweist und wobei die anorganische Materialschicht einen zweiten Wärmeausdehnungskoeffizienten aufweist, wobei der zweite Wärmeausdehnungskoeffizient einen Unterschied von weniger als 100% zum ersten Wärmeausdehnungskoeffizienten aufweist.
DE102013110541.6A 2012-09-25 2013-09-24 Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung Ceased DE102013110541A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/625,893 2012-09-25
US13/625,893 US9165792B2 (en) 2012-09-25 2012-09-25 Integrated circuit, a chip package and a method for manufacturing an integrated circuit

Publications (1)

Publication Number Publication Date
DE102013110541A1 true DE102013110541A1 (de) 2014-03-27

Family

ID=50235504

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013110541.6A Ceased DE102013110541A1 (de) 2012-09-25 2013-09-24 Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung

Country Status (3)

Country Link
US (1) US9165792B2 (de)
CN (1) CN103681609B (de)
DE (1) DE102013110541A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015100868A1 (de) * 2015-01-21 2016-07-21 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102016116499A1 (de) 2016-09-02 2018-03-08 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
US9893027B2 (en) * 2016-04-07 2018-02-13 Nxp Usa, Inc. Pre-plated substrate for die attachment
CN111524849A (zh) * 2019-02-02 2020-08-11 中芯集成电路（宁波）有限公司 半导体结构及其制作方法
CN111146147B (zh) * 2019-12-30 2023-04-28 中芯集成电路（宁波）有限公司 一种半导体器件集成结构及方法
CN111668125B (zh) * 2020-06-19 2022-03-15 绍兴同芯成集成电路有限公司 一种晶圆锡球印刷工艺

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW498435B (en) * 2000-08-15 2002-08-11 Hitachi Ltd Method of producing semiconductor integrated circuit device and method of producing multi-chip module
DE10153176A1 (de) 2001-08-24 2003-03-13 Schott Glas Packaging von Bauelementen mit sensorischen Eigenschaften mit einer strukturierbaren Abdichtungsschicht
WO2003019653A2 (de) * 2001-08-24 2003-03-06 Schott Glas Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
US7312487B2 (en) * 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
US7061099B2 (en) * 2004-09-30 2006-06-13 Intel Corporation Microelectronic package having chamber sealed by material including one or more intermetallic compounds
KR100750741B1 (ko) * 2006-09-15 2007-08-22 삼성전기주식회사 캡 웨이퍼, 이를 구비한 반도체 칩, 및 그 제조방법
US9177893B2 (en) 2011-05-17 2015-11-03 Infineon Technologies Ag Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015100868A1 (de) * 2015-01-21 2016-07-21 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
US9496228B2 (en) 2015-01-21 2016-11-15 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit
DE102015100868B4 (de) * 2015-01-21 2021-06-17 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102016116499A1 (de) 2016-09-02 2018-03-08 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
DE102016116499B4 (de) 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
US11393784B2 (en) 2016-09-02 2022-07-19 Infineon Technologies Ag Semiconductor package devices and method for forming semiconductor package devices

Also Published As

Publication number Publication date
US9165792B2 (en) 2015-10-20
CN103681609B (zh) 2017-01-04
US20140084302A1 (en) 2014-03-27
CN103681609A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
DE102005004160B4 (de) CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
DE102013107787B4 (de) Chipbaugruppe und verfahren zum herstellen einer chipbaugruppe
DE102013104487B4 (de) Verfahren zum Herstellen eines Chipgehäuses
DE102016116499B4 (de) Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102011051823A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
DE112007000832T5 (de) Dünne Plättchen und Metallsubstrate verwendende Halbleiterplättchengehäuse
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102005052563B4 (de) Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102013109558B4 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102011081460A1 (de) Verfahren zum bilden einer durchkontaktierung in einem halbleiterelement und halbleiterelement, das dieselbe aufweist
DE102014100278A1 (de) Chipanordnung und verfahren zur herstellung einer chipanordnung
DE102012111520B4 (de) Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses
DE10351028A1 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102010000402A1 (de) Halbleiteranordnung
DE102013112636B4 (de) Integrierte Schaltung, Halbleiternacktchipanordnung und Verfahren zum Herstellen einer integrierten Schaltung
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
DE102021102421A1 (de) Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren
DE102014105077B4 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat, sowie Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023140000

Ipc: H01L0023290000

R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final