JPH04503283A - 半導体チップを含むインダクタンスの小さいカプセル封じパッケージ - Google Patents

半導体チップを含むインダクタンスの小さいカプセル封じパッケージ

Info

Publication number
JPH04503283A
JPH04503283A JP2509551A JP50955190A JPH04503283A JP H04503283 A JPH04503283 A JP H04503283A JP 2509551 A JP2509551 A JP 2509551A JP 50955190 A JP50955190 A JP 50955190A JP H04503283 A JPH04503283 A JP H04503283A
Authority
JP
Japan
Prior art keywords
lead
contact pad
semiconductor chip
chip
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2509551A
Other languages
English (en)
Inventor
ニュージバウワー,コンスタンティン・アロイス
サタリアーノ,ロバート・ジョセフ
バーゲェス,ジェイムス・フランシス
ワトロース,ドナルド・レランド
Original Assignee
ゼネラル・エレクトリック・カンパニイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゼネラル・エレクトリック・カンパニイ filed Critical ゼネラル・エレクトリック・カンパニイ
Publication of JPH04503283A publication Critical patent/JPH04503283A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171Chromium [Cr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0616Random array, i.e. array with no symmetry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体チップを含むインダクタンスの小さいカプセル封じパッケージ 関連した出願 この出願は、発明者V、A、に、テンプル他の発明の名称「パッケージの蓋の開 口を通抜けるリードを持つ気密パッケージ及びパッケージ済み半導体チップ」と 云う に出願された係属中の米国特許出願通し番号 (出願人控え番号RD−1 8,934)、発明者C,A、ノイゲバウワ他の発明の名称「パッケージの蓋を 通抜けるリードを持つ大電流気密パッケージ及びパッケージ済み半導体チップ」 と云う に出願された係属中の米国特許出願通し番号(出願人控え番号RD−1 9,320)及び発明者C0A、ノイゲバウワ他の発明の名称「内部筒を持つと 共にパッケージの蓋を通抜けるリードを持つ大電流気密パッケージ及びパッケー ジ済み半導体チップ」と云う に出願された係属中の米国特許出願通し番号 ( 出願人控え番号RD−19,321)と関係を有する。これらの出願を二\で引 用しておく。
この発明は半導体装置のパッケージ及びパッケージ済み装置の分野、更に具体的 に云えば、非気密パッケージ及び非気密パッケージ済み装置の分野に関する。
発明の背景 半導体装置は非常に多種多様なパッケージ形式でパッケージされている。その中 には、気密(ガスを通さない)及び非気密(ガスを透過し得る)パッケージの両 方がある。
一般的に、気密パッケージは、非気密パッケージよりも製造するのが一層複雑で あり、その結果、気密パッケージ装置は非気密パッケージ装置よりも、コストが かなり高い。
多くの用途では、気密であることよりもコストの方が一層重要であり、その結果 、多くの装置が非気密パッケージにパッケージされて販売されている。
典型的な非気密パッケージでは、電力装置を含むチップの裏側がパッケージの基 部にはんだ付けされる。この基部が最終的にパッケージされた装置の1つの端子 になる。パッケージの基部からの隔離を希望する場合、パッケージの基部とチッ プの裏側との間に絶縁層を配置する。その後、チップの上側又は前面にある接点 パッドが、パッケージの基部及びチップに対して正しい関係に保持されたリード ・フレームにワイヤ・ボンドによって接続される。その後、チップ、ワイヤ・ボ ンド、及び上側のリード又は端子の一部分が、エポキシ又はその他の材料の様な 絶縁材料の中にカプセル封じされる。上面のリード・フレームを装置の接点パッ ドにワイヤ・ボンドによって結合する1つの理由は、ボンディング機械が、パッ ケージの基部にチップを結合する時の整合はずれがあっても、それを容易に補償 することが出来るからである。こう云うパッケージは、ワイヤ・ボンド・リード を保護する為に、エポキシ材料でカプセル封じすべきチップ・パッドの上方にか なりの場所を必要とすると云う欠点がある。更に、ワイヤ・ボンドは、小電力の 集積回路及び小電力のリードでは、直径が約1ミル(0゜025 +u+)程度 、そして電力用又は大電流装置では、直径が約30乃至40ミル(0,76乃至 1.02m+a)及び長さ約0.3乃至0.5吋(0,76乃至1.27co+ )程度の丸いワイヤを用いて行なわれるのが普通である。この為、これはかなり のインダクタンスを持ち、そのインダクタンスが、電力装置が高い周波数で希望 する通りに動作する能力に悪影響を持つことがある。
電力装置及び高周波装置に使うのに適した半導体装置に対するインダクタンスの 小さい非気密パッケージに対する要望がある。
発明の目的 従って、この発明の主な目的は、インダクタンスが非常に小さい非気密パッケー ジを提供することである。
この発明の別の目的は、ワイヤ・ボンドがなく、ダイスの取付けの不正確さに伴 う問題のない非気密パッケージを提供することである。
発明の要約 上記並びに図面を含めて明細書全体から以下明らかになるその他の目的が、この 発明の好ましい実施例では、装置の上面の接点パッドに比較的幅の広いリードを 直接的に結合した半導体装置パッケージによって達成される。これは、チップを パッケージの基部に結合する前に行なうことが好ましい。それは、パッケージの 基部とチップとの整合は、接点パッドに対する上側電極の整合程問題ではないか らである。この発明の1実施例では、熱圧着を用いて、リードが接点パッドに無 はんだ結合される。
図面の簡単な説明 この発明の要旨は特許請求の範囲に具体的に且つ明確に記載しであるが、この発 明の構成、作用及びその他の目的並びに利点は、以下図面について説明する所か ら最もよく理解されよう。
第1図乃至第7図はこの発明に従って半導体装置をパッケージする方法の相次ぐ 工程を示す。
特に第1図はその上面に接点パッドを持つ半導体チップを示す。
第2図は接点パッドに導電隆起部を結合した第1図のチップを示す。
第3図は第2図のチップに接続するのに使う上側のリード・フレームを示す。
第4図は第2図のチップに使う裏側又はパッケージの基部側のリード・フレーム を示す。
第5図は上側及び裏側の両方のリード・フレームに結合された第2図のチップを 示す。
第6図は絶縁材料で装置をカプセル封じした後の第5図の構造を示す。
第7図はリード・フレームから切取った後のカプセル封じして完成された装置を 示す。
第8図は第7図の完成された装置を線8−8で切った断面図である。
詳しい記載 この発明の1実施例の完成されたパッケージ済み半導体装置が第7図(斜視図) 及び第8図(断面図及び斜視図)に全体的に90で示されている。部品並びにパ ッケージ90を組立てる方法を次に第1図乃至第8図について説明する。
第1図では、電力用半導体装置が全体的に10で示されている。この装置は半導 体本体12を持ち、その下面とオーミック接触して一様なメタライズ部14が設 けられている。2つの異なる接点パッド16.18が装置又はチップの上面に配 置されている。これらの接点パッドの間にはすき間17の隔たりがある。電力用 半導体装置が電界効果トランジスタである場合、メタライズ部14はドレイン接 点であるのが普通であり、接点パッド16はソース接点、接点パッド18はゲー ト接点であるのが普通である。半導体装置がMCTである場合、メタライズ部1 4及び接点パッド16は主電流電極であり、接点パッド18はゲート接点である 。
接点パッド16.18は、こう云う装置では典型的にはアルミニウムであり、そ の為、普通のはんだを用いて直接的にはんだ付けすることが出来ない。装置をパ ッケージの基部又はヒート・シンクにはんだ付けすることが出来る様にする為、 裏側のメタライズ部14の露出面としてはんだ付は可能な金属を設けるのが常套 手段である。希望によっては、装置の上面にあるアルミニウムの接点層の上に表 面層として、はんだ付は可能なメタライズ部を形成することも可能である。然し 、そうするには、方法に余分の工程を必要とし、それに伴って時間と歩留りも考 えなければならない。この発明では、接点パッド16.18ははんだ付は可能で あっても或いは不能であってもよい。
この装置をパッケージする方法の最初に、第2図に示す様に接点パッド16.1 8の上に導電隆起部30を形成する。隆起部30がきちんとした配列として配置 されていることが示されているが、希望によっては、不規則に配置してもよ、い 。好ましい実施例では、各々の導電隆起部30は滑かに弯曲した上面を持つ金の 「円板」である。こう云う各々の金の隆起部は、ノイゲバウワ他の米国特許第4 ,750.666号(これを引用する)の云う様に形成することが好ましい。こ の米国特許に詳しく記載されているが、金のワイヤ・ボンダを使って、こう云う 隆起部を形成する。
最初に、金のワイヤの端に金のボールを形成し、金のワイヤ・ボンドを形成する 時に結合するのと同じ様に、接点パッド16又は18に結合する。然し、一旦隆 起部が接点パッドに結合されたら、ワイヤ・ボンドを形成する時にする様に、( ボンディング・ヘッドがワイヤ・ボンドの他端を取付ける場所へ移動する間)ボ ンディング・ヘッドの中を移動出来る様にワイヤを解放する代りに、ワイヤを固 定したま\にし、ボンディング・ヘッドを横に動かして、ワイヤを隆起部から切 断する。これによって、隆起部には略滑かなパンケーキ形の上面が残る。この代 りに、垂直方向に引張ることにより、又は溶かすことにより、ワイヤを切取って もよい。組立て過程のこの後の工程の妨げにならなければ、豚の尻尾形のワイヤ を隆起部の上に残しておいてもよい。全以外の導電隆起部も希望によって使うこ とが出来る。こ\では、金のワイヤ・ボンディングにとって既に確立されている 技術を金の隆起部が得られる様に変更するのが容易である為、並びに熱圧着では 、平坦なメタライズ部よりも金の隆起部に結合する方が容易である為、金の隆起 部の方が好ましい。ウェーハ段階での歩留りの目減りがない点でも、金の隆起部 を使うことか好ましい。この代りに、クロム/銅のメタライズ部を使ってもよい が、はんだによる結合を使う場合、ウェーハ段階での処理の間、歩留りの目減り が伴う。
金の隆起部30の寸法は、金の隆起部を作るのに使われる金のワイヤの直径に幾 分関係する。金のワイヤの直径が1ミル(0,025a+m)である場合、パッ ドの表面の直径が約3ミル(0,075am)で、高さが約1ミル(0,025 fflI11)の隆起部が作られる。直径がこれより大きいワイヤを使えば、直 径が一層大きくて、背の高い隆起部が得られる。個々の金の隆起部30は、隆起 部を所望の場所に位置ぎめする様にプログラムされた自動ワイヤ・ボンディング 機械によって作ることが好ましい。K&Sモデル1419の様なワイヤ轡ボンデ ィング機械は、外部でプログラム可能であるので、この目的にとって特に効果的 である。使われるプログラムは、そのディスク駆動装置に挿入されるディスクに よって決まる。この機械は、毎秒2つのワイヤ・ボンドを作る様な定格であり、 毎秒更に多くの金の隆起部を形成することが出来る。これは、各々のワイヤ・ボ ンドには、機械のヘッドがチップ又はそのパッケージに2回接触することが必要 であるが、金の隆起部を形成するには1回の接触しか必要としないからである。
この為、製造方法としては非常に効果的になり、金の隆起部を使うことによって 、接点パッド16.18上にはんだ付は可能なメタライズ部を設けることが不必 要になるので、特にそうである。この他のボンディング機械を用いてもよい。こ の代りに、接点パッド16.18に金の流しかけを設けてもよい。
希望によっては、高温での金/アルミニウムの金属間化合物が形成されるのを防 止する為に、金を沈積する前に、アルミニウムの上にクロムの様な障壁層を沈積 することが出来る。金/アルミニウム金属間化合物の1つの形式が、所謂「紫色 の発疹」 (パープル・プレーグ)である。
上面のリード・フレーム40が第3図に示されている。
電力装置の分野で周知の様に、リード・フレームは、部品の取扱い及び操作を容 易にする為、並びに毎回のボンディング工程で複数個のチップを結合する様な連 動した結合をやり易くする為に、1枚のストリップ内にある複数個(大抵は5個 乃至10個)の装置に対するリードを含むのが典型的である。このリード・フレ ームは、装置のカプセル封じが済むまでリードを所望の場所に保持する部分42 と、2つのリード又は端子46.48とを持っている。各々の端子は結合部分4 6b、48bを持ち、これが夫々接点パッド16.18に結合される形になって いる。端子46゜48は、接点部分46b、48bの縁で、端子46.48が半 導体チップの上方に持上がる様な形に成形され、こうしてそれらがチップを越え て横方向に伸びて、端子46゜48と、半導体チップの裏側メタライズ部の間の 電圧降伏の慣れを少なくする様にする。
半導体チップの裏側に対するリード・フレーム50が第4図に示されている。フ レーム50は最終的なパッケージ済み装置の一部分を形成する端子部分54を一 緒に保持するリンク結合部分52を含む。チップ12は、その裏側のメタライズ 部14によって端子54の結合部分54bに結合される。この結合部分ははんだ 層56が存在することによって定めるのが好ましく、パッケージを組立てる際、 メタライズ部14をそれに対してはんだ付けする。
第5図では、チップ10がリード−フレーム50の上に位置ぎめされた状態が示 されており、リード・フレーム40がチップの上に位置ぎめされている。リード ・フレーム40は、接点パッドの上に配置された金の導電隆起部30に熱圧着す ることにより、接点パッド16.18に結合することが好ましい。この結合は、 チップをリード・フレーム40に対して正確に位置ぎめする治具を使うことによ って、リード−フレーム40を接点パッドと正確に整合させることが出来る様に する為に、チップをリード・フレーム50に結合する前に行なうことが好ましい 。その後、チップ10を取付けたリード・フレーム40をリード・フレーム50 上に位置ぎめし、チップの裏側にあるメタライズ部14をフレーム部分54bの はんだ層56と整合させる。
その後、この組合せの構造をはんだの融点まで加熱し、冷ましてチップを基部の リード・フレーム50に結合する。
その後、リード・フレーム40.50及びそれに結合された関連するチップをト ランスファ成形治具内に配置し、チップ、接点部分45b、48b、及び端子4 6.48の一部分を周知の方法で、第6図のエポキシ60の様な絶縁材料でカプ セル封じする。エポキシ60が、端子54とヒート・シンクの間に直接接触が得 られる様にする為に、端子54の底面を被覆せずに、裏側の端子54の桟に結合 されることが好ましい。然し、希望によっては、このカプセル封じが、端子54 の内、チップの下にある裏面を横切って、カプセル封じより先の端子の延長部を ヒート・シンク作用に利用してもよい。
その後、カプセル封じたチップを普通の方法でリード・フレームから切取って、 第7図に示すカプセル封じされたチップを残す。上面の端子96.98は図で見 て左側の横方向に伸び、下側又は裏側の端子94は図で見て前後方向に伸びる。
第8図は第7図の完成された装置を線8−8で切った断面図である。第8図で、 カプセル封じ60がそれと噛合う下側端子54の桟が、縁に沿って見られるが、 この図の左隅の拡大図に更によく示されている。上面の端子の結合部分46b、 48bが金の導電隆起部30によって、接点パッド16.18に直接的に結合さ れていることが認められよう。
端子46b、48bを接点パッド16.18に結合する為には、この他の幾つか の方法が可能である。その1つの方法は、一方を又は両方の結合面に金の流しか けを設け、金の隆起部が存在しない状態で、電極と接点パッドの間で直接的な熱 圧着結合部を作ることである。更に別の方法は、熱圧着を使わずに、リード45 b、48bを金の隆起部30に結合する為にはんだを用いることである。接点パ ッドに上側のリードを熱圧着する好ましい方法は、下側端子54にチップをはん だ付けする際にリードがずれる心配がない。この結果得られるパッケージは磁気 材料のない、軽量でインダクタンスの小さいパッケージである。
希望によっては、はんだ層56を省略し、チップを裏側のリード・フレーム50 に無はんだ結合して、はんだなしのパッケージとし、それに伴う利点が得られる 。この明細書及び請求の範囲で、「無はんだ結合部」又は「無はんだ結合した」 と云う言葉は、はんだなし、即ち直接的な結合部を云う。即ち、「無はんだ結合 した」と云う言葉は、熱圧着、超音波結合、熱音響結合、拡散結合、鍛接、抵抗 溶接、レーザ溶接、点溶接及びその他の同様なあらゆる結合方法を意味する。こ の様な無はんだ結合は、メタライズ部14及びリード・フレーム50に金又はそ の他の適当な表面層を設けることにより、又は一方又は両方に結合した金の導電 隆起部を使うことにより、どちらでも好ましい方法に従って行なうことが出来る 。その結果得られた全部が熱圧着されたパッケージは、装置が局部的にはんだの 融点まで加熱された場合でも、結合はずれが起らないと云う利点がある。
リード・フレームを使うと、その結果として取扱い及び組立てが容易になるので 、それが好ましいが、希望によっては、個別のリードを使ってもよい。希望によ っては、端子46.48は、カプセル封じの前、カプセル封じ60から垂直方向 に伸びる様に曲げ又は形成することが出来る。
これは、リード・フレーム40をチップに結合する前又は後の何れでも行なうこ とが出来るが、リード・フレーム40を製造する過程の一部分として行なうこと が好ましい。
この発明のある好ましい実施例を詳しく説明したが、当業者には種々の変更が考 えられよう。従って、請求の範囲は、この発明の範囲内に含まれるこの様な全て の変更を包括するものであることを承知されたい。
FIG、/ 特表千4−503283 (6) 国際調査報告 国際調査報告

Claims (1)

  1. 【特許請求の範囲】 1.チップの第1の主面に配置された第1の接点パッド、及びその第2の主面に 配置された第2の接点パッドと、第1の接点パッドに結合された比較的幅の広い 第1の平坦なリードと、 第2の接点パッドに結合された比較的幅の広い第2の平坦なリードと、 前記チップ及び前記第2のリードの一部分をカプセル封じする絶縁材料とを有す るパッケージ済み半導体チップ。 2.第2のリード及び第2の接点パッドの間の結合部が、第2の接点パッド及び 第2のリードの間を伸びる複数個の導電隆起部を含む請求項1記載のパッケージ 済み半導体チップ。 3.第2のリード及び導電隆起部の間の結合部が無はんだ結合部である請求項2 記載のパッケージ済み半導体チップ。 4.第2のリード及び導電隆起部の間、並びに導電隆起部及び第2の接点パッド の間の結合部が無はんだ結合部である請求項2記載のパッケージ済み半導体チッ プ。 5.絶縁材料が第1のリードの一部分をもカプセル封じする請求項1記載のパッ ケージ済み半導体チップ。 6.前記チップの第2の主面に配置された第3の接点パッドと、 該第3の接点パッドに結合された比較的幅の広い略平坦な第3のリードとを有す る請求項1記載のパッケージ済み半導体チップ。 7.第3のリード及び第3の接点パッドの間の結合部が、第3のリード及び第3 の接点パッドの間を伸びる複数個の導電隆起部で構成される請求項6記載のパッ ケージ済み半導体チップ。 8.第3のリード及び導電隆起部の間の結合部が無はんだ結合部である請求項7 記載のパッケージ済み半導体チップ。 9.導電隆起部が金である請求項8記載のパッケージ済み半導体チップ。 10.第2のリード及び第2の接点パッドの間の結合部が無はんだ結合部であり 、 第3のリード及び第3の接点パッドの間の結合部が無はんだ結合部である請求項 7記載のパッケージ済み半導体チップ。 11.導電隆起部が金である請求項10記載のパッケージ済み半導体チップ。 12.その第1の面上に第1の接点パッドを持つと共にその第2の面上に第2の 接点パッドを持つ半導体チップを用意し、 該半導体チップの第2の面上の各々の接点パッドの上に導電隆起部の配列を形成 し、 第1及び第2の導電リード・フレームを用意し、第2のリード・フレームは、前 記チップの第2の面上の各々の接点パッドに対する個別のリードを含んでおり、 各々のリードは、前記半導体チップの前記第2の面上の対応する結合パッドに結 合する様な形の結合部分を持っており、前記第2のリード・フレームの結合部分 を前記第2の面上の接点パッドと整合させ、 前記第2のリード・フレームの結合部分をはんだを用いずに導電隆起部に結合し 、 第1のリード・フレームを第1の接点パッドに結合し、前記チップ及び前記第2 のリード・フレームの各々のリードの一部分を絶縁材料でカプセル封じし、カプ セル封じしたチップ及びリードを前記リード・フレームから切取る工程を含む半 導体チップをパッケージする方法。 13.カプセル封じする工程が、前記第1のリード・フレームの各々のリートド の一部分を前記絶縁材料でカプセル封じすることを含む請求項12記載の方法。 14.その第1の面上に第1の接点パッドを持つと共にその第2の面上に第2の 接点パッドを持つ半導体チップを用意し、 該半導体チップの第2の面上の各々の接点パッド上に導電隆起部の配列を形成し 、 (1)前記チップの前記第2の面上の電気的に別々の各々の接点パッドに対する 個別の第2の表面リードを持ち、各々の第2の表面リードが前記半導体チップの 前記第2の面上の対応する結合パッドに結合する様な形にした結合部分を持つ様 な第2の表面部分、及び(2)前記第1の面上の接点パッドに対する第1の表面 リードを含む第1の表面部分を含む導電リード・フレーム装置を用意し、前記第 2の表面リードの結合部分を前記第2の面上の接点パッドと整合させ、 前記第2の表面リードの結合部分をはんだを用いずに導電隆起部に結合し、 前記チップの第1の面上の第1の接点パッドを前記第1の表面リードに結合し、 前記チップ及び各々の第2の表面リードの一部分を絶縁材料でカプセル封じし、 カプセル封じしたチップ及びリードを前記リード・フレーム装置から切取る工程 を含む半導体チップをパッケージする方法。 15.カプセル封じする工程が、前記リード・フレーム装置の各々の第1の表面 リードの一部分を前記絶縁材料でカプセル封じすることを含む請求項14記載の 方法。
JP2509551A 1989-07-03 1990-06-12 半導体チップを含むインダクタンスの小さいカプセル封じパッケージ Pending JPH04503283A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US37564089A 1989-07-03 1989-07-03
US375,640 1989-07-03

Publications (1)

Publication Number Publication Date
JPH04503283A true JPH04503283A (ja) 1992-06-11

Family

ID=23481697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2509551A Pending JPH04503283A (ja) 1989-07-03 1990-06-12 半導体チップを含むインダクタンスの小さいカプセル封じパッケージ

Country Status (3)

Country Link
EP (1) EP0470210A1 (ja)
JP (1) JPH04503283A (ja)
WO (1) WO1991000617A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US6720642B1 (en) 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
DE10157362B4 (de) * 2001-11-23 2006-11-16 Infineon Technologies Ag Leistungsmodul und Verfahren zu seiner Herstellung
JP4722757B2 (ja) 2006-04-19 2011-07-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9859680B2 (en) 2013-12-17 2018-01-02 Lasermax, Inc. Shock resistant laser module
US9373566B2 (en) * 2014-03-19 2016-06-21 Infineon Technologies Austria Ag High power electronic component with multiple leadframes

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4117508A (en) * 1977-03-21 1978-09-26 General Electric Company Pressurizable semiconductor pellet assembly
US4647959A (en) * 1985-05-20 1987-03-03 Tektronix, Inc. Integrated circuit package, and method of forming an integrated circuit package

Also Published As

Publication number Publication date
WO1991000617A1 (en) 1991-01-10
EP0470210A1 (en) 1992-02-12

Similar Documents

Publication Publication Date Title
US5028987A (en) High current hermetic package having a lead extending through the package lid and a packaged semiconductor chip
US6177721B1 (en) Chip stack-type semiconductor package and method for fabricating the same
US4891687A (en) Multi-layer molded plastic IC package
US5483024A (en) High density semiconductor package
US4835120A (en) Method of making a multilayer molded plastic IC package
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
US5198964A (en) Packaged semiconductor device and electronic device module including same
US5135890A (en) Method of forming a hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
JP3233507B2 (ja) 半導体装置
US5103290A (en) Hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
US7274092B2 (en) Semiconductor component and method of assembling the same
US5309322A (en) Leadframe strip for semiconductor packages and method
JPH041503B2 (ja)
WO2001003186A1 (en) Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
US5105536A (en) Method of packaging a semiconductor chip in a low inductance package
KR19980015059A (ko) 리드 프레임을 이용한 칩 스케일 패키지 제조 방법
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
JP2779620B2 (ja) 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
JPS60167454A (ja) 半導体装置
JP2954110B2 (ja) Csp型半導体装置及びその製造方法
JPH04503283A (ja) 半導体チップを含むインダクタンスの小さいカプセル封じパッケージ
KR0175417B1 (ko) 반도체 장치 및 그의 제조 방법
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法