KR100277882B1 - 고집적회로 반도체 패키지 스택 및 그 제조방법 - Google Patents
고집적회로 반도체 패키지 스택 및 그 제조방법 Download PDFInfo
- Publication number
- KR100277882B1 KR100277882B1 KR1019980047679A KR19980047679A KR100277882B1 KR 100277882 B1 KR100277882 B1 KR 100277882B1 KR 1019980047679 A KR1019980047679 A KR 1019980047679A KR 19980047679 A KR19980047679 A KR 19980047679A KR 100277882 B1 KR100277882 B1 KR 100277882B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- semiconductor chip
- film
- conductor
- conductors
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 집적도가 우수하고 공정이 단순하고, 짧은 신호선을 가지므로 인해 기계적·전기적 신뢰성이 우수한 반도체 패키지 스택을 제공한 것이다.
이를 위해, 본 발명은 제1절연필름(1a)과, 상기 제1절연필름 상면에 부착되어 필름내에 매설된 제1도전체(101a)와 전기적으로 연결되는 이방성(異方性)의 제1전도성 필름(2a)과, 상기 제1전도성 필름 상면에 부착되는 제1반도체칩(3a)과, 상기 제1반도체칩 하부에 위치하며 본딩패드(300) 형성면이 상기 제1반도체칩(3a)과 같은 방향을 향하도록 배치되는 제2반도체칩(3b)과, 제1반도체칩(3a)과 제2반도체칩(3b) 사이에 개재(介在)되는 접착부재(4)와, 제2반도체칩(3b)에 부착되는 이방성의 제2전도성 필름(2b)과, 상기 제2전도성 필름 하면에 부착되며 제2반도체칩(3b)의 본딩패드(300) 위치 및 상기 제1절연필름(1a)의 통공(100a) 하부 위치에 인너 및 아우터 제2도전체(101b)가 매설되는 제2절연필름(1b)과, 제1도전체(101a)와 아우터 제2도전체(101b)를 전기적으로 연결하는 제1리드선(6a)과, 제2절연필름(1b)의 좌측 및 우측 제2도전체(101b)끼리 서로 연결되도록 상기 제2절연필름(1b) 하면에 형성되는 제2리드선(6b)과, 상기 제2절연필름(1b) 하면에 부착되는 솔더 마스크(7)와, 솔더 마스크(7)의 창(700)을 통해 제2리드선(6b)에 솔더링되는 솔더볼(8)이 구비되는 고집적회로 반도체 패키지 스택이 제공된다.
Description
본 발명은 고집적회로 반도체 패키지 스택 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 메모리 용량 증가를 위해 패키지를 적층함에 있어서 신뢰성이 높고 실장면적이 작은 경박단소화된 패키지 스택 구조 및 그 제조방법을 제공하기 위한 것이다.
일반적으로, 반도체 산업에 있어 집적회로에 대한 패키징 기술은 소형화에 대한 요구를 만족시키기 위해 지금까지 계속 발전해 오고 있다.
집적회로의 소형화에 대한 방법의 진보는 반도체칩 속으로 수백만 개의 회로소자들이 집적되는 것을 가능하게 하였으며, 나아가 공간의 효율성을 고려하여 집적회로들을 패키징하는 방법에 대한 중요성을 부각시켜왔다.
한편, 도 1a 내지 도 3c는 용량이 확장된 반도체 패키지 스택을 얻기 위한 제조 과정을 나타낸 것으로서, 패키징이 완료된 패키지 단품들을 적층하여 메모리 용량이 확장된 반도체 패키지 스택을 얻게 된다.
종래의 티·에스·오·피 스택(5)의 제조 과정은 다음과 같다.
먼저, 도 1a 및 도 1b에 나타낸 바와 같이 바텀용과 탑용으로 쓰일 티·에스·오·피(50)(TSOP : Thin Small Outline Package ; 이하, "티·에스·오·피"라고 한다)단품을 준비한다.
티·에스·오·피(50)단품이 준비되면 티·에스·오·피(50)의 구부러진 아우터리드(500)를 도 2b에 나타낸 바와 같이 곧게 편 다음 선단부를 일정 길이만 남겨두고 컷팅하여 도 2c 상태로 만든다.
이어서, 상기 티·에스·오·피(50)들을 각각의 리드가 일치하도록 정렬시킨 상태에서 상기 티·에스·오·피(50)들을 서로 접착시키게 되며, 이는 도 3a에 나타낸 바와 같은 상태이다.
이 때, 상부의 티·에스·오·피(50)와 하부의 티·에스·오·피(50) 사이에는 접착제(501)가 개재(介在)된다.
그 후, 도 3b와 같이 각 티·에스·오·피(50)의 아우터리드(500)를 연결하기 위한 홀(511)이 뚫려 있는 적층용 레일(510)을 준비하여, 상기 적층용 레일(510)의 홀(511)과 서로 접합된 티·에스·오·피(50)의 아우터리드(500) 선단부를 정렬시킨다.
이어, 티·에스·오·피(50)의 아웃터리드(500)를 레일(510)의 홀(511)에 끼워 맞춘다.
그 다음, 레일(510) 상단부의 아랫면에 접착제(503)를 도포하여 레일(510)을 티·에스·오·피(50) 상면에 부착시키게 되며, 이에 따라 레일(510)의 유동이 방지된다.
그리고 나서, 솔더 페이스트(solder paste)(502)를 레일(510)의 홀(511) 상부에 부착한 후, 솔더 페이스트(502)에 열을 가해서 솔더 페이스트(502)에 의해 레일(510)과 아우터리드(500)가 접합되도록 한다.
이 때, 솔더 페이스트를 이용하는 대신 용융된 솔더에 딥핑(dipping)하고 적외선을 이용하여 리플로우시켜 접합시킬 수도 있다.
한편, 상기한 바와 같은 과정을 통해 2개의 패키지를 기계적, 전기적으로 연결시키면 티·에스·오·피 스택(5)이 완성되며, 이 때 패키지의 메모리 용량은 2배로 늘어나게 된다.
즉, 상기한 적층형 티·에스·오·피 스택(5)은 요구되는 메모리 용량에 따라 티·에스·오·피(50)를 원하는 수만큼 적층하여 패키지 스택의 메모리 용량을 가변시킬 수 있게 된다.
예를 들어, 4메가 DRAM의 티·에스·오·피로 8메가 DRAM의 패키지 스택을 제작하고자 하는 경우에는 4메가 DRAM의 용량을 갖는 티·에스·오·피 단품 2개를, 4메가 DRAM의 티·에스·오·피로 16메가 DRAM의 패키지 스택을 제작하고자 하는 경우에는 4메가 DRAM의 용량을 갖는 티·에스·오·피 단품 4개를 상기한 공정을 거쳐 적층하게 된다.
한편, 도 5는 종래 적층형 패키지 스택의 다른 실시예를 나타낸 것으로서, 얇고 튼튼하며, 습기 및 휨등의 기계적 변형에 강하고 방열성능이 뛰어난 패키지 스택(6)을 제공하기 위한 것이다.
이에 관해서는 U.S 특허 No. 5,446,620에 상세히 기재되어 있다.
그러나, 이와 같은 종래의 패키지 스택은 칩 패키징을 위해 만들어지는 단품 패키지들을 단순히 재적층하여서 된 것이므로 스택의 부피가 크고 무겁다.
뿐만 아니라, 레일(510)과의 연결부위가 노출되고 상기 연결부위의 접합 강도가 약해 기계적 신뢰성이 저하되는 문제점이 있었다.
그리고, 반도체칩(3)의 본딩패드에서부터 머더보드까지 긴 신호선(아우터리드 및 레일)을 거쳐야 하므로 고속 성능의 구현을 방해하는 신호 지연이 발생하거나, 간섭 노이즈가 커지는 등 전기적 신뢰성 또한 저하되는 문제점이 있었다.
특히, 티·에스·오·피의 경우, 스택시 딥핑 방식으로 두 개의 리드를 결합하는데, 인접 리드간의 간격이 미세하므로 인해 쇼트가 발생할 우려가 많았다.
한편, 제조 과정에 있어서, 접착제를 이용한 여러 번의 접합 단계를 거쳐야 하므로 구성 재료의 변형이 초래되거나, 반도체칩(3)과 몰드바디(1)와의 계면 접착력이 약화되는 문제점이 있었다.
그리고, 단품 패키지를 만드는 공정이 끝난 상태에서 적층하는 공정이 추가되므로 인해 공정수가 많아지며, 단품 패키지에 대한 패키징 공정용 장비외에 별도의 적층 장비를 갖추어야 하므로 많은 추가 비용이 소요되고, 제작에 소요되는 기간도 장기화되는 등 많은 문제점이 있었다.
특히, 티·에스·오·피 스택(5)의 경우, 티·에스·오·피(50) 단품들의 아우터리드를 펴서 필요없는 부분을 잘라내야 하고, 레일(510)을 별도로 제작하는 공정이 필요하며, 제작완료된 레일(510)의 홀(511)에 티·에스·오·피의 리드를 삽입시키는 작업 및 레일을 패키지 상면에 부착하는 작업을 위해서는 상·하부 티·에스·오·피(50)간의 리드를 정렬해주는 과정 및 레일과 패키지간의 정렬 과정이 수반되어야 하는 등 패키지 스택을 위한 공정이 매우 복잡해지게 되는 문제점이 있었다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 집적도가 우수하고 공정이 단순하고, 짧은 신호선을 가지므로 인해 기계적·전기적 신뢰성이 우수할 뿐만 아니라, 스택된 다음에도 분리가 쉽게 이루어져 패키지의 수리 또는 교정작업이 용이하게 이루어질 수 있도록 한 반도체 패키지 스택을 제공하는데 그 목적이 있다.
도 1a 내지 도 3c는 종래의 적층형 반도체 패키지 제조 과정을 나타낸 종단면도로서,
도 1a는 및 도 1b는 스택을 위해 준비된 티·에스·오·피 단품을 나타낸 종단면도
도 2a 내지 도 2c는 티·에스·오·피 단품의 아우터리드 절단과정을 나타낸 종단면도
도 3a 내지 도 3c는 적층된 티·에스·오·피를 적층용 레일에 끼워 솔더링하는 과정을 나타낸 종단면도
도 4a는 종래의 적층형 반도체 패키지를 나타낸 종단면도
도 4b는 도 4a의 A방향에서 본 측면도
도 5는 종래의 적층형 반도체 패키지의 다른 예를 나타낸 측면도
도 6은 본 발명에 따른 패키지 스택을 나타낸 종단면도
도 7a는 도 6의 이방성 전도체만을 나타낸 종단면도
도 7b는 도 6의 통공이 형성된 절연필름만을 나타낸 종단면도
도 7c는 도 6의 통공이 없는 절연필름만을 나타낸 종단면도
도 7d는 도 6의 솔더 마스크를 나타낸 종단면도
도 8a 내지 도 8e는 본 발명에 따른 패키지 스택의 제조과정을 순차적으로 나타낸 것으로서,
도 8a는 상층부의 패키지가 결합되는 상태를 설명하기 위한 종단면도
도 8b는 하층부의 패키지가 결합되는 상태를 설명하기 위한 종단면도
도 8c는 상층부의 패키지와 하층부의 패키지가 접착부재를 매개로 적층되는 상태를 나타낸 종단면도
도 8d는 적층 완료후의 패키지 스택을 나타낸 종단면도
도 8e는 솔더볼 부착이 완료된 패키지 스택을 나타낸 종단면도
도 9는 본 발명의 패키지 스택이 머더보드에 실장되는 상태를 나타낸 종단면도
도 10은 본발명의 패키지 스택의 다른 실시예를 나타낸 종단면도
* 도면의 주요부분에 대한 부호의 설명 *
1a:제1절연필름 1b:제2절연필름
100a:통공 101a:제1도전체
101b:제2도전체
2a:이방성의 제1전도성 필름 2b:이방성의 제2전도성 필름
3a:제1반도체칩 3b:제2반도체칩
300:본딩패드 4:접착부재
6a:제1리드선 6b:제2리드선
7:솔더 마스크 700:창
8:솔더볼 9:몰드바디
10:머더보드
상기한 목적을 달성하기 위해, 본 발명은 필름 양측 가장자리에 통공이 형성되고 상기 통공 내측의 좌·우에는 외부로 노출되도록 제1도전체가 매설되는 제1절연필름과, 상기 제1절연필름 상면에 부착되어 필름내에 매설된 제1도전체와 전기적으로 연결되는 이방성(異方性)의 제1전도성 필름과, 상기 이방성의 제1전도성 필름 상면에 본딩패드 형성면이 접속되도록 부착되는 제1반도체칩과, 상기 제1반도체칩 하부에 위치하며 본딩패드 형성면이 상기 제1반도체칩과 같은 방향을 향하도록 배치되는 제2반도체칩과, 상기 제1반도체칩과 제2반도체칩 사이에 개재(介在)되는 접착부재와, 상기 제2반도체칩의 본딩패드 형성면에 접속되도록 부착되는 이방성의 제2전도성 필름과, 상기 이방성의 제2전도성 필름 하면에 부착되며 제2반도체칩의 본딩패드 위치 및 상기 제1절연필름의 통공 하부 위치에 각각 외부로 노출되도록 인너 및 아우터 제2도전체가 매설되는 제2절연필름과, 상기 제1절연필름의 좌·우측 제1도전체와 제2절연필름의 좌·우측 아우터 제2도전체를 각각 전기적으로 연결하는 제1리드선과, 상기 제2절연필름의 이분하는 중앙선을 기준으로 좌측에 위치하는 제2도전체 끼리 서로 전기적으로 연결되고 우측에 위치하는 제2도전체 끼리 서로 전기적으로 연결되도록 상기 제2절연필름 하면에 형성되는 제2리드선과, 상기 제2절연필름 하부면에 부착되는 솔더 마스크와, 상기 솔더 마스크의 창을 통해 상기 제2리드선에 솔더링되는 솔더볼이 구비됨을 특징으로 하는 고집적회로 반도체 패키지 스택이 제공된다.
한편, 본 발명의 목적을 달성하기 위한 다른 형태에 따르면, 본 발명은 필름 양측 가장자리에 통공(100a)이 형성되고 상기 통공(100a) 내측의 좌·우에는 외부로 노출되도록 제1도전체(101a)가 매설되며 상기 제1도전체(101a)로부터 통공(100a)을 가로지르는 제1리드선(6a)이 인출되는 제1절연필름(1a) 상면에 필름내에 매설된 제1도전체(101a)와 각각 전기적으로 연결되는 이방성(異方性)의 제1전도성 필름(2a)을 부착하고, 상기 이방성의 제1전도성 필름(2a) 상면에는 본딩패드(300) 형성면이 접속되도록 제1반도체칩(3a)을 부착하여 상층부 패키지를 구현하는 단계와; 상기 제1반도체칩(3a) 하부에 위치하며 본딩패드(300) 형성면이 상기 제1반도체칩(3a)과 같은 방향을 향하도록 배치되는 제2반도체칩(3b)의 본딩패드(300) 형성면에 접속되도록 이방성의 제2전도성 필름(2b)을 부착하고, 상기 이방성의 제2전도성 필름(2b) 하면에 상기 제2반도체칩(3b)의 본딩패드(300) 위치 및 상기 제1절연필름(1a)의 통공(100a) 하부 위치에 각각 외부로 노출되는 제2도전체(101b)가 매설되고 상기 좌·우측 제2도전체(101b)들끼리 서로 연결되도록 하는 제2리드선(6b)이 좌·우측에 각각 형성된 제2절연필름(1b)을 부착하며, 상기 제2절연필름(1b) 하부에 솔더 마스크(7)를 부착하여 하층부 패키지를 구현하는 단계와; 상기 제1반도체칩(3a)과 제2반도체칩(3b) 사이에 접착부재(4)를 개재(介在)하여 상층부 패키지와 하층부 패키지를 접합시키는 단계와; 상기 제1절연필름(1a)의 통공(100a)을 가로지르는 제1리드선(6a)을 통공(100a)내에서 절단함과 더불어 제1리드선(6a)을 제1절연필름(1a)의 통공(100a) 하부 위치한 제2절연필름(1b)의 아우터 제2도전체(101b)에 접합되도록 하는 단계와; 상기 솔더 마스크(7)의 창(700)을 통해 상기 제2리드선(6b)에 솔더볼(8)을 솔더링하는 단계;를 순차적으로 수행하여서 됨을 특징으로 하는 고집적회로 반도체 패키지 스택 제조방법이 제공된다.
이하, 본 발명의 실시예를 첨부도면 도 6 내지 도 9를 참조하여 상세히 설명하면 다음과 같다.
도 6은 본 발명에 따른 패키지 스택을 나타낸 종단면도이고, 도 7a는 도 6의 이방성 전도체만을 나타낸 종단면도이며, 도 7b는 도 6의 통공이 형성된 절연필름만을 나타낸 종단면도이고, 도 7c는 도 6의 통공이 없는 절연필름만을 나타낸 종단면도이며, 도 7d는 도 6의 솔더 마스크를 나타낸 종단면도이다.
본 발명의 반도체 패키지는 필름 양측 가장자리에 통공(100a)이 형성되고 상기 통공(100a) 내측의 좌·우에는 외부로 노출되도록 제1도전체(101a)가 매설되는 제1절연필름(1a)과, 상기 제1절연필름(1a) 상면에 부착되어 필름내에 매설된 제1도전체(101a)와 전기적으로 연결되는 이방성(異方性)의 제1전도성 필름(2a)과, 상기 이방성의 제1전도성 필름(2a) 상면에 본딩패드(300) 형성면이 접속되도록 부착되는 제1반도체칩(3a)과, 상기 제1반도체칩(3a) 하부에 위치하며 본딩패드(300) 형성면이 상기 제1반도체칩(3a)과 같은 방향을 향하도록 배치되는 제2반도체칩(3b)과, 상기 제1반도체칩(3a)과 제2반도체칩(3b) 사이에 개재(介在)되는 접착부재(4)와, 상기 제2반도체칩(3b)의 본딩패드(300) 형성면에 접속되도록 부착되는 이방성의 제2전도성 필름(2b)과, 상기 이방성의 제2전도성 필름(2b) 하면에 부착되며 제2반도체칩(3b)의 본딩패드(300) 위치 및 상기 제1절연필름(1a)의 통공(100a) 하부 위치에 각각 외부로 노출되도록 인너 및 아우터 제2도전체(101b)가 매설되는 제2절연필름(1b)과, 상기 제1절연필름(1a)의 좌·우측 제1도전체(101a)와 제2절연필름(1b)의 좌·우측 아우터 제2도전체(101b)를 각각 전기적으로 연결하는 제1리드선(6a)과, 상기 제2절연필름(1b)의 이분하는 중앙선을 기준으로 좌측에 위치하는 제2도전체(101b)들은 좌측 제2도전체(101b)간에 전기적으로 연결되고 우측 제2도전체(101b)들은 우측 제2도전체(101b)간에 서로 전기적으로 연결되도록 상기 제2절연필름(1b) 하면에 형성되는 제2리드선(6b)과, 상기 제2절연필름(1b) 하부에 부착되는 솔더 마스크(7)와, 상기 솔더 마스크(7)의 창(700)을 통해 상기 제2리드선(6b)에 솔더링되는 솔더볼(8)이 구비되어 구성된다.
이 때, 상기 제1절연필름(1a) 및 제2절연필름(1b)은 폴리이미드 필름(polyimide flim)이며, 상기 접착부재(4)는 에폭시 또는 양면 접착성을 갖는 절연테이프로 이루어진다.
또한, 상기 제1절연필름(1a) 및 제2절연필름(1b)의 소정 위치에 각각 매설되는 제1·2도전체(101a)(101b)들은 Cu와 같은 전도성이 좋은 금속으로 이루어짐이 바람직하다.
이와 같이 구성된 본 발명의 패키지 스택 제조과정을 도 8a 내지 도 8e를 참조하여 상세히 설명하면 다음과 같다.
도 8a는 상층부의 패키지가 결합되는 상태를 설명하기 위한 종단면도로서, 먼저 필름 양측 가장자리에 통공(100a)이 형성되고 상기 통공(100a) 내측의 좌·우에는 외부로 노출되도록 제1도전체(101a)가 매설되며 상기 제1도전체(101a)로부터 통공(100a)을 가로지르는 제1리드선(6a)이 인출되는 제1절연필름(1a)을 준비하여(도 7b참조), 상기 제1절연필름(1a) 상면에 필름내에 매설된 제1도전체(101a)와 각각 전기적으로 연결되는 이방성(異方性)의 제1전도성 필름(2a)을 부착한다.
이어, 상기 이방성의 제1전도성 필름(2a) 상면에는 본딩패드(300) 형성면이 접속되도록 제1반도체칩(3a)을 부착하며, 이로써 상층부 패키지를 구현하게 된다.
한편, 도 8b는 하층부의 패키지가 결합되는 상태를 설명하기 위한 종단면도로서, 먼저 상기 제1반도체칩(3a) 하부에 위치하며 본딩패드(300) 형성면이 상기 제1반도체칩(3a)과 같은 방향을 향하도록 배치되는 제2반도체칩(3b)의 본딩패드(300) 형성면에 이방성의 제2전도성 필름(2b)이 접속되도록 부착한다.
그 후, 상기 이방성의 제2전도성 필름(2b) 하면에는, 상기 제2반도체칩(3b)의 본딩패드(300) 위치 및 상기 제1절연필름(1a)의 통공(100a) 하부 위치에 각각 외부로 노출되는 인너 및 아우터 제2도전체(101b)가 각각 매설됨과 더불어 상기 좌측 제2도전체(101b)는 좌측 도전체 끼리 우측 제2도전체(101b)는 우측 도전체끼리 서로 연결되도록 하는 제2리드선(6b)이 좌·우측에 각각 형성된 제2절연필름(1b)을 부착한다.
그리고 나서, 상기 제2절연필름(1b) 하부에 창(700)(window)이 구비된 솔더 마스크(7)를 부착하므로써, 하층부 패키지를 구현하게 된다.
이 때, 상기 솔더 마스크(7)는 스크린 인쇄(screen printing)에 의해 프린팅되dj 형성되거나 필름형태로 부착된다.
이어, 도 8c에 나타낸 바와 같이, 상기 제1반도체칩(3a)과 제2반도체칩(3b) 사이에 접착부재(4)를 개재(介在)하여 상층부 패키지와 하층부 패키지를 접합시킨다.
그 다음에는, 도 8d에 나타낸 바와 같이, 상기 제1절연필름(1a)의 통공(100a)을 가로지르는 제1리드선(6a)을 리드본더(도시는 생략함)를 이용하여 절단하여 상기 제1리드선(6a)의 절단된 선단을 상기 제1절연필름(1a)의 통공(100a) 하부 위치한 제2절연필름(1b)의 제2도전체(101b)에 접합시킨다.
즉, 리드본더는 제1절연필름(1a)의 통공(100a)을 통해 하강하면서 제1리드선(6a)을 절단함과 동시에 클램핑한 다음, 상기 제1절연필름(1a)의 통공(100a) 하부에 위치한 제2절연필름(1b)의 아우터 제2도전체(101b)에 상기 제1리드선(6a)을 열압착에 의해 접합시키게 된다.
이에 따라, 상기 상층부 패키지의 좌·우측 제1도전체(101a)와 이에 대응하는 하층부 패키지의 상기 상층부 패키지의 좌·우측 통공(100a) 하부에 위치하는 아우터 제2도전체(101b)는 각각 전기적으로 연결된다.
이 때, 상기 제1리드선(6a)의 절단되는 부위는 리드본더의 하강시 제1리드선(6a)의 절단이 쉽게 이루어지도록 다른 부분에 비해 가늘게 형성됨이 바람직하다.
그 후, 도 8e에 나타낸 바와 같이, 솔더 마스크(7)의 창(700)을 통해 상기 제2리드선(6b)에 솔더볼(8)을 솔더링하게 되며, 이로써 본 발명의 패키지 스택이 완성된다.
도 9는 본 발명의 패키지 스택이 머더보드에 실장되는 상태를 나타낸 종단면도로서, 머드보드(10)(motherboard) 상에 도포된 솔더페이스트등에 솔더볼(8)이 접합되어 실장된다.
한편, 도 10은 본발명의 패키지 스택의 다른 실시예를 나타낸 종단면도로서, 몰딩 콤파운드를 이용하여 제1·2반도체칩(3a),(3b) 및 제1리드선(6a)이 실링되도록 몰드바디(9)를 형성하여서 된 것이다.
이에 따라, 제1리드선(6a) 및 제1·2반도체칩(3a),(3b)이 일부 노출되므로서 발생가능한 리드선의 절단 또는 이물질에 의한 단락 및 오염등 전술한 실시예의 패키지가 갖는 문제점을 해소할 수 있게 된다.
이상에서와 같이, 본 발명은 집적도가 우수하고 공정이 단순하고, 짧은 신호선을 가지므로 인해 기계적·전기적 신뢰성이 우수할 뿐만 아니라, 스택된 다음에 교정 또는 수리작업이 필요할 경우 비엘피간의 분리가 쉽게 이루어져 패키지의 수리 또는 교정작업이 용이하게 이루어질 수 있게 되는 효과가 있다.
Claims (8)
- 필름 양측 가장자리에 통공이 형성되고 상기 통공 내측의 좌·우에는 외부로 노출되도록 제1도전체가 매설되는 제1절연필름과,상기 제1절연필름 상면에 부착되어 필름내에 매설된 제1도전체와 전기적으로 연결되는 이방성(異方性)의 제1전도성 필름과,상기 이방성의 제1전도성 필름 상면에 본딩패드 형성면이 접속되도록 부착되는 제1반도체칩과,상기 제1반도체칩 하부에 위치하며 본딩패드 형성면이 상기 제1반도체칩과 같은 방향을 향하도록 배치되는 제2반도체칩과,상기 제1반도체칩과 제2반도체칩 사이에 개재(介在)되는 접착부재와,상기 제2반도체칩의 본딩패드 형성면에 접속되도록 부착되는 이방성의 제2전도성 필름과,상기 이방성의 제2전도성 필름 하면에 부착되며 제2반도체칩의 본딩패드 위치 및 상기 제1절연필름의 통공 하부 위치에 각각 외부로 노출되도록 인너 및 아우터 제2도전체가 매설되는 제2절연필름과,상기 제1절연필름의 좌·우측 제1도전체와 제2절연필름의 좌·우측 아우터 제2도전체를 각각 전기적으로 연결하는 제1리드선과,상기 제2절연필름의 이분하는 중앙선을 기준으로 좌측에 위치하는 인너 및 아우터 제2도전체가 서로 전기적으로 연결되고 우측에 위치하는 인너 및 아우터 제2도전체가 서로 전기적으로 연결되도록 상기 제2절연필름 하면에 형성되는 제2리드선과,상기 제2절연필름 하부에 부착되는 솔더 마스크와,상기 솔더 마스크의 창을 통해 상기 제2리드선에 솔더링되는 솔더볼이 구비됨을 특징으로 하는 고집적회로 반도체 패키지 스택.
- 제 1 항에 있어서,상기 제1·2반도체칩과 제1리드선을 실링하는 봉지바디가 구비됨을 특징으로 하는 고집적회로 반도체 패키지 스택.
- 제 1 항에 있어서,상기 제1절연필름 및 제2절연필름이 폴리이미드 필름(polyimide flim)임을 특징으로 하는 고집적회로 반도체 패키지 스택.
- 제 1 항에 있어서,상기 접착부재가 에폭시임을 특징으로 하는 고집적회로 반도체 패키지 스택.
- 제 1 항에 있어서,상기 접착부재가 양면 접착성을 갖는 절연테이프임을 특징으로 하는 고집적회로 반도체 패키지 스택.
- 필름 양측 가장자리에 통공이 형성되고 상기 통공 내측의 좌·우에는 외부로 노출되도록 제1도전체가 매설되며 상기 제1도전체로부터 통공을 가로지르는 제1리드선이 인출되는 제1절연필름 상면에 필름내에 매설된 제1도전체와 각각 전기적으로 연결되는 이방성(異方性)의 제1전도성 필름을 부착하고,상기 이방성의 제1전도성 필름 상면에는 본딩패드 형성면이 접속되도록 제1반도체칩을 부착하여 상층부 패키지를 구현하는 단계와;상기 제1반도체칩 하부에 위치하며 본딩패드 형성면이 상기 제1반도체칩과 같은 방향을 향하도록 배치되는 제2반도체칩의 본딩패드 형성면에 접속되도록 이방성의 제2전도성 필름을 부착하고,상기 제2반도체칩의 본딩패드 위치에 외부로 노출된 인너 제2도전체가 매설되고 상기 제1절연필름의 통공 하부 위치에 외부로 노출된 아우터 제2도전체가 각각 매설됨과 더불어, 상기 제2전도성 필름의 중앙선을 기준으로 좌측 인너 및 아우터 제2도전체는 좌측 도전체 끼리 서로 연결되고 우측 인너 및 아우터 제2도전체는 우측 도전체 끼리 서로 연결되도록 하는 제2리드선이 좌·우측에 각각 형성된 제2절연필름을 상기 이방성의 제2전도성 필름 하면에 부착하고,상기 제2절연필름 하부면에 솔더 마스크를 부착하여 하층부 패키지를 구현하는 단계와;상기 제1반도체칩과 제2반도체칩 사이에 접착부재를 개재(介在)하여 상층부 패키지와 하층부 패키지를 접합시키는 단계와;상기 제1절연필름의 통공을 가로지르는 제1리드선을 통공내에서 절단하여 상기 제1리드선을 제1절연필름의 통공 하부 위치한 제2절연필름의 아우터 제2도전체에 접합시키는 단계와;상기 솔더 마스크의 창을 통해 상기 제2리드선에 솔더볼을 솔더링하는 단계;를 순차적으로 수행하여서 됨을 특징으로 하는 고집적회로 반도체 패키지 스택 제조방법.
- 제 6 항에 있어서,몰딩 콤파운드를 이용하여 제1·2반도체칩 및 제1리드선이 실링되도록 몰드바디를 형성하는 단계가 추가적으로 포함됨을 특징으로 하는 고집적회로 반도체 패키지 스택 제조방법.
- 제 6 항에 있어서,상기 제1리드선의 절단부위는, 리드선을 제2절연필름의 아우터 제2도전체에 접합시키는 리드본더의 하강시 절단이 쉽게 이루어지도록 다른 부분에 비해 가늘게 형성됨을 특징으로 하는 고집적회로 반도체 패키지 스택 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047679A KR100277882B1 (ko) | 1998-11-07 | 1998-11-07 | 고집적회로 반도체 패키지 스택 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047679A KR100277882B1 (ko) | 1998-11-07 | 1998-11-07 | 고집적회로 반도체 패키지 스택 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000031572A KR20000031572A (ko) | 2000-06-05 |
| KR100277882B1 true KR100277882B1 (ko) | 2001-02-01 |
Family
ID=19557495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980047679A KR100277882B1 (ko) | 1998-11-07 | 1998-11-07 | 고집적회로 반도체 패키지 스택 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100277882B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100899314B1 (ko) | 2002-09-18 | 2009-05-27 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080022452A (ko) | 2006-09-06 | 2008-03-11 | 삼성전자주식회사 | Ｐｏｐ 패키지 및 그의 제조 방법 |
-
1998
- 1998-11-07 KR KR1019980047679A patent/KR100277882B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100899314B1 (ko) | 2002-09-18 | 2009-05-27 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7667312B2 (en) | 2002-09-18 | 2010-02-23 | Nec Electronics Corporation | Semiconductor device including a heat-transmitting and electromagnetic-noise-blocking substance and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000031572A (ko) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100344927B1 (ko) | 적층 패키지 및 그의 제조 방법 | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| JP3176542B2 (ja) | 半導体装置及びその製造方法 | |
| KR100204753B1 (ko) | 엘오씨 유형의 적층 칩 패키지 | |
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| US6528353B2 (en) | Chip stack-type semiconductor package and method for fabricating the same | |
| US6014318A (en) | Resin-sealed type ball grid array IC package and manufacturing method thereof | |
| US20020003293A1 (en) | Semiconductor device and method for fabricating same | |
| KR20020001536A (ko) | 배선기판, 반도체장치 및 패키지 스택 반도체장치 | |
| KR100265566B1 (ko) | 칩 스택 패키지 | |
| KR100240748B1 (ko) | 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지 | |
| KR100209760B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| KR100277882B1 (ko) | 고집적회로 반도체 패키지 스택 및 그 제조방법 | |
| KR100277874B1 (ko) | 초고집적회로 비·엘·피 스택 및 그 제조방법 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| KR100592785B1 (ko) | 칩 스케일 패키지를 적층한 적층 패키지 | |
| TWI283048B (en) | New package system for discrete devices | |
| KR100762871B1 (ko) | 칩크기 패키지 제조방법 | |
| KR100351920B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPH08153826A (ja) | 半導体集積回路装置 | |
| KR100320447B1 (ko) | 반도체 패키지의 제조방법 | |
| JP3294998B2 (ja) | 半導体装置 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| KR100702967B1 (ko) | 솔더 볼 부착 홈이 형성된 리드 프레임을 포함하는 반도체패키지 및 그를 이용한 적층 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081006 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |