KR0140675B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법

Info

Publication number
KR0140675B1
KR0140675B1 KR1019940028898A KR19940028898A KR0140675B1 KR 0140675 B1 KR0140675 B1 KR 0140675B1 KR 1019940028898 A KR1019940028898 A KR 1019940028898A KR 19940028898 A KR19940028898 A KR 19940028898A KR 0140675 B1 KR0140675 B1 KR 0140675B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
fixing
tip
semiconductor device
Prior art date
Application number
KR1019940028898A
Other languages
English (en)
Other versions
KR950021448A (ko
Inventor
다까오 오찌
히사시 후나꼬시
겐죠우 하타다
다까시 와까바야시
Original Assignee
모리시다 요이치
마쯔시다 덴기 산교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다 요이치, 마쯔시다 덴기 산교 가부시끼가이샤 filed Critical 모리시다 요이치
Publication of KR950021448A publication Critical patent/KR950021448A/ko
Application granted granted Critical
Publication of KR0140675B1 publication Critical patent/KR0140675B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 내부리드와 외부리드로 되는 복수의 접속용리드는, 리드프레임 본체에서 내측으로 연장되도록 설치된 후에 리드프레임 본체에서 잘라내어져 있고, 반도체칩의 a1 전극과 전기적으로 접속되어 있으며, 굴곡한 선단부를 가지는 복수의 고정용리드는, 리드프레임 본체에서 내측으로 연장되도록 설치된 후에 리드프레임 본체에서 잘려내어져 있고, 상기 선단부에 의해 반도체칩을 협지하고 있으며, 반도체칩, 복수의 접속용리드 및 복수의 고정용리드는 수지제의 패키지에 의해 밀봉되어 있는 것을 특징으로 한다.

Description

반도체 장치 및 그 제조방법
제1도는 본 발명의 제1 실시예에 관한 반도체 장치의 단면도.
제2도 (a)는 제1 실시예에 관한 반도체 장치의 평면도,
(b)는 제2도에서의 B-B'선의 단면도.
제3도 (a)∼(e)는 제1 실시예에 관한 반도체 장치의 제조방법의 각 공정을 표시하는 단면도.
제4도 (a)∼(c)는 제1 실시예에 관한 반도체 장치에서의 고정용리드의 선단부의 리드프레임에 대한 각도를 설명하는 단면도.
제5도 (a)∼(c)는 제1 실시예에 관한 반도체 장치에서의 고정용리드의 선단부에 의한 반도체칩의 협지방법을 설명하는 단면도.
제6도 (a)∼(f)는 제1 실시예에 관한 반도체 장치에서의 고정용리드의 선단부와 반도체칩과의 높이 관계를 설명하는 단면도.
제7도 (a)∼(c)는 제1 실시예에 관한 반도체 장치에서의 고정용리드의 선단부의 하단위치와 반도체칩의 이면위치와의 관계를 설명하는 단면도.
제8도는 본 발명의 제2 실시예에 관한 반도체 장치의 단면도.
제9도 (a) 및 (b)는 제2 실시예의 변형예에 관한 반도체 장치에서의 고정용 리드의 선단부의 형상을 표시하는 단면도.
제10도 (a) 및 (b)는 본 발명의 제3 실시예에 관한 반도체 장치에서의 고정용 리드의 선단부의 형상을 표시하는 사시도.
제11도는 본발명의 제4 실시예에 관한 반도체 장치의 단면도.
제12도는 제4 실시예의 변형예에 관한 반도체 장치의 단면도.
제13도는 본 발명의 제5 실시예에 관한 반도체 장치에서의 리드프레임의 평면도.
제14도는 본 발명의 제6 실시예에 관한 반도체 장치의 단면도.
제15도는 제6 실시예의 제1 변형예에 관한 반도체 장치의 단면도.
제16도는 제6 실시예의 제2 변형예에 관한 반도체 장치의 단면도.
제17도 (a)∼(c)는 제6 실시예 또는 제6 실시예의 제1 변형예에 관한 반도체 장치의 제조방법에서의 저융점금속 또는 절연성수지를 고정용리드의 선단부에 도포하는 공정을 표시하는 단면도.
제18도 (a)는 본 발명의 제7 실시예에 관한 반도체 장치의 패키지를 생략한 평면도,
(b)는 제7 실시예에서의 리드프레임의 사시도.
제19도는 제7 실시예에 관한 반도체 장치의 패키지 및 리드프레임을 생략한 사시도.
제20도 (a)∼(e)는 제7 실시예에 관한 반도체 장치에서의 고정용리드의 선단부의 형상을 표시하는 사시도.
제21도는 종래의 제1의 반도체 장치의 단면도.
제22도는 종래의 제2의 반도체 장치의 단면도.
제23도는 종래의 제3의 반도체 장치의 단면도이다.
[발명의 배경]
본 발명은 반도체칩을 수지몰드하는 구조의 반도체 장치 및 그 제조방법에 관한 것이다.
최근, 전자기기의 소형화, 박형화 및 고성능화의 진전이 현저해지고, 이에 수반하여 전자부품의 고기능화가 급속히 진행되고 있다. 특히, 메모리를 비롯한 반도체 장치의 분야에 있어서는 전자부품의 고기능화의 경향이 강해지고 보다 소형이고 박형이며, 저크스트로 고신뢰성이며, 또한 고밀도실장에 적합한 반도체 장치가 요구되고 있다.
반도체 장치의 패키지는 이번에는 세라믹제가 주류이였으나 상기의 요구로부터 현재는 수지제가 주류로 되고, 그중에서도 삽입형에 비하여 고밀도의 실장에 유리한 면실장형의 수지몰드 패키지의 수요가 증가하고 있다. 면실장형의 반도체 패키지로서는 실장형태에 의해 QFP, SOP, SOJ등 다수의 종류가 있다.
이하, 제21도를 참조하면서 종래의 반도체 장치의 일례로서 SOP형 수지제 패키지를 갖는 반도체 장치에 대하여 설명한다.
제21도는 종래의 제1의 반도체 장치의 단면도로서, 제21도에서 21은 반도체칩, 22는 수지로 되는 패키지, 23은 42 알로이와 동으로 되는 접속용리드, 25는 al 전극, 26은 au로 되는 본딩와이어, 27은 다이패드, 28은 ag 페이스트 등으로 되는 다이본드 페이스트이다.
반도체칩(21)은 다이본드페이스트(28)에 의해 고정되어있다. 접속용리드(23)의 내부리드(23a)에는 ag 등의 도금이 되어 있고, 반도체칩(21)의 al 전극(25)은 본딩와이어(26)를 통하여 접속용리드(23)의 내부리드(23a)에 접속되어 있다. 밀봉수지(22)는 반도체칩(21), 본딩와이어(26), 다이패드(27) 및 내부리드(23a)를 밀봉하고 있다. 접속용리드(23)의 외부리드(23b)는 패키지(22)의 외부로 나와있다. 그런데, 보통의 메모리장치 분야에서는 패키지의 외형이 JEDEc나 EIaJ 등의 공업규격에 의해 규격화되어있기 때문에 세대마다 대형화하는 반도체칩을 소형의 패키지로 어떻게 수납할 것인가가 대단히 중요한 과제이다.
이와같은 과제를 해결하기 위해, 큰 면적을 갖는 반도체칩을 소형의 패키지에 수납하는데 유리한 LOc(Lead On chip) 구조가 제안되어 있다.
이하, 제22도를 참조하여 LOc 구조를 갖는 종래의 제2의 반도체 장치에 대해서 설명한다.
제22도는 종래의 제2의 반도체 장치의 단면도로서, 제22도에서 21은 반도체칩, 22는 패키지, 23은 접속용리드, 25는 al 전극, 26은 본딩와이어, 29는 폴리이미드테이프이다. 제22도에 표시하는 바와 같이 접속용리드(23)의 내부리드(23a)는 반도체칩(21)의 주면상에 배치되어 있다.
폴리이미드테이프(29)의 양면에는 미리 폴리에텔아미드 등의 열가소성 접착제가 도포되어 있고, 이 접착제에 의해 반도체칩(21)의 주면과 내부리드(23a)가 접착되어 있다. 이와같이 제2의 종래의 반도체 장치에서는 폴리이미드테이프(29)에 의해 반도체칩(21)과 접속용리드(23)를 접착하고 있으므로 제21도에 표시한 다이패드(27)는 불필요하게 된다.
이와같이 LOc 구조를 갖는 반도체 장치에서는 반도체칩(21)의 주면상에서 접속용리드(23)의 내부리드(23a)를 끌어내어 내부리드(23a)와 al전극(25)을 본딩와이어(26)에 의해 접속하므로써 반도체칩(21) 주변의 스페이스를 삭감하고, 이에의해 큰 면적의 반도체칩(21)을 소형의 패키지(22)에 수납할 수 있다.
그런데, LOc 구조를 갖는 반도체 장치에 의하면, 패키지의 크기가 커지는 문제가 있으므로 패키지의 박형화를 도모하기 위해서 일본국 특개평 5-235249호 공보에 개시되고, 제23도에 표시한 바와 같은 구조의 반도체 장치가 제안되고 있다.
이하, 제23도를 참조하여 종래의 제3의 반도체 장치에 대해서 설명한다.
제23도에서 21은 반도체칩, 22는 패키지, 23은 접속용리드, 25는 al전극, 26은 본딩와이어, 30은 전원용의 버스바이다. 제23도에 표시한 바와 같이, 전원요의 버스바(30)를 반도체칩(21)의 측면에 따라서 연장하도록 설계하고 이 버스바(30)와 반도체칩(21)을 필름을 통하여 접착함으로써 제21도에 표시한 다이패드(27) 및 제22도에 표시한 폴리이미드테이프(29)를 필요로 하지 않는다.
그런데, 종래의 제2의 반도체 장치에는 다음과 같은 문제점이 있다. 즉,
① 흡습성이 높은 폴리이미드테이프를 사용하고 있기 때문에 폴리이미드테이프에 흡습된 수분이 납땜시에 기화하여 크랙이나 보이드가 발생하기 쉽고,
② 흡습성이 폴리이미드테이프에 의해 내부리드끼리가 접속되어 있으므로 폴리이미드테이프의 흡습에 의해 접속용리드간의 리크가 발생하기 쉬우며,
③ 폴리이미드테이프부의 리드프레임은 제조코스트가 높다.
④ 반도체칩을 리드프레임에 세트할 시, 폴리이미드테이프의 양면의 열가소성 접착제를 용융하여 반도체칩과 내부리드를 접착하기 때문에 300℃∼400℃의 고온의 가열기구에 의해 반도체칩과 리드프레임을 열압착할 필요가 있으므로 가열기구의 하중 및 열에의해 반도체칩에 데미지가 생긴다.
종래의 제3의 반도체 장치에는 다음과 같은 문제점이 있다. 즉,
① 반도체칩을 평행으로 길게 연장하는 버스바 사이에 세트하는 공정이 어렵고,
② 밀봉수지의 열에 의해 반도체칩 및 리드프레임이 팽창한 때에 반도체칩이 버스바에서 압압력을 받기때문에 반도체칩에 데미지가 발생하기 쉬우며,
③ 버스바가 반도체칩의 측면에 따라서 연장되어 있기 때문에 내부리드의 선단은 버스바 보다도 외측에 위치시킬 수 없으므로 LOc 구조를 채용할 수 없는 문제가 있다.
[발명의 개요]
본 발명은 상기 문제점을 일거에 해결하고 흡습성의 문제가 발생하지 않고 제조코스트가 그다지 높지 않으며, 반도체칩이 거의 데미지를 받지않고, 반도체칩을 리드프레임에 세트하는 공정이 용이하여 LOc 구조를 채용할 수가 있는 반도체 장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위해, 본 발명은 리드프레임에 반도체칩의 전극과 전기적으로 접속되는 접속용리드 외에, 굴곡한 선단부를 갖는 고정용리드를 설치하고, 이 고정용리드의 선단부에 의해 반도체칩을 유지하는 것이다.
본 발명에 관한 반도체 장치는, 반도체칩과, 리드프레임 본체에서 내측으로 연장되도록 설치된 다음에 상기 리드프레임 본체에서 잘라내어 상기 반도체칩의 전극과 전기적으로 접속되어있는 복수의 접속용 리드와, 상기 리드프레임 본체에서 내측으로 연장되도록 설치된 다음에 상기 리드프레임 보체에서 잘라 내어 상기 반도체칩측에 굴곡한 선단부를 갖고, 이 선단부에 의해 상기 반도체칩을 유지하는 복수의 고정용리드와, 상기 반도체칩, 복수의 접속용리드 및 복수의 고정용리드를 밀봉하고 있는 수지제의 패키지를 구비하고 있다.
이에 의해 각 고정용리드의 선단부는 굴곡하고 있기 때문에 고정용리드 본체에 대하여 탄성을 갖고있고, 반도체칩은 탄성력에 의해서 고정용리드에 유지되고 있다. 이 때문에, 반도체칩이 고정용리드에서 받는 데미지가 적음과 동시에 반도체칩은 확실히 리드프레임에 유지되고, 또, 고정용리드의 선단부끼리의 간격을 넓힌 상태에서 리드프레임에 반도체칩을 세트시킬 수 있으므로 반도체칩의 리드프레임으로의 세트가 용이하다.
복수의 접속용리드 및 복수의 고정용리드는 각가 리드프레임 본체에서 내측으로 연장되도록 설치되어 있기 때문에 접속용리드와 고정용리드가 교차하지 않으므로 LOc 구조를 채용하기가 용이하다.
고정용리드는 굴곡한 선단부를 가지고 있기 때문에 직선상의 내부리드를 갖는 접속용리드와는 형상이 다르므로 화상인식에서의 미스가 발생하기 어렵고, 이 때문에 접속용리드와 반도체칩의 전극과의 전기적 접속을 확실히 행할 수 있다.
폴리이미드테이프를 이용하지 않고 반도체칩을 리드프레임에 유지시킬 수 있으므로 폴리이미드테이프를 이용하는 것에 의한 상술한 폐해를 회피할 수 있다.
접속용리드의 내부리드는 반도체칩의 상측에 연장하여 이 반도체칩의 전극과 전기적으로 접속되어 있는 LOc 구조로 할 수 있다.
이와같이하면, 반도체칩의 측방에 본딩와이어를 설치할 필요가 없기 때문에 반도체칩의 측단과 패키지의 외면사이의 밀봉수지의 두께를 최소한으로 할 수가 있으므로 패키지의 소형화를 도모할 수 있다. 접속용리드의 내부리드에서 반도체칩상으로 공통전극을 연장할 수 있기 때문에 공통전극의 분산배치가 가능해짐과 동시에 반도체칩의 내부영역에 전극을 배치할 수 있으므로 저항성분을 감소시켜 노이즈를 감소할 수 있다. 반도체칩에서의 신호전달경로를 종래보다도 단축할 수 있으므로 반도체칩의 고속화 및 저소비전력화를 실현할수 있다.
고정용리드의 선단부가 반도체칩의 측면을 유지하면 선단부에 의한 반도체칩의 유지가 확실해지므로 반도체칩을 리드프레임에 세트하는 공정에서의 미스가 적어진다.
이 경우, 고정용리드의 선단부는 반도체칩의 측면에 면접촉하고 있는 것이 좋다. 이와같이하면, 선단부와 반도체칩의 측면과의 접촉면적이 크게되기 때문에 선단부에 의한 반도체칩의 유지가 보다 확실해지므로 반도체칩을 리드프레임에 세트하는 공정에서의 미스를 한층 적게할 수 있다.
고정용리드의 선단부가 반도체칩의 각부를 유지하면, 고정용리드를 리드프레임에서의 접속용리드에 대하여 방해되지 않는 위치에 설치할 수 있으므로 리드프레임의 설계의 자유도가 확보된다.
고정용리드의 선단부와 반도체칩의 측면과는 수지 또는 저융점금속에 의해 서로 접합하고 있으면 고정용리드의 선단부와 반도체칩의 측면과의 사이에 간격이 있는 상태에서 반도체칩을 리드프레임에 세트할 수 있으므로 반도체칩을 리드프레임에 세트하는 공정에서 반도체칩이 고정용리드로부터 받는 데미지를 작게할 수 있다.
고정용리드의 선단부와 반도체칩의 측면과는 접착성을 갖는 절연성필름에 의해 서로 접합하고 있으면 고정용리드의 선단부와 반도체칩과의 접합이 용이함과 동시에 고정용리드와 반도체칩과의 사이의 절연이 확실하다.
접지용리드는 전기적으로 그라운드인 반도체칩의 측면에 접촉하여도 지장이 없기 때문에 고정용리드에 접지용리드를 겸할 수 있다. 이와같이하면, 접지리드를 별도로 설치할 필요가 없다.
고정용리드의 선단부에 반도체칩의 각부를 유지하는 평면시 L자상의 유지부가 설치되어 있으면 선단부에 의한 반도체칩의 유지가 확실해진다.
본 발명에 관한 반도체 장치의 제조방법은 리드프레임 본체와, 이 리드프레임 본체로 부터 내측으로 연장하여 전기적 접속을 하기 위한 복수의 접속용리드와, 상기 리드프레임 본체로부터 내측으로 연장하여 굴곡한 선단부를 갖는 복수의 고정용리드를 갖는 리드프레임을 설치하는 제1의 공정과, 상기 복수의 고정용리드의 선단부에 의해 상기 반도체칩을 유지하는 제2의 공정과, 상기 반도체칩, 복수의 접속용리드 및 복수의 고정용리드를 수지에 의해 밀봉하여 수지제의 패키지를 형성하는 제3의 공정과, 상기 복수의 접속용리드 및 복수의 고정용리드를 상기 리드프레임 본체로부터 절리되는 제4의 공정을 구비하고 있다.
이와같이하면, 상술한 반도체 장치를 확실히 제조할 수 있다.
상기 제2의 공정과 상기 제3의 공정과의 사이에 반도체칩의 전극과 접속용리드의 내부리드를 본딩와이어에 의해 전기적으로 접속하는 공정을 더 구비하고 있으면 반도체칩과 접속용리드의 내부리드가 와이어본딩된 구조를 실현할 수 있다.
상기 제1의 공정은 복수의 고정용리드를 그 선단부끼리의 간격이 반도체칩의 치수보다도 약간 작아지도록 설치하는 공정을 갖고, 상기 제2의 공정은 복수의 고정용리드의 선단부를 이 선단부끼리의 간격이 반도체칩의 치수보다도 커지도록 외측으로 넓히는 선단부 확개공정과, 반도체칩을 리드프레임에 세트하는 반도체칩 세트공정과, 복수의 고정용리드의 선단부를 내측으로 되돌려 이 선단부에 반도체칩을 협지시키는 반도체칩 유지공정을 가질 수 있다.
이와같이하면 고정용리드의 선단부끼리의 간격이 반도체칩의 치수보다도 커지도록 외측으로 넓혀진 상태에서 반도체칩을 리드프레임에 세트할 수 있으므로 반도체칩이 고정용리드로부터 받는 데미지를 작게할 수 있다.
이 경우, 상기 제1의 공정은 복수의 고정용리드를 각 고정용리드가 리드프레임 본체에 대하여 탄성력을 갖도록 설치하는 공정을 갖고, 상기 제2의 공정에서의 반도체칩 유지공정은, 복수의 고정용리드가 리드프레임에 대해서 갖고있는 탄성력에 의해 고정용리드의 선단부에 반도체칩을 협지시키는 공정을 갖고 있는 것이 좋다.
이와같이하면, 복수의 고정용리드가 리드프레임 본체에 대하여 갖는 탄성력에 의해 고정용리드의 선단부에 반도체칩을 협지시킬수가 있기 때문에 반도체칩의 고정용리드에서 받는 데미지가 한층 적어짐과 동시에, 반도체칩은 한층 확실하게 리드프레임에 유지되고, 또한 고정용리드의 선단부끼리의 단격을 넓힌 상태에서 리드프레임에 반도체칩을 세트하는 작업이 한층 용이하게 된다.
또, 상기 제1의 공정은 복수의 고정용리드를 그 선단부가 고정용리드 본체에 대하여 탄성력을 갖도록 설치하는 공정을 갖고, 상기 제2의 공정에서의 반도체칩 유지공정은 고정용리드의 선단부가 고정용리드 본체에 대하여 갖는 탄성력에 의해서 고정용리드의 선단부에 반도체칩을 협지시키는 공정을 갖고있는것도 좋다.
이와같이하면, 고정용리드의 선단부가 고정용리드 본체에 대하여 갖고 있는 탄성력에 의해서 반도체칩을 협지할 수 있으므로, 반도체칩이 고정용리드에서 받는 데미지가 한층 작아짐과 동시에 반도체칩은 한층 확실히 고정용리드에 유지되고, 또한 고정용리드의 선단부끼리의 간격을 넓힌 상태에서 리드프레임에 반도체칩을 세트하는 작업이 한층 용이해진다.
상기 제2의 공정에서의 선단부 확개공정은 리드프레임을 가열하므로써 복수의 고정용리드의 선단부를 외측으로 넓히는 공정을 갖고있는 것이 좋다.
이와같이하면, 리드프레임에 기계적인 변형을 가히지 않고 선단부를 외측으로 넓힐 수 있으므로 제2의 공정에서의 선단부 확개공정 및 반도체칩 유지공정을 스무스하게 행할 수 있다.
상기 제2의 공정에서의 반도체칩 유지공정은 고정용리드의 선단부와 반도체칩과의 사이에 설치된 반도체칩 보다도 부드러운 물체를 통하여 고정용리드의 선단부에 반도체칩을 협지시키는 공정을 갖는 것이 좋다.
이와같이하면, 반도체칩이 고정용리드에서 받는 데미지는 한층 적어진다. 이 경우, 반도체칩보다도 부드러운 물체가 탄성체이면 반도체칩이 고정리드에서 받는 데미지는 보다 한층 적어진다.
상기 제1의 공정은, 복수의 고정용리드를 그 선단부끼리의 간격이 반도체칩의 치수보다도 약간 커지도록 설치하는 공정을 갖고, 상기 제2의 공정은 반도체칩을 리드프레임에 세트하는 반도체칩 세트공정과, 고정용리드의 선단부와 반도체칩을 접합하여 선단부에 반도체칩을 유지시키는 반도체칩 유지공정을 가질 수 있다.
이와같이하면, 반도체칩을 리드프레임에 반도체칩과 고정용리드의 선단부와의 사이에 간격이 설치된 상태에서 세트할 수 있으므로 반도체칩 세트공정에 있어서 반도체칩이 고정용리드로부터 받는 데미지를 적게할 수 있다.
상기 제2의 공정에서의 반도체칩 유지공정은, 고정용리드의 선단부와 반도체칩을 저융점금속에 의해 접합하는 공정을 갖고있는 것이 좋다. 이와가이하면, 반도체칩에 부여되는 열적인 데미지를 작게하여 고정용리드의 선단부와 반도체칩을 확실히 접합할 수 있다.
상기 제2의 공정에서의 반도체칩 유지공정은, 고정용리드의 선단부와 반도체칩을 절연성수지에 의해 접합하는 공정을 갖고 있어도 좋다. 이와같이하면, 반도체칩에 열적인 데미지를 모두 부여하지 않고 고정용리드의 선단부와 반도체칩을 접합할 수 있음과 동시에, 고정용리드와 반도체칩과의 사이의 절연성을 확보할 수 있다.
상기 제2의 공정에서의 반도체칩 유지공정은, 고정용리드의 선단부와 반도체칩을 접착성을 갖는 절연성 필름에 의해 접합하는 공정을 갖고있는것도 좋다. 이와같이하면, 고정용리드의 선단부와 저융점금속과의 접속이 용이함과 동시에, 고정용리드와 반도체칩과의 사이의 절연성을 확보할 수 있다.
상기 제2의 공정은, 고정용리드의 선단부에 반도체칩의 측면을 유지시키는 공정을 가지고 있다고 할 수 있다. 이와같이하면, 반도체칩을 확실히 유지할 수 있다.
또, 상기 제2의 공정은 복수의 고정용리드의 선단부에 반도체칩의 각부를 유지시키는 공정을 갖고있다고 할 수 있다. 이와같이하면, 고정용리드를 리드프레임에서의 접속용리드에 대하여 방해되지 않는 위치에 설치할 수 있으므로 리드프레임의 설계의 자유도를 확보할 수 있다.
(실시예)
이하, 본 발명의 실시예를 도면에 의거하여 설명한다.
제1도 및 제2도 (a), (b)는 본 발명의 제1 실시예에 관한 반도체 장치를 표시하고, 제1도는 이 반도체 장치의 단면도, 제2도 (a)는 상기 반도체 장치에서의 반도체칩 및 리드프레임의 평면도, 제2도 (b)는 (a)에서의 b-b'선의 단면도이다.
제1도 및 제2도 (a), (b)에 있어서, 1은 반도체칩, 2는 수지로 되는 패키지, 3은 접속용리드, 4는 고정용리드, 5는 반도체칩(1)상의 중앙부에 설치된 al 전극, 6은 au로 되는 본딩와이어이다. 리드프레임은, 42 알로이나 동에 의해 형성되어 있고, 리드프레임 본체(15)와 상기 리드프레임 본체(15)에서 내측으로 각각 연장되는 복수의 접속용리드(3) 및 복수의 고정용리드(4)를 가지고 있으나 다이패드는 가지고 있지 않다.
접속용리드(3)의 내부리드(3a)는, 반도체칩(1)의 내부영역의 위까지 연장되어 있고, 상기 내부영역에 있어 본딩와이어(6)에 의해 al전극(5)과 전기적으로 접속되어 있다.
고정용리드(4)의 선단부(4a)는, 하측 즉 반도체칩(1)측으로 굴곡되어 있고, 굴곡부의 탄성력에 의해 반도체칩(1)은 그 양측면에 협지되어 있다.
상술한 반도체칩(1), 접속용리드(3), 고정용리드(4) 및 본딩와이어(6)는 패키지(2)에 의해 밀봉되어 있다. 또, 접속용리드(3)의 외부리드(3b)는 패키지(2)의 외측에 위치하고, 소정형상으로 성형 가공되어 있다. 또, 제2도(a)에 있어서, 16은 반도체칩(1)상에 있어 양단의 접속용리드(3)의 내부리드(3a)끼리를 접속하도록 설치된 그라운드나 전원의 공통전극이다.
이하, 제3도 (a)∼(E)를 참조하여 제1 실시예에 관한 반도체장치의 제조방법에 대하여 설명한다.
우선, 제3도 (a)에 표시하는 것과 같이, 리드프레임 본체(15)(제3도 (a)에 있어서는 도면표시를 생략하고 있다)아, 리드프레임 본체(15)에서 내측으로 연장하는 복수의 접속용리드(3)와, 리드프레임 본체(15)에서 내측으로 연장되고 또한 굴곡한 선단부(4a)를 가지는 복수의 고정용리드(4)를 가지는 리드프레임을 설치한다. 이 경우, 대향하는 고정용리드(4)의 선단부(4a)끼리의 거리는 반도체칩(1)의 치수보다도 약간 작게 해 둔다. 그 후, 도면에 표시하지 않는 지그(공구)상에 반도체칩(1)를 재치하는 동시에, 도면에 표시하지 않은 핀 등에 의해 고정용리드(4)의 선단부(4a)를 외측으로 넓힌 상태로 리드프레임을 상기 지그에 세트한다. 이것에 의해, 반도체칩(1)은 리드프레임에 세트된다.
다음은, 상술한 핀을 고정용리드(4)에서 데어내어 외측으로 넓혀진 고정용리드(4)의 선단부(4a)를 원래로 되돌린다. 이와같이하면, 제3도 (b)에 표시하는 것과 같이, 고정용리드(4)의 선단부(4a)는 굴곡부가 가지는 탄력성에 의해 반도체칩(1)을 그 양단면에서 협지하고, 이것에 의해, 반도체칩(1)은 리드프레임에 유지된다.
다음은, 제3도 (c)에 표시하는 것과 같이, 접속용리드(3)의 내부리드(3a)와 반도체칩(1)의 al전극(5)을 본딩와이어(6)에 의해 본딩하는 것에 의해 접속용리드(3)와 al전극(5)을 전기적으로 접속한다. 제1 실시예에 있어서는, 접속용리드(3)와 al전극(5)의 본딩은 반도체칩(1)상의 중공(中空)에서 행하였다. 중공에서의 본딩은 초음파의 출력을 올려서 내부리드(3a)에 가하는 하중을 작게하는 것에 의해 용이하게 실행가능하나, 초음파의 출력을 내리고 싶을 경우에는, 내부리드(3a)에 굴곡한 선단부를 설치하여 이 선단부를 반도체칩(1)에 접촉시킨 상태로 접속한다.
다음은, 제3도(D)에 표시하는 것과 같이, 반도체칩(1), 접속용리드(3)의 내부리드(3a), 고정용리드(4) 및 본딩와이어(6)를 수지로 되는 패키지(2)에 의해 밀봉한다.
다음은, 제3도 (E)에 표시하는 것과 가이, 접속용리드(3)의 내부리드(3a) 및 고정용리드(4)를 리드프레임 본체(15)에서 잘라내는 동시에 접속용리드(3)의 외부리드(3b)를 절곡 가공을 하여 제1 실시예에 관한 반도체 장치를 얻는다.
제1 실시예에 관한 반도체 장치에 의하면, 굴곡하는 것에 의해 고정용리드 본체에 대하여 탄성을 가지고 있는 고정용리드(4)의 선단부(4a)에 의해 반도체칩(1)을 협지하고 있기 때문에, 반도체칩(1)이 고정용리드(4)에서 받는 데미지가 작은 동시에 반도체칩(1)은 확실하게 리드프레임에 유지되어 있고, 또, 고정용리드(4)의 선단부(4a)끼리의 간격을 넓힌 상태로 반도체칩(1)을 리드프레임에 세트하므로 반도체칩(1)의 리드프레임에서의 세트가 용이하다.
또, 고정용리드(4)는 굴곡한 선단부(4a)를 가지고 있고, 직선상으로 연장하는 내부리드(3a)를 가지는 접속용리드(3)와는 형상이 다르기 때문에, 접속용리드(3)와 al전극(5)을 본딩와이어(6)에 의해 접속하는 공정에 있어서 화상인식의 미스가 발생하기 어렵기 때문에 와이어본딩을 정확하게 행할 수가 있다.
또, 고정용리드(4)의 선단부(4a)에 의해 반도체칩(1)을 유지하므로, 다이패드를 생략할 수가 있다. 이것에 의해, 다이패드의 이면에서의 패키지(2)의 박리가 없어지는 동시에 패키지(2)의 내부에서의 응력을 감소하므로, 패키지(2)의 신뢰성이 향상된다. 또, 다이패드를 생략할 수 있으므로, 패키지(2)를 박형화할 수도 있다. 더욱이, 다이본드페이스트를 사용하지 않으므로 다이본드페이스트의 경화공정이 필요없으므로, 저코스트화 및 고신뢰화가 가능하다.
또, 반도체칩(1)의 내부영역상에 접속용리드(3)의 내부리드(3a)를 배치하고 있으므로, 반도체칩(1)의 내부영역에 있어 와이어본딩할 수 있으므로, 반도체칩(1)의 측단부와 패키지(2)의 외면간의 밀봉수지의 두께를 최저한으로 예를 들면 0.5 미리 정도로 할 수가 있다. 또, 접속용리드(3)의 내부리드(3a)에서 반도체칩(1)상에 공통전극(16)을 늘리게 할 수 있으므로, 반도체칩(1)의 내부영역에 그라운드나 전원전극을 배치하는 것이 가능하게 되고, 저항성분이 감소하므로 노이즈가 감소한다. 또, al전극(5)을 반도체칩(1)의 중앙부에 집중적으로 배치하는 것이 가능하므로, 반도체칩(1)의 신호전달경로를 종래의 1/2정도로 단축할 수 있으므로, 반도체칩(1)의 고속화 및 저소비전력화가 가능하게 된다. 또, 반도체칩(1)의 설계자유도가 높아지는 동시에 배선폭도 좁게할 수 있으므로, 반도체칩(1)의 면적을 축소할 수 있다. 더욱이, 반도체칩(1)상에 설치된 내부리드(3a)에 방열효과도 기대할 수 있다.
또, 상기 제1 실시예에 있어서는 핀 등에 의해 고정용리드(4)의 선단부(4a)를 외측으로 넓혀 그 후, 핀 등을 고정용리드(4)에서 떼어서 외측으로 넓혀져 있었던 고정용리드(4)의 선단부(4a)를 원래로 되돌리고, 반도체칩(1)을 리드프레임에 세트하였으나, 이 대신에 리드프레임을 가열하는것에 의해 고정용리드(4)의 선단부(4a)를 반도체칩(1)에 대하여 외측으로 넓혀 그 후, 리드프레임을 냉각하는것에 의해 고정용리드(4)의 선단부(4a)에 반도체칩(1)을 협지시켜도 된다.
고정용리드(4)의 선단부(4a)의 리드프레임 본체(15)에 대한 굴곡각도 θ에 대해서는, 제4도 (a)에 표시하는 바와 같이 예각으로 하던가, 또는 제4도 (b)에 표시하는 것과 같이 직각으로 하는 것이 바람직하다. 굴곡각도 θ에 대해서는, 고정용리드(4)의 선단부(4a)에 의한 협지방법 및 고정용리드(4)의 형상 등에 의해 선택할 수가 있다. 다만, 제4도 (c)에 표시하는 것과 같이 굴곡각도 θ가 둔각이 되면, 고정용리드(4)의 선단부(4a)에 의해 반도체칩(1)을 협지하는 것이 곤란하게 된다.
고정용리드(4)의 선단부(4a)에 반도체칩(1)의 측면의 협지방법에 대해서는, 제5도 (a)에 표시하는 것과 같은 선 접촉지지, 제5도 (b)에 표시하는 것과 같은 표면지지, 제5도 (c)에 표시하는 것과 같은 선단면지지의 어느것이라도 된다. 제5도 (c)의 경우에는, 고정용리드(4)의 선단부(4a)의 선단면 형상을 반도체칩(1)의 측면에 따르도록 미리 가공해둘 필요가 있다. 제5도 (a)에 표시하는 것과 같이 선접촉지지로 하면, 강한 힘으로 반도체칩(1)을 협지할 수 있는 반면, 반도체칩(1)이 받는 데미지가 크게되고, 제5도 (b), (c)에 표시하는 것과 같이 면접촉지지로 하면 접촉면적이 크게되어 협지가 안정되는 동시에 반도체칩(1)이 받는 데미지가 작게된다.
고정용리드(4)의 선단부(4a)가 선접촉하는 반도체칩(1)의 측면높이 위치에 대해서는, 제6도 (a)에 표시하는 것과 같이 반도체칩(1)의 주면에 가까운 위치, 제6도 (b)에 표시하는 것과 같이 반도체칩(1)의 중아부 부근위치, 제6도 (c)에 표시하는 것과 같이 반도체칩(1)의 이면에 가까운 위치 등의 선택이 가능하다. 또, 고정용리드(4)의 선단부(4a)가 면접촉하는 반도체칩(1)의 측면높이 위치에 대해서는, 제6도 (D)에 표시하는 것과 같이, 반도체칩(1)의 주면에서 중앙부 부근에 걸친 영역, 제6도 (E)에 표시하는 것과 같이 반도체칩(1)의 중앙부 부근에서 이면에 걸친 영역, 제6도 (F)에 표시하는 것과 같이 반도체칩(1)의 주변에서 이면에 걸친 영역 등의 선택이 가능하다. 이 협지 위치에 대해서는, 반도체칩(1)이나 리드프레임의 형상, 반도체칩(1)이 받는 데미지 크기, 반도체칩(1)의 유지확실성, 패키지(2) 구조의 균형이나 신뢰성 등을 고려하여 최적의 것을 선택하는 것이 바람직하다.
고정용리드(4)의 선단부(4a)의 하단위치와 반도체칩(1)의 이면위치와의 관계에 대해서는, 제7도 (a)에 표시하는 것과 같이 선단부(4a)의 하단이 반도체칩(1)의 이면보다도 하측에 위치하여도 되고, 제7도 (b)에 표시하는 것과 같이 선단부(4a)의 하단이 반도체칩(1)의 측면, 대략 중앙에 위치하여도 되고, 제7도 (c)에 표시하는 것과 같이 선단부(4a)의 하단이 반도체칩(1)의 이면과 동 위치에 있어도 된다. 다만, 제7도 (a)에 표시하는 것과 같이 선단부(4a)의 하단이 반도체칩(1) 이면보다도 하측에 위치하면, 칩스테이지상에 있어서 반도체칩(1)을 리드프레임에 세트할 때 선단부(4a)가 칩스테이지에 닿는다. 제7도 (b)에 표시하는 것과 같이 선단부(4a) 하단이 반도체칩(1) 측면의 대략 중앙에 위치하면, 선단부(4a)가 칩스테이지에 닿을 염려는 없으나, 높이의 위치결정이 곤란하다. 제7도 (c)에 표시하는 것과 같이 선단부(4a) 하단이 반도체칩(1) 이면과 동 위치이면, 선단부(4a)가 칩스테이지에 닿을 염려가 없는 동시에 높이의 위치결정도 용이하다.
또, 반도체칩(1)의 주면과 내부리드(3a)와의 거리는 50∼200㎛의 범위가 적당하다. 그 이유는 내부리드(3a)에서 방출되는 α선이나, 내부리드(3a)의 전기용량에 의한 영향을 적게하기 위해서는 내부리드(3a)와 반도체칩(1)의 주면과의 거리는 50㎛ 이상이 필요하고, 패키지(2)의 박형화나 내부리드(3a)에 의한 방열효과를 얻는데에는 내부리드(3a)와 반도체칩(1) 주면과의 거리는 200㎛ 이하인 것이 바람직하기 때문이다.
제8도는 본 발명의 제2 실시예에 관한 반도체 장치의 단면도이다.
제2 실시예에 있어서는, 고정용리드(4)의 선단부(4a)는, U자형으로 형성되는 것에 의해 고정용리드 본체에 대하여 탄성력을 가지고 있고, 아 탄성력에 의해 반도체칩(1)을 협지하고 있다. 이 경우에도, 고정용리드(4)의 선단부(4a)끼리의 거리를 반도체칩(1)의 치수보다도 약간 작게하고, 반도체칩(1)에 의해 고정용리드(4)의 선단부(4a)가 외측으로 넓혀진 상태로 반도체칩(1)을 리드프레임에 세트한다. 이것에 의해, 반도체칩(1)은 고정용리드(4)의 선단부(4a)가 고정용리드본체에 대하여 가지는 탄성력에 의해 협지된다.
제9도 (a), (b)는 제2 실시예의 변형예를 표시하고 있고, 제2 실시예와 같이 고정용리드(4)의 선단부(4a)를 U자형으로 형성하는 대신에, 제9도 (a)에 표시하는 것과 같이 선단부(4a)를 만곡되게 하여도 되고, 제9도 (b)에 표시하는 것과 같이 선단부(4a)에 원호상 부분을 설치하여도 된다. 이와같은 변형예에 있어서도, 반도체칩(1)은 고정용리드(4)의 선단부(4a)가 고정용리드본체에 대하여 가지는 탄성력에 의해 협지된다.
제10도 (a), (b)는 본 발명의 제3 실시예에 관한 반도체 장치에서의 고정용리드(4)의 선단부(4a)의 형상을 표시하고 있다. 제3 실시예에 있어서는, 고정용리드(4)의 선단부(4a)는, 반도체칩(1)측으로 굴곡한 후, 반도체칩(1)의 측면에 따라서 직선상으로 연장되는 형상으로 형성되어 있다. 이 경우, 제10도 (a)에 표시하는 것과 같이, 고정용리드(4)의 선단부(4a)를 반도체칩(1)의 각부와 대향하는 위치에서 굴곡되게 한 후, 반도체칩(1)의 측면에 따라서 연장되는 형상으로 하던지, 또는, 제10도 (b)에 표시하는 것과 같이, 고정용리드(4)의 선단부(4a)를 반도체칩(1) 측방의 대략 중앙부와 대향하는 위치에서 굴곡되게 한 후, 반도체칩(1) 측면에 따라서 양측으로 연장되는 형상으로 할 수가 있다.
이와같이하면, 고정용리드(4)의 선단부(4a)와 반도체칩(1) 측면과의 접촉면적이 크게되어 마찰력이 크게되므로, 고정용리드(4)의 선단부(4a)와 반도체칩(1)과의 위치벗어남 및 반도체칩(1)의 이동이 규제된다.
제11도는 본 발명의 제4 실시예에 관한 반도체 장치의 단면구조를 표시하고 있다. 제4 실시예에 있어서는, 고정용리드(4)의 선단부(4a)와 반도체칩(1) 측면사이에 반도체칩(4) 보다도 부드러운 연금속(7)을 개재하고 있다. 제3 실시예에 관한 반도체 장치를 제조하는데에는 고정용리드(4)의 선단부(4a)에 미리 연금속(7)을 취부하여놓고, 제1 실시예와 마찬가지로 고정용리드(4)의 선단부(4a)를 외측으로 넓힌 상태로 반도체칩(1)을 리드프레임에 세트한다.
이와같이하면, 반도체칩(1)을 리드프레임에 세트할 때에 반도체칩(1)이 고정용리드(4)의 선단부(4a)에서 받는 응력 및 패키지(2)를 형성하기 위해 충전되는 수지의 열에 의해 반도체칩(1)이 고정용리드(4)의 선단부(4a)에서 받는 응력을 완화할 수가 있으므로, 반도체칩(1)이 받는 데미지를 경감할 수가 있다.
제12도는 제4 실시예의 변형예를 표시하고, 이 변형예에 있어서는, 연금속(7) 대신에 절연성을 갖는 수지로 되는 탄성체(8)가 개재하고 있다. 이 변형예에 의해서도 반도체칩(1)이 받는 손상을 경감할 수가 있다.
제13도는 본 발명의 제5 실시예에 관한 반도체 장치에서의 리드프레임의 평면구조를 표시하고 있다.
제5 실시예에 있어서는, 리드프레임 본체(15)에서의 고정용리드(4)가 설치되어 있는 부위에 구형상의 개구부(15a)가 설치되어 있고, 이것에 의해 고정용리드(4)는 리드프레임 본체(15)에 대하여 탄성력을 가지고 있고, 이 탄성력에 의해 고정용리드(4)의 선단부(4a)는 반도체칩(1)을 협지하고 있다. 이경우에도, 고정용리드(4)의 선단부(4a)끼리의 거리를 반도체칩(1)의 치수보다도 약간 작게해두고, 선단부(4a)끼리의 거리가 반도체칩(1)의 치수보다도 약간 크게되도록 선단부(4a)를 핀 등으로 넓힌상태로 반도체칩(1)을 리드프레임에 세트한다. 이것에 의해, 반도체칩(1)은 고정용리드(4)가 리드프레임 본체(15)에 대하여 가지는 탄성력에 의해 협지된다.
제14도는 본 발명의 제6 실시예에 관한 반도체 장치의 단면구조를 표시하고 있다.
제6 실시예에 있어서는, 고정용리드(4)의 선단부(4a)와 반도체칩(1)과는 납땜 등의 저융점금속(9)에 의해 접합하고 있다. 제6 실시예에 관한 반도체 장치를 제조하는데는 제1∼제5 실시예와 다르고, 고정용리드(4)의 선단부(4a)끼리의 거리를 반도체칩(1)의 치수보다도 약간 크게 해두는 동시에, 고정용리드(4)의 선단부(4a)의 반도체칩(1)측에 미리 저융점금속(9)을 도포해둔다. 이 상태에서, 반도체칩(1)을 리드프레임에 세트하고, 그 후, 저융점금속(9)을 용융되게하여 고정용리드(4)의 선단부(4a)와 반도체칩(1)을 접합한다. 저융점금속(9)의 융점으로서는, 반도체칩(1)이 받는 데미지를 적게하기 위하여, 400℃ 이하의 온도가 바람직하다.
제15도는 제6실시예의 제1 변형예를 표시하고 있고, 이 제1 변형예에 있어서는, 제6 실시예의 저융점금속(9) 대신, 열가소성, 광경화성 또는 열경화성을 가지는 절연성수지(10)를 사용하고 있다. 이 제1 변형예에 관한 반도체 장치를 제조하는데에는, 고정용리드(4)의 선단부(4a)에 미리 열가소성, 광경화성 또는 열경화성을 가지는 절연성수지(10)를 도포해두고, 이 상태에서 반도체칩(1)을 리드프레임에 세트하고, 그 후, 절연성수지(10)에 열을 가하거나 또는 광을 조사하며 고정용리드(4)의 선단부(4a)와 반도체칩(1)을 접합한다.
제16도는 제6 실시예의 제2 변형예를 표시하고 있고, 이 제2 변형예에 있어서는, 제6 실시예의 저융점금속(9) 대신 양면에 열가소성, 광경화성 또는 열경화성의 수지가 도포된 절연성 필름(11)을 사용하고 있다. 제2 변형예에 관한 반도체 장치의 제조방법은 제1 변형예에 관한 반도체 장치의 제조방법과 마찬가지이다.
또, 제6 실시예, 제6 실시예의 제1 또는 제2의 변형예와 같이, 고정용리드(4)의 선단부(4a)끼리의 거리를 반도체칩(1)의 치수보다도 약간 크게해두고, 고정용리드(4)의 선단부(4a)와 반도체칩(1)을 접합하는 경우에는 고정용리드(4)의 선단부(4a)와 반도체칩(1)의 편면만을 접합하여도 된다.
또, 제6 실시예, 제6 실시예의 제1 또는 제2의 변형예에 있어서는, 저융점금속(9), 절연성수지(10) 또는 절연성필름(11)은 미리 고정용리드(4)의 선단부(4a)에 설치되어 있었으나, 이 대신에, 반도체칩(1)을 리드프레임에 세트할때에 고정용리드(4)의 선단부(4a)와 반도체칩(1) 사이에 삽입하여도 된다.
제17도 (a)∼(c)는, 저융점금속(9) 또는 절연성수지(10)를 미리 고정용리드(4)의 선단부(4a)에 도포하는 공정을 표시한다. 즉, 제17도 (a)에 표시하는 것과 같이, 고정용리드(4)의 선단부(4a)가 굴곡하도록 리드프레임을 설치해두고, 제17도 (b)에 표시하는 것과 같이, 고정용리드(4)의 선단부(4a)를 도포용 스테이지상에 설치된 저융점금속(9) 또는 절연성수지(10)에 담그고, 제17도 (c)에 표시하는 것과 같이, 고정용리드(4)의 선단부(4a)에 저융점금속(9) 또는 절연성수지(10)를 부착시킨다. 본 발명에 있어서는, 고정용리드(4)의 선단부(4a)는 굴곡되어 있으므로, 고정용리드(4)의 선단부(4a)만을 저융점금속(9) 또는 절연성수지(10)에 담그는 것이 용이하다.
제18도 (a), (b) 및 제19도는 본 발명의 제7 실시예에 관한 반도체 장치를 표시하고, 제18도 (a)는 패키지(2)를 생략한 평면도, 제18도 (b)는 리드프레임의 사시도, 제19도는 패키지(2) 및 리드프레임 본체(15)를 생략한 사시도이다.
제7 실시예에 있어서는, 고정용리드(4)는 반도체칩(1)의 4개의 각부와 대향하는 부위에 설치되어 있고, 고정용리드(4)의 선단부(4a)는 반도체칩(1)의 각 각부에서의 반도체칩(1)을 협지하고 있다. 반도체칩(1)의 대략 중앙부에 al전극(5)이 설치되어 있는 것, 접속용리드(3)의 내부리드(3a)와 al전극(5)이 본딩와이어(6)에 의해 전기적으로 접속되어 있는 것 등은 제1∼제6 실시예와 동일하다.
제7 실시예에 있어서는, 고정용리드(4)의 경사방향으로 대향하는 선단부(4a)끼리의 거리를 반도체칩(1)의 대각선 치수보다도 약간 작게해두고, 고정용리드(4)의 선단부(4a)가 핀 등에 의해 외측으로 넓혀진 상태로 반도체칩(1)을 리드프레임에 세트한다. 이것에 의해, 반도체칩(1)은 고정용리드(4)의 선단부(4a)가 고정용리드 본체에 대하여 가지는 탄성력에 의해서 협지된다.
제20도 (a)∼(E)는 고정용리드(4)의 선단부(4a)의 형상을 각각 표시한다. 제20도 (a)는 선단부(4a)가 90도로 굴곡하고 있는 동시에 두 갈래로 분리되어 있고, 두 갈래로 분리된 각 부분이 반도체칩(1) 각부의 측면을 면 접촉에 의해 협지하는 구조를 표시하고, 제20도 (b)는 선단부(4a)가 둔각으로 굴곡되어있는 동시에 깊게 파여진 부분을 가지고 있고, 반도체칩(1)의 각부를 선접촉에 의해 협지하는 구조를 표시하고, 제20도 (c)는 90°로 굴곡되어 있는 동시에 평면시 L자형으로 형성되어 있고, L자상 부분이 반도체칩(1) 각부(角部)의 측면을 면접촉에 의해 협지하는 구조를 표시하고, 제20도 (D)는 90°로 굴곡되어 있고, 반도체칩(1)의 각부를 선접촉에 의해 협지하는 구조를 표시하고, 제20도 (E)는 90°로 굴곡되는 동시에 두 갈래로 분리하여 반도체칩(1) 측면을 따라서 연장되도록 형성되어있고, 반도체칩(1)의 각부 측면을 면접촉에 의해 협지하는 구조를 표시하고 있다. 고정용리드(4)의 선단부(4a)의 형상은, 가공코스트, 반도체칩(1)을 유지하는 강도, 리드프레임의 설계시에서의 레이아웃 등에서 최적의 것을 선택하는 것이 바람직하다.
또한, 상기 각 실시예에 있어서는, 고정용리드(4)는 반도체칩(1)을 유지하는 기능만을 가지고 있었으나, 고정용리드(4)를 접지리드로서 사용하는 것도 가능하다.
또, 상기 각 실시예에 있어서는, 접속용리드(3)의 내부리드(3a)와 반도체칩(1)의 al전극(5)을 본딩와이어(6)에 의해 접속하였으나, 이것에 대신하여 납땜에 의해 접속하거나, au범프 등을 설치하여 전극끼리를 직접 접속하거나, 이방성의 도전성 수지 등에 의해 접속하여도 된다.
더욱이, 상기 각 실시예에 있어서는, 접속용리드(3)의 내부리드(3a)가 반도체칩(1)상에 연장되는 LOc 구조였으나, 접속용리드(3)의 내부리드(3a)가 반도체칩(1)의 주변에 위치하는 통상의 구조라도 된다.

Claims (27)

  1. 반도체칩과,
    리드프레임 본체에서 내측으로 연장되도록 설치된 후에 상기 리드프레임 본체에서 잘라내어, 상기 반도체칩의 전극과 전기적으로 접속되어 있는 복수의 접속용리드와,
    상기 리드프레임 본체에서 내측으로 연장되도록 설치된 후에 상기 리드프레임 본체에서 잘라내어, 상기 반도체칩측으로 굴곡한 선단부를 가지고 이 선단부에 의해 상기 반도체칩을 유지하는 고정용리드와,
    상기 반도체칩, 복수의 접속용리드 및 복수의 고정용리드를 밀봉하고 있는 수지제의 패키지를 구비하고 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 접속용리드의 내부리드는 상기 반도체칩 상측으로 연장되어 이 반도체칩의 전극과 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 고정용리드의 선단부는 상기 반도체칩의 측면을 유지하고 있는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 고정용리드의 선단부는 상기 반도체칩의 측면에 면접촉하고 있는 것을 특징으로 하는 반도체 장치.
  5. 제3항에 있어서, 상기 고정용리드의 선단부는 상기 반도체칩의 측면사이에 연금속 또는 탄성체가 개재하고 있는 것을 특징으로 하는 반도체 장치.
  6. 제3항에 있어서, 상기 고정용리드의 선단부는 상기 반도체칩의 측면은 수지 또는 저융점금속에 의해 서로 접합하고 있는 것을 특징으로 하는 반도체 장치.
  7. 제3항에 있어서, 상기 고정용리드의 선단부는 상기 반도체칩의 측면은 접착성을 가지는 절연성 필름에 의해 서로 접합하고 있는 것을 특징으로 하는 반도체 장치.
  8. 제3항에 있어서, 상기 고정용리드는 접속용리드인 것을 특징으로 하는 반도체 장치.
  9. 제1항에 있어서, 상기 고정용리드의 선단부는 상기 반도체칩의 각부를 유지하고 있는 것을 특징으로 하는 반도체 장치.
  10. 제9항에 있어서, 상기 고정용리드의 선단부에 상기 반도체칩의 각부를 유지하는 평면시 L자상의 유지부가 설치되어 있는 것을 특징으로 하는 반도체 장치.
  11. 제9항에 있어서, 상기 고정용리드의 선단부와 상기 반도체칩의 사이에 연금속 또는 탄성체가 개재하고 있는 것을 특징으로 하는 반도체 장치.
  12. 제9항에 있어서, 상기 고정용리드의 선단부와 상기 반도체칩의 각부는 수지 또는 저융점금속에 의해 서로 접합하고 있는 것을 특징으로 하는 반도체 장치.
  13. 제9항에 있어서, 상기 고정용리드는 접속용리드인 것을 특징으로 하는 반도체 장치.
  14. 리드프레임 본체와, 이 리드프레임 본체에서 내측으로 연장되어 전기적 접속을 하기 위한 복수의 접속용리드와, 상기 리드프레임 본체에서 내측으로 연장되고 또한 굴곡한 선단부를 가지는 복수의 고정용리드를 가지는 리드프레임을 설치하는 제1의 공정과,
    상기 복수의 고정용리드의 선단부에 의해 상기 반도체칩을 유지하는 제2의 공정과,
    상기 반도체칩, 복수의 접속용리드 및 복수의 고정용리드를 수지에 의해 밀봉하여 수지제의 패키지를 형성하는 제3의 공정과,
    상기 복수의 접속용리드 및 고정용리드를 상기 리드프레임 본체에서 잘라내는 제4의 공정을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조 방법.
  15. 제14항에 있어서, 상기 제2의 공정과 상기 제3의 공정과의 사이에, 상기 반도체칩의 전극과 접속용리드의 내부리드를 본딩와이어에 의해 전기적으로 접속하는 공정을 더 구비하고 있는 것을 특징으로 하는 반도체장치의 제조 방법.
  16. 제14항에 있어서, 상기 제1의 공정은, 복수의 고정용리드를 그 선단부끼리의 간격이 상기 반도체칩의 치수보다도 약간 작아지도록 설치하는 공정을 가지고,
    상기 제2의 공정은, 복수의 고정용리드의 선단부를 이 선단부끼리의 간격이 상기 반도체칩의 치수보다도 크게되도록 외측으로 넓히는 선단부 확개공정과, 상기 반도체칩을 상기 리드프레임에 세트하는 반도체칩 세트공정과, 상기 복수의 고정용리드의 선단부를 내측으로 되돌려서 이 선단부에 상기 반도체칩을 협지시키는 반도체칩 유지공정을 가지고 있는 것을 특징으로 하는 반도체장치의 제조 방법.
  17. 제16항에 있어서, 상기 제1의 공정은, 상기 복수의 고정용리드를 각 고정용리드가 상기 리드프레임 본체에 대하여 탄성력을 가지도록 설치하는 공정을 가지고,
    상기 제2의 공정에서의 상기 반도체칩 유지공정은, 상기 복수의 고정용리드가 상기 리드프레임에 대하여 가지는 탄성력에 의해 상기 선단부에 상기 반도체칩을 협지시키는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조 방법.
  18. 제16항에 있어서, 상기 제1의 공정은, 상기 복수의 고정용리드를 그 선단부가 고정용리드 본체에 대하여 탄성력을 가지도록 설치하는 공정을 가지고,
    상기 제2의 공정에서의 상기 반도체칩 유지공정은, 상기 선단부가 상기 고정용리드 본체에 대하여 가지는 탄성력에 의해서 상기 선단부에 상기 반도체칩을 협지시키는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조 방법.
  19. 제16항에 있어서, 상기 제2의 공정에서의, 상기 선단부 확개공정은 리드프레임을 가열하는것에 의해 상기 복수의 고정용리드의 선단부를 외측으로 넓히는 공정을 것을 특징으로 하는 반도체장치의 제조 방법.
  20. 제16항에 있어서, 상기 제2의 공정에서의 상기 반도체칩 유지공정은, 상기 고정용리드의 선단부와 상기 반도체칩 사이에 설치되어 상기 반도체칩보다도 부드러운 물체를 통하여 상기 선단부에 상기 반도체칩을 협지시키는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조 방법.
  21. 제20항에 있어서, 상기 반도체칩보다도 부드러운 물체는 탄성체인 것을 특징으로 하는 반도체장치의 제조 방법.
  22. 제14항에 있어서, 상기 제1의 공정은, 상기 복수의 고정용리드를 그 선단부끼리의 간격이 상기 반도체칩의 치수보다도 약간 크게되도록 설치하는 공정을 가지고,
    상기 제2의 공정은, 상기 반도체칩을 상기 리드프레임에 세트하는 반도체칩 세트공정과,
    상기 고정용리드의 선단부와 상기 반도체칩을 접합하여 상기 선단부에 상기 반도체칩을 유지시키는 반도체칩 유지공정을 가지는 것을 특징으로 하는 반도체장치의 제조 방법.
  23. 제22항에 있어서, 상기 제2의 공정에서의 상기 반도체칩 유지공정은, 상기 고정용리드의 선단부와 상기 반도체칩을 저융점금속에 의해 접합하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조 방법.
  24. 제22항에 있어서, 상기 제2의 공정에서의 상기 반도체칩 유지공정은, 상기 고정용리드의 선단부와 상기 반도체칩을 절연성수지에 의해 접합하는 공정을 가지고 있는 것을 특징으로 하는 반도체장치의 제조 방법.
  25. 제22항에 있어서, 상기 제2의 공정에서의 상기 반도체칩 유지공정은, 상기 고정용리드의 선단부와 상기 반도체칩을 접착성을 가지는 절연성 필름에 의해 접합하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조 방법.
  26. 제14항에 있어서, 상기 제2의 공정은, 상기 고정용리드의 선단부에 상기 반도체칩의 측면을 유지시키는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조 방법.
  27. 제14항에 있어서, 상기 제2의 공정은, 상기 복수의 고정용리드의 선단부에 상기 반도체칩의 측면을 유지시키는 공정을 가지고 있는 것을 특징으로 하는 반도체장치의 제조 방법.
KR1019940028898A 1993-12-08 1994-11-04 반도체 장치 및 그 제조방법 KR0140675B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-307932 1993-12-08
JP30793293 1993-12-08
JP20384394 1994-08-29
JP94-203843 1994-08-29

Publications (2)

Publication Number Publication Date
KR950021448A KR950021448A (ko) 1995-07-26
KR0140675B1 true KR0140675B1 (ko) 1998-06-01

Family

ID=26514139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028898A KR0140675B1 (ko) 1993-12-08 1994-11-04 반도체 장치 및 그 제조방법

Country Status (6)

Country Link
US (2) US5776802A (ko)
EP (1) EP0657931B1 (ko)
KR (1) KR0140675B1 (ko)
CN (1) CN1109217A (ko)
DE (1) DE69421592T2 (ko)
TW (1) TW270213B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
TW270213B (ko) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
JPH09283545A (ja) * 1996-04-10 1997-10-31 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
US5940686A (en) * 1996-04-12 1999-08-17 Conexant Systems, Inc. Method for manufacturing multi-chip modules utilizing direct lead attach
US5969410A (en) * 1996-05-09 1999-10-19 Oki Electric Industry Co., Ltd. Semiconductor IC device having chip support element and electrodes on the same surface
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US5925927A (en) * 1996-12-18 1999-07-20 Texas Instruments Incoporated Reinforced thin lead frames and leads
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
JPH1187572A (ja) * 1997-09-10 1999-03-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置およびその製造方法
KR100271657B1 (ko) 1998-05-30 2000-11-15 김영환 칼럼 리드형 반도체 패키지 및 그 제조방법
TW468258B (en) * 1998-10-21 2001-12-11 Hitachi Ltd Semiconductor device and method of manufacturing the same
US6405429B1 (en) * 1999-08-26 2002-06-18 Honeywell Inc. Microbeam assembly and associated method for integrated circuit interconnection to substrates
US6384487B1 (en) 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
US6700210B1 (en) 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US6229202B1 (en) * 2000-01-10 2001-05-08 Micron Technology, Inc. Semiconductor package having downset leadframe for reducing package bow
DE10158770B4 (de) * 2001-11-29 2006-08-03 Infineon Technologies Ag Leiterrahmen und Bauelement mit einem Leiterrahmen
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US7173951B2 (en) * 2003-03-25 2007-02-06 Sharp Kabushiki Kaisha Semiconductor laser device with light receiving element
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
WO2006022591A1 (en) * 2004-08-26 2006-03-02 Infineon Technologies Ag Packaging of integrated circuits to lead frames
US7977698B2 (en) * 2005-03-18 2011-07-12 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. System and method for surface mountable display
TWI273636B (en) * 2005-08-02 2007-02-11 Chipmos Technologies Inc Chip package having asymmetric molding
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US20110001227A1 (en) * 2009-07-01 2011-01-06 Texas Instruments Incorporated Semiconductor Chip Secured to Leadframe by Friction
US20110042137A1 (en) * 2009-08-18 2011-02-24 Honeywell International Inc. Suspended lead frame electronic package
JP6239840B2 (ja) * 2013-03-27 2017-11-29 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4054238A (en) * 1976-03-23 1977-10-18 Western Electric Company, Inc. Method, apparatus and lead frame for assembling leads with terminals on a substrate
US4426689A (en) * 1979-03-12 1984-01-17 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
DE3213884A1 (de) * 1982-04-15 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Anschlussvorrichtung fuer ein plattenfoermiges elektrisches geraet
JPS61117868A (ja) * 1984-11-14 1986-06-05 Toshiba Corp 半導体装置及びその製造方法
US4766478A (en) * 1986-09-02 1988-08-23 Dennis Richard K Lead frame for semi-conductor device and process of connecting same
JPS63228657A (ja) * 1987-03-18 1988-09-22 Hitachi Ltd 混成集積回路装置およびリ−ドフレ−ム
US4782589A (en) * 1987-04-06 1988-11-08 Dennis Richard K Process of connecting lead frame to a semi-conductor device and a device to effect same
JPH0815165B2 (ja) * 1987-09-17 1996-02-14 株式会社東芝 樹脂絶縁型半導体装置の製造方法
US5260601A (en) * 1988-03-14 1993-11-09 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
DE3813435A1 (de) * 1988-04-21 1989-11-02 Siemens Ag Bauelement in chip-bauweise zum befestigen auf einer schaltplatte, mit einem elektrischen oder elektronischen funktionskoerper
JPH02202046A (ja) * 1989-01-31 1990-08-10 Mitsui High Tec Inc リードフレームおよびこれを用いた半導体装置の製造方法
JPH02278857A (ja) * 1989-04-20 1990-11-15 Fujitsu Ltd 樹脂封止型半導体装置
JP2875334B2 (ja) * 1990-04-06 1999-03-31 株式会社日立製作所 半導体装置
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
US5089877A (en) * 1990-06-06 1992-02-18 Sgs-Thomson Microelectronics, Inc. Zero power ic module
JP2839941B2 (ja) * 1990-07-26 1998-12-24 株式会社日立製作所 半導体装置
JP2895920B2 (ja) * 1990-06-11 1999-05-31 株式会社日立製作所 半導体装置及びその製造方法
US5440170A (en) * 1990-09-10 1995-08-08 Fujitsu Limited Semiconductor device having a die pad with rounded edges and its manufacturing method
JPH04317363A (ja) * 1991-04-16 1992-11-09 Sony Corp ダイパッドレス樹脂封止型半導体装置とその製造方法
US5176255A (en) * 1991-06-19 1993-01-05 North American Specialties Corporation Lead frame for integrated circuits or the like and method of manufacture
US5221812A (en) * 1991-06-28 1993-06-22 Vlsi Technology, Inc. System for protecting leads to a semiconductor chip package during testing, burn-in and handling
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
JPH05144992A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
JPH05175405A (ja) * 1991-12-20 1993-07-13 Kawasaki Steel Corp 半導体チップのパッケージ
JP3075617B2 (ja) * 1991-12-25 2000-08-14 株式会社日立製作所 半導体集積回路装置
JP3055581B2 (ja) * 1992-02-25 2000-06-26 日立電線株式会社 半導体装置
JPH06169051A (ja) * 1992-11-27 1994-06-14 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パッケージ
JP2809115B2 (ja) * 1993-10-13 1998-10-08 ヤマハ株式会社 半導体装置とその製造方法
TW270213B (ko) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
KR970010676B1 (ko) * 1994-03-29 1997-06-30 엘지반도체 주식회사 반도체 패키지 및 이에 사용되는 리드 프레임
JPH08264685A (ja) * 1995-03-27 1996-10-11 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH10163400A (ja) * 1996-11-28 1998-06-19 Nitto Denko Corp 半導体装置及びそれに用いる２層リードフレーム

Also Published As

Publication number Publication date
US5776802A (en) 1998-07-07
CN1109217A (zh) 1995-09-27
DE69421592T2 (de) 2000-04-06
DE69421592D1 (de) 1999-12-16
US5998866A (en) 1999-12-07
KR950021448A (ko) 1995-07-26
EP0657931B1 (en) 1999-11-10
TW270213B (ko) 1996-02-11
EP0657931A1 (en) 1995-06-14

Similar Documents

Publication Publication Date Title
KR0140675B1 (ko) 반도체 장치 및 그 제조방법
KR100356455B1 (ko) 반도체장치 및 그 제조방법
US5198964A (en) Packaged semiconductor device and electronic device module including same
US5527740A (en) Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
KR970006533B1 (ko) 반도체장치 및 그 제조방법
US6900077B2 (en) Methods of forming board-on-chip packages
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
JP2509422B2 (ja) 半導体装置及びその製造方法
US20050146002A1 (en) Multi-part lead frame with dissimilar materials
KR100674548B1 (ko) 반도체 장치
JPH11345915A (ja) スタックパッケ―ジ及びその製造方法
JPH11121543A (ja) チップスケールパッケージ
JP3638750B2 (ja) 半導体装置
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP2954110B2 (ja) Ｃｓｐ型半導体装置及びその製造方法
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
JPH11177007A (ja) トランジスタパッケージ
JP2677967B2 (ja) 半導体装置の製造方法
JP2840232B2 (ja) 半導体装置及びその製造方法
JPH02181956A (ja) 半導体装置
JPH0254957A (ja) 半導体装置およびその製造方法
JP3473525B2 (ja) クアッドフラットパッケージ
JPH1116939A (ja) 半導体装置及びその製造方法
JP2681145B2 (ja) 樹脂封止半導体装置
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050225

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee