JPH11177007A - トランジスタパッケージ - Google Patents
トランジスタパッケージInfo
- Publication number
- JPH11177007A JPH11177007A JP9344648A JP34464897A JPH11177007A JP H11177007 A JPH11177007 A JP H11177007A JP 9344648 A JP9344648 A JP 9344648A JP 34464897 A JP34464897 A JP 34464897A JP H11177007 A JPH11177007 A JP H11177007A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- electrode
- chip
- emitter
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】パッケージの実装抵抗を１ｍΩ以下に小さく
し、かつ長期信頼性を高くした低コストのトランジスタ
パッケージを提供する。 【解決手段】ベース及びエミッタ電極に複数のＡｕバン
プを形成したトランジスタチップの上下に、部分貴金属
めっきを施したリードフレームを配置し、貴金属膜を最
表面に形成したコレクタ電極とコレクタリードを半田を
介するかあるいは直接加圧加熱接合し、Ａｕバンプとベ
ース及びエミッタリードを直接に超音波併用加熱圧着
し、各リードの外部接続用先端部を除いて全体を樹脂モ
ールドした構造のトランジスタパッケージ。
し、かつ長期信頼性を高くした低コストのトランジスタ
パッケージを提供する。 【解決手段】ベース及びエミッタ電極に複数のＡｕバン
プを形成したトランジスタチップの上下に、部分貴金属
めっきを施したリードフレームを配置し、貴金属膜を最
表面に形成したコレクタ電極とコレクタリードを半田を
介するかあるいは直接加圧加熱接合し、Ａｕバンプとベ
ース及びエミッタリードを直接に超音波併用加熱圧着
し、各リードの外部接続用先端部を除いて全体を樹脂モ
ールドした構造のトランジスタパッケージ。
Description
【０００１】
【発明の属する技術分野】本発明は、トランジスタパッ
ケージの実装構造に係り、特に導通状態の電気抵抗を小
さくしてパッケージ損失を低減することを目的としたチ
ップ電極とリード端子の接合構造に関する。
ケージの実装構造に係り、特に導通状態の電気抵抗を小
さくしてパッケージ損失を低減することを目的としたチ
ップ電極とリード端子の接合構造に関する。
【０００２】
【従来の技術】図１２に、従来の低抵抗トランジスタパ
ッケージの平面構造を示す。また、図１３に図１２のパ
ッケージを組み立てるのに用いるリードフレームを示
す。図１２及び図１３において、リード端子は、平面上
に配置された第１のリード端子と、そのリード端子に隣
接して配置された第２及び第３のリード端子から構成さ
れる。第１のリード端子には、裏面にメタライズによっ
てコレクタ電極が形成されたチップが半田接合により搭
載され、チップ表面のベース電極と第２のリード端子及
びエミッタ電極と第３のリード端子とがワイヤボンディ
ングによって接続されている。そして、各リード端子の
一部を除いて全体が封止樹脂によって覆われた構造であ
る。パッケージの封止樹脂からリード端子を取り出す構
造は、図１２の平面実装型パッケージでは相対する二辺
から取り出す構造で、挿入型パッケージでは一辺から３
つのリード端子を取り出す構造であった。
ッケージの平面構造を示す。また、図１３に図１２のパ
ッケージを組み立てるのに用いるリードフレームを示
す。図１２及び図１３において、リード端子は、平面上
に配置された第１のリード端子と、そのリード端子に隣
接して配置された第２及び第３のリード端子から構成さ
れる。第１のリード端子には、裏面にメタライズによっ
てコレクタ電極が形成されたチップが半田接合により搭
載され、チップ表面のベース電極と第２のリード端子及
びエミッタ電極と第３のリード端子とがワイヤボンディ
ングによって接続されている。そして、各リード端子の
一部を除いて全体が封止樹脂によって覆われた構造であ
る。パッケージの封止樹脂からリード端子を取り出す構
造は、図１２の平面実装型パッケージでは相対する二辺
から取り出す構造で、挿入型パッケージでは一辺から３
つのリード端子を取り出す構造であった。
【０００３】また図１４（ａ）,（ｂ）,（ｃ）に、バン
プ電極を用いてワイヤレス構造とした従来のトランジス
タパッケージの構造（特開平9−129798 号公報）を示
す。図において、ダイパッド１２３ａに半導体チップ１
２１がプリフォーム材１２７によって接着されている。
チップ上のバンプ電極１２２ａ，１２２ｂとリード端部
１２４ａ，１２５ａは、半田１２６により電気的に接続
されている。リードを含むチップ周辺はエポキシ樹脂な
どによりモールドされ保護されている。そしてモールド
樹脂１２８から配線基板に接続するためのリード１２
３，１２４，１２５が導出されている。
プ電極を用いてワイヤレス構造とした従来のトランジス
タパッケージの構造（特開平9−129798 号公報）を示
す。図において、ダイパッド１２３ａに半導体チップ１
２１がプリフォーム材１２７によって接着されている。
チップ上のバンプ電極１２２ａ，１２２ｂとリード端部
１２４ａ，１２５ａは、半田１２６により電気的に接続
されている。リードを含むチップ周辺はエポキシ樹脂な
どによりモールドされ保護されている。そしてモールド
樹脂１２８から配線基板に接続するためのリード１２
３，１２４，１２５が導出されている。
【０００４】
【発明が解決しようとする課題】従来の低抵抗トランジ
スタパッケージは、ベース電極及びエミッタ電極とリー
ド端子間とがワイヤボンディングによって接続され、チ
ップ裏面のコレクタ電極とリード端子とが半田で接合さ
れた構造であった。この形態のパッケージの導通時にお
ける電気抵抗Ｒは、チップ及びリード端子自身の電気抵
抗（Ｒ１chip，Ｒ２lead）に半田接合部の電気抵抗（Ｒ
３solder）とワイヤ接続部の電気抵抗（Ｒ４wire）が加
えられた値となる。このときのワイヤ接続部の電気抵抗
は、ワイヤ自体の電気抵抗とワイヤ／Ａｌパッド接合部
の集中抵抗の和で表される。
スタパッケージは、ベース電極及びエミッタ電極とリー
ド端子間とがワイヤボンディングによって接続され、チ
ップ裏面のコレクタ電極とリード端子とが半田で接合さ
れた構造であった。この形態のパッケージの導通時にお
ける電気抵抗Ｒは、チップ及びリード端子自身の電気抵
抗（Ｒ１chip，Ｒ２lead）に半田接合部の電気抵抗（Ｒ
３solder）とワイヤ接続部の電気抵抗（Ｒ４wire）が加
えられた値となる。このときのワイヤ接続部の電気抵抗
は、ワイヤ自体の電気抵抗とワイヤ／Ａｌパッド接合部
の集中抵抗の和で表される。
【０００５】従来は、チップ自身の電気抵抗が百数十〜
数百ｍΩと大きく、ワイヤや半田部の実装抵抗が数〜数
十ｍΩであったため、パッケージのオン抵抗はほぼデバ
イスのオン抵抗で占められ、実装抵抗が問題となること
はなかった。
数百ｍΩと大きく、ワイヤや半田部の実装抵抗が数〜数
十ｍΩであったため、パッケージのオン抵抗はほぼデバ
イスのオン抵抗で占められ、実装抵抗が問題となること
はなかった。
【０００６】しかし、半導体技術は日々進歩しており、
将来のデバイスのオン抵抗はＳｉデバイスでも現状の数
分の１〜十分の１程度、ＳｉＣデバイス等の他の半導体
材料デバイスでは、現状のＳｉデバイスの数十〜数百分
の１程度にまで低減されることが予想される。このとき
には、パッケージのオン抵抗に占める実装抵抗の比率が
相対的に大きくなり、実装抵抗の低減が重要な課題にな
る。
将来のデバイスのオン抵抗はＳｉデバイスでも現状の数
分の１〜十分の１程度、ＳｉＣデバイス等の他の半導体
材料デバイスでは、現状のＳｉデバイスの数十〜数百分
の１程度にまで低減されることが予想される。このとき
には、パッケージのオン抵抗に占める実装抵抗の比率が
相対的に大きくなり、実装抵抗の低減が重要な課題にな
る。
【０００７】実装抵抗の内ワイヤ部の抵抗を下げるに
は、ワイヤの径を大きくして断面積を増やすかワイヤ本
数を多くすることが考えられる。しかし、ボンディング
時にチップ電極周辺の機械的損傷を発生させないという
理由から太線のワイヤを使うことができずワイヤの断面
積を大きくできないこと、また、ワイヤをボンディング
するエミッタ電極の大きさとパッケージ高さ及びエミッ
タ用リードの大きさの点でワイヤリングとボンディング
エリアに制約があるためワイヤ本数を多くできないこと
の２つの理由によって、従来のワイヤボンディングを使
うパッケージの実装構造ではワイヤ部の電気抵抗を小さ
くできないという問題があった。
は、ワイヤの径を大きくして断面積を増やすかワイヤ本
数を多くすることが考えられる。しかし、ボンディング
時にチップ電極周辺の機械的損傷を発生させないという
理由から太線のワイヤを使うことができずワイヤの断面
積を大きくできないこと、また、ワイヤをボンディング
するエミッタ電極の大きさとパッケージ高さ及びエミッ
タ用リードの大きさの点でワイヤリングとボンディング
エリアに制約があるためワイヤ本数を多くできないこと
の２つの理由によって、従来のワイヤボンディングを使
うパッケージの実装構造ではワイヤ部の電気抵抗を小さ
くできないという問題があった。
【０００８】一方、従来のワイヤレス構造のトランジス
タパッケージでは、バンプ電極とリード端部を接合する
ために、半田が用いられていた。低融点金属を用いない
で両者を接合するためには高い荷重と高温の加熱が必要
であるが、バンプ電極に大きな力を加えると電極下のＳ
ｉ基板あるいは絶縁層に機械的損傷を与えてしまうこ
と、加熱温度３００℃以上でＡｌ電極膜とＡｕバンプ間
にＡｕ−Ａｌの脆い金属間化合物を形成してしまうた
め、従来の技術では、バンプ電極とリードを半田材無し
では接合できなかった。
タパッケージでは、バンプ電極とリード端部を接合する
ために、半田が用いられていた。低融点金属を用いない
で両者を接合するためには高い荷重と高温の加熱が必要
であるが、バンプ電極に大きな力を加えると電極下のＳ
ｉ基板あるいは絶縁層に機械的損傷を与えてしまうこ
と、加熱温度３００℃以上でＡｌ電極膜とＡｕバンプ間
にＡｕ−Ａｌの脆い金属間化合物を形成してしまうた
め、従来の技術では、バンプ電極とリードを半田材無し
では接合できなかった。
【０００９】しかし、半田による接合部は機械的強度が
弱く、モールド工程における金型押さえやリードのフォ
ーミング加工時にリードに加わる外力によって破損する
ことがあった。また、信頼性においても、半田材の疲労
寿命が短いことや比較的低い温度（１５０℃以下）にお
いて容易に他の金属と脆い化合物を形成する性質が有る
ため、長期信頼性に問題があった。
弱く、モールド工程における金型押さえやリードのフォ
ーミング加工時にリードに加わる外力によって破損する
ことがあった。また、信頼性においても、半田材の疲労
寿命が短いことや比較的低い温度（１５０℃以下）にお
いて容易に他の金属と脆い化合物を形成する性質が有る
ため、長期信頼性に問題があった。
【００１０】本発明の目的は、トランジスタパッケージ
の各電極とリード端子間の電気抵抗を低減し、その結
果、導通状態でのパッケージの電力損失を低減できるト
ランジスタパッケージの実装構造を提供すると同時に、
低コストで長期信頼性の高い低損失のトランジスタパッ
ケージを提供することである。
の各電極とリード端子間の電気抵抗を低減し、その結
果、導通状態でのパッケージの電力損失を低減できるト
ランジスタパッケージの実装構造を提供すると同時に、
低コストで長期信頼性の高い低損失のトランジスタパッ
ケージを提供することである。
【００１１】
【課題を解決するための手段】本発明において、上記目
的を達成するために、ベース電極及びエミッタ電極とリ
ード端子間の接続をワイヤボンディングではなくて、Ａ
ｕバンプを介して直接接合する構造とした。
的を達成するために、ベース電極及びエミッタ電極とリ
ード端子間の接続をワイヤボンディングではなくて、Ａ
ｕバンプを介して直接接合する構造とした。
【００１２】トランジスタチップでは、チップの全面に
わたってトランジスタ構成単位のセルが多数配置されて
おり、デバイス内の損失を最小限にするには各セルに均
等にエミッタ電流を供給することが必要である。エミッ
タ電極はＡｌ膜で構成されてほぼチップの全域にわたっ
て形成されているが、リード端子からの電流供給位置が
局所的だとＡｌ膜内で電流集中を生じて電気抵抗の増加
につながる。
わたってトランジスタ構成単位のセルが多数配置されて
おり、デバイス内の損失を最小限にするには各セルに均
等にエミッタ電流を供給することが必要である。エミッ
タ電極はＡｌ膜で構成されてほぼチップの全域にわたっ
て形成されているが、リード端子からの電流供給位置が
局所的だとＡｌ膜内で電流集中を生じて電気抵抗の増加
につながる。
【００１３】このため、チップへの電流供給源となるエ
ミッタ電極とリード端子の接続位置は、エミッタ電極全
域に均等に分散した複数個所とする必要がある。ワイヤ
ボンディングでは、一本ずつ複数回ボンディングして必
要数の接続個所を形成するが、Ａｕバンプを介した直接
接合では、リード端子を接合する際に複数の接合個所を
一回の接合工程で接合しなければならず、技術的な難し
さがあった。
ミッタ電極とリード端子の接続位置は、エミッタ電極全
域に均等に分散した複数個所とする必要がある。ワイヤ
ボンディングでは、一本ずつ複数回ボンディングして必
要数の接続個所を形成するが、Ａｕバンプを介した直接
接合では、リード端子を接合する際に複数の接合個所を
一回の接合工程で接合しなければならず、技術的な難し
さがあった。
【００１４】すなわち、複数のＡｕバンプを１つのリー
ド端子に全数十分な接合面積と強度を持たせて接合する
ことの難しさである。その難しさの理由は、チップとダ
イパッドの接合材が生産性とコストの点で融点３００℃
以下のＰｂ系あるいはＳｎ系の半田が使われているこ
と、ＡｕバンプとＡｌパッド接合部を３００℃以上の高
温に加熱するとＡｌ側に脆いＡｕＡｌ2 の金属間化合物
を形成して接合強度が低下すること、の２つの理由によ
って接合温度を３００℃以上に上げられないことにあ
る。
ド端子に全数十分な接合面積と強度を持たせて接合する
ことの難しさである。その難しさの理由は、チップとダ
イパッドの接合材が生産性とコストの点で融点３００℃
以下のＰｂ系あるいはＳｎ系の半田が使われているこ
と、ＡｕバンプとＡｌパッド接合部を３００℃以上の高
温に加熱するとＡｌ側に脆いＡｕＡｌ2 の金属間化合物
を形成して接合強度が低下すること、の２つの理由によ
って接合温度を３００℃以上に上げられないことにあ
る。
【００１５】従来の加圧のみによる接合技術では、３０
０℃以下の低温条件下で高強度の接合部を得るには数十
分以上の接合時間が必要で、生産タクトの点で半導体パ
ッケージなどの量産品に適用することが困難であった。
０℃以下の低温条件下で高強度の接合部を得るには数十
分以上の接合時間が必要で、生産タクトの点で半導体パ
ッケージなどの量産品に適用することが困難であった。
【００１６】本発明においては、低温ボンディングの技
術課題を克服するために、２つの改善を加えた。１つ
は、低温での接合性を向上するため、リード側の接合面
を貴金属の膜面にすると同時にボンディング前に接合面
をイオン照射あるいはスパッタクリーニング法によって
清浄化し、さらに接合雰囲気の水分濃度を低減した環境
下でボンディングする方法を採用したことである。
術課題を克服するために、２つの改善を加えた。１つ
は、低温での接合性を向上するため、リード側の接合面
を貴金属の膜面にすると同時にボンディング前に接合面
をイオン照射あるいはスパッタクリーニング法によって
清浄化し、さらに接合雰囲気の水分濃度を低減した環境
下でボンディングする方法を採用したことである。
【００１７】我々は、接合雰囲気と表面の清浄度が接合
結果に与える影響について基礎的に種々検討を重ねた結
果、表面の清浄度と同様に雰囲気ガスの影響が大きいこ
とを見出した。材料が酸化しないＡｕ／Ａｕの組合せや
酸化雰囲気でも酸化膜が厚く成長しないＡｌ／Ａｕの組
合せにおいて、その現象が顕著に確認されたのである。
我々は、その理由が吸着している水分量にあることを突
き止め、吸着水分の層がおよそ１分子オーダー程度以下
であれば、ＡｕボールバンプとＡｕやＡｌ膜との接合が
１００℃の低温でさえ荷重５０ｇ／８０μｍ径バンプの
条件で加圧のみ接合できることを確認したのである。
結果に与える影響について基礎的に種々検討を重ねた結
果、表面の清浄度と同様に雰囲気ガスの影響が大きいこ
とを見出した。材料が酸化しないＡｕ／Ａｕの組合せや
酸化雰囲気でも酸化膜が厚く成長しないＡｌ／Ａｕの組
合せにおいて、その現象が顕著に確認されたのである。
我々は、その理由が吸着している水分量にあることを突
き止め、吸着水分の層がおよそ１分子オーダー程度以下
であれば、ＡｕボールバンプとＡｕやＡｌ膜との接合が
１００℃の低温でさえ荷重５０ｇ／８０μｍ径バンプの
条件で加圧のみ接合できることを確認したのである。
【００１８】２つ目は、超音波エネルギーを利用して低
荷重条件下でＡｕバンプを圧壊し、チップに損傷を与え
ない条件で接合面積を増大する方法を採用したことであ
る。超音波を利用して接合する方法は従来からワイヤボ
ンディングやリードのシングルポイントボンディングな
どに採用されているが、従来の超音波ボンディングでは
周波数６０や１２０ｋＨｚの周波数で振動振幅１〜３μ
ｍ程度の大きさの条件が採用されていた。
荷重条件下でＡｕバンプを圧壊し、チップに損傷を与え
ない条件で接合面積を増大する方法を採用したことであ
る。超音波を利用して接合する方法は従来からワイヤボ
ンディングやリードのシングルポイントボンディングな
どに採用されているが、従来の超音波ボンディングでは
周波数６０や１２０ｋＨｚの周波数で振動振幅１〜３μ
ｍ程度の大きさの条件が採用されていた。
【００１９】そのため、装置としても１２０ｋＨｚまで
の装置しか無かった。我々は、170ｋＨｚの超音波ボン
ディング装置を開発し、振動振幅とボールの圧壊と接合
強度の関係を調べた結果、０.５μｍ 程度の振幅におい
ても十分Ａｕボールを変形させることが可能で十分な接
合強度も得られることを確認したのである。
の装置しか無かった。我々は、170ｋＨｚの超音波ボン
ディング装置を開発し、振動振幅とボールの圧壊と接合
強度の関係を調べた結果、０.５μｍ 程度の振幅におい
ても十分Ａｕボールを変形させることが可能で十分な接
合強度も得られることを確認したのである。
【００２０】以上のような接合材料の最適化と表面清浄
化と接合雰囲気の脱水分化と高周波超音波の採用によっ
て、初めて本発明に示すトランジスタパッケージを組み
立てることができたのである。
化と接合雰囲気の脱水分化と高周波超音波の採用によっ
て、初めて本発明に示すトランジスタパッケージを組み
立てることができたのである。
【００２１】以上の手段により、エミッタ電極とリード
端子を複数のＡｕバンプを介して直接接合した構造のト
ランジスタパッケージを実現でき、ワイヤレス化によっ
て実装抵抗を大幅に低減し、低オン抵抗で低損失のトラ
ンジスタパッケージを提供でき、また、半田を使わない
でＡｕバンプと貴金属の膜で直接接合しているため、界
面の接合強度が高くかつ高温に保持しても脆い化合物を
形成しないこと、さらに、Ａｕバンプは変形しやすくか
つ疲労寿命が半田材に比べて長いことの理由によって長
期信頼性の高いトランジスタパッケージを提供できるの
である。
端子を複数のＡｕバンプを介して直接接合した構造のト
ランジスタパッケージを実現でき、ワイヤレス化によっ
て実装抵抗を大幅に低減し、低オン抵抗で低損失のトラ
ンジスタパッケージを提供でき、また、半田を使わない
でＡｕバンプと貴金属の膜で直接接合しているため、界
面の接合強度が高くかつ高温に保持しても脆い化合物を
形成しないこと、さらに、Ａｕバンプは変形しやすくか
つ疲労寿命が半田材に比べて長いことの理由によって長
期信頼性の高いトランジスタパッケージを提供できるの
である。
【００２２】次に、本発明の第２の特徴は、エミッタ電
極上に形成するバンプの配置とサイズを工夫した点にあ
る。従来のワイヤボンディングでは、ボンディング面積
がワイヤの寸法により制約されており、電極面積の数十
分の１以下の接合面積で接合されていた。電極のＡｌ膜
厚は、製造工程の制約から数μｍ程度に抑えられるた
め、ワイヤからＡｌ電極膜に電流が供給されたときの接
合界面近傍の集中抵抗、すなわち電極膜の通電断面積が
小さいことによる抵抗増加が実装抵抗の１／２以上の比
率を占めていた。この集中抵抗を小さくするためには、
ワイヤ本数を増すか接合面積を大きくすることが必要だ
が、前述の理由により本数の増加は困難であり、接合面
積を大きくすることもワイヤボンディング方式では実現
困難であった。
極上に形成するバンプの配置とサイズを工夫した点にあ
る。従来のワイヤボンディングでは、ボンディング面積
がワイヤの寸法により制約されており、電極面積の数十
分の１以下の接合面積で接合されていた。電極のＡｌ膜
厚は、製造工程の制約から数μｍ程度に抑えられるた
め、ワイヤからＡｌ電極膜に電流が供給されたときの接
合界面近傍の集中抵抗、すなわち電極膜の通電断面積が
小さいことによる抵抗増加が実装抵抗の１／２以上の比
率を占めていた。この集中抵抗を小さくするためには、
ワイヤ本数を増すか接合面積を大きくすることが必要だ
が、前述の理由により本数の増加は困難であり、接合面
積を大きくすることもワイヤボンディング方式では実現
困難であった。
【００２３】これに対してＡｕバンプ方式では、電極上
にＡｕボールを形成するだけなのでバンプ数の制約はボ
ールボンディングのピッチと生産タクトだけの問題とな
り、ピッチの点ではバンプ数を４９バンプ／mm2 程度ま
で増すことが可能であり、接続点数の観点から従来に比
べて１／１０以下にまで集中抵抗を下げることが可能で
ある。また生産タクトの点では、バンプ当り０.１ 秒の
ボンディング速度が得られるため、全バンプに要する時
間が１秒程度以下となり実用的な量産タクトで製造でき
る。
にＡｕボールを形成するだけなのでバンプ数の制約はボ
ールボンディングのピッチと生産タクトだけの問題とな
り、ピッチの点ではバンプ数を４９バンプ／mm2 程度ま
で増すことが可能であり、接続点数の観点から従来に比
べて１／１０以下にまで集中抵抗を下げることが可能で
ある。また生産タクトの点では、バンプ当り０.１ 秒の
ボンディング速度が得られるため、全バンプに要する時
間が１秒程度以下となり実用的な量産タクトで製造でき
る。
【００２４】以上の手段によって、電極膜における集中
抵抗を大幅に低減し、低オン抵抗で低損失のトランジス
タパッケージを提供できるのである。
抵抗を大幅に低減し、低オン抵抗で低損失のトランジス
タパッケージを提供できるのである。
【００２５】最後に、本発明の第３の特徴は、パッケー
ジの組立てに用いるリードフレームをベース及びエミッ
タ電極用とコレクタ電極用に分割した点にある。パッケ
ージの組立て工程では、汎用半導体部品の必須条件とも
言うべき低コスト化を図るため、一つのリードフレーム
で複数個のパッケージを同時に組立て可能であることが
必要である。
ジの組立てに用いるリードフレームをベース及びエミッ
タ電極用とコレクタ電極用に分割した点にある。パッケ
ージの組立て工程では、汎用半導体部品の必須条件とも
言うべき低コスト化を図るため、一つのリードフレーム
で複数個のパッケージを同時に組立て可能であることが
必要である。
【００２６】このため本発明では、コレクタ電極用リー
ド端子とトランジスタチップとベース及びエミッタ電極
用リード端子とを積層して実装する構造とした。一個の
リードフレームで組み立てる場合には、曲げ加工等の複
雑な工程が入って生産コストの上昇が生じるが、本発明
のように、チップ上部のリード端子を形成したリードフ
レームとチップ下部のリード端子を形成したリードフレ
ームの２種を準備し、組立てにおいてはそれらを位置合
わせして重ねあわせ、加熱と押し付け圧力と超音波振動
を加えて多数個のトランジスタを同時に接合して組み立
てる方法とすれば、曲げ加工等の複雑な工程を省略で
き、複数チップを一回の接合工程で組立て可能となる。
ただし、この方法を可能とするためには、予めコレクタ
電極用のリード端子部に、相対位置がすべて同じになる
ように配置して複数のトランジスタチップを搭載してお
く必要がある。
ド端子とトランジスタチップとベース及びエミッタ電極
用リード端子とを積層して実装する構造とした。一個の
リードフレームで組み立てる場合には、曲げ加工等の複
雑な工程が入って生産コストの上昇が生じるが、本発明
のように、チップ上部のリード端子を形成したリードフ
レームとチップ下部のリード端子を形成したリードフレ
ームの２種を準備し、組立てにおいてはそれらを位置合
わせして重ねあわせ、加熱と押し付け圧力と超音波振動
を加えて多数個のトランジスタを同時に接合して組み立
てる方法とすれば、曲げ加工等の複雑な工程を省略で
き、複数チップを一回の接合工程で組立て可能となる。
ただし、この方法を可能とするためには、予めコレクタ
電極用のリード端子部に、相対位置がすべて同じになる
ように配置して複数のトランジスタチップを搭載してお
く必要がある。
【００２７】従来の半田付け法では、溶融半田上にチッ
プが浮遊して正確な位置決めが困難であったため、本発
明では、チップを供給する吸着治具で正確に位置決め
し、そのまま加圧して接合する手段を採用した。接合の
方法はいくつかの選択枝があるが、例えば、半田を使う
場合は１リードフレーム分の複数チップを同時に供給
し、加圧状態のまま半田が凝固するまで冷却して正確な
位置に接合する方法や、接合面にＡｕやＡｇを形成して
接合温度を２５０℃以上の高温に加熱し、加圧のみある
いは超音波を併用して固相状態で所定の位置に正確に接
合する方法が適する。
プが浮遊して正確な位置決めが困難であったため、本発
明では、チップを供給する吸着治具で正確に位置決め
し、そのまま加圧して接合する手段を採用した。接合の
方法はいくつかの選択枝があるが、例えば、半田を使う
場合は１リードフレーム分の複数チップを同時に供給
し、加圧状態のまま半田が凝固するまで冷却して正確な
位置に接合する方法や、接合面にＡｕやＡｇを形成して
接合温度を２５０℃以上の高温に加熱し、加圧のみある
いは超音波を併用して固相状態で所定の位置に正確に接
合する方法が適する。
【００２８】以上の手段によって、ワイヤボンディング
を使わないでトランジスタパッケージを高い生産性で組
み立てることが可能となり、低コストで低抵抗のトラン
ジスタパッケージを提供することが可能となる。また、
リード端子をチップの上下に配置することが可能となる
ため、樹脂でモールドしたパッケージサイズをチップサ
イズ並に小さくすることができ、高密度実装に適する小
型のトランジスタパッケージを提供することができると
いう利点もあるのである。
を使わないでトランジスタパッケージを高い生産性で組
み立てることが可能となり、低コストで低抵抗のトラン
ジスタパッケージを提供することが可能となる。また、
リード端子をチップの上下に配置することが可能となる
ため、樹脂でモールドしたパッケージサイズをチップサ
イズ並に小さくすることができ、高密度実装に適する小
型のトランジスタパッケージを提供することができると
いう利点もあるのである。
【００２９】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて詳細に説明する。
いて詳細に説明する。
【００３０】図１に、本発明によるトランジスタパッケ
ージ構造の一実施例を示す。図１(ａ)，(ｂ)，(ｃ)は、
平面図と正面及び側面から見た断面図をそれぞれ示す。
図において、トランジスタチップ１はコレクタリード５
の一部であるダイパッド６に、半田１５により接合され
て搭載されている。チップ上面のエミッタ電極２とベー
ス電極４には、ボールボンディング法によってＡｕボー
ルバンプ１４，４が形成されている。エミッタ電極上の
複数のＡｕボールバンプ１４の上には１個のエミッタリ
ード８が加熱圧着あるいは加熱超音波圧着によって接合
され、ベース電極上のＡｕボールバンプ４の上にはベー
スリード１０が上記と同様に接合されている。エミッタ
リードとベースリードには、樹脂１１でモールドされる
部分にくびれ１２，１３が形成されている。また、Ａｕ
バンプが接合される各リードのボンディング面には、部
分的にＡｕ，Ａｇ，Ｐｄ，Ｐｔのいずれかの金属膜がめ
っきにより形成されている。モールド樹脂から出たリー
ド５，７，９は、成型加工によって配線基板に表面実装
可能なガルウィング形状に成型されている。
ージ構造の一実施例を示す。図１(ａ)，(ｂ)，(ｃ)は、
平面図と正面及び側面から見た断面図をそれぞれ示す。
図において、トランジスタチップ１はコレクタリード５
の一部であるダイパッド６に、半田１５により接合され
て搭載されている。チップ上面のエミッタ電極２とベー
ス電極４には、ボールボンディング法によってＡｕボー
ルバンプ１４，４が形成されている。エミッタ電極上の
複数のＡｕボールバンプ１４の上には１個のエミッタリ
ード８が加熱圧着あるいは加熱超音波圧着によって接合
され、ベース電極上のＡｕボールバンプ４の上にはベー
スリード１０が上記と同様に接合されている。エミッタ
リードとベースリードには、樹脂１１でモールドされる
部分にくびれ１２，１３が形成されている。また、Ａｕ
バンプが接合される各リードのボンディング面には、部
分的にＡｕ，Ａｇ，Ｐｄ，Ｐｔのいずれかの金属膜がめ
っきにより形成されている。モールド樹脂から出たリー
ド５，７，９は、成型加工によって配線基板に表面実装
可能なガルウィング形状に成型されている。
【００３１】本実施例によれば、従来のワイヤボンディ
ング結線に変えて複数のＡｕバンプを介してエミッタ電
極とリード間を接続しているため、接合面積及び導体断
面積を数倍から数十倍に増大でき、さらに導体長さを数
十分の１に短縮できるため、実装に伴う電気抵抗を数十
〜数百分の１以下に低減でき、導通状態でのパッケージ
の電力損失を大幅に低減できるのである。また、各リー
ドのインナー接続部をチップ投影面内かほぼ同等寸法の
面内に納めることができるため、樹脂モールドの外形寸
法をチップと同等に近い寸法まで小さくすることが可能
となり、小型パッケージを容易に実現することが可能と
なるのである。
ング結線に変えて複数のＡｕバンプを介してエミッタ電
極とリード間を接続しているため、接合面積及び導体断
面積を数倍から数十倍に増大でき、さらに導体長さを数
十分の１に短縮できるため、実装に伴う電気抵抗を数十
〜数百分の１以下に低減でき、導通状態でのパッケージ
の電力損失を大幅に低減できるのである。また、各リー
ドのインナー接続部をチップ投影面内かほぼ同等寸法の
面内に納めることができるため、樹脂モールドの外形寸
法をチップと同等に近い寸法まで小さくすることが可能
となり、小型パッケージを容易に実現することが可能と
なるのである。
【００３２】図２（ａ)，(ｂ）は、図１のパッケージの
組立て部品であるリードフレームの一構造例を示す。こ
の例では、リードフレームを、コレクタリード５のみ形
成したフレームとベースリード９とエミッタリード７を
形成したフレームの２つに分けている。コレクタリード
の一部であるチップ搭載用のダイパッド６には、チップ
と同サイズの部分Ａｇめっき１８が施され、ベース及び
エミッタリードのバンプ接合面にも同様の部分Ａｇめっ
き２２，２３が施されている。
組立て部品であるリードフレームの一構造例を示す。こ
の例では、リードフレームを、コレクタリード５のみ形
成したフレームとベースリード９とエミッタリード７を
形成したフレームの２つに分けている。コレクタリード
の一部であるチップ搭載用のダイパッド６には、チップ
と同サイズの部分Ａｇめっき１８が施され、ベース及び
エミッタリードのバンプ接合面にも同様の部分Ａｇめっ
き２２，２３が施されている。
【００３３】図３（ａ）,（ｂ）,（ｃ）は、図２のリー
ドフレームを用いてパッケージに組み立てる接合工程と
その構造を示す。トランジスタチップ１は、ダイパッド
６のＡｇめっき面に高温半田１５によって接合されてい
る。半田接合工程では、チップ傾きが小さくなるように
加圧して半田接合する方式を採用している。また、ダイ
パッドの大きさをチップと同等にして、ダイパッドに対
するチップの相対位置が１つのリードフレーム内で全て
同じになるように制御し、ベース・エミッタ用リードフ
レームを積層したときに各チップにおいてリード／電極
間に位置ずれが生じないように工夫している。半田接合
後、チップの各Ａｌ電極上にボールボンディング法によ
ってＡｕボールバンプ４，１４を形成する。
ドフレームを用いてパッケージに組み立てる接合工程と
その構造を示す。トランジスタチップ１は、ダイパッド
６のＡｇめっき面に高温半田１５によって接合されてい
る。半田接合工程では、チップ傾きが小さくなるように
加圧して半田接合する方式を採用している。また、ダイ
パッドの大きさをチップと同等にして、ダイパッドに対
するチップの相対位置が１つのリードフレーム内で全て
同じになるように制御し、ベース・エミッタ用リードフ
レームを積層したときに各チップにおいてリード／電極
間に位置ずれが生じないように工夫している。半田接合
後、チップの各Ａｌ電極上にボールボンディング法によ
ってＡｕボールバンプ４，１４を形成する。
【００３４】ボンディング方法は、高温半田の融点より
５０℃以上低い温度（２００〜250℃程度）にワークを
加熱して超音波ボンディングする方法である。ボールバ
ンプ形成後、コレクタリードフレームの片側の外枠１９
を切断除去する。次に、ベース・エミッタリードフレー
ムの片側外枠２１を除去したものを、Ａｇめっき面がＡ
ｕバンプに対面する向きに位置合わせして重ね、加熱と
超音波を加えて圧着する。１つのコレクタリードフレー
ムには複数のチップが搭載されているが、ベース及びエ
ミッタリードを接合する方式として、複数チップを同時
に圧着接合しても良いし、１チップ単位で圧着接合する
ことも可能である。接合工程が終了した時点では、断面
図に示すようにトランジスタチップが２つのリードフレ
ームで平行に挾まれた状態のものとなる。
５０℃以上低い温度（２００〜250℃程度）にワークを
加熱して超音波ボンディングする方法である。ボールバ
ンプ形成後、コレクタリードフレームの片側の外枠１９
を切断除去する。次に、ベース・エミッタリードフレー
ムの片側外枠２１を除去したものを、Ａｇめっき面がＡ
ｕバンプに対面する向きに位置合わせして重ね、加熱と
超音波を加えて圧着する。１つのコレクタリードフレー
ムには複数のチップが搭載されているが、ベース及びエ
ミッタリードを接合する方式として、複数チップを同時
に圧着接合しても良いし、１チップ単位で圧着接合する
ことも可能である。接合工程が終了した時点では、断面
図に示すようにトランジスタチップが２つのリードフレ
ームで平行に挾まれた状態のものとなる。
【００３５】本実施例によれば、リードフレームをチッ
プ下用（コレクタリード）とチップ上用（ベース・エミ
ッタリード）に分けているため、バンプに圧着接合する
上側リードフレームを接合直前まで清浄に保つことがで
き、また電極に対する位置合わせを確実かつ容易に行う
ことができるため、接合工程の歩留りを大幅に向上する
ことができる。また、Ａｕバンプは小さい荷重で数十μ
ｍ以上のつぶれ量を得ることが可能なため、チップ傾き
や半田厚さにばらつきがある場合でも全てのバンプを確
実にボンディングできるようになり、この点からも接合
工程の歩留りを大幅に向上することができるのである。
プ下用（コレクタリード）とチップ上用（ベース・エミ
ッタリード）に分けているため、バンプに圧着接合する
上側リードフレームを接合直前まで清浄に保つことがで
き、また電極に対する位置合わせを確実かつ容易に行う
ことができるため、接合工程の歩留りを大幅に向上する
ことができる。また、Ａｕバンプは小さい荷重で数十μ
ｍ以上のつぶれ量を得ることが可能なため、チップ傾き
や半田厚さにばらつきがある場合でも全てのバンプを確
実にボンディングできるようになり、この点からも接合
工程の歩留りを大幅に向上することができるのである。
【００３６】さらには、ボールバンプとベース・エミッ
タリードの接合を１チップ分あるいは１フレーム分一括
して行うため、従来のワイヤボンディング方式の組立て
工程と比べてリードフレームの位置合わせと圧着工程が
増すが生産タクトの点では両工程共にスループットがワ
イヤボンディング工程と同等にでき、生産性を従来と同
等にできる。このため、パッケージの組立てコストを上
げないで低抵抗かつ小型のトランジスタパッケージを提
供できるのである。
タリードの接合を１チップ分あるいは１フレーム分一括
して行うため、従来のワイヤボンディング方式の組立て
工程と比べてリードフレームの位置合わせと圧着工程が
増すが生産タクトの点では両工程共にスループットがワ
イヤボンディング工程と同等にでき、生産性を従来と同
等にできる。このため、パッケージの組立てコストを上
げないで低抵抗かつ小型のトランジスタパッケージを提
供できるのである。
【００３７】図４は、樹脂モールドのための金型構造の
一例を示す。コレクタリードの高さとベース・エミッタ
リードの高さが異なるため、下金型３１と上金型３０で
リードを挾む位置に高さの差が生じる。この高さの差を
吸収しかつ樹脂の流れ出しを防ぐ目的で、キャビティ３
２の側壁に勾配３５を付けて密着性が上がるように工夫
している。上金型を図の右下方向に押しつければ、キャ
ビティ周辺の合わせ面３４，３５全てに圧縮荷重が加わ
り、気密封止が確実に行えるのである。パッケージから
突き出るリードの位置には下金型にリードと同じ寸法の
溝３６ａ，36ｂ，３６ｃを形成している。樹脂を充填す
るキャビティは、図の奥行き方向に１リードフレーム分
が配置されている。奥行き方向のキャビティは細い通路
で繋がっており、樹脂の供給はこの通路を通して行って
いる。
一例を示す。コレクタリードの高さとベース・エミッタ
リードの高さが異なるため、下金型３１と上金型３０で
リードを挾む位置に高さの差が生じる。この高さの差を
吸収しかつ樹脂の流れ出しを防ぐ目的で、キャビティ３
２の側壁に勾配３５を付けて密着性が上がるように工夫
している。上金型を図の右下方向に押しつければ、キャ
ビティ周辺の合わせ面３４，３５全てに圧縮荷重が加わ
り、気密封止が確実に行えるのである。パッケージから
突き出るリードの位置には下金型にリードと同じ寸法の
溝３６ａ，36ｂ，３６ｃを形成している。樹脂を充填す
るキャビティは、図の奥行き方向に１リードフレーム分
が配置されている。奥行き方向のキャビティは細い通路
で繋がっており、樹脂の供給はこの通路を通して行って
いる。
【００３８】図５（ａ）,（ｂ）,（ｃ）は、金型のキャ
ビティ内に接合工程を終了したトランジスタ(図３の状
態)をセットした状態の平面配置図と縦及び横断面図を
示す。図において、接合工程終了後のリードフレームは
前後方向に配置して金型にセットされ、複数のリードフ
レームが横方向に並べられている。樹脂が充填されるキ
ャビティ３２の隣はリードフレーム枠の逃げ空間３３
で、前後に貫通して外気と繋がる開放空間である。ボン
ディング完了後のリードフレームは、半田厚さやバンプ
高さの違いに選って上下のリードフレーム高さが変動す
る。その場合、モールド用の下金型にセットして上金型
で押さえた場合、上下のリードフレーム間に応力が発生
し、接合部を損傷する可能性がある。
ビティ内に接合工程を終了したトランジスタ(図３の状
態)をセットした状態の平面配置図と縦及び横断面図を
示す。図において、接合工程終了後のリードフレームは
前後方向に配置して金型にセットされ、複数のリードフ
レームが横方向に並べられている。樹脂が充填されるキ
ャビティ３２の隣はリードフレーム枠の逃げ空間３３
で、前後に貫通して外気と繋がる開放空間である。ボン
ディング完了後のリードフレームは、半田厚さやバンプ
高さの違いに選って上下のリードフレーム高さが変動す
る。その場合、モールド用の下金型にセットして上金型
で押さえた場合、上下のリードフレーム間に応力が発生
し、接合部を損傷する可能性がある。
【００３９】本実施例では、キャビティ側のリード押さ
え部にリードに食い込むナイフエッジを形成し、リード
の上下方向の曲がりに自由度を与え、かつ高さばらつき
を吸収する構造としている。また、ベースリードとエミ
ッタリードにくぼみをつけて弱い力で曲がる構造として
いる。
え部にリードに食い込むナイフエッジを形成し、リード
の上下方向の曲がりに自由度を与え、かつ高さばらつき
を吸収する構造としている。また、ベースリードとエミ
ッタリードにくぼみをつけて弱い力で曲がる構造として
いる。
【００４０】本実施例によれば、樹脂モールド時のリー
ド押さえを金型に形成したナイフエッジ部で行っている
ため、リードの高さばらつきや傾きがある場合でも接合
部に外力が加わらない状態でリードを押さえることがで
き、またリード成型加工時や取扱時に発生するコレクタ
リード／ベースリード／エミッタリード間の歪や応力を
リードのくぼみ部で吸収できてバンプ接合部に加わる応
力を低減できるため、組立て工程におけるバンプ接合部
の損傷がなく、接合部の信頼性を向上できるのである。
ド押さえを金型に形成したナイフエッジ部で行っている
ため、リードの高さばらつきや傾きがある場合でも接合
部に外力が加わらない状態でリードを押さえることがで
き、またリード成型加工時や取扱時に発生するコレクタ
リード／ベースリード／エミッタリード間の歪や応力を
リードのくぼみ部で吸収できてバンプ接合部に加わる応
力を低減できるため、組立て工程におけるバンプ接合部
の損傷がなく、接合部の信頼性を向上できるのである。
【００４１】図６は、本発明のトタンジスタパッケージ
を組み立てるためのリードフレームの他の実施例を示
す。図において、コレクタリード４０，４１とベースリ
ード４４，４５とエミッタリード４２，４３は１つのリ
ードフレームに形成されているが、コレクタリードとベ
ース及びエミッタリードは対向する別の枠に固定されて
いる。パッケージ組立て時には短辺の枠を切断して、別
々に取り扱えるようにしている。
を組み立てるためのリードフレームの他の実施例を示
す。図において、コレクタリード４０，４１とベースリ
ード４４，４５とエミッタリード４２，４３は１つのリ
ードフレームに形成されているが、コレクタリードとベ
ース及びエミッタリードは対向する別の枠に固定されて
いる。パッケージ組立て時には短辺の枠を切断して、別
々に取り扱えるようにしている。
【００４２】本実施例によれば、リードフレーム製造工
程では１個のリードフレームとして製造でき、パッケー
ジ組立て時に分割して使用するため、２個のリードフレ
ームとして別々に製造するよりリードフレームのコスト
を低減でき、トランジスタパッケージの製造原価を低減
することができる。
程では１個のリードフレームとして製造でき、パッケー
ジ組立て時に分割して使用するため、２個のリードフレ
ームとして別々に製造するよりリードフレームのコスト
を低減でき、トランジスタパッケージの製造原価を低減
することができる。
【００４３】図７及び図８は、本発明によるトランジス
タパッケージの他の組立て構造とその組立てに用いるリ
ードフレームを示す。図において、コレクタ電極用ダイ
５４上にトランジスタチップ５０が半田によって接合さ
れ、チップ上のエミッタ電極５１ａ，５１ｂとエミッタ
リード接合部５６がＡｕバンプ６１を介して接合され、
ベース電極５２とベースリード接合部５９がＡｕバンプ
を介して接合されている。ベースリードとエミッタリー
ドは、リードフレームに加工された状態の位置６０，５
７から曲げ加工されて各電極に位置合わせされている。
トランジスタチップ全体はモールド樹脂６２で覆われて
保護され、各リード５３，５５，５８が樹脂から突き出
した構造となっている。
タパッケージの他の組立て構造とその組立てに用いるリ
ードフレームを示す。図において、コレクタ電極用ダイ
５４上にトランジスタチップ５０が半田によって接合さ
れ、チップ上のエミッタ電極５１ａ，５１ｂとエミッタ
リード接合部５６がＡｕバンプ６１を介して接合され、
ベース電極５２とベースリード接合部５９がＡｕバンプ
を介して接合されている。ベースリードとエミッタリー
ドは、リードフレームに加工された状態の位置６０，５
７から曲げ加工されて各電極に位置合わせされている。
トランジスタチップ全体はモールド樹脂６２で覆われて
保護され、各リード５３，５５，５８が樹脂から突き出
した構造となっている。
【００４４】本実施例によれば、図１と同様に実装抵抗
が小さく小型のトランジスタパッケージを提供すること
ができる。さらに、チップ電極とのインナー接合部から
アウター接合部までのリードの長さを長くできるため、
パッケージから突き出したリードに外力が加わってもリ
ード途中で変形してインナー接合部まで外力が伝わり難
く、インナー接合部の信頼性を高くできる。
が小さく小型のトランジスタパッケージを提供すること
ができる。さらに、チップ電極とのインナー接合部から
アウター接合部までのリードの長さを長くできるため、
パッケージから突き出したリードに外力が加わってもリ
ード途中で変形してインナー接合部まで外力が伝わり難
く、インナー接合部の信頼性を高くできる。
【００４５】図９（ａ)，(ｂ）は、本発明によるトラン
ジスタパッケージの他の構造例を示す。図において、パ
ッケージの内部構造は、図１と基本的に同様である。パ
ッケージ７５から突き出したアウターリード６８，７
０，７２が内側に折り曲げられ、パッケージの腹部に収
納されている。
ジスタパッケージの他の構造例を示す。図において、パ
ッケージの内部構造は、図１と基本的に同様である。パ
ッケージ７５から突き出したアウターリード６８，７
０，７２が内側に折り曲げられ、パッケージの腹部に収
納されている。
【００４６】本実施例によれば、配線基板に搭載したと
きのパッケージの占有面積をガルウィング型のパッケー
ジに比べて小さくでき、高密度実装に適したパッケージ
を提供できる。
きのパッケージの占有面積をガルウィング型のパッケー
ジに比べて小さくでき、高密度実装に適したパッケージ
を提供できる。
【００４７】図１０（ａ）,（ｂ）,（ｃ）は、本発明に
よるトランジスタパッケージの他の構造例を示す。図に
おいて、パッケージの内部構造は、図１と基本的に同様
である。パッケージから取り出すリード８０，８２，８
４をすべて一辺に集めた構造としている。
よるトランジスタパッケージの他の構造例を示す。図に
おいて、パッケージの内部構造は、図１と基本的に同様
である。パッケージから取り出すリード８０，８２，８
４をすべて一辺に集めた構造としている。
【００４８】本実施例によれば、パッケージ内のメイン
電流が並行なリード配線を逆向きに流れるため、パッケ
ージ内のインダクタンスを小さくでき、周波数特性に優
れたトランジスタパッケージを提供できる。
電流が並行なリード配線を逆向きに流れるため、パッケ
ージ内のインダクタンスを小さくでき、周波数特性に優
れたトランジスタパッケージを提供できる。
【００４９】図１１（ａ）,（ｂ）,（ｃ）は、本発明に
よるトランジスタパッケージの他の構造例を示す。図に
おいて、パッケージの内部構造は、図１と基本的に同様
である。パッケージから取り出すリード９３，９５，９
７をすべて一辺に集めた構造としている。
よるトランジスタパッケージの他の構造例を示す。図に
おいて、パッケージの内部構造は、図１と基本的に同様
である。パッケージから取り出すリード９３，９５，９
７をすべて一辺に集めた構造としている。
【００５０】本実施例によれば、パッケージ内のメイン
電流が並行なリード配線を逆向きに流れるため、パッケ
ージ内のインダクタンスを小さくでき、周波数特性に優
れたトランジスタパッケージを提供できる。また、チッ
プを縦にした状態で配線基板に実装するため、チップサ
イズが大きくなった場合でも実装占有面積を小さくで
き、高密度実装に適したパッケージを提供できる。
電流が並行なリード配線を逆向きに流れるため、パッケ
ージ内のインダクタンスを小さくでき、周波数特性に優
れたトランジスタパッケージを提供できる。また、チッ
プを縦にした状態で配線基板に実装するため、チップサ
イズが大きくなった場合でも実装占有面積を小さくで
き、高密度実装に適したパッケージを提供できる。
【００５１】
【発明の効果】以上詳述したように本発明によれば、エ
ミッタ電極に形成した複数のＡｕバンプを貴金属めっき
したリード端子に直接接合した構造としたことにより、
従来のワイヤボンディング構造のトランジスタパッケー
ジに比べて実装抵抗を大幅に低減し、また半田を使って
いないため界面の接合強度が高くかつ高温信頼性と温度
サイクル寿命に優れた高信頼性で低オン抵抗のトランジ
スタパッケージを提供できるのである。
ミッタ電極に形成した複数のＡｕバンプを貴金属めっき
したリード端子に直接接合した構造としたことにより、
従来のワイヤボンディング構造のトランジスタパッケー
ジに比べて実装抵抗を大幅に低減し、また半田を使って
いないため界面の接合強度が高くかつ高温信頼性と温度
サイクル寿命に優れた高信頼性で低オン抵抗のトランジ
スタパッケージを提供できるのである。
【００５２】また、上記Ａｕバンプとリード端子の接合
において、表面クリーニングと高周波超音波を採用した
ことにより、金属の接合性を高めて１つのリードフレー
ム分の複数のトランジスタを一括して歩留まり良く接合
組立てできるため、生産コストを下げて低コストのパッ
ケージを提供できるのである。
において、表面クリーニングと高周波超音波を採用した
ことにより、金属の接合性を高めて１つのリードフレー
ム分の複数のトランジスタを一括して歩留まり良く接合
組立てできるため、生産コストを下げて低コストのパッ
ケージを提供できるのである。
【図１】（ａ）と（ｂ）及び（ｃ）は本発明によるトラ
ンジスタパッケージの一構造例を示す正面図と同図
（ａ）のＡ−Ａ′線断面図及び同図（ａ）のＢ−Ｂ′線
断面図。
ンジスタパッケージの一構造例を示す正面図と同図
（ａ）のＡ−Ａ′線断面図及び同図（ａ）のＢ−Ｂ′線
断面図。
【図２】（ａ）及び（ｂ）は本発明によるパッケージ組
立て用リードフレームの一実施例を示す側断面図。
立て用リードフレームの一実施例を示す側断面図。
【図３】（ａ）と（ｂ）及び（ｃ）は本発明によるパッ
ケージ組立ての接合工程を示す上面側断面図と側断面図
及び同図（ｂ）のＡ−Ａ′線断面図。
ケージ組立ての接合工程を示す上面側断面図と側断面図
及び同図（ｂ）のＡ−Ａ′線断面図。
【図４】本発明によるパッケージ組立て用樹脂モールド
金型の一構造例を示す側断面図。
金型の一構造例を示す側断面図。
【図５】（ａ）と（ｂ）及び（ｃ）は本発明によるパッ
ケージ組立ての樹脂モールド工程を示す平面図と同図
（ａ）のＡ−Ａ′線断面図及び同図（ａ）のＢ−Ｂ′線
断面図。
ケージ組立ての樹脂モールド工程を示す平面図と同図
（ａ）のＡ−Ａ′線断面図及び同図（ａ）のＢ−Ｂ′線
断面図。
【図６】本発明によるパッケージ組立て用リードフレー
ムの他の一実施例を示す側断面図。
ムの他の一実施例を示す側断面図。
【図７】本発明によるトランジスタパッケージの他の構
造例を示す説明図。
造例を示す説明図。
【図８】本発明によるパッケージ組立て用リードフレー
ムの他の一実施例を示す側断面図。
ムの他の一実施例を示す側断面図。
【図９】（ａ）及び（ｂ）は本発明によるトランジスタ
パッケージの他の構造例を示す上面図及び同図（ａ）の
Ａ−Ａ′線断面図。
パッケージの他の構造例を示す上面図及び同図（ａ）の
Ａ−Ａ′線断面図。
【図１０】（ａ）と（ｂ）及び（ｃ）は本発明によるト
ランジスタパッケージの他の構造例を示す上面図と同図
（ａ）のＡ−Ａ′線断面図及び側面図。
ランジスタパッケージの他の構造例を示す上面図と同図
（ａ）のＡ−Ａ′線断面図及び側面図。
【図１１】（ａ）と（ｂ）及び（ｃ）は本発明によるト
ランジスタパッケージの他の構造例を示す正面図と同図
（ａ）のＡ−Ａ′線断面図及び底面図。
ランジスタパッケージの他の構造例を示す正面図と同図
（ａ）のＡ−Ａ′線断面図及び底面図。
【図１２】従来のワイヤボンディング方式のトランジス
タパッケージ構造を示す図。
タパッケージ構造を示す図。
【図１３】従来のリードフレームを示す側断面図。
【図１４】（ａ）及び（ｂ）は従来のワイヤレス方式の
トランジスタパッケージ構造を示す側断面図及び平面
図。
トランジスタパッケージ構造を示す側断面図及び平面
図。
１，５０，６５，７７，９０，１１０，１２１…トラン
ジスタチップ、２，５１，６６，７８，８２，８３，９
１，９５，９６，１１１…エミッタ電極、３，５２，６
７，７９，８４，８５，９２，１１２…ベース電極、
４，１４，６１，７４，８６，９９，１００…Ａｕバン
プ、５，１７，４０，４１，５３，５４，６８，６９，
９３，９４，１２３…コレクタリード、６…ダイパッ
ド、７，８，４２，４３，５５，５６，７０，７１，１
１５，１１６，１２４…エミッタリード、９，１０，４
４，４５，５８，５９，７２，７３，９７，９８，１１
７，１１８，１２５…ベースリード、１１…樹脂、１
２，１３…くびれ、１５，７６，１２６，１２７…半
田、１６，１９，２１，２４，３８，３９，６３，６４
…フレーム枠、１８，２２，２３，４７，４８，４９…
部分Ａｇめっき、２０，２５…位置決め孔、３０…上金
型、３１…下金型、３２…キャビティ、３３…逃げ空
間、３４，３５…合わせ面、３６…溝、３７…リード押
さえ部、５７…加工前のエミッタリード位置、６０…加
工前のベースリード位置、６２,８７,１０１，１０９，
１２８…モールド樹脂、７５…パッケージ、８０，８
１，１１３，１１４…コレクタ電極、１１９…Ａｕワイ
ヤ、１２０…Ａｕボール、１２２…バンプ電極。
ジスタチップ、２，５１，６６，７８，８２，８３，９
１，９５，９６，１１１…エミッタ電極、３，５２，６
７，７９，８４，８５，９２，１１２…ベース電極、
４，１４，６１，７４，８６，９９，１００…Ａｕバン
プ、５，１７，４０，４１，５３，５４，６８，６９，
９３，９４，１２３…コレクタリード、６…ダイパッ
ド、７，８，４２，４３，５５，５６，７０，７１，１
１５，１１６，１２４…エミッタリード、９，１０，４
４，４５，５８，５９，７２，７３，９７，９８，１１
７，１１８，１２５…ベースリード、１１…樹脂、１
２，１３…くびれ、１５，７６，１２６，１２７…半
田、１６，１９，２１，２４，３８，３９，６３，６４
…フレーム枠、１８，２２，２３，４７，４８，４９…
部分Ａｇめっき、２０，２５…位置決め孔、３０…上金
型、３１…下金型、３２…キャビティ、３３…逃げ空
間、３４，３５…合わせ面、３６…溝、３７…リード押
さえ部、５７…加工前のエミッタリード位置、６０…加
工前のベースリード位置、６２,８７,１０１，１０９，
１２８…モールド樹脂、７５…パッケージ、８０，８
１，１１３，１１４…コレクタ電極、１１９…Ａｕワイ
ヤ、１２０…Ａｕボール、１２２…バンプ電極。
フロントページの続き (72)発明者 高橋 和弥 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内
Claims (7)
- 【請求項１】ベース（ゲート）電極とエミッタ（ソー
ス）電極とコレクタ（ドレーン）電極が形成されたトラ
ンジスタチップと、外部と電気的信号をやり取りするリ
ード端子と、チップとリード端子の一部を覆う封止樹脂
から構成されるトランジスタパッケージにおいて、コレ
クタ電極と第１のリードが半田，Ａｕ，Ａｇ，Ｐｄ，Ｐ
ｔのいずれかの金属を介して接合され、ゲート電極と第
２のリードがＡｕバンプを介して接合され、エミッタ電
極と第３のリードがＡｕバンプを介して接合された構造
であることを特徴とするトランジスタパッケージ。 - 【請求項２】ベース（ゲート）電極とエミッタ（ソー
ス）電極とコレクタ（ドレーン）電極が形成されたトラ
ンジスタチップと、外部と電気的信号をやり取りするリ
ード端子と、チップとリード端子の一部を覆う封止樹脂
から構成されるトランジスタパッケージにおいて、チッ
プ裏面に形成されたコレクタ電極と第１のリードが半
田，Ａｕ，Ａｇ，Ｐｄ，Ｐｔのいずれかの金属を介して
接合され、ゲート電極と第２のリードが１個のＡｕバン
プを介して接合され、エミッタ電極と第３のリードが複
数のＡｕバンプを介して接合された構造であることを特
徴とするトランジスタパッケージ。 - 【請求項３】請求項２において、ゲート電極であるＡｌ
パッド上に形成されるＡｕバンプの位置が、各バンプ間
の垂直２等分線とパッドの外周端で囲まれる領域の面積
の比率が最大で２倍以下となるような位置に配置されて
いることを特徴とするトランジスタパッケージ。 - 【請求項４】請求項３において、Ａｕバンプの大きさが
各バンプ間の垂直２等分線とパッドの外周端で囲まれる
領域の面積の１／４以上の大きさを有することを特徴と
するトランジスタパッケージ。 - 【請求項５】ベース（ゲート）電極とエミッタ（ソー
ス）電極とコレクタ（ドレーン）電極が形成されたトラ
ンジスタチップと、外部と電気的信号をやり取りするリ
ード端子と、チップとリードフレームの一部を覆う封止
樹脂から構成される表面実装タイプのトランジスタパッ
ケージにおいて、チップ裏面に形成されたコレクタ電極
と第１のリードが半田，Ａｕ，Ａｇ，Ｐｄ，Ｐｔのいず
れかの金属を介して接合され、ゲート電極と第２のリー
ドが１個のＡｕバンプを介して接合され、エミッタ電極
と第３のリードが複数のＡｕバンプを介して接合され、
ベース電極とエミッタ電極に接続された２本のリード端
子がパッケージの一辺から導出され、コレクタ電極に接
続されたリード端子が前述の辺と反対の位置にある辺か
ら導出された構造を特徴とするフラット形状のトランジ
スタパッケージ。 - 【請求項６】ベース（ゲート）電極とエミッタ（ソー
ス）電極とコレクタ（ドレーン）電極が形成されたトラ
ンジスタチップと、外部と電気的信号をやり取りするリ
ード端子と、チップとリードフレームの一部を覆う封止
樹脂から構成される表面実装タイプのトランジスタパッ
ケージにおいて、チップ裏面に形成されたコレクタ電極
と第１のリードが半田，Ａｕ，Ａｇ，Ｐｄ，Ｐｔのいず
れかの金属を介して接合され、ゲート電極と第２のリー
ドが１個のＡｕバンプを介して接合され、エミッタ電極
と第３のリードが複数のＡｕバンプを介して接合され、
ベース電極とエミッタ電極とコレクタ電極に接続された
３本のリード端子がパッケージの一辺から導出された構
造を特徴とするフラット形状のトランジスタパッケー
ジ。 - 【請求項７】ベース（ゲート）電極とエミッタ（ソー
ス）電極とコレクタ（ドレーン）電極が形成されたトラ
ンジスタチップと、外部と電気的信号をやり取りするリ
ード端子と、チップとリードフレームの一部を覆う封止
樹脂から構成されるトランジスタパッケージの製造方法
において、組立て部品として用いるリードフレームが、
チップ搭載用のコレクタ電極用リード端子を複数形成し
た第１のリードフレームと、ベース電極用リード端子と
エミッタ電極用リード端子の複数の対を形成した第２の
リードフレームから成り、第１のリードフレームと第２
のリードフレームの間にチップを挾み、各電極とリード
端子を一括して金属接合して組み立てることを特徴とす
るトランジスタパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9344648A JPH11177007A (ja) | 1997-12-15 | 1997-12-15 | トランジスタパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9344648A JPH11177007A (ja) | 1997-12-15 | 1997-12-15 | トランジスタパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177007A true JPH11177007A (ja) | 1999-07-02 |
Family
ID=18370900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9344648A Pending JPH11177007A (ja) | 1997-12-15 | 1997-12-15 | トランジスタパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11177007A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001257302A (ja) * | 2000-01-18 | 2001-09-21 | Fairchild Semiconductor Corp | チップデバイスを作製する改良された方法 |
| JP2005101293A (ja) * | 2003-09-25 | 2005-04-14 | Renesas Technology Corp | 半導体装置 |
| KR100488489B1 (ko) * | 2002-03-07 | 2005-05-11 | 주식회사 케이이씨 | 칩 싸이즈 패키지 그 제조 방법 |
| JP2005285959A (ja) * | 2004-03-29 | 2005-10-13 | Tadahiro Omi | 雰囲気制御された接合装置、接合方法および電子装置 |
| US7030445B2 (en) | 2003-05-20 | 2006-04-18 | Renesas Technology Corp. | Power MOSFET, power MOSFET packaged device, and method of manufacturing power MOSFET |
| US7394146B2 (en) * | 1999-01-28 | 2008-07-01 | Renesas Tehcnology Corp. | MOSFET package |
| JP2010169614A (ja) * | 2009-01-26 | 2010-08-05 | Epson Toyocom Corp | 電子デバイスおよび電子モジュール、並びにそれらの製造方法 |
| JP2013517624A (ja) * | 2010-01-19 | 2013-05-16 | ヴィシェイ−シリコニックス | 半導体パッケージおよび方法 |
| US10090223B2 (en) | 2016-04-27 | 2018-10-02 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing same |
| WO2022138318A1 (ja) * | 2020-12-23 | 2022-06-30 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
-
1997
- 1997-12-15 JP JP9344648A patent/JPH11177007A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7394146B2 (en) * | 1999-01-28 | 2008-07-01 | Renesas Tehcnology Corp. | MOSFET package |
| JP2001257302A (ja) * | 2000-01-18 | 2001-09-21 | Fairchild Semiconductor Corp | チップデバイスを作製する改良された方法 |
| KR100488489B1 (ko) * | 2002-03-07 | 2005-05-11 | 주식회사 케이이씨 | 칩 싸이즈 패키지 그 제조 방법 |
| US7030445B2 (en) | 2003-05-20 | 2006-04-18 | Renesas Technology Corp. | Power MOSFET, power MOSFET packaged device, and method of manufacturing power MOSFET |
| JP2005101293A (ja) * | 2003-09-25 | 2005-04-14 | Renesas Technology Corp | 半導体装置 |
| JP2005285959A (ja) * | 2004-03-29 | 2005-10-13 | Tadahiro Omi | 雰囲気制御された接合装置、接合方法および電子装置 |
| JP4532957B2 (ja) * | 2004-03-29 | 2010-08-25 | 財団法人国際科学振興財団 | 雰囲気制御された接合装置、接合方法および電子装置 |
| JP2010169614A (ja) * | 2009-01-26 | 2010-08-05 | Epson Toyocom Corp | 電子デバイスおよび電子モジュール、並びにそれらの製造方法 |
| JP2013517624A (ja) * | 2010-01-19 | 2013-05-16 | ヴィシェイ−シリコニックス | 半導体パッケージおよび方法 |
| US10090223B2 (en) | 2016-04-27 | 2018-10-02 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing same |
| WO2022138318A1 (ja) * | 2020-12-23 | 2022-06-30 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6812554B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JP4260263B2 (ja) | 半導体装置 | |
| US6316822B1 (en) | Multichip assembly semiconductor | |
| KR0140675B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH11345915A (ja) | スタックパッケ―ジ及びその製造方法 | |
| JPH0864634A (ja) | 半導体装置およびその製造方法 | |
| JPH08102473A (ja) | フィルムキャリア半導体装置 | |
| JPH10275827A (ja) | フェイスダウンボンディング用リードフレーム | |
| JPH0245969A (ja) | 半導体装置の製造方法 | |
| US6573119B1 (en) | Semiconductor device and method of manufacture thereof | |
| KR20010093048A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR101036987B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH11177007A (ja) | トランジスタパッケージ | |
| KR20160085672A (ko) | 초음파 용접을 이용한 반도체 패키지 및 제조 방법 | |
| JPH04352436A (ja) | 半導体装置 | |
| JPH10335366A (ja) | 半導体装置 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JP5026112B2 (ja) | 半導体装置の製造方法。 | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JP5026113B2 (ja) | 半導体装置の製造方法。 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JPH09172033A (ja) | 半導体装置およびその製造方法 | |
| JP2681145B2 (ja) | 樹脂封止半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040315 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040315 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070301 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070307 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070413 |