JP2013517624A - 半導体パッケージおよび方法 - Google Patents

半導体パッケージおよび方法 Download PDF

Info

Publication number
JP2013517624A
JP2013517624A JP2012548940A JP2012548940A JP2013517624A JP 2013517624 A JP2013517624 A JP 2013517624A JP 2012548940 A JP2012548940 A JP 2012548940A JP 2012548940 A JP2012548940 A JP 2012548940A JP 2013517624 A JP2013517624 A JP 2013517624A
Authority
JP
Japan
Prior art keywords
lead frame
leads
die
lower lead
dies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012548940A
Other languages
English (en)
Other versions
JP2013517624A5 (ja
JP5607758B2 (ja
Inventor
ジャウネイ サージ
ベラーニ スレシュ
クオ フランク
マオ セン
ワン ピーター
Original Assignee
ヴィシェイ−シリコニックス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴィシェイ−シリコニックス filed Critical ヴィシェイ−シリコニックス
Publication of JP2013517624A publication Critical patent/JP2013517624A/ja
Publication of JP2013517624A5 publication Critical patent/JP2013517624A5/ja
Application granted granted Critical
Publication of JP5607758B2 publication Critical patent/JP5607758B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本技術は、複数のダイを上側および下側リードフレームへと電気的に接続することによってパッケージされた半導体に関する。上側リードフレーム内の各対応する１組のリードの対向する縁部は屈曲している。上側リードフレーム内のリードは、各ダイ上の各接点と下側リードフレーム内のリードの各下部との間において電気的に接続される。上側リードフレームの各対応する１組のリードの屈曲された対向する縁部は、封止前に前記上側リードフレームを支持し、複数のダイをパッケージされた半導体内の上側および下側リードフレームのリード間に配置する。封止されたダイを分離させた後、上側リードはＬ字型形状となり、ダイの上側のダイ接点をダイの下側のリードに電気的に接続させ、パッケージの接点が同一面上に設けられる。

Description

本出願は、本発明の譲受人に譲渡された、同時係属中の仮特許出願シリアル番号第６１／２９６，４７１号（名称：「ダイおよびＬ字型リードを含む半導体パッケージおよび製造方法」、出願日：２０１０年１月１９日）および同時係属中の非仮特許出願シリアル番号第１２／７３０，２３０号（名称：「ダイおよびＬ字型リードを含む半導体パッケージおよび製造方法」、出願日：２０１０年３月２４日）に対する優先権を主張する。本明細書中、同文献双方の全体を参照して援用する。
多くの半導体ダイにおいては、当該ダイの反対の面上に端子が設けられている。例えば、縦型パワーＭＯＳＦＥＴの場合、平面型またはトレンチゲート型であるものを問わず、典型的には、ダイの前面上にソース端子およびゲート端子を、ダイの後面上にドレイン端子を備える。しかし、このような半導体ダイを含むデバイスの製造をコンパクト、容易且つ経済的に行うためには、端子全てがパッケージの同一面上に設けられるようにダイをパッケージすると有利である。
上側および下側リードフレーム間にフリップチップ方式で挿入されたダイを含む従来のパッケージを図１に示す。１つ以上の下側リード１１０および１１５が、下側リードフレーム（図示せず）からダイ１３０の下面上の端子へと電気的に接続される。上側リード１３５は、上側リードフレーム（図示せず）から来ており、ダイ１３０の上側へ電気的に接続される中央部と、ダイの周囲において「ｕ」字型または杯状に下方へ向けて屈曲し、複数の下側リード１２０および１２５それぞれに電気的に接続される対向する縁部と、を含む。ダイ１３０の端子は、半田層により、リード１１０、１１５および１３５へと電気的に接続される。そして、ダイ１３０と、上側および下側リード１１０〜１２５および１３０の一部分とが封止される。上側リード１３５の下方に屈曲した縁部は、複数の下側リード１２０および１２５と接触し、これにより、外部パッケージ接点全てが同一平面内となり、これにより、パッケージをプリント配線板上に表面実装することが可能となる。
広範に述べると、本文書は、ダイおよびＬ字型リードを含む半導体パッケージおよび製造方法を開示する。
本技術は、以下の記述および添付図面を参照することにより、最良に理解され得る。添付図面は、本技術の実施形態の例示のために用いられる。一実施形態において、半導体パッケージは、ダイと、複数の下側リードと、１つ以上の上側リードとを含む。前記下側リードのうち１つ以上は、前記ダイの第１の面上のダイ接点へと電気的に接続される。前記１つ以上の上側リードは、Ｌ字型であり、前記ダイの第２の面上の各ダイ接点および他の各下側リードへとそれぞれ電気的に接続され、これにより、パッケージ接点が前記半導体パッケージの第１の面上に来る。
別の実行形態において、半導体をパッケージングする方法は、複数のダイそれぞれの第１の表面上の１つ以上の接点を、下側リードフレームの複数のリードそれぞれへと電気的に接続させる工程を含む。上側リードフレームの各対応する１組のリードの対向する縁部が屈曲させられた後、前記上側リードフレームの前記リードは、各ダイの第２の表面上の各接点と、前記下側リードフレームにおける前記複数のリードの他のリードとの間において電気的に接続される。前記上側リードフレームの各対応する１組のリードの屈曲した対向する縁部は、パッケージされた半導体内の前記上側および下側リードフレームの前記リード間において前記複数のダイが所望の位置になるように、封止前の前記上側リードフレームを支持する。前記封止されたダイを分離した後、前記上側リードはＬ字型形状となり、前記ダイの上側のダイ接点を前記ダイの前記下面のリードに電気的に接続させ、これにより、パッケージ接点は、前記半導体パッケージの同一面上となる。
本技術の実施形態は添付図面に例として示され、これに限定されるものではなく、類似の参照符号は類似の要素を指す。
図１は、従来技術による、上側および下側リードフレーム間にフリップチップ型で挿入されたダイを含む半導体パッケージの側面図である。 図２Ａは、本技術の一実施形態による例示的な上側および下側リードフレームの平面図を示す。 図２Ｂは、本技術の一実施形態による例示的な上側および下側リードフレームの平面図を示す。 図３Ａは、本技術の一実施形態による、複数のダイを下側リードフレームに接続した様子の上面図および側面図である。 図３Ｂは、本技術の一実施形態による、複数のダイを下側リードフレームに接続した様子の上面図および側面図である。 図４Ａは、本技術の一実施形態による、上側リードフレームを下側リードフレームおよび複数のダイに接続した様子の上面図および側面図である。 図４Ｂは、本技術の一実施形態による、上側リードフレームを下側リードフレームおよび複数のダイに接続した様子の上面図および側面図である。 図５は、本技術の一実施形態による、例示的なパッケージされた半導体デバイスの側面図である。 図６は、本技術の一実施形態による、パッケージされた半導体デバイスを製造する方法のフロー図である。
以下、本技術の実施形態について詳述する。本技術の実施形態の例を添付図面中に示す。本技術についてこれらの実施形態と共に説明するが、本技術はこれらの実施形態に限定されないことが理解される。すなわち、本発明は、添付の特許請求の範囲によって規定されるような本発明の範囲内に含まれ得る改変、変更および相当物を網羅することが意図される。更に、以下の本技術の詳細な説明において、本技術の深い理解のために、多くの詳細情報を説明する。しかし、本技術はこれらの詳細情報無しでも実行可能であることが理解される。他の場合において、本技術の局面を不必要に曖昧にしないために、周知の方法、手順、要素および回路についての詳述を控えている。
本技術の実施形態は、フリップチップ型半導体パッケージおよび製造方法に関する。このフリップチップ型半導体パッケージは、ダイと、１つ以上の下側リードと、１つ以上の上側「Ｌ」字型リードとを含む。
ここで図２Ａおよび図２Ｂを参照して、本技術の一実施形態による例示的な上側および下側リードフレームの平面図が図示されている。下側リードフレームは、１つ以上のリード２１０〜２２０を含む。これらのリード２１０〜２２０は、複数のダイそれぞれのためのものであり、また１つ以上の結合バー２２５によって接続される。上側リードフレームもまた、１つ以上の結合バー２３５によって接続された１つ以上のリード２３０を含む。１つの実行形態において、下側リードフレームは、各ダイにつきソースリードと、ゲートリードと、ドレインリードの下部とを含み得、上側リードフレームは、各ダイにつきドレインリードの上部を含み得る。下側リードフレーム内の各１組のソースリード、ゲートリードおよびドレインリードの下部は、一般的にパネルと呼ばれる。同様に、上側リードフレーム内のドレインリードの各上部も、一般的にパネルと呼ばれる。リードフレームは、通常、パネルの大型アレイを含む。１つの実行形態において、上側および下側リードフレームは、厚さが約０．００６〜０．０１２インチの銅合金１９４のシートから構成され得る。リードおよび結合バーのパターンは、エッチング、パンチング、スタンピングおよび／または他の技術によって形成され得る。
１つの実行形態において、下側リードフレームを部分的にエッチングして、ソースおよび／またはゲートリード上に複数の隆起したメサ（ｍｅｓａｓ）を形成することができる。エッチングプロセスを用いて、ドレインリードの下部内にキャビティ（ｃａｖｉｔｉｅｓ；くぼみ）を形成することができる。メサおよびキャビティは、下側リードフレームの銅合金を化学溶液でエッチングする工程を下側リードフレームが元の厚さの約半分になるまで行うことにより、形成できる。あるいは、メサおよびキャビティの形成は、プログレッシブスタンピングによって行うことも可能である。異なるパターンの隆起したメサを、下側リードフレーム上に形成することができる。１つの実行形態において、上側リードフレームを部分的にエッチングすることで、１つ以上の溝部（図示せず）を下側表面上に形成することができる。これらの溝部により、熱サイクル時における上側リードと半導体ダイとの間の適合性を向上させることができる。１つの実行形態において、溝部は、１つ以上の平行および／または垂直な溝部として形成され得る。しかし、上側リード内の溝部が多すぎる場合、成形プロセス時においてダイに亀裂が発生する危険性が高まり得る点に留意されたい。なぜならば、上側リードの平坦な中央部により、成形時においてダイ亀裂の原因となり得る差動力からダイが保護されるからである。
ここで図３Ａおよび図３Ｂを参照して、本技術の一実施形態による、複数のダイを下側リードフレームへと接続した様子の上面図および側面図が図示されている。半導体パッケージング技術について、図６を参照して更に説明する。図６は、パッケージされた半導体デバイスの製造方法を示す。１つの実行形態において、ダイは縦型トレンチＭＯＳＦＥＴであり得、ドレイン端子がダイ上の上面に設けられ、ソースおよびゲート端子がダイの下面上に設けられる。６１０において、下側リードフレームの１つ以上のリード２１０〜２２は、例えば半田層のような導体によってダイ１３０上の各端子へと電気的に接続される。１つの実行形態において、半田ペーストをソースおよびゲートリードへと塗布した後、これらのリードを半田リフロープロセスによってダイの端子へと接続する。１つの実行形態において、半田層は、ソースおよびゲートリード上のメサ上面からダイの各接点へと延びる。半田層は、ソースおよびゲートリードへの塗布と同時にドレインリードの下部へ塗布してもよく、その場合、半田層をリフローしてソースおよびゲートリードをダイの各端子へと接続する際、半田層はドレインリードの下部内の溝部内へと流入し得る。
ここで図４Ａおよび図４Ｂを参照して、本技術の一実施形態による、上側リードフレームを下側リードフレームおよび複数のダイへと接続する様子の上面図および側面図が図示されている。６２０において、接続の前に、下側リードフレームの１つ以上のリードとの接触のために、上側リードフレームのリードの１つ以上の縁部を屈曲させ「Ｌ」字型リードとする。１つの実行形態において、各一対のリードの対向する縁部は、上側リードフレーム内の第２の１組の結合バーによって相互に接続されており、これらの縁部を屈曲させることで、ドレインリードの「Ｌ」字状の上部を得る。
６３０において、上側リードフレームの各リードは、例えば、半田層などの導体によって１組のダイ上の各端子へと電気的に接続される。加えて、リードの屈曲縁部は、下側リードフレーム上の各リードへと接続される。１つの実行形態において、ドレインリードの上部の縁部は、下側リードフレームのドレインリードの各下部へと電気的に接続される。１つの実行形態において、半田ペーストをダイの端子および下側リードフレームのドレインリードの下部へと塗布した後、ドレインリードの上部は、半田リフロープロセスにより、ダイの対応する端子およびドレインリードの下部へと接続される。
１つの実行形態において、上側リードフレームをダイへと接続させる半田層の相対的厚さと、下側リードフレームをダイへと接続させる半田層の厚さは、得られるパッケージに対して多数の熱サイクルを行っても、いずれの半田層にも破砕または亀裂が発生することないような厚さに設定される。一般的に、上側半田層は下側半田層よりも肉薄である。なぜならば、上側半田層の方が、上側リードフレームのリードとダイの間の接触領域が広いからである。上側半田層および下側半田層間の厚さの相対的比率は、ダブルリフロープロセスによって達成され得る。このプロセスによれば、先ず半田ペーストの液滴を下側リードフレームへ、通常はメサ上部上へと滴下させる。その後、ダイを半田ペースト液滴上へと配置し、半田ペーストをリフローさせる。ダイを下側リードフレームへと接続させる半田をリフローさせた後、半田ペースト液滴をダイの上側へと滴下する。これと同時に、上側リードフレームのリードの屈曲部へと接続される下側リードフレームの部分上に半田ペーストを配置することができる。上側リードフレームは、ダイを覆う位置に配置され、ダイの後面上の半田ペースト液滴上に配置され、その後第２のリフロープロセスを行う。半田ペーストのリフロー進行と共に、ダイは下側リードフレームから上側リードフレームおよび下側リードフレーム間の中間位置へと浮上する。このようなダイ浮上は、半田の表面張力に起因して発生する。下側リードフレームおよび上側リードフレームへ塗布される半田ペーストの量をそれぞれ調節することにより、所望の位置のダイを更に達成することができる。典型的には、上側半田層および下側半田層間の厚さ比は、１：１．５〜１：４の範囲内である。例えば、１つの実行形態において、上側半田層の厚さを１．１ミルとし、下側半田層の厚さを２．８ミルとすることができる。
その後６４０において、半田塗布後の下側リードフレーム、複数のダイおよび上側リードフレームを含むアセンブリを封止する。１つの実行形態において、アセンブリをモールド内に配置した後、モールド中に成形コンパウンド（例えば、Ｎｉｔｔｏ８０００ＣＨ４）を充填する。１つの実行形態において、上側リードフレームからのパネルの上面を封止材によって露出させることで、パッケージからの熱移動を最大化させることができる。
その後６５０において、下側および上側リードフレームの結合バーを分断することにより、上側リードフレーム、ダイおよび下側リードフレームの封止されたパネルを分離させる。各パッケージされたダイの上側リードは、実質的に「Ｌ」字型形状を有する。１つの実行形態において、封止材ならびにダイ間の上側および下側リードフレームの結合バーを切断してダイを分離し、パッケージされた半導体デバイスを形成する。
ここで図５を参照して、本技術の一実施形態による例示的なパッケージ半導体デバイスが図示されている。個片化後、各パッケージ半導体は、ダイ１３０と、「Ｌ」字型形状の上側リード２３０と、封止材５１０とを含む。ダイ１３０は、複数の下側リード２１５および２２０のうち１つ以上へと電気的に接続される。「Ｌ」字型形状の上側リード２３０は、ダイ１３０と、複数の下側リードのうち別の１つ２１０との間に電気的に接続される。上側リードは、片側において下側リードへと接続されており、且つ、ダイの他方側上において別の下側リードへと接続されていない。よって、本技術の実施形態による半導体デバイスは、従来技術による類似の半導体パッケージと比較してより小型のパッケージサイズ５２０を有する。また、異なる切断構成を用いることで、異なる対のパッケージを異なるリードレイアウト（例えば、ピンアウト）で得ることが可能であるとが理解されるべきである。
上記の結果得られたパッケージの場合、ダイの上側および下側の端子間ならびに上側および下側リードフレーム間それぞれにおいて、優れた導電性および熱伝導性を有利に得ることが可能である。ダイの上側および下側の端子からの接点は、プリント配線板または他の平坦面上への表面実装に合わせて、パッケージの単一面内に有利に配置される。パッケージは、有利に肉薄且つコンパクトにすることが可能であり、また、半田またはダイの亀裂を引き起こすこと無く多数の熱サイクルに耐えることも可能である。本技術の実施形態は、各パッケージ内においてさらなる下側リードを必要とすることなく、上側リードを有利に支持する。本明細書中に記載される要素、部品および工程は全て好適に網羅される。また、当業者にとって自明なように、これらの要素、部品および工程のうちいずれかを他の要素、部品および工程と代替してもよいし、あるいはこれら全てを無くしてもよいことが理解されるべきである。
本技術の特定の実施形態についての上記記載は、例示および説明の目的のために提示したものであり、網羅的なものまたは本発明を開示の形態に限定することを意図していない。よって、上記教示を鑑みれば、多くの改変および変更が可能である。これらの実施形態は、当業者が本技術および多様な実施形態を意図される特定の用途に適した多様な改変例と共に利用することが可能となるよう、本技術の原理およびその実際の適用を最良に説明するために選択および記載したものである。本発明の範囲は、添付の特許請求の範囲およびその均等物によって規定されることが意図される。
広範に言って、本文書は、複数のダイを上側および下側リードフレームへと電気的に接続させることによってパッケージされた半導体を開示する。上側リードフレーム内の各対応する１組のリードの対向する縁部は、屈曲されている。上側リードフレーム内のリードは、各ダイ上の各接点と、下側リードフレーム内のリード下部それぞれとの間において電気的に接続される。上側リードフレームの各対応する１組のリードの屈曲した対向縁部は、封止前において上側リードフレームを支持し、これにより、パッケージ半導体内の上側および下側リードフレームのリード間において複数のダイを所望の位置に配置することが可能となる。封止されたダイを分離した後、上側リードはＬ字型形状となり、ダイの上側のダイ接点をダイの下側のリードへと電気的に接続させ、これにより、半導体パッケージの同一側にパッケージ接点が配置される。
コンセプト
本文書は、少なくとも以下のコンセプトを開示する。
コンセプト１．
半導体パッケージであって、
ダイと、
前記ダイの第１の面上のダイ接点に電気的に接続された第１の下側リードと、
パッケージ接点が前記半導体パッケージの第１の面上に来るように、前記ダイの第２の面上のダイ接点および第２の下側リードに電気的に接続された、Ｌ字型形状の上側リードと、
を含む、半導体パッケージ。

コンセプト２．
前記ダイと、前記上側リードと、前記第１の下側リードの一部と前記第２の下側リードの一部とを封止する封止材を更に含む、コンセプト１に記載の半導体パッケージ。

コンセプト３．
前記第１の下側リードは１つ以上のメサを含む、コンセプト１に記載の半導体パッケージ。

コンセプト４．
前記第２の下側リードは、前記上側リードへの電気的接続のためのくぼみを含む、コンセプト１に記載の半導体パッケージ。

コンセプト５．
前記上側リードは１つ以上の溝部を含み、前記１つ以上の溝部は、前記ダイの第２の面上の前記ダイ接点への前記上側リードの電気的接続の近隣に設けられる、コンセプト１に記載の半導体パッケージ。

コンセプト６．
前記第１の下側リードは、前記ダイのゲートに電気的に接続され、
前記上側リードは、前記ダイのドレインに電気的に接続され、
前記第２の下側リードは、前記上側リードを通じて前記ダイの前記ドレインに電気的に接続され、
第３の下側リードは、前記ダイのソースに電気的に接続される、
コンセプト１に記載の半導体パッケージ。

コンセプト７．
半導体をパッケージングする方法であって、
複数のダイそれぞれの第１の表面上の接点を下側リードフレームの複数のリードのうち第１のリードそれぞれに電気的に接続する工程であって、前記下側リードフレームの前記複数のリードは、１つ以上の結合バーによって互いに接続されている、工程と、
上側リードフレームの各対応する１組のリードの対向する縁部を屈曲させる工程であって、前記上側リードフレームの前記リードは、１つ以上の結合バーによって互いに接続されている、工程と、
前記上側リードフレームの前記リードを各ダイの第２の表面上の各接点と前記下側リードフレームの前記複数のリードのうち第２のリードそれぞれとの間に電気的に接続する工程であって、前記上側リードフレームの各対応する１組のリードの前記屈曲された対向する縁部は、前記上側リードフレームを、前記複数のダイおよび前記下側リードフレームに対して所望の位置において支持する、工程と、
を含む、方法。

コンセプト８．
前記下側リードフレームおよび上側リードフレームを前記複数のダイに電気的に接続させた後、前記複数のダイ、少なくとも前記上側リードフレームの一部および前記下側リードフレームの一部を封止する工程と、
封止後に前記ダイをパッケージされた半導体に個片化する工程と、
を更に含む、コンセプト７に記載の方法。

コンセプト９．
前記ダイを個片化する工程は、前記封止材と、前記下側リードフレームの前記リードを接続する結合バーと、前記上側リードフレームの前記リードを接続する結合バーとを切断して前記複数のダイを前記パッケージされた半導体に分離する工程を含む、コンセプト８に記載の方法。

コンセプト１０．
前記複数のダイそれぞれの前記第１の表面上の前記接点を前記下側リードフレームの前記複数のリードのうち前記第１のリードそれぞれに電気的に接続させる工程は、前記複数のダイそれぞれの前記第１の表面と、前記下側リードフレームの前記複数のリードのうち前記第１のリードそれぞれとの間に塗布された半田をリフローする工程を含み、
前記上側リードフレームの前記リードを各ダイの前記第２の表面上の各接点と前記下側リードフレームの前記複数のリードのうち前記第２のリードそれぞれとの間に電気的に接続する工程は、前記上側リードフレームの前記リードと、各ダイの前記第２の表面および前記下側リードフレームの前記複数のリードのうち前記第２のリードそれぞれと、の間に塗布された半田をリフローする工程を含む、
コンセプト７に記載の方法。

コンセプト１１．
前記複数のダイが前記下側リードフレームと上側リードフレームとの間の所望の位置に配置されるように、前記上側リードフレームを前記ダイに接続する前記半田の厚さと、前記下側リードフレームを前記ダイに接続する前記半田層の厚さとの比を調節する、コンセプト１０に記載の方法。

コンセプト１２．
前記上側リードフレームをＬ字型形状に屈曲させる、コンセプト７に記載の方法。

コンセプト１３．
前記下側リードフレームの前記複数の下側リードのうちの前記第１のリードそれぞれは、前記複数のダイの各ゲートに電気的に接続され、
前記上側リードフレームの前記上側リードはそれぞれ、前記複数のダイの各ドレインに電気的に接続され、
前記下側リードフレームの前記第２の下側リードはそれぞれ、前記上側リードそれぞれを通じて、前記複数のダイの各ドレインに電気的に接続され、
前記下側リードフレームの第３の下側リードはそれぞれ、前記複数のダイの各ソースに電気的に接続される、
コンセプト７に記載の方法。

コンセプト１４．
前記上側リードフレームの前記上側リードは、前記下側リードフレームの別の下側リードに接続されていない、
コンセプト７に記載の方法。

コンセプト１５．
半導体をパッケージングする方法であって、
複数のダイそれぞれの第１の表面上の接点を下側リードフレームの複数のリードのうち第１のリードそれぞれに電気的に接続する工程であって、前記下側リードフレームの前記複数のリードは、１つ以上の結合バーによって互いに接続されている、工程と、
対向して配置された複数組のＬ字型リードを上側リードフレーム内に形成する工程であって、前記上側リードフレームの前記Ｌ字型リードは、１つ以上の結合バーによって互いに接続されている、工程と、
前記上側リードフレームの前記Ｌ字型リードを、各ダイの第２の表面上の各接点と、前記下側リードフレームの前記複数のリードのうち第２のリードそれぞれとの間に電気的に接続させる工程と、
を含む、方法。

コンセプト１６．
前記上側リードフレームの前記対向して配置された複数組のＬ字型リードは、前記上側リードフレームを、前記複数のダイおよび前記下側リードフレームに対して所望の位置において支持し、前記支持は、各ダイのための下側リードフレームの別の下側リードを用いずに行われる、コンセプト１５に記載の方法。

コンセプト１７．
前記下側リードフレームおよび上側リードフレームを前記複数のダイに電気的に接続させた後、前記複数のダイ、少なくとも前記上側リードフレームの一部および前記下側リードフレームの一部を封止する工程と、
前記封止材料と、前記下側リードフレームの前記リードを接続する結合バーと、前記上側リードフレームの前記リードを接続する結合バーとを切断して、前記複数のダイをパッケージされた半導体に分離する工程と、
を更に含む、コンセプト１５に記載の方法。

コンセプト１８．
前記封止材料と、前記下側リードフレームの前記リードを接続する結合バーと、前記上側リードフレームの前記リードを接続する結合バーとを複数のパターンに切断して、複数の異なるリードレイアウトを得る工程を更に含む、コンセプト１７に記載の方法。

コンセプト１９．
前記複数のダイそれぞれの前記第１の表面上の前記接点を前記下側リードフレームの前記複数のリードのうち前記第１のリードそれぞれに電気的に接続させる工程は、前記複数のダイそれぞれの前記第１の表面と前記下側リードフレームの前記複数のリードのうち前記第１のリードそれぞれとの間に塗布された半田をリフローする工程を含み、
前記上側リードフレームの前記リードを各ダイの前記第２の表面上の各接点と前記下側リードフレームの前記複数のリードのうち前記第２のリードそれぞれとの間に電気的に接続する工程は、前記上側リードフレームの前記リードと、各ダイの前記第２の表面および前記下側リードフレームの前記複数のリードのうち前記第２のリードそれぞれと、の間に塗布された半田をリフローする工程を含む、
コンセプト１５に記載の方法。

コンセプト２０．
前記複数のダイが前記下側リードフレームと上側リードフレームとの間の所望の位置に配置されるように、前記上側リードフレームを前記ダイに接続する前記半田の厚さと、前記下側リードフレームを前記ダイに接続する前記半田層の厚さとの比を調節する、コンセプト１９に記載の方法。

Claims (20)

  1. 半導体パッケージであって、
    ダイと、
    前記ダイの第１の面上のダイ接点に電気的に接続された第１の下側リードと、
    パッケージ接点が前記半導体パッケージの第１の面上に来るように、前記ダイの第２の面上のダイ接点および第２の下側リードに電気的に接続された、Ｌ字型形状の上側リードと、
    を含む、半導体パッケージ。
  2. 前記ダイと、前記上側リードと、前記第１の下側リードの一部と前記第２の下側リードの一部とを封止する封止材を更に含む、請求項１に記載の半導体パッケージ。
  3. 前記第１の下側リードは１つ以上のメサを含む、請求項１に記載の半導体パッケージ。
  4. 前記第２の下側リードは、前記上側リードへの電気的接続のためのくぼみを含む、請求項１に記載の半導体パッケージ。
  5. 前記上側リードは１つ以上の溝部を含み、前記１つ以上の溝部は、前記ダイの第２の面上の前記ダイ接点への前記上側リードの電気的接続の近隣に設けられる、請求項１に記載の半導体パッケージ。
  6. 前記第１の下側リードは、前記ダイのゲートに電気的に接続され、
    前記上側リードは、前記ダイのドレインに電気的に接続され、
    前記第２の下側リードは、前記上側リードを通じて前記ダイの前記ドレインに電気的に接続され、
    第３の下側リードは、前記ダイのソースに電気的に接続される、
    請求項１に記載の半導体パッケージ。
  7. 半導体をパッケージングする方法であって、
    複数のダイそれぞれの第１の表面上の接点を下側リードフレームの複数のリードのうち第１のリードそれぞれに電気的に接続する工程であって、前記下側リードフレームの前記複数のリードは、１つ以上の結合バーによって互いに接続されている、工程と、
    上側リードフレームの各対応する１組のリードの対向する縁部を屈曲させる工程であって、前記上側リードフレームの前記リードは、１つ以上の結合バーによって互いに接続されている、工程と、
    前記上側リードフレームの前記リードを各ダイの第２の表面上の各接点と前記下側リードフレームの前記複数のリードのうち第２のリードそれぞれとの間に電気的に接続する工程であって、前記上側リードフレームの各対応する１組のリードの前記屈曲された対向する縁部は、前記上側リードフレームを、前記複数のダイおよび前記下側リードフレームに対して所望の位置において支持する、工程と、
    を含む、方法。
  8. 前記下側リードフレームおよび上側リードフレームを前記複数のダイに電気的に接続させた後、前記複数のダイ、少なくとも前記上側リードフレームの一部および前記下側リードフレームの一部を封止する工程と、
    封止後に前記ダイをパッケージされた半導体に個片化する工程と、
    を更に含む、請求項７に記載の方法。
  9. 前記ダイを個片化する工程は、前記封止材と、前記下側リードフレームの前記リードを接続する結合バーと、前記上側リードフレームの前記リードを接続する結合バーとを切断して前記複数のダイを前記パッケージされた半導体に分離する工程を含む、請求項８に記載の方法。
  10. 前記複数のダイそれぞれの前記第１の表面上の前記接点を前記下側リードフレームの前記複数のリードのうち前記第１のリードそれぞれに電気的に接続させる工程は、前記複数のダイそれぞれの前記第１の表面と、前記下側リードフレームの前記複数のリードのうち前記第１のリードそれぞれとの間に塗布された半田をリフローする工程を含み、
    前記上側リードフレームの前記リードを各ダイの前記第２の表面上の各接点と前記下側リードフレームの前記複数のリードのうち前記第２のリードそれぞれとの間に電気的に接続する工程は、前記上側リードフレームの前記リードと、各ダイの前記第２の表面および前記下側リードフレームの前記複数のリードのうち前記第２のリードそれぞれと、の間に塗布された半田をリフローする工程を含む、
    請求項７に記載の方法。
  11. 前記複数のダイが前記下側リードフレームと上側リードフレームとの間の所望の位置に配置されるように、前記上側リードフレームを前記ダイに接続する前記半田の厚さと、前記下側リードフレームを前記ダイに接続する前記半田層の厚さとの比を調節する、請求項１０に記載の方法。
  12. 前記上側リードフレームをＬ字型形状に屈曲させる、請求項７に記載の方法。
  13. 前記下側リードフレームの前記複数の下側リードのうちの前記第１のリードそれぞれは、前記複数のダイの各ゲートに電気的に接続され、
    前記上側リードフレームの前記上側リードはそれぞれ、前記複数のダイの各ドレインに電気的に接続され、
    前記下側リードフレームの前記第２の下側リードはそれぞれ、前記上側リードそれぞれを通じて、前記複数のダイの各ドレインに電気的に接続され、
    前記下側リードフレームの第３の下側リードはそれぞれ、前記複数のダイの各ソースに電気的に接続される、
    請求項７に記載の方法。
  14. 前記上側リードフレームの前記上側リードは、前記下側リードフレームの別の下側リードに接続されていない、
    請求項７に記載の方法。
  15. 半導体をパッケージングする方法であって、
    複数のダイそれぞれの第１の表面上の接点を下側リードフレームの複数のリードのうち第１のリードそれぞれに電気的に接続する工程であって、前記下側リードフレームの前記複数のリードは、１つ以上の結合バーによって互いに接続されている、工程と、
    対向して配置された複数組のＬ字型リードを上側リードフレーム内に形成する工程であって、前記上側リードフレームの前記Ｌ字型リードは、１つ以上の結合バーによって互いに接続されている、工程と、
    前記上側リードフレームの前記Ｌ字型リードを、各ダイの第２の表面上の各接点と、前記下側リードフレームの前記複数のリードのうち第２のリードそれぞれとの間に電気的に接続させる工程と、
    を含む、方法。
  16. 前記上側リードフレームの前記対向して配置された複数組のＬ字型リードは、前記上側リードフレームを、前記複数のダイおよび前記下側リードフレームに対して所望の位置において支持し、前記支持は、各ダイのための下側リードフレームの別の下側リードを用いずに行われる、請求項１５に記載の方法。
  17. 前記下側リードフレームおよび上側リードフレームを前記複数のダイに電気的に接続させた後、前記複数のダイ、少なくとも前記上側リードフレームの一部および前記下側リードフレームの一部を封止する工程と、
    前記封止材料と、前記下側リードフレームの前記リードを接続する結合バーと、前記上側リードフレームの前記リードを接続する結合バーとを切断して、前記複数のダイをパッケージされた半導体に分離する工程と、
    を更に含む、請求項１５に記載の方法。
  18. 前記封止材料と、前記下側リードフレームの前記リードを接続する結合バーと、前記上側リードフレームの前記リードを接続する結合バーとを複数のパターンに切断して、複数の異なるリードレイアウトを得る工程を更に含む、請求項１７に記載の方法。
  19. 前記複数のダイそれぞれの前記第１の表面上の前記接点を前記下側リードフレームの前記複数のリードのうち前記第１のリードそれぞれに電気的に接続させる工程は、前記複数のダイそれぞれの前記第１の表面と前記下側リードフレームの前記複数のリードのうち前記第１のリードそれぞれとの間に塗布された半田をリフローする工程を含み、
    前記上側リードフレームの前記リードを各ダイの前記第２の表面上の各接点と前記下側リードフレームの前記複数のリードのうち前記第２のリードそれぞれとの間に電気的に接続する工程は、前記上側リードフレームの前記リードと、各ダイの前記第２の表面および前記下側リードフレームの前記複数のリードのうち前記第２のリードそれぞれと、の間に塗布された半田をリフローする工程を含む、
    請求項１５に記載の方法。
  20. 前記複数のダイが前記下側リードフレームと上側リードフレームとの間の所望の位置に配置されるように、前記上側リードフレームを前記ダイに接続する前記半田の厚さと、前記下側リードフレームを前記ダイに接続する前記半田層の厚さとの比を調節する、請求項１９に記載の方法。


JP2012548940A 2010-01-19 2010-12-07 半導体をパッケージングする方法 Active JP5607758B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US29647110P 2010-01-19 2010-01-19
US61/296,471 2010-01-19
US12/730,230 2010-03-24
US12/730,230 US8586419B2 (en) 2010-01-19 2010-03-24 Semiconductor packages including die and L-shaped lead and method of manufacture
PCT/US2010/059326 WO2011090574A2 (en) 2010-01-19 2010-12-07 Semiconductor package and method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014173498A Division JP2015057823A (ja) 2010-01-19 2014-08-28 半導体パッケージおよび方法

Publications (3)

Publication Number Publication Date
JP2013517624A true JP2013517624A (ja) 2013-05-16
JP2013517624A5 JP2013517624A5 (ja) 2013-11-21
JP5607758B2 JP5607758B2 (ja) 2014-10-15

Family

ID=44276982

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012548940A Active JP5607758B2 (ja) 2010-01-19 2010-12-07 半導体をパッケージングする方法
JP2014173498A Pending JP2015057823A (ja) 2010-01-19 2014-08-28 半導体パッケージおよび方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014173498A Pending JP2015057823A (ja) 2010-01-19 2014-08-28 半導体パッケージおよび方法

Country Status (6)

Country Link
US (1) US8586419B2 (ja)
EP (1) EP2526565B1 (ja)
JP (2) JP5607758B2 (ja)
KR (1) KR101534463B1 (ja)
CN (1) CN102714201B (ja)
WO (1) WO2011090574A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019016705A (ja) * 2017-07-07 2019-01-31 新光電気工業株式会社 電子部品装置及びその製造方法
WO2022138318A1 (ja) * 2020-12-23 2022-06-30 ローム株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
JP5333402B2 (ja) * 2010-10-06 2013-11-06 三菱電機株式会社 半導体装置の製造方法
CN102394232A (zh) * 2011-11-29 2012-03-28 杭州矽力杰半导体技术有限公司 一种引线框架及应用其的芯片倒装封装装置
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
CN105378917B (zh) * 2013-03-14 2018-09-25 维西埃-硅化物公司 堆叠芯片封装
CN103395735B (zh) * 2013-08-05 2015-12-02 天津大学 微机电系统器件的封装结构
CN103646931B (zh) * 2013-12-05 2016-06-29 江苏长电科技股份有限公司 一次先镀后蚀金属框减法埋芯片倒装平脚结构及工艺方法
CN103646930B (zh) * 2013-12-05 2016-02-24 江苏长电科技股份有限公司 二次先蚀后镀金属框减法埋芯片倒装平脚结构及工艺方法
CN103681582B (zh) * 2013-12-05 2016-03-30 江苏长电科技股份有限公司 一次先蚀后镀金属框减法埋芯片正装凸点结构及工艺方法
CN103646938B (zh) * 2013-12-05 2016-02-24 江苏长电科技股份有限公司 一次先镀后蚀金属框减法埋芯片倒装凸点结构及工艺方法
CN103646937B (zh) * 2013-12-05 2016-02-24 江苏长电科技股份有限公司 二次先蚀后镀金属框减法埋芯片倒装凸点结构及工艺方法
JP2015176871A (ja) * 2014-03-12 2015-10-05 株式会社東芝 半導体装置及びその製造方法
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
CN104952737B (zh) * 2015-06-30 2017-12-26 通富微电子股份有限公司 一种具有铝带或l脚或凸起的封装框架结构及生产方法
KR101734712B1 (ko) * 2015-12-09 2017-05-11 현대자동차주식회사 파워모듈
US9870985B1 (en) * 2016-07-11 2018-01-16 Amkor Technology, Inc. Semiconductor package with clip alignment notch
CN111725173A (zh) * 2020-06-05 2020-09-29 杰群电子科技（东莞）有限公司 一种堆叠封装结构及堆叠封装结构的制造方法
US20230215783A1 (en) * 2021-12-30 2023-07-06 Alpha And Omega Semiconductor International Lp Semiconductor package having mold locking feature

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177007A (ja) * 1997-12-15 1999-07-02 Hitachi Ltd トランジスタパッケージ
JP2001127100A (ja) * 1999-10-26 2001-05-11 Sanken Electric Co Ltd 半導体装置及びその製造方法
WO2004032232A1 (en) * 2002-09-30 2004-04-15 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
JP2005050961A (ja) * 2003-07-31 2005-02-24 Renesas Technology Corp 半導体装置およびその製造方法
WO2006058030A2 (en) * 2004-11-23 2006-06-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
JP2006157061A (ja) * 1999-02-17 2006-06-15 Renesas Technology Corp 半導体装置の製造方法
JP2008157061A (ja) * 2006-12-21 2008-07-10 Otics Corp カムシャフトの支持構造及び支持部材

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222890A (ja) * 2001-01-25 2002-08-09 Rohm Co Ltd 半導体装置およびその製造方法
US6734536B2 (en) 2001-01-12 2004-05-11 Rohm Co., Ltd. Surface-mounting semiconductor device and method of making the same
US7132734B2 (en) * 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
US7394150B2 (en) * 2004-11-23 2008-07-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
US20060108635A1 (en) * 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
US7238551B2 (en) * 2004-11-23 2007-07-03 Siliconix Incorporated Method of fabricating semiconductor package including die interposed between cup-shaped lead frame having mesas and valleys
US7394151B2 (en) * 2005-02-15 2008-07-01 Alpha & Omega Semiconductor Limited Semiconductor package with plated connection
US20070132073A1 (en) * 2005-12-09 2007-06-14 Tiong Toong T Device and method for assembling a top and bottom exposed packaged semiconductor
CN101326636A (zh) * 2005-12-09 2008-12-17 飞兆半导体公司 用于组装顶部与底部暴露的封装半导体的装置和方法
US7271470B1 (en) * 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
US20080036078A1 (en) 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
US8035221B2 (en) * 2007-11-08 2011-10-11 Intersil Americas, Inc. Clip mount for integrated circuit leadframes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177007A (ja) * 1997-12-15 1999-07-02 Hitachi Ltd トランジスタパッケージ
JP2006157061A (ja) * 1999-02-17 2006-06-15 Renesas Technology Corp 半導体装置の製造方法
JP2001127100A (ja) * 1999-10-26 2001-05-11 Sanken Electric Co Ltd 半導体装置及びその製造方法
WO2004032232A1 (en) * 2002-09-30 2004-04-15 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
JP2005050961A (ja) * 2003-07-31 2005-02-24 Renesas Technology Corp 半導体装置およびその製造方法
WO2006058030A2 (en) * 2004-11-23 2006-06-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
JP2008157061A (ja) * 2006-12-21 2008-07-10 Otics Corp カムシャフトの支持構造及び支持部材

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019016705A (ja) * 2017-07-07 2019-01-31 新光電気工業株式会社 電子部品装置及びその製造方法
WO2022138318A1 (ja) * 2020-12-23 2022-06-30 ローム株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
EP2526565A2 (en) 2012-11-28
WO2011090574A2 (en) 2011-07-28
KR101534463B1 (ko) 2015-07-07
CN102714201B (zh) 2015-12-09
US20110175217A1 (en) 2011-07-21
JP2015057823A (ja) 2015-03-26
EP2526565A4 (en) 2014-03-05
EP2526565B1 (en) 2019-02-20
KR20120125462A (ko) 2012-11-15
US8586419B2 (en) 2013-11-19
CN102714201A (zh) 2012-10-03
WO2011090574A3 (en) 2011-09-22
JP5607758B2 (ja) 2014-10-15

Similar Documents

Publication Publication Date Title
JP5607758B2 (ja) 半導体をパッケージングする方法
CN101443906B (zh) 具有夹在杯状引线框和具台面和谷的引线框之间的管芯的半导体封装
JP4878030B2 (ja) エッチング処理されたリードフレームを用いる再分散型ハンダパッド
TWI496262B (zh) 多導線架封裝
US20090127682A1 (en) Chip package structure and method of fabricating the same
KR20080073735A (ko) 상단 및 하단 노출 패키지 반도체 조립 장치 및 방법
US20110284997A1 (en) Chip-Exposed Semiconductor Device and Its Packaging Method
CN103972197A (zh) 半导体器件及其制造方法、引线和制作该引线的方法
US7071543B2 (en) Semiconductor device and manufacturing method thereof
US7095096B1 (en) Microarray lead frame
TW201015686A (en) Package and fabricating method thereof
US9972561B2 (en) QFN package with grooved leads
US9401318B2 (en) Quad flat no-lead package and manufacturing method thereof
US9281265B2 (en) Packaging structure of a semiconductor device
WO2014149579A1 (en) Insulated top side bump connection for a power device, for example for gate, source and drain contacts of a power field effect transistor
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
TWI427750B (zh) 包括晶粒及ｌ形引線之半導體封裝及其製造方法
KR101219086B1 (ko) 패키지 모듈
TWI595616B (zh) 晶片封裝體及其形成方法
CN102832190B (zh) 一种倒装芯片的半导体器件及制造方法
US20150069593A1 (en) Semiconductor device and method of manufacturing same
TWI443801B (zh) 用連接片實現連接的半導體封裝及其製造方法
JP2008034602A (ja) 半導体装置およびその製造方法
TWI399840B (zh) 具有獨立內引腳之導線架及其製造方法
US20160225702A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131004

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20131004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131205

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140409

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140414

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140512

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140828

R150 Certificate of patent or registration of utility model

Ref document number: 5607758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250