JP2001127100A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001127100A
JP2001127100A JP30423999A JP30423999A JP2001127100A JP 2001127100 A JP2001127100 A JP 2001127100A JP 30423999 A JP30423999 A JP 30423999A JP 30423999 A JP30423999 A JP 30423999A JP 2001127100 A JP2001127100 A JP 2001127100A
Authority
JP
Japan
Prior art keywords
lead
connection
electrode
main electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30423999A
Other languages
English (en)
Other versions
JP3314768B2 (ja
Inventor
Shinji Muramatsu
真司 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP30423999A priority Critical patent/JP3314768B2/ja
Publication of JP2001127100A publication Critical patent/JP2001127100A/ja
Application granted granted Critical
Publication of JP3314768B2 publication Critical patent/JP3314768B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 半導体基板の表面の表面主電極とそれに接続
される接続電極との間の接続不良を防止することがで
き、導電性接着ペースト剤の飛散による半導体チップの
特性不良を防止する。 【解決手段】 半導体基板４０の表面の表面主電極４３
と、半導体基板４０の裏面の裏面主電極４４と、裏面主
電極４４に接続された第１のリード２１と、第１のリー
ド２１の周囲に配置された第２のリード２２と、接着剤
付着防止膜４５の開口４５Ｈにおいて表面主電極４３に
接続された接続電極６と、接続電極６に一端を接続し、
第２のインナーリード２２に他端を接続した連結リード
５と、表面主電極４３と接続電極６との間、裏面主電極
４４と第１のインナーリード２１Ｃとの間及び連結リー
ド５と第２のインナーリード２２Ｃとの間を接続した導
電性接着ペースト剤７１〜７３とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に半導体基板の表面主電極とリー
ドのインナーリードとの間が連結リードにより接続され
た構造を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】図９は従来技術に係る半導体装置の断面
構造図である。図９に示すように、半導体装置１００
は、第１のリード１０１及び第２のリード１０２と、第
１のリード１０１のインナーリード上に搭載された半導
体チップ１１０と、この半導体チップ１１０の表面上の
表面主電極１１４に一端が接続され、第２のリード１０
２のインナーリードに他端が接続された連結リード１０
３と、樹脂封止体１２０とを備えて構築されている。
【０００３】第１のリード１０１、第２のリード１０２
のそれぞれのアウターリードは、樹脂封止体１２０の側
面から下面に沿って折り曲げ成型されている。
【０００４】半導体チップ１１０は、ｎ型シリコン単結
晶基板１１１と、このシリコン単結晶基板１１１の主面
部に形成されたｐ型半導体領域１１２とを備えている。
シリコン単結晶基板１１１はカソード領域として使用さ
れ、半導体領域１１２はアノード領域として使用される
ようになっており、半導体チップ１１０はダイオードと
して使用されている。半導体チップ１１０の表面上に
は、層間絶縁膜１１３の開口１１３Ｈを通して半導体領
域１１２に電気的に接続された表面主電極（アノード電
極）１１４が配設されている。さらに、半導体チップ１
１０の裏面下には裏面主電極（カソード電極）１１５が
電気的に接続されている。この半導体チップ１１０は第
１のリード１０１のインナーリード上に例えば半田１０
５により電気的かつ機械的に接続されている。
【０００５】連結リード１０３は例えば第１のリード１
０１等と同様な帯状の導電板を成型加工することにより
形成されており、ワイヤ接続方式に比べて電流容量を充
分に確保することができる。連結リード１０３は、図９
中、左側の突起状の接続電極部１０３Ａと、右側のリー
ド接続部１０３Ｂと、中央部の折り曲げ部１０３Ｃとを
備えて構成されている。接続電極部１０３Ａは半田１０
６により半導体チップ１１０の表面主電極１１４に電気
的かつ機械的に接続されている。接続電極部１０３Ａ
は、プレス加工で連結リード１０３の上面を部分的に窪
ませ、反対側の下面を突出させることで形成されてい
る。リード接続部１０３Ｂは半田１０７により第２のリ
ード１０２に電気的かつ機械的に接続されている。折り
曲げ部１０３Ｃは、半導体チップ１１０の表面主電極１
１４と接続電極部１０３Ａとの接続位置（高さ）と、リ
ード接続部１０３Ｂと第２のリード１０２との接続位置
（高さ）との高さを調節するようになっており、クラン
ク形状に成型されたものである。
【０００６】樹脂封止体１２０は、第１のリード１０
１、第２のリード１０２のそれぞれのインナーリード、
半導体チップ１１０及び連結リード１０３を被覆するよ
うになっている。この樹脂封止体１２０はトランスファ
ーモールド法により樹脂成型されたものである。
【０００７】次に、上記半導体装置１００の製造方法を
説明する。図１０乃至図１３は従来技術に係る半導体装
置の工程断面図である。
【０００８】（１）まず、図１０に示すように、第１の
リード１０１及び第２のリード１０２を有するリードフ
レーム１３０を準備する。なお、図９に示す接続電極部
１０３Ａ、リード接続部１０３Ｂ及び折り曲げ部１０３
Ｃを有する連結リード１０３を別途準備しておく。
【０００９】（２）図１１に示すように、第１のリード
１０１のインナーリードに相当する領域上（ダイボンデ
ィング領域上）に半田１０５を介在させて半導体チップ
１１０を取り付ける。第１のリード１０１は半導体チッ
プ１１０の裏面主電極１１５に電気的に接続されるよう
になっている。
【００１０】（３）半導体チップ１１０の表面主電極１
１４上、第２のリード１０２のインナーリード上にそれ
ぞれ半田ペーストを供給する。引き続き、表面主電極１
１４上にペースト半田を介在させて接続電極部１０３Ａ
が重なるように、さらに第２のリード１０２上にペース
ト半田を介在させてリード接続部１０３Ｂが重なるよう
に連結リード１０３を配置する。そして、加熱炉を用い
て半田リフローを行い、その後半田を硬化させ、図１２
に示すように、表面主電極１１４と接続電極部１０３Ａ
との間を半田１０６で接続し、第２のリード１０２とリ
ード接続部１０３Ｂとの間を半田１０７で接続すること
により、表面主電極１１４と第２のリード１０２との間
を連結リード１０３により電気的に接続することができ
る。
【００１１】（４）図１３に示すように、トランスファ
ーモールド法により、半導体チップ１１０等を被覆する
樹脂封止体１２０を形成する。
【００１２】（５）そして、リードフレーム１３０の切
断成型加工を行い、リードフレーム１３０の枠体から第
１のリード１０１、第２のリード１０２のそれぞれを切
り離すとともに、それらのアウターリードの成型を行う
ことにより、図９に示す半導体装置１００を完成させる
ことができる。
【００１３】
【発明が解決しようとする課題】従来技術に係る半導体
装置１００並びにその製造方法においては、以下の点に
ついて配慮がなされていなかった。
【００１４】（１）上記半導体装置１００の製造方法に
おいては、ペースト半田を使用し、半田リフローを行う
ことにより、半導体チップ１１０の表面主電極１１４と
連結リード１０３の接続電極部１０３Ａとの間、第２の
リード１０２と連結リード１０３のリード接続部１０３
Ｂとの間のそれぞれ、すなわちリードフレーム組立体に
対して連結リード１０３を接続している。ところが、半
田リフローにおいて連結リード１０３を支持するような
治具を特に使用していないので、ペースト半田の溶融過
程において、特に溶け始める位置によっては連結リード
１０３に横ずれが生じてしまう可能性があった。このよ
うな横ずれが生じた場合には、半導体チップ１１０の表
面主電極１１４と連結リード１０３の接続電極部１０３
Ａとの間、第２のリード１０２と連結リード１０３のリ
ード接続部１０３Ｂとの間のそれぞれにおいて、接続不
良、接続強度不足等が発生し、半導体装置１００の電気
的信頼性を損ねてしまう。
【００１５】（２）さらに、このような半導体装置１０
０は製品としては不良品として選別されるので、半導体
装置１００の製造上の歩留まりを低下させてしまう。
【００１６】（３）そこで、本発明者は、半導体チップ
１１０に連結リード１０３との位置決め機能を備える試
みを行った。図１４はこの位置決め機能を備えた半導体
装置の要部の断面構造図である。図１４に示す半導体装
置１００は、半導体チップ１１０の表面上を覆い、半導
体チップ１１０の中央部分の表面主電極１１４の表面を
露出させるような位置決め開口１４０Ｈを有するガラス
膜１４０を備えている。このガラス膜１４０の開口１４
０Ｈの内側に連結リード１０３の接続電極部１０３Ａが
係合するようになっており、さらにガラス膜１４０は半
田が付着しにくく、ペースト半田の流出を抑えることが
できるので、連結リード１０３の横ずれを効果的に解決
することができるものと期待されていた。
【００１７】しかしながら、ガラス膜１４０の開口１４
０Ｈの内部において、表面主電極１１４と接続電極部１
０３Ａとの間を接続する半田１０６はペースト状態の時
に濡れ性の向上等を目的としてフラックスを含んでお
り、このフラックスは半田リフローで加熱されることに
より蒸発してガスを発生させてしまう。このガスは、開
口１４０Ｈと接続電極部１０３Ａとの間の僅かな隙間か
ら吹き出し、同時に溶融されたペースト半田の一部を飛
散させてしまう。この飛散させたペースト半田の一部は
半導体チップ１１０の側面等に付着し、半導体チップ１
１０の電気的信頼性を損ねてしまうという新たな課題が
発生してしまった。さらに、このような半導体装置１０
０は前述のように製品としては不良品として選別される
ので、半導体装置１００の製造上の歩留まりを低下させ
てしまう。
【００１８】（４）また、連結リード１０３の接続電極
部１０３Ａは半導体チップ１１０の表面主電極１１４に
接続するために突起状で形成されているが、この接続電
極部１０３Ａの高さに相当する分、図９に示す樹脂封止
体１２０の厚さが厚くなり（高さが高くなり）、半導体
装置１００の小型化を実現することが難しかった。
【００１９】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、半導体チップ
の表面主電極とそれに接続される接続電極の横ずれ移動
を防止し、接続電極を所望の位置に精度よく固着し、半
導体チップの表面主電極と接続電極又は連結リードとの
間の接続不良を防止することができる半導体装置を提供
することである。
【００２０】本発明の他の目的は、導電性接着ペースト
剤の飛散による半導体チップの特性不良を防止すること
ができる半導体装置を提供することである。
【００２１】本発明の更に他の目的は、電気的信頼性に
優れた半導体装置を提供することである。
【００２２】本発明の更に他の目的は、小型化を実現す
ることができる半導体装置を提供することである。
【００２３】本発明の更に他の目的は、製造工程数を減
少しつつ、製造上の歩留まりを向上することができる半
導体装置の製造方法を提供することである。
【００２４】
【課題を解決するための手段】上記課題を解決するため
に、この発明の第１の特徴は、半導体基板と、この半導
体基板の表面に設けられた表面主電極と、半導体基板の
裏面に設けられた裏面主電極と、この裏面主電極に接続
された第１のインナーリードを有する第１のリードと、
この第１のリードの周囲に配置された第２のインナーリ
ードを有する第２のリードと、表面主電極の周辺部及び
半導体基板上に配置された接着剤付着防止膜と、この接
着剤付着防止膜の開口において表面主電極に接続された
突起状の接続電極と、この接続電極に一端を接続し、第
２のインナーリードに他端を接続した連結リードと、表
面主電極と接続電極との間、裏面主電極と第１のインナ
ーリードとの間、及び連結リードと第２のインナーリー
ドとの間を接続した導電性接着ペースト剤とを備えた半
導体装置であることである。ここで、本発明の第１の特
徴に係る半導体装置としては、電力用ダイオード、パワ
ーバイポーラトランジスタ（ＢＪＴ）、パワーＭＯＳＦ
ＥＴ、絶縁ゲート型バイポーラトランジスタ（ＩＧＢ
Ｔ）、電力用静電誘導トランジスタ（パワーＳＩＴ）、
静電誘導サイリスタ（ＳＩ）サイリスタやＧＴＯサイリ
スタ等の種々の電力用半導体装置に好適である。従っ
て、「表面主電極」とは、電力用ダイオード、ＳＩサイ
リスタやＧＴＯサイリスタにおいては、アノード電極又
はカソード電極のいずれか一方、パワーＢＪＴやＩＧＢ
Ｔにおいてはエミッタ電極又はコレクタ電極のいずれか
一方、パワーＭＯＳＦＥＴやパワーＳＩＴにおいてはソ
ース電極又はドレイン電極のいずれか一方を意味する。
一方、「裏面主電極」とは、電力用ダイオード、ＳＩサ
イリスタやＧＴＯサイリスタにおいては、上記表面主電
極とはならないアノード電極又はカソード電極のいずれ
か一方、パワーＢＪＴやＩＧＢＴにおいては上記表面主
電極とはならないエミッタ電極又はコレクタ電極のいず
れか一方、パワーＭＯＳＦＥＴやパワーＳＩＴにおいて
は上記表面主電極とはならないソース電極又はドレイン
電極のいずれか一方を意味する。すなわち、電力用ダイ
オード、ＳＩサイリスタやＧＴＯサイリスタにおいて
は、表面主電極がアノード電極であれば、裏面主電極は
カソード電極であり、パワーＢＪＴやＩＧＢＴにおいて
は、表面主電極がエミッタ電極であれば、裏面主電極は
コレクタ電極であり、パワーＭＯＳＦＥＴやパワーＳＩ
Ｔにおいては表面主電極がソース電極であれば、裏面主
電極はドレイン電極である。また、本発明の第１の特徴
に係る「導電性接着ペースト剤」には、ペースト半田、
銀ペースト等を実用的に使用することができる。そし
て、接着剤付着防止膜はこれらの導電性接着ペースト剤
が付着しにくい性質の材料からなる薄膜を使用してい
る。
【００２５】つまり、このように構成される本発明の第
１の特徴に係る半導体装置においては、接着剤付着防止
膜に対して導電性接着ペースト剤の濡れが悪く、付着し
にくいので、接着剤付着防止膜の開口に導電性接着ペー
スト剤を選択的に供給するのが容易になる。そして、接
着剤付着防止膜の開口の段差部により、接続電極が開口
に対して取り付け位置が変動しないようにその状態が維
持され仮固定される。このように、接着剤付着防止膜の
開口に導電性接着ペースト剤を精度よく配置し、且つ開
口の段差部に接続電極を係合し、仮接続してから、導電
性接着ペースト剤を硬化し確実に固定しているので、半
導体装置の組み立て工程時の半導体チップの表面主電極
と接続電極（連結リード）との間の位置ずれを確実に防
止することができる。この結果、半導体装置の表面主電
極と接続電極（連結リード）との間の接合不良、接合強
度不足等をなくすことができる。さらに、半導体装置の
組み立て工程時に、導電性接着ペースト剤が飛散した場
合において、この導電性接着ペースト剤の飛散に伴う半
導体チップの電気的特性不良を防止することができる。
【００２６】本発明の第１の特徴に係る半導体装置の接
続電極は、内部に導電性接着ペースト剤を充填する中空
部を有する中空柱体で形成することが可能である。例え
ば、中空円柱体、中空多角柱体のいずれかで形成すれば
よい。
【００２７】そして、この接続電極の一部に、さらにガ
ス抜き経路を備えることが好ましい。「ガス抜き経路」
とは、表面主電極と接続電極との間の導電性接着ペース
ト剤から生成されるガスを抜くための経路であり、例え
ばペースト半田に含まれるフラックスの蒸発で発生する
ガスを抜くための経路である。このように、接続電極側
にガス抜き経路を備え、半導体チップの表面主電極と接
続電極との間の導電性接着ペースト剤から発生するガス
を抜くようにすれば、導電性接着ペースト剤の飛散を防
止することができる。従って、導電性接着ペースト剤の
飛散に伴う半導体チップの電気的特性不良を防止するこ
とができる。
【００２８】例えば、上記のガス抜き経路は、中空柱体
の内側壁から外側壁に通じる貫通穴で構成すればよい。
この貫通穴は、円形や多角形等種々の形状が使用可能
で、長円形やスリット形状のものでもかまわない。また
スリットの一方の端部が中空柱体の端部からはみ出した
形状でもかまわない。これらの貫通穴は、接着剤付着防
止膜の膜厚よりも高い位置に設けることにより、有効に
導電性接着ペースト剤から生成されるガスを抜くことが
可能である。
【００２９】また、本発明の第１の特徴に係る半導体装
置の接続電極を、導電性接着ペースト剤の周囲を取り囲
み、所定間隔で離間して配列した複数の電極板で構成し
てもよい。このように、接続電極を導電性接着ペースト
剤の周囲を取り囲む所定間隔離間させて配列された複数
の電極板で構成すれば、複数の電極板の間隙部で、上記
のガス抜き経路を構成でき、半導体チップの表面主電極
と接続電極との間の導電性接着ペースト剤から発生する
ガスを抜くことが可能である。従って、導電性接着ペー
スト剤の飛散を防止することができ、導電性接着ペース
ト剤の飛散に伴う半導体チップの電気的特性不良を防止
することができる。
【００３０】上述したように、接着剤付着防止膜は導電
性接着ペースト剤が付着しにくい性質の材料からなる薄
膜を使用している。この接着剤付着防止膜としては、燐
ガラス（ＰＳＧ）、ボロンガラス（ＢＳＧ）、燐・ボロ
ンガラス（ＢＰＳＧ）膜、或いは砒素ガラス（ＡｓＳ
Ｇ）膜等のガラス膜が好適である。これらのガラス膜を
用いると、例えば導電性接着ペースト剤にペースト半田
が使用される場合においては、ガラス膜には、ペースト
半田が付着しにくく、接着剤付着防止膜の開口にペース
ト半田を選択的に供給するのが容易になる。そして、接
続電極が開口に対して取り付け位置が変動しないように
その状態が維持し固定するのが容易になると同時に、ペ
ースト半田の飛散に伴う半導体チップの電気的特性不良
を防止することができる。接着剤付着防止膜は導電性接
着ペースト剤を付着しにくくする目的の膜であるので、
複合膜で構成し、その表面のみをガラス膜で構成しても
よい。特に、厚い接着剤付着防止膜を形成する場合は、
シリコン酸化（SiO2）膜若しくはシリコン窒化（Si
3N4）膜等との複合膜で構成し、その最上部をガラス膜
で被覆すれば、クラック等の発生も有効に防止出来る。
【００３１】なお、本発明の第１の特徴に係る半導体装
置において、半導体基板、第１のインナーリード、第２
のインナーリード及び連結リードを被覆する樹脂封止体
をさらに備えることが好ましいことは勿論である。樹脂
封止体で被覆することにより、水分の付着による半導体
装置の劣化や機械的なダメージの防止が可能となる。
【００３２】また、本発明の第１の特徴に係る半導体装
置において、第１のインナーリードの半導体基板の搭載
部分が、それ以外のインナーリードよりも半導体基板の
裏面の下方向に下げられた構造が好ましい。第１のリー
ドの半導体チップの搭載部分を下方向に下げることによ
り、連結リードの上側において樹脂封止体の厚さを必要
充分に確保することができる。このため、樹脂封止体の
厚さを薄くすることができ、小型化を実現することがで
きる。
【００３３】本発明の第２の特徴は、（１）半導体基板
の表面に表面主電極を、半導体基板の裏面に裏面主電極
をそれぞれ形成し、表面主電極の上に接着剤付着防止膜
を形成する工程と、（２）表面主電極の中央部分の上部
において、接着剤付着防止膜に開口を形成する工程と、
（３）第１のリード及び第２のリードを有するリードフ
レームを用意し、リードフレームの第１のリード上に導
電性接着ペースト剤を介して裏面主電極を仮付けする工
程と、（４）接着剤付着防止膜の開口に導電性接着ペー
スト剤を供給する工程と、（５）接続電極を一端に接続
した連結リードを用意し、接着剤付着防止膜の開口に導
電性接着ペースト剤を介して接続電極を係合し、表面主
電極と接続電極との間を仮付けし、更に導電性接着ペー
スト剤を介して連結リードの他端と第２のリードとの間
を仮付けする工程と、（６）導電性接着ペースト剤を硬
化させ、表面主電極と接続電極との間、連結リードの他
端と第２のリードとの間のそれぞれを導電性接着ペース
ト剤で接続する工程とを少なくとも備えた半導体装置の
製造方法としたことである。「導電性接着ペースト剤」
は熱処理（リフロー）により硬化されるものを実用的に
使用することができ、例えばペースト半田が好適であ
る。
【００３４】このような本発明の第２の特徴に係る半導
体装置の製造方法においては、接着剤付着防止膜中に設
けられた表面主電極が露出した開口の段差部を利用し、
導電性接着ペースト剤による仮接続の際に、接着剤付着
防止膜の開口の段差部に接続電極を係合させることがで
きるので、半導体基板の表面主電極と接続電極（又は連
結リード）との間の横ずれ（接続位置のずれ）を減少す
ることができる。また、接着剤付着防止膜は、導電性接
着ペースト剤を付着しにくいので、接着剤付着防止膜の
開口に導電性接着ペースト剤を選択的に供給するのが容
易になる。この結果、半導体装置の製造上の歩留まりを
向上することができる。
【００３５】さらに、接着剤付着防止膜は導電性接着ペ
ースト剤を付着しにくいので、導電性接着ペースト剤の
飛散に起因する半導体チップの電気的特性不良を減少さ
せることができ、製造上の歩留まりを向上することがで
きる。
【００３６】さらに、半導体基板の表面主電極と接続電
極との間の導電性接着ペースト剤による接続と、第２の
リードと連結リードの他端との間の導電性接着ペースト
剤による接続とを同一工程で行うことができるので、製
造工程数を減少することができる。
【００３７】
【発明の実施の形態】次に、図面を参照して、本発明の
第１及び第２の実施の形態を説明する。以下の図面の記
載において、同一又は類似の部分には同一又は類似の符
号を付している。ただし、図面は模式的なものであり、
厚みと平面寸法との関係、各層の厚みの比率等は現実の
ものとは異なることに留意すべきである。したがって、
具体的な厚みや寸法は以下の説明を参酌して判断すべき
ものである。また図面相互間においても互いの寸法の関
係や比率が異なる部分が含まれていることはもちろんで
ある。
【００３８】（第１の実施の形態）図１に示すように、
本発明の第１の実施の形態に係る半導体装置１は、半導
体基板（シリコン単結晶基板）４０と、この半導体基板
４０の表面に設けられた表面主電極４３と、半導体基板
４０の裏面に設けられた裏面主電極４４と、この裏面主
電極４４に接続された第１のインナーリード２１Ｃを有
する第１のリード２１と、この第１のリード２１の周囲
に配置された第２のインナーリード２２Ｃを有する第２
のリード２２と、表面主電極４３の周辺部及び半導体基
板４０上に配置された接着剤付着防止膜４５と、この接
着剤付着防止膜４５の開口４５Ｈにおいて表面主電極４
３に接続された突起状の接続電極６と、この接続電極６
に一端を接続し、第２のインナーリード２２に他端を接
続した連結リード５と、表面主電極４３と接続電極６と
の間を接続した導電性接着ペースト剤７３、裏面主電極
４４と第１のインナーリード２１Ｃとの間を接続した導
電性接着ペースト剤７１、及び連結リード５と第２のイ
ンナーリード２２Ｃとの間を接続した導電性接着ペース
ト剤７２とを備えた半導体装置であることである。ここ
で、接続電極６は、導電性接着ペースト剤７３のガス抜
き経路６１とを備えている。第１のリード２１は、アウ
ターリード２１Ａ、インナーリード２１Ｂ及びインナー
リード２１Ｃとから構成されている。また、第２のリー
ド２２は、アウターリード２２Ａ、インナーリード２２
Ｂ及びインナーリード２２Ｃとから構成されている。そ
して、本発明の第１の実施の形態に係る半導体装置１
は、更に、半導体基板４０、第１のインナーリード２１
Ｃ，２１Ｂ、第２のインナーリード２２Ｃ，２２Ｂ及び
連結リード５を被覆する樹脂封止体８をさらに備えてい
る。
【００３９】第１のリード２１、第２のリード２２はい
ずれも同一のリードフレーム（図４において符号２０で
示す。）から切断されかつ成型されたものである。リー
ドフレームは例えば銅（Cu）板を母材としてその表面に
ニッケル(Ni)めっきを施したものを実用的に使用するこ
とができ、第１のリード２１、第２のリード２２のそれ
ぞれの形状はエッチング又は打ち抜き加工により形成さ
れている。
【００４０】第１のリード２１のアウターリード２１Ａ
は、相対的に幅が狭い帯状のような形状で形成されてお
り、樹脂封止体８の側面（図１中、左側面）から底面
（図１中、下面）に沿って導出されている。第１のリー
ド２１のアウターリード２１Ａに近い周辺部分のインナ
ーリード２１Ｂは、アウターリード２１Ａと同様に相対
的に幅が狭い帯状のような形状で形成されており、樹脂
封止体８の中央部に向かってほぼ水平方向に導出されて
いる。第１のリード２１のアウターリード２１Ａから遠
い中央部分の第１のインナーリード２１Ｃは、相対的に
幅が広く半導体チップ４の平面形状よりも一回り大きい
方形状で形成されている。この第１のインナーリード２
１Ｃ上には導電性接着ペースト剤７１を介在させて半導
体チップ４が電気的かつ機械的に接続されるようになっ
ており、第１のインナーリード２１Ｃはいわゆるタブ部
若しくはダイボンディング部として使用されている。こ
の半導体チップ４を搭載する第１のインナーリード２１
Ｃは、折り曲げ加工により、インナーリード２１Ｂに対
して、図１中、下方向すなわち半導体チップ４の裏面下
方向に下げられており、樹脂封止体８の厚さを薄く（高
さを低く）できるようになっている。導電性接着ペース
ト剤７１には例えばペースト半田を実用的に使用するこ
とができる。また、導電性接着ペースト剤７１には銀ペ
ーストを実用的に使用することもできる。
【００４１】第２のリード２２は水平方向において第１
のリード２１に対向するその周囲の位置に配設されてい
る。第２のリード２２のアウターリード２２Ａは、第１
のリード２１のアウターリード２１Ａと同様に、相対的
に幅が狭い帯状のような形状で形成されており、樹脂封
止体８の側面（図１中、右側面）から底面に沿って導出
されている。第２のリード２２のアウターリード２２Ａ
に近い周辺部分のインナーリード２２Ｂは、アウターリ
ード２２Ａと同様に相対的に幅が狭い帯状のような形状
で形成されており、樹脂封止体８の中央部に向かってほ
ぼ水平方向に導出されている。第２のリード２２のアウ
ターリード２２Ａから遠い中央部分の第２のインナーリ
ード２２Ｃは、インナーリード２２Ｂと同様に相対的に
幅が狭い帯状のような形状で形成されている。この第２
のインナーリード２２Ｃ上には導電性接着ペースト剤７
２を介在させて連結リード５の図１中右側のリード接続
部５Ｂが電気的かつ機械的に接続されるようになってい
る。この第２のインナーリード２２Ｃは、第１のインナ
ーリード２１Ｃと同様に、折り曲げ加工により、インナ
ーリード２２Ｂに対して、図１中、下方向に下げられて
いる。
【００４２】半導体チップ４は、n型シリコン単結晶基
板４０と、このシリコン単結晶基板４０の主面部（図１
中、上側表面部）に形成されたp型半導体領域４１とを
備えている。シリコン単結晶基板４０はカソード領域と
して使用され、半導体領域４１はアノード領域として使
用されるようになっており、半導体チップ４はプレーナ
構造のpn接合ダイオードチップとして使用されている。
【００４３】半導体チップ４の表面上には層間絶縁膜４
２の開口（コンタクトホール）４２Ｈを通して半導体領
域４１に電気的に接続された主電極（アノード電極）４
３が配設されている。表面主電極４３には例えばアルミ
ニウム合金（Al-Cu、Al-Si等）膜を実用的に使用するこ
とができる。半田の濡れを良くするためには銅(Cu)薄膜
を表面主電極４３に用いてもよく、モリブデン（Mo）、
タングステン（W）、チタン（Ti）等の上に金（Au）薄
膜を形成した構造でもよい。或いは、ＷＳｉ２，ＴｉＳ
ｉ２，ＭｏＳｉ２等の高融点金属のシリサイド、若しく
はこれらのシリサイドを用いたポリサイドで表面主電極
４３を構成し、その表面に金（Au）薄膜等を形成しても
よい。さらに、半導体チップ４の裏面下には裏面主電極
（カソード電極）４４が電気的に接続されている。裏面
主電極４４には例えば、モリブデン（Mo）、タングステ
ン（W）、チタン（Ti）、金（Au）合金膜やそれを主体
とした複合膜を実用的に使用することができる。
【００４４】半導体チップ４の表面主電極４３のさらに
表面上の接着剤付着防止膜４５には、導電性接着ペース
ト剤７３が付着しにくいＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ
膜等のガラス膜を実用的に使用することができる。この
接着剤付着防止膜４５に形成された位置決め開口４５Ｈ
は接着剤付着防止膜４５の膜厚に相当する段差を生成す
るようになっている。接着剤付着防止膜４５には、導電
性接着ペースト剤７３の濡れが悪く付着しにくいので、
接着剤付着防止膜４５の開口４５Ｈの内部にのみ自動的
に導電性接着ペースト剤７３が溜められ、緩く接着され
る。従って、接着剤付着防止膜４５の開口４５Ｈは、そ
の外部への導電性接着ペースト剤７３の流出を自動的に
堰き止める機能を備えている。さらに、開口４５Ｈは、
その開口径とほぼ同一か僅かに小さい外径寸法を有する
突起状の接続電極６と係合するようになっている。すな
わち、開口４５Ｈは、接続電極６との接続位置（接合位
置）を決定し、段差部により横ずれを防止するととも
に、導電性接着ペースト剤７３のリフロー時のはみ出し
や移動を防止することができるようになっている。
【００４５】図２は連結リード５及び接続電極６を下方
向から見た底面図である。図１及び図２に示すように、
連結リード５は全体的に帯状のような形状の導電板にプ
レス成型加工を施すことにより形成されており、ワイヤ
接続方式に比べて電流容量を充分に確保することができ
る。連結リード５は、図１中及び図２中、左側の電極接
続部５Ａと、右側のリード接続部５Ｂと、中央部の折り
曲げ部５Ｃとを備えて構成されている。連結リード５の
下面において電極接続部５Ａには接続電極６が電気的か
つ機械的に接続されている。この接続は、例えば溶接、
或いは銀ロウ、銅ロウ、真鍮ロウ等を使用したロウ付け
により実用的に行うことができる。また、導電性接着ペ
ースト剤７３よりも高融点の高温半田で接続してもよ
い。或いは打ち抜き加工や鋳造等により、連結リード５
及び接続電極６とを一体として構成してもよい。例え
ば、連結リード５をその表面側から打ち抜き、この打ち
抜きで連結リード５の裏面側に「ばり」のように突出す
る部分を整形して接続電極６を形成することがる。ま
た、予め肉厚の厚い連結リード５を形成しておき、突起
状の接続電極６をエッチングにより形成するとともに連
結リード５の全体の肉厚を薄くするようにしてもよい。
ただし、連結リード５にはエッチングに最適な材料、例
えば微細加工を実施できる材料を選別する必要がある。
電極接続部５Ａは、接続電極６及び半導体チップ４を介
在させて第１のインナーリード２１Ｃと実質的に平行に
なるように配設されている。リード接続部５Ｂは導電性
接着ペースト剤７２により第２のリード２２に電気的か
つ機械的に接続されている。折り曲げ部５Ｃは、半導体
チップ４の表面主電極４３と接続電極６との接続位置
（高さ）と、リード接続部５Ｂと第２のインナーリード
２２Ｃとの接続位置（高さ）との高さを調節するように
なっており、クランク形状に成型されたものである。す
なわち、折り曲げ部５Ｃは、少なくとも半導体チップ４
の厚さ、導電性接着ペースト剤７３の厚さ及び接続電極
６の高さを加算した分、リード接続部５Ｂに対して電極
接続部５Ａの高さを高く調節できるようになっている。
この連結リード５は、リードフレーム（２０）と同様の
材料、例えば銅板を母剤としてその表面にニッケルめっ
きを施したものを実用的に使用することができる。
【００４６】図１においては、接続電極６は、外形が円
柱で内部に導電性接着ペースト剤７３を溜めておけるよ
うな空洞を有する中空円柱体で形成されており、連結リ
ード５とは別部材で形成されている。この接続電極６の
図１中下側が半導体チップ４の表面上の接着剤付着防止
膜４５の開口４５Ｈ内に係合されるようになっている。
接続電極６の高さは基本的には側壁の肉厚よりも大きく
設定されている。なお、接続電極６は例えばリードフレ
ーム（２０）と同様の材料で形成することができ、連結
リード５と同一の材料で構成してもかまわないことは前
述したとおりである。また、本発明の第１の実施の形態
に係る半導体装置１において、接続電極６は、中空３角
柱体、中空４角柱体、若しくは４角柱以上の中空多角柱
体等の他の形状であってもよい。
【００４７】ガス抜き経路６１は接続電極６の中空円柱
体の内壁部から外壁部に通じる貫通穴で形成されてい
る。配設個数には特に限定はないが、本発明の第１の実
施の形態において、ガス抜き経路６１は、接着剤付着防
止膜４５の表面よりも高い位置、さらに好ましくは導電
性接着ペースト剤７３の表面よりも高い位置で、対向す
る位置に２個配設されている。このガス抜き経路６１
は、導電性接着ペースト剤７３例えばペースト半田に半
田の濡れ性向上のために含まれるフラックスを加熱した
際に蒸発により発生するガスを接続電極６の内部から外
部に逃がす、つまり接続電極６と半導体チップ４の表面
主電極４３との間から逃がすことができる。このような
ガスの逃げ道を生成することにより、表面主電極４３上
の接続電極６の浮き上がり、この浮き上がりに起因する
接続電極６の横ずれ、ガスの吹き出しに伴う導電性接着
ペースト剤７３の飛散等を効果的に防止することができ
る。ガス抜き経路６１は、発生するガス量に応じて、比
較的穴径の大きなものを１個配設してもよいし、比較的
穴径の小さいものを３個以上配設してもよい。
【００４８】樹脂封止体８は、トランスファーモールド
法により樹脂成型されたものである。樹脂封止体８には
例えばエポキシ系樹脂を実用的に使用することができ
る。第１のインナーリード２１Ｃを下方向に下げている
ことから、連結リード５の電極接続部５Ａ上の樹脂封止
体８の厚さを充分に確保できるので、樹脂封止体８の全
体的な厚さを薄くすることができる。つまり、樹脂封止
体８の厚さを薄くすることにより、半導体装置の小型化
を実現することができる。
【００４９】そして、以下に説明する半導体装置１の製
造方法により明らかなように、組み立て時においては、
導電性接着ペースト剤７３を接着剤付着防止膜４５の開
口４５Ｈの規定する領域内に、半ば自動的に選択配置可
能となる。接着剤付着防止膜４５に対して導電性接着ペ
ースト剤７３の濡れが悪く付着しにくい特徴を利用して
いるからである。そして、組み立て時においては、半導
体チップ４上の接着剤付着防止膜４５の開口４５Ｈに接
続電極６を係合させ、仮接続しているので、半導体チッ
プ４の表面主電極４３と接続電極６（連結リード５）と
の間の位置ずれを防止することができる。この結果、本
発明の第１の実施の形態に係る半導体装置１によれば、
表面主電極４３と接続電極６（連結リード５）との間の
接合不良、接合強度不足等をなくすことができる。
【００５０】以下に説明する半導体装置１の製造方法に
より明らかなように、組み立て時においては、接続電極
６側にガス抜き経路６１を備え、半導体チップ４の表面
主電極４３と接続電極６との間の導電性接着ペースト剤
７３から発生するガスを抜くようにできるので、導電性
接着ペースト剤７３の飛散を防止することができる。こ
の結果、本発明の第１の実施の形態に係る半導体装置１
によれば、導電性接着ペースト剤７３の飛散に伴う半導
体チップ４の電気的特性不良を防止することができる。
【００５１】図３乃至図７は本発明の第１の実施の形態
に係る製造方法を説明するための半導体装置の工程断面
図である。
【００５２】（１）まず、n型シリコン単結晶基板４０
に対して、熱拡散法若しくはイオン注入法を用いて、選
択的にp型不純物を導入し、n型シリコン単結晶基板４０
の主面部にp型半導体領域４１を形成する。この後、n型
シリコン単結晶基板４０の表面上に、熱酸化法、若しく
はＣＶＤ法等により、シリコン酸化（SiO２）膜からな
る層間絶縁膜４２を堆積する（なお、p型半導体領域４
１の形成時に拡散マスクとして用いたフィールド酸化膜
をそのまま層間絶縁膜４２として用いてもかまわな
い。）。その後、フォトリソグラフィー技術及び反応性
イオンエッチング（ＲＩＥ）法等を用いて、層間絶縁膜
４２に開口（コンタクトホール）４２Ｈを形成する（拡
散マスクとして用いたフィールド酸化膜をそのまま層間
絶縁膜４２として用いる場合には、スライトエッチング
により自己整合的にコンタクトホール４２Ｈが開口でき
る。）。その後、アルミニウム合金膜（Al-Cu、Al-Si、A
l−Cu−Si等）を真空蒸着若しくはスパッタリングによ
り堆積し、フォトリソグラフィー技術及びＲＩＥ法等を
用いてパターニングし、半導体領域４１に電気的に接続
された主電極（アノード電極）４３を形成する。その
後、ＣＶＤ法等により、主電極（アノード電極）４３の
上に、ＰＳＧ膜、ＢＰＳＧ膜等からなる接着剤付着防止
膜４５を堆積する。そして、再びフォトリソグラフィー
技術及びＲＩＥ法等を用いて、図３に示すように、表面
主電極４３上のその中央部分に位置決め開口４５Ｈを形
成する。さらに、合金法等を用いて、n型シリコン単結
晶基板４０の裏面にモリブデン（Mo）、タングステン
（W）、チタン（Ti）、金（Au）合金のいずれか若しく
はこれらの複合膜等からなる裏面主電極（カソード電
極）４４を形成する。
【００５３】（２）図４に示すように、第１のリード２
１及び第２のリード２２を有するリードフレーム２０を
用意する。第１のリード２１、第２のリード２２のそれ
ぞれは図示しないがタイバーにより相互に連結された状
態にある。さらに、リードフレーム２０の第１のリード
２１は第１のインナーリード２１Ｃを下方に位置するよ
うに成型され、同様に第２のリード２２は第２のインナ
ーリード２２Ｃを下方に位置するように成型された状態
にある。なお、図１及び図２に示す電極接続部５Ａ、リ
ード接続部５Ｂ及び折り曲げ部５Ｃを有する連結リード
５は別途準備され、この連結リード５の電極接続部５Ａ
には予め接続電極６を取り付けておく。
【００５４】（３）リードフレーム２０において、第１
のインナーリード２１Ｃ上に導電性接着ペースト剤７１
を形成し、第２のインナーリード２２Ｃ上に導電性接着
ペースト剤７２を形成する。この導電性接着ペースト剤
７１、７２のそれぞれは、例えばスクリーン印刷によ
り、同一工程で形成される。そして、図５に示すよう
に、第１のインナーリード２１Ｃ上に導電性接着ペース
ト剤７１を介在させて半導体チップ４を搭載する。導電
性接着ペースト剤７１にペースト半田が使用される場
合、半田の粘着力により第１のインナーリード２１Ｃに
半導体チップ４が仮付けされる。
【００５５】（４）引き続き、この第１のインナーリー
ド２１Ｃに仮付けされた半導体チップ４において、接着
剤付着防止膜４５の開口４５Ｈ内の表面主電極４３上に
導電性接着ペースト剤７３を形成する。導電性接着ペー
スト剤７３は、導電性接着ペースト剤７１、７２のそれ
ぞれと同様に例えばスクリーン印刷により形成される。
そして、半導体チップ４の表面主電極４３上に導電性接
着ペースト剤７３を介在させて連結リード５に取り付け
られた接続電極６を配置し、さらに第２のインナーリー
ド２２Ｃ上に導電性接着ペースト剤７２を介在させて連
結リード５のリード接続部５Ｂを配置する。すなわち、
半導体チップ４の表面主電極４３と第２のリード２２と
の間を橋渡しするように連結リード５が配設される。導
電性接着ペースト剤７２、７３のそれぞれは導電性接着
ペースト剤７１と同様にペースト半田が使用される場
合、半田の粘着力により半導体チップ４の表面主電極４
３に接続電極６が仮付けされ、第２のリード２２に連結
リード５のリード接続部５Ｂが仮付けされる（図６参
照。）。表面主電極４３と接続電極６との間の仮付けに
おいては、接着剤付着防止膜４５の開口４５Ｈ内に接続
電極６を係合させるようにしているので、正確な位置決
めを実現することができ、しかも開口４５Ｈの段差部に
より表面主電極４３に対する接続電極６の横ずれは生じ
なくなる。
【００５６】（５）半導体チップ４、連結リード５のそ
れぞれが仮付けされたリードフレーム２０は加熱炉内に
搬送され、この加熱炉内に熱処理（半田リフロー）が行
われる。この熱処理により導電性接着ペースト剤７１〜
７３が溶融され、しかる後冷却により導電性接着ペース
ト剤７１〜７３を硬化させることで、半導体チップ４の
表面主電極４３と接続電極６との間が接続され、第２の
リード２２と連結リード５のリード接続部５Ｂとの間が
接続され、図６に示すようにリードフレーム組立体が完
成する。ここで、熱処理により表面主電極４３と接続電
極６との間の導電性接着ペースト剤７２が溶融した際
に、導電性接着ペースト剤７２に含まれるフラックスが
蒸発してガスが発生するが、このガスは接続電極６に配
設したガス抜き経路６１を通して接続電極６の内部から
外部に抜けるので、接続電極６の浮き上がり、接続電極
６の横ずれ、さらには導電性接着ペースト剤７２の飛散
を防止することができる。
【００５７】（６）このリードフレーム組立体の半導体
チップ４、第１のリード２１のインナーリード２１Ｂ、
２１Ｃ、第２のリード２２のインナーリード２２Ｂ、２
２Ｃ、連結リード５及び接続電極６のそれぞれを成型金
型内に配設し、トランスファーモールド法により、成型
金型内に樹脂を充填させ硬化させることにより、図７に
示すように、樹脂封止体８を形成する。
【００５８】（７）そして、リードフレーム２０の切断
成型加工を行い、リードフレーム２０の枠体から第１の
リード２１、第２のリード２２のそれぞれを切り離すと
ともに、それらのアウターリード２１Ａ、２２Ａのそれ
ぞれの成型を行うことにより、図１に示す半導体装置１
を完成させることができる。
【００５９】このように本発明の第１の実施の形態に係
る半導体装置１の製造方法においては、接着剤付着防止
膜４５の表面主電極４３を露出させた開口４５Ｈの段差
部を利用し、導電性接着ペースト剤７３による仮接続の
際に開口４５Ｈに接続電極６を係合させることが可能で
ある。このため、半導体チップ４の表面主電極４３と接
続電極６（又は連結リード５）との間の横ずれ（接続位
置のずれ）を減少することができ、製造上の歩留まりを
向上することができる。さらに、接着剤付着防止膜４５
は導電性接着ペースト剤７３を付着しにくいガラス膜で
あるので、導電性接着ペースト剤７３の飛散に起因する
半導体チップ４の電気的特性不良を減少させることがで
き、製造上の歩留まりを向上することができる。さら
に、半導体チップ４の表面主電極４３と接続電極６との
間の導電性接着ペースト剤７３による接続と、第２のリ
ード２２と連結リード５のリード接続部２２Ｂとの間の
導電性接着ペースト剤７２による接続とを同一工程で行
うことができるので、製造工程数を減少することができ
る。
【００６０】（第２の実施の形態）本発明の第２の実施
の形態は、本発明の第１の実施の形態に係る半導体装置
１において接続電極６及びガス抜き経路６１の構造を代
えた例を説明するものである。図８（Ａ）は本発明の第
２の実施の形態に係る半導体装置の接続電極及び連結リ
ードの底面図、図８（Ｂ）は接続電極の斜視図である。
【００６１】本発明の第２の実施の形態に係る半導体装
置１においては、図８（Ａ）、図８（Ｂ）のそれぞれに
示すように、接続電極９は導電性接着ペースト剤７３
（図１参照。）の周囲を取り囲む所定間隔離間させて配
列された複数の電極板９０Ａ〜９０Ｄで形成され、この
ような複数の電極板９０Ａ〜９０Ｄのそれぞれの間の間
隙部でガス抜き経路９０ａ〜９０ｄのそれぞれが形成さ
れている。接続電極９の基本的な機能は前述の本発明の
第１の実施の形態の接続電極６と同様であり、ガス抜き
経路９０ａ〜９０ｄのそれぞれの基本的な機能はガス抜
き経路６１と同様であり、その他の構成は本発明の第１
の実施の形態に係る半導体装置１と同様であり、重複し
た説明は省略する。
【００６２】（その他の実施の形態）以上、本発明を上
記複数の実施の形態によって記載したが、この開示の一
部をなす論述及び図面はこの発明を限定するものである
と理解すべきではない。この開示から当業者には様々な
代替実施の形態、実施例及び運用技術が明らかとなろ
う。
【００６３】例えば、本発明の第１の実施の形態に係る
半導体装置１をパワーＢＪＴ、パワーＭＯＳＦＥＴ、パ
ワーＳＩＴ、ＩＧＢＴ、ＳＩサイリスタやＧＴＯサイリ
スタ等に代えても構わない。なお、当然ながら、これら
の３端子デバイスにおいては、更にベース電極やゲート
電極等の制御電極及びこれに接続される第３のリードが
付加されることになる。
【００６４】さらに、本発明は、パワーＩＣや、ダイオ
ードチップやパワートランジスタチップが実装されたハ
イブリッド集積回路の端子とそれに接続される機器の端
子との間を連結リードで接続する半導体装置に適用する
ことができる。この場合も、半導体装置の端子数に応じ
て、リード若しくはこれに等価な配線手段が付加される
ことは勿論である。
【００６５】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。従っ
て、本発明の技術的範囲は上記の妥当な特許請求の範囲
に係る発明特定事項によってのみ定められるものであ
る。
【００６６】
【発明の効果】本発明によれば、半導体チップの表面主
電極とそれに接続される接続電極の横ずれ移動を防止
し、接続電極を所望の位置に精度よく固着し、半導体チ
ップの表面主電極と接続電極又は連結リードとの間の接
続不良を防止された半導体装置を提供することができ
る。
【００６７】本発明によれば、導電性接着ペースト剤の
飛散による半導体チップの特性不良を防止することがで
きる半導体装置を提供することができる。
【００６８】本発明によれば、半導体チップの主電極と
それに接続される連結リードの接続電極との間の接続不
良を防止することができるとともに、導電性接着ペース
ト剤の飛散による半導体チップの特性不良を防止するこ
とができる半導体装置を提供することができる。
【００６９】本発明によれば、上記効果に加えて、電気
的信頼性に優れた半導体装置を提供することができる。
【００７０】本発明によれば、上記効果に加えて、小型
化を実現することができる半導体装置を提供することが
できる。
【００７１】本発明によれば、製造工程数を減少しつ
つ、製造上の歩留まりを向上することができる半導体装
置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の
断面構成図である。
【図２】本発明の第１の実施の形態に係る半導体装置の
連結リード及び接続電極の底面図である。
【図３】本発明の第１の実施の形態に係る製造方法を説
明するための半導体装置の工程断面図である。
【図４】図３に続く半導体装置の工程断面図である。
【図５】図４に続く半導体装置の工程断面図である。
【図６】図５に続く半導体装置の工程断面図である。
【図７】図６に続く半導体装置の工程断面図である。
【図８】図８（Ａ）は本発明の第２の実施の形態に係る
半導体装置の接続電極及び連結リードの底面図、図８
（Ｂ）は接続電極の斜視図である。
【図９】本発明の従来技術に係る半導体装置の断面構造
図である。
【図１０】本発明の従来技術に係る製造方法を説明する
ための半導体装置の工程断面図である。
【図１１】図１０に続く半導体装置の工程断面図であ
る。
【図１２】図１１に続く半導体装置の工程断面図であ
る。
【図１３】図１２に続く半導体装置の工程断面図であ
る。
【図１４】本発明の先行技術に係る半導体装置の要部の
断面構造図である。
【符号の説明】
１ 半導体装置 ２１ 第１のリード ２２ 第２のリード ２１Ａ、２２Ａ アウターリード ２１Ｂ、２１Ｃ、２２Ｂ、２２Ｃ インナーリード ４ 半導体チップ ４３ 主電極 ４４ 裏面主電極 ４５ 接着剤付着防止膜 ４５Ｈ 開口 ５ 連結リード ５Ａ 電極接続部 ５Ｂ リード接続部 ５Ｃ 折り曲げ部 ６、９ 接続電極 ６１、９１ａ〜９１ｄ ガス抜き経路 ８ 樹脂封止体 ７１〜７３ 導電性接着ペースト剤 ９０Ａ〜９０Ｄ 電極板

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 前記半導体基板の表面に設けられた表面主電極と、 前記半導体基板の裏面に設けられた裏面主電極と、 前記裏面主電極に接続された第１のインナーリードを有
    する第１のリードと、前記第１のリードの周囲に配置さ
    れた第２のインナーリードを有する第２のリードと、 前記表面主電極の周辺部及び前記半導体基板上に配置さ
    れた接着剤付着防止膜と、 前記接着剤付着防止膜の開口において前記表面主電極に
    接続された突起状の接続電極と、 前記接続電極に一端を接続し、前記第２のインナーリー
    ドに他端を接続した連結リードと、 前記表面主電極と前記接続電極との間、前記裏面主電極
    と第１のインナーリードとの間、及び前記連結リードと
    前記第２のインナーリードとの間を接続した導電性接着
    ペースト剤とを備えたことを特徴とする半導体装置。
  2. 【請求項２】 前記接続電極は、内部に前記導電性接着
    ペースト剤を充填する中空部を有する中空柱体で形成さ
    れていることを特徴とする請求項１に記載の半導体装
    置。
  3. 【請求項３】 前記接続電極の一部にさらにガス抜き経
    路を備えたことを特徴とする請求項２に記載の半導体装
    置。
  4. 【請求項４】 前記ガス抜き経路は、前記中空柱体の内
    側壁から外側壁に通じる貫通穴であることを特徴とする
    請求項３に記載の半導体装置。
  5. 【請求項５】 前記接続電極は、前記導電性接着ペース
    ト剤の周囲を取り囲み、所定間隔で離間して配列した複
    数の電極板から構成されていることを特徴とする請求項
    １に記載の半導体装置。
  6. 【請求項６】 前記接着剤付着防止膜はガラス膜である
    ことを特徴とする請求項１ないし５のいずれか１項に記
    載の半導体装置。
  7. 【請求項７】 前記半導体基板、第１のインナーリー
    ド、第２のインナーリード及び連結リードを被覆する樹
    脂封止体をさらに備えたことを特徴とする請求項１ない
    し６のいずれか１項に記載の半導体装置。
  8. 【請求項８】 前記第１のインナーリードの前記半導体
    基板の搭載部分が、それ以外のインナーリードよりも前
    記半導体基板の裏面の下方向に下げられたことを特徴と
    する請求項１ないし７のいずれか１項に記載の半導体装
    置。
  9. 【請求項９】 少なくとも下記工程（１）乃至工程
    （６）を備えたことを特徴とする半導体装置の製造方
    法。 （１）半導体基板の表面に表面主電極を、前記半導体基
    板の裏面に裏面主電極をそれぞれ形成し、前記表面主電
    極の上に接着剤付着防止膜を形成する工程 （２）前記表面主電極の中央部分の上部において、前記
    接着剤付着防止膜に開口を形成する工程 （３）第１のリード及び第２のリードを有するリードフ
    レームを用意し、前記リードフレームの第１のリード上
    に導電性接着ペースト剤を介して前記裏面主電極を仮付
    けする工程 （４）前記開口に導電性接着ペースト剤を供給する工程 （５）接続電極を一端に接続した連結リードとを用意
    し、前記開口に前記導電性接着ペースト剤を介して前記
    接続電極を係合し、前記表面主電極と前記接続電極との
    間を仮付けし、更に前記導電性接着ペースト剤を介して
    前記連結リードの他端と前記第２のリードとの間を仮付
    けする工程 （６）前記導電性接着ペースト剤を硬化させ、前記表面
    主電極と前記接続電極との間、前記連結リードの他端と
    前記第２のリードとの間のそれぞれを導電性接着ペース
    ト剤で接続する工程
JP30423999A 1999-10-26 1999-10-26 半導体装置及びその製造方法 Expired - Fee Related JP3314768B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30423999A JP3314768B2 (ja) 1999-10-26 1999-10-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30423999A JP3314768B2 (ja) 1999-10-26 1999-10-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001127100A true JP2001127100A (ja) 2001-05-11
JP3314768B2 JP3314768B2 (ja) 2002-08-12

Family

ID=17930680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30423999A Expired - Fee Related JP3314768B2 (ja) 1999-10-26 1999-10-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3314768B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258194A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体回路収納装置
JP2006040928A (ja) * 2004-07-22 2006-02-09 Nec Electronics Corp 半導体装置
JP2007243157A (ja) * 2006-02-09 2007-09-20 Diamond Electric Mfg Co Ltd 半導体モジュール及びこれを備える半導体装置、並びに、半導体モジュールの製造方法
JP2007288075A (ja) * 2006-04-19 2007-11-01 Nippon Inter Electronics Corp 半導体装置
JP2010092918A (ja) * 2008-10-03 2010-04-22 Toyota Industries Corp 板状電極とブロック状電極との接続構造及び接続方法
JP2013517624A (ja) * 2010-01-19 2013-05-16 ヴィシェイ−シリコニックス 半導体パッケージおよび方法
WO2013171842A1 (ja) * 2012-05-15 2013-11-21 株式会社安川電機 半導体装置および半導体装置の製造方法
JP2014192292A (ja) * 2013-03-27 2014-10-06 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JPWO2015111691A1 (ja) * 2014-01-27 2017-03-23 三菱電機株式会社 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
EP3336881A1 (en) * 2016-12-19 2018-06-20 Nexperia B.V. Semiconductor device and method with clip arrangement in ic package
JP7473376B2 (ja) 2020-03-26 2024-04-23 ローム株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202200001649A1 (it) * 2022-02-01 2023-08-01 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258194A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体回路収納装置
JP4646480B2 (ja) * 2002-02-27 2011-03-09 三洋電機株式会社 半導体回路収納装置
JP2006040928A (ja) * 2004-07-22 2006-02-09 Nec Electronics Corp 半導体装置
JP4550503B2 (ja) * 2004-07-22 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2007243157A (ja) * 2006-02-09 2007-09-20 Diamond Electric Mfg Co Ltd 半導体モジュール及びこれを備える半導体装置、並びに、半導体モジュールの製造方法
JP2007288075A (ja) * 2006-04-19 2007-11-01 Nippon Inter Electronics Corp 半導体装置
JP4606376B2 (ja) * 2006-04-19 2011-01-05 日本インター株式会社 半導体装置
JP2010092918A (ja) * 2008-10-03 2010-04-22 Toyota Industries Corp 板状電極とブロック状電極との接続構造及び接続方法
JP2013517624A (ja) * 2010-01-19 2013-05-16 ヴィシェイ−シリコニックス 半導体パッケージおよび方法
WO2013171842A1 (ja) * 2012-05-15 2013-11-21 株式会社安川電機 半導体装置および半導体装置の製造方法
JP2014192292A (ja) * 2013-03-27 2014-10-06 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JPWO2015111691A1 (ja) * 2014-01-27 2017-03-23 三菱電機株式会社 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
US9899345B2 (en) 2014-01-27 2018-02-20 Mitsubishi Electric Cooperation Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
EP3336881A1 (en) * 2016-12-19 2018-06-20 Nexperia B.V. Semiconductor device and method with clip arrangement in ic package
CN108206163A (zh) * 2016-12-19 2018-06-26 安世有限公司 Ic封装件中夹布置的半导体器件和方法
US10825757B2 (en) 2016-12-19 2020-11-03 Nexperia B.V. Semiconductor device and method with clip arrangement in IC package
CN117059597A (zh) * 2016-12-19 2023-11-14 安世有限公司 Ic封装件中夹布置的半导体器件和方法
JP7473376B2 (ja) 2020-03-26 2024-04-23 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP3314768B2 (ja) 2002-08-12

Similar Documents

Publication Publication Date Title
US7541681B2 (en) Interconnection structure, electronic component and method of manufacturing the same
US8309434B2 (en) Method for manufacturing semiconductor device including semiconductor elements with electrode formed thereon
US7256479B2 (en) Method to manufacture a universal footprint for a package with exposed chip
US7906837B2 (en) Robust leaded molded packages and methods for forming the same
US7679197B2 (en) Power semiconductor device and method for producing it
US7663212B2 (en) Electronic component having exposed surfaces
US9583454B2 (en) Semiconductor die package including low stress configuration
JP3314768B2 (ja) 半導体装置及びその製造方法
US20070266558A1 (en) Electronic Component and Method of Producing the Same
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
TWI339429B (en) Lead frame and method of manufacturing the same
EP1906452A1 (en) Semiconductor device and method for manufacturing same
JP4094075B2 (ja) ワイヤボンドなしモジュールパッケージおよび製造方法
JP2008066610A (ja) パワー半導体モジュール
KR0156622B1 (ko) 반도체 패키지,리드프레임 및 제조방법
US6906410B2 (en) Semiconductor device and method for manufacturing same
JPH11191561A (ja) 半導体装置の製造方法
JP5098630B2 (ja) 半導体装置及びその製造方法
JP4946959B2 (ja) 半導体装置の製造方法
US20230335516A1 (en) Manufacturing package by solderable or sinterable metallic connection structure applied on sacrificial carrier
JP4165952B2 (ja) 半導体装置
JP4084984B2 (ja) 半導体装置の製造方法
US20230402348A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20240112992A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20230335459A1 (en) Thermal mismatch reduction in semiconductor device modules

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees