JP7473376B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7473376B2 JP7473376B2 JP2020055780A JP2020055780A JP7473376B2 JP 7473376 B2 JP7473376 B2 JP 7473376B2 JP 2020055780 A JP2020055780 A JP 2020055780A JP 2020055780 A JP2020055780 A JP 2020055780A JP 7473376 B2 JP7473376 B2 JP 7473376B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- semiconductor device
- semiconductor element
- main surface
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 386
- 229920005989 resin Polymers 0.000 claims description 151
- 239000011347 resin Substances 0.000 claims description 151
- 229910000679 solder Inorganic materials 0.000 claims description 84
- 238000007789 sealing Methods 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 36
- 230000005484 gravity Effects 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 37
- 238000004519 manufacturing process Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 20
- 239000010949 copper Substances 0.000 description 18
- 230000017525 heat dissipation Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000003825 pressing Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000005496 eutectics Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Description
本開示の目的は、半導体素子から導電部材への放熱性能を向上できる半導体装置を提供することにある。
以下に示す実施形態は、技術的思想を具体化するための構成や方法を例示するものであって、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の実施形態は、種々の変更を加えることができる。
(半導体装置の構成)
図1~図10を参照して、本実施形態の半導体装置1の構成について説明する。
主面側駆動電極41は、素子主面40sの大部分にわたり形成されている。主面側駆動電極41の一例は、半導体素子40のソース電極である。主面側駆動電極41のうち樹脂側面62かつ樹脂側面64の近くの部分には窪み部41aが形成されている。
図7に示すように、第1接続部51は、凹部55(図6参照)と対応する部分には、裏面50rから突出する突出部56が設けられている。下方から視た突出部56の外郭形状は、上方から視た凹部55の外郭形状と同じである。突出部56のうち主面側駆動電極41(図5参照)と対面する面は、接続裏面50raを構成している。
図11~図17を参照して、本実施形態の半導体装置1の製造方法について説明する。
図11に示すように、半導体装置1の製造方法は、金属板からなる基材800を用意する工程を備えている。基材800は、図1の導電板10、駆動パッド20および制御パッド30を構成する部材である。本実施形態では、基材800は、Cuからなる。
図18~図20を参照して、本実施形態の半導体装置1の作用について説明する。
図18に示すように、半導体装置1の製造方法のうち導電部材50を半導体素子40の主面側駆動電極41および駆動パッド部820に接続する工程において、はんだSDによって導電部材50を駆動パッド20および主面側駆動電極41に仮付けする場合、導電部材50の自重によって第2接続部52とはんだSD(または駆動パッド20)との接触点を支点として第1接続部51が下方に移動するように傾く。より詳細には、導電部材50の重心が主面側駆動電極41と重なる位置となるため、導電部材50の自重に起因して第1接続部51が下方、すなわち第1接続部51のy方向の先端部が主面側駆動電極41に向かうようなモーメントが生じる。
本実施形態の半導体装置1によれば、以下の効果が得られる。
(1)半導体装置1は、半導体素子40の素子主面40sに形成された主面側駆動電極41に、はんだSDによって接続された帯状の導電部材50を備えている。導電部材50は、主面側駆動電極41と対面する接続裏面50raを有している。接続裏面50raには、複数の溝57が形成されている。この構成によれば、複数の溝57にはんだSDが入り込むことによって、導電部材50とはんだSDとの接合面積が複数の溝57が形成されていない導電部材とはんだSDとの接合面積よりも大きくなる。これにより、半導体素子40の熱からはんだSDを介して導電部材50に移動しやすくなるため、半導体素子40から導電部材50への放熱性能を向上できる。
上記実施形態は本開示に関する半導体装置が取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関する半導体装置は、上記実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記実施形態の構成の一部を置換、変更、もしくは、省略した形態、または上記実施形態に新たな構成を付加した形態である。また、以下の各変更例は、技術的に矛盾しない限り、互いに組み合わせることができる。以下の各変更例において、上記実施形態と共通する部分については、上記実施形態と同一の符号を付して、その説明を省略する場合がある。
・z方向から視た複数の溝57が形成される領域の形状は、任意に変更可能である。一例では、z方向から視た複数の溝57が形成される領域の形状は、その領域のy方向の大きさがx方向の大きさと等しくてもよいし、x方向の大きさよりも大きくてもよい。
・上方から視た半導体素子40の形状は任意に変更可能である。一例では、上方から視た半導体素子40の形状は正方形である。
パターン電極72A~72Cは、複数の半導体素子40の駆動電流が流れる大電流用の電極を構成している。パターン電極72Aおよびパターン電極72Bはそれぞれ、複数(図示された例においては3個)の半導体素子40が搭載される電極である。つまり、半導体素子40は、基板70の基板主面71sに実装されているともいえる。パターン電極72Bおよびパターン電極72Cはそれぞれ、各半導体素子40に接続された導電部材50が接続される電極である。つまり、パターン電極72Bおよびパターン電極72Cはそれぞれ、駆動パッドに相当する。
上方から視たパターン電極72Aの形状は、L字状である。パターン電極72Aには、複数の半導体素子40がはんだSDによって接続されている。複数の半導体素子40は、y方向において互いに揃った状態でx方向において互いに離間して配列されている。各半導体素子40は、裏面側駆動電極42(図32では図示略)がはんだSDに接続されるようにパターン電極72Aに搭載されている。つまり、パターン電極72Aに搭載された複数の半導体素子40は互いに並列接続されている。複数の半導体素子40の主面側駆動電極41(図32では図示略)には、導電部材50が個別に接続されている。導電部材50の第2接続部52は、パターン電極72Bに接続されている。パターン電極72Aには、P端子(図示略)が接続されている。P端子の一部は、封止樹脂60(図32では図示略)から露出している。
パターン電極72Aとy方向に隣り合うパターン電極72D,72Eは、パターン電極72Aに搭載された複数の半導体素子40の主面側駆動電極41および制御電極43と電気的に接続されている。
上記実施形態および上記各変更例から把握できる技術的思想について、以下に記載する。
(付記4)前記溝の延びる方向を溝の長さ方向とし、前記基板の厚さ方向から視て、前記溝の長さ方向と直交する方向の前記溝の大きさを溝の幅の大きさとすると、前記溝の長さ方向の一方から他方に向かうにつれて、前記溝の幅が大きくなる、付記1~3のいずれか1つに記載の導電部材。
(付記6)前記溝の延びる方向を溝の長さ方向とすると、前記溝の長さ方向における前記溝の両端部はそれぞれ、前記溝の長さ方向に開口している、付記1~5のいずれか1つに記載の導電部材。
(付記9)前記溝は、複数設けられており、前記導電部材は、前記導電部材の厚さ方向において前記導電部材を貫通する貫通孔を有しており、前記貫通孔は、前記複数の溝の配列方向において、前記複数の溝に跨って形成されている、付記1~8のいずれか1つに記載の導電部材。
(付記A1)
素子主面、および前記素子主面に形成された主面側駆動電極を有している半導体素子と、
前記主面側駆動電極と対面する接続裏面を有しており、前記主面側駆動電極に接続されている板状の導電部材と、
前記主面側駆動電極と前記接続裏面との間に介在しており、前記主面側駆動電極と前記導電部材とを接続する導電性接合材と、
を備えており、
前記接続裏面には、溝が形成されている
半導体装置。
(付記A2)
前記半導体装置は、駆動パッドを備えており、
前記導電部材は、前記駆動パッドに接続されたパッド側導電部を有しており、
前記溝は、複数設けられており、
前記半導体素子の厚さ方向から視て、前記半導体素子と前記駆動パッドとの配列方向を第1方向とし、前記第1方向と直交する方向を第2方向とすると、
前記複数の溝は、前記第2方向に配列された状態で前記第1方向に向けて延びており、
前記複数の溝の前記第1方向の両端部は開口している
付記A1に記載の半導体装置。
(付記A3)
前記溝の延びる方向を溝の長さ方向とし、前記半導体素子の厚さ方向から視て、前記溝の長さ方向と直交する方向の前記溝の大きさを溝の幅とすると、
前記溝の長さ方向の一方から他方に向かうにつれて、前記溝の幅が大きくなる
付記A1またはA2に記載の半導体装置。
(付記A4)
前記溝の長さ方向において、前記溝の一方の端縁から他方の端縁に向かうにつれて、前記溝の幅が徐々に大きくなる
付記A3に記載の半導体装置。
(付記A5)
前記半導体素子の厚さ方向から視て、前記導電部材は、前記導電部材の重心が前記駆動電極と重なるように設けられている
付記A2に記載の半導体装置。
(付記A6)
前記半導体素子の厚さ方向における前記導電部材の前記接続裏面と前記半導体素子の前記素子主面との間の距離は、前記主面側駆動電極から前記駆動パッドに向かうにつれて大きくなるように、前記導電部材が前記半導体素子に対して傾いて配置されている
付記A5に記載の半導体装置。
(付記A7)
前記半導体素子の厚さ方向から視て、前記第2方向の前記溝の大きさを溝の幅とすると、
前記溝は、前記第1方向のうち前記主面側駆動電極から前記駆動パッドに向かうにつれて前記溝の幅が大きくなる
付記A5またはA6に記載の半導体装置。
(付記A8)
前記半導体素子の厚さ方向から視て、前記第2方向の前記溝の大きさを溝の幅とすると、
前記第1方向における前記溝の両端縁のうち前記第1方向のうち前記主面側駆動電極に近い方の端縁から前記駆動パッドに近い方の端縁に向かうにつれて前記溝の幅が徐々に大きくなる
付記A7に記載の半導体装置。
(付記A9)
前記半導体装置の前記第1方向および前記第2方向の大きさがそれぞれ2mmであり、
前記溝の幅の最小値の範囲は、0.05mm以上0.5mm以下であり、
前記溝の幅の最大値の範囲は、0.01mm以上1.0mm以下である
付記A7またはA8に記載の半導体装置。
(付記A10)
前記半導体装置の前記第1方向および前記第2方向の大きさがそれぞれ2mmであり、
前記溝の幅の最小値の範囲は、0.05mm以上0.1mm以下であり、
前記溝の幅の最大値の範囲は、0.01mm以上0.2mm以下である
付記A7またはA8に記載の半導体装置。
(付記A11)
前記導電部材は、前記主面側駆動電極に向けて突出する突出部を有しており、
前記突出部において前記主面側駆動電極と対面する部分が前記接続裏面を構成している
付記A1~A10のいずれか1つに記載の半導体装置。
(付記A12)
前記溝は、前記接続裏面から凹むように形成されており、かつ、
前記半導体素子の厚さ方向において前記主面側駆動電極から遠い端面となる底面と、
前記接続裏面と前記底面とを接続する側面と、
を有しており、
前記接続裏面は、前記導電部材において前記半導体素子と前記半導体素子の厚さ方向に対面する領域のうち前記接続裏面以外の面である裏面よりも前記主面側駆動電極の近くに位置している
付記A1~A11のいずれか1つに記載の半導体装置。
(付記A13)
前記導電部材は、前記素子主面と同じ方向を向く表面と、前記表面から前記主面側駆動電極に向けて凹む凹部と、を有している
付記A1~A12のいずれか1つに記載の半導体装置。
(付記A14)
前記溝は、前記接続裏面から凹むように形成されており、かつ、
前記半導体素子の厚さ方向において前記主面側駆動電極から遠い端面となる底面と、
前記接続裏面と前記底面とを接続する側面と、
を有しており、
前記底面は、前記導電部材において前記半導体素子と前記半導体素子の厚さ方向に対面する領域のうち前記接続裏面以外の面である裏面よりも前記主面側駆動電極の近くに位置している
付記A1~A13のいずれか1つに記載の半導体装置。
(付記A15)
前記溝の延びる方向を溝の長さ方向とすると、
前記溝の長さ方向において、前記溝は、前記主面側駆動電極よりも短い
付記A1~A14のいずれか1つに記載の半導体装置。
(付記A16)
前記溝の長さ方向における前記溝の両端部は、前記溝の長さ方向に開口している
付記A15に記載の半導体装置。
(付記A17)
前記溝の延びる方向を溝の長さ方向とすると、
前記溝の長さ方向において、前記溝は、前記主面側駆動電極よりも長い
付記A1~A14のいずれか1つに記載の半導体装置。
(付記A18)
前記溝の長さ方向における前記溝の両端部は、前記主面側駆動電極に向けて開口している
付記A17に記載の半導体装置。
(付記A19)
前記導電部材は、前記導電部材の厚さ方向において前記導電部材を貫通する貫通孔を有しており、
前記貫通孔は、前記複数の溝の配列方向において、前記複数の溝に跨って形成されている
付記A1~A18のいずれか1つに記載の半導体装置。
(付記A20)
前記溝は、複数設けられており、
前記溝の延びる方向を溝の長さ方向とし、前記溝の長さ方向と直交し、複数の前記溝が配列する方向を溝の配列方向とすると、
前記溝が形成される領域における前記溝の配列方向の大きさは、前記溝が形成される領域における前記溝の長さ方向の大きさよりも大きい
付記A1~A19のいずれか1つに記載の半導体装置。
(付記A21)
前記半導体装置は、駆動パッドを備えており、
前記半導体素子の厚さ方向から視て、前記導電部材は、
前記半導体素子と接続する電極側導電部と、
前記駆動パッドと接続するパッド側導電部と、
前記電極側導電部と前記パッド側導電部とを連結する連結部と、
を備えており、
前記半導体素子の厚さ方向から視て、前記半導体素子と前記駆動パッドとの配列方向を第1方向とし、前記第1方向と直交する方向を第2方向とすると、
前記第2方向における前記電極側導電部の大きさは、前記パッド側導電部および前記連結部の大きさよりも大きい
付記A1~A20のいずれか1つに記載の半導体装置。
(付記A22)
前記半導体素子は、前記素子主面に形成された制御電極を有しており、
前記半導体装置は、
前記半導体素子の厚さ方向から視て、前記半導体素子および前記駆動パッドにそれぞれ隣り合うように配置された制御パッドと、
前記制御電極と前記制御パッドとを接続するワイヤと、
を有しており、
前記半導体素子の厚さ方向から視て、前記制御電極は、前記連結部と隣り合うように配置されている
付記A21に記載の半導体装置。
(付記A23)
前記第2方向において、前記駆動パッドは、前記制御パッドよりも大きい
付記A22に記載の半導体装置。
(付記A24)
前記半導体素子は、前記半導体素子の厚さ方向において前記素子主面とは反対側を向く素子裏面、および前記素子裏面に形成された裏面側駆動電極を有しており、
前記半導体装置は、前記半導体素子が搭載される導電板を備えており、
前記導電板は、前記半導体素子の厚さ方向において前記裏面側駆動電極と対面しており、前記裏面側駆動電極と接続された導電主面を有している
付記A1~A23のいずれか1つに記載の半導体装置。
(付記A25)
前記半導体素子および前記導電板を封止する封止樹脂を備えており、
前記導電板は、前記半導体素子の厚さ方向において前記導電主面とは反対側を向く導電裏面を有しており、
前記導電裏面は、前記封止樹脂から露出している
付記A24に記載の半導体装置。
(付記A26)
前記導電部材は、Cuからなる
付記A1~A25のいずれか1つに記載の半導体装置。
(付記A27)
前記半導体装置は、前記半導体素子が搭載された導電板を備えており、
前記導電板は、Cuからなる
付記A26に記載の半導体装置。
(付記A28)
前記導電性接合材は、はんだまたはAgペーストからなる
付記A1~A27のいずれか1つに記載の半導体装置。
10…導電板
10s…導電主面
10r…導電裏面
20…駆動パッド
30…制御パッド
40…半導体素子
40s…素子主面
40r…素子裏面
41…主面側駆動電極
42…裏面側駆動電極
43…制御電極
50…導電部材
51…第1接続部(電極側導電部)
52…第2接続部(パッド側導電部)
53…連結部
50s…表面
50r…裏面
50ra…接続裏面
55…凹部
56…突出部
57…溝
57b…底面
57c…側面
57d…第1端部
57e…第2端部
58…貫通孔
60…封止樹脂
70…基板(導電板)
72B,72C…パターン電極(駆動パッド)
W…ワイヤ
SD…はんだ(導電性接合材)
Wd…溝の幅
Wd1…溝の幅の最小値
Wd2…溝の幅の最大値
Claims (27)
- 素子主面、および前記素子主面に形成された主面側駆動電極を有している半導体素子と、
前記主面側駆動電極と対面する接続裏面を有しており、前記主面側駆動電極に接続されている板状の導電部材と、
前記主面側駆動電極と前記接続裏面との間に介在しており、前記主面側駆動電極と前記導電部材とを接続する導電性接合材と、
を備えており、
前記接続裏面には、複数の溝が形成されており、
前記導電部材は、前記導電部材の厚さ方向において前記導電部材を貫通する貫通孔を有しており、
前記貫通孔は、前記複数の溝の配列方向において、前記複数の溝に跨って形成されている
半導体装置。 - 前記半導体装置は、駆動パッドを備えており、
前記導電部材は、前記駆動パッドに接続されたパッド側導電部を有しており、
前記半導体素子の厚さ方向から視て、前記半導体素子と前記駆動パッドとの配列方向を第1方向とし、前記第1方向と直交する方向を第2方向とすると、
前記複数の溝は、前記第2方向に配列された状態で前記第1方向に向けて延びており、
前記複数の溝の前記第1方向の両端部は開口している
請求項1に記載の半導体装置。 - 前記溝の延びる方向を溝の長さ方向とし、前記半導体素子の厚さ方向から視て、前記溝の長さ方向と直交する方向の前記溝の大きさを溝の幅とすると、
前記溝の長さ方向の一方から他方に向かうにつれて、前記溝の幅が大きくなる
請求項1または2に記載の半導体装置。 - 前記溝の長さ方向において、前記溝の一方の端縁から他方の端縁に向かうにつれて、前記溝の幅が徐々に大きくなる
請求項3に記載の半導体装置。 - 前記半導体素子の厚さ方向から視て、前記導電部材は、前記導電部材の重心が前記駆動電極と重なるように設けられている
請求項2に記載の半導体装置。 - 前記半導体素子の厚さ方向における前記導電部材の前記接続裏面と前記半導体素子の前記素子主面との間の距離は、前記主面側駆動電極から前記駆動パッドに向かうにつれて大きくなるように、前記導電部材が前記半導体素子に対して傾いて配置されている
請求項5に記載の半導体装置。 - 前記半導体素子の厚さ方向から視て、前記第2方向の前記溝の大きさを溝の幅とすると、
前記溝は、前記第1方向のうち前記主面側駆動電極から前記駆動パッドに向かうにつれて前記溝の幅が大きくなる
請求項5または6に記載の半導体装置。 - 前記半導体素子の厚さ方向から視て、前記第2方向の前記溝の大きさを溝の幅とすると、
前記第1方向における前記溝の両端縁のうち前記第1方向のうち前記主面側駆動電極に近い方の端縁から前記駆動パッドに近い方の端縁に向かうにつれて前記溝の幅が徐々に大きくなる
請求項7に記載の半導体装置。 - 前記半導体装置の前記第1方向および前記第2方向の大きさがそれぞれ2mmであり、
前記溝の幅の最小値の範囲は、0.05mm以上0.5mm以下であり、
前記溝の幅の最大値の範囲は、0.01mm以上1.0mm以下である
請求項7または8に記載の半導体装置。 - 前記半導体装置の前記第1方向および前記第2方向の大きさがそれぞれ2mmであり、
前記溝の幅の最小値の範囲は、0.05mm以上0.1mm以下であり、
前記溝の幅の最大値の範囲は、0.01mm以上0.2mm以下である
請求項7または8に記載の半導体装置。 - 前記導電部材は、前記主面側駆動電極に向けて突出する突出部を有しており、
前記突出部において前記主面側駆動電極と対面する部分が前記接続裏面を構成している
請求項1~10のいずれか一項に記載の半導体装置。 - 前記溝は、前記接続裏面から凹むように形成されており、かつ、
前記半導体素子の厚さ方向において前記主面側駆動電極から遠い端面となる底面と、
前記接続裏面と前記底面とを接続する側面と、
を有しており、
前記接続裏面は、前記導電部材において前記半導体素子と前記半導体素子の厚さ方向に対面する領域のうち前記接続裏面以外の面である裏面よりも前記主面側駆動電極の近くに位置している
請求項1~11のいずれか一項に記載の半導体装置。 - 前記導電部材は、前記素子主面と同じ方向を向く表面と、前記表面から前記主面側駆動電極に向けて凹む凹部と、を有している
請求項1~12のいずれか一項に記載の半導体装置。 - 前記溝は、前記接続裏面から凹むように形成されており、かつ、
前記半導体素子の厚さ方向において前記主面側駆動電極から遠い端面となる底面と、
前記接続裏面と前記底面とを接続する側面と、
を有しており、
前記底面は、前記導電部材において前記半導体素子と前記半導体素子の厚さ方向に対面する領域のうち前記接続裏面以外の面である裏面よりも前記主面側駆動電極の近くに位置している
請求項1~13のいずれか一項に記載の半導体装置。 - 前記溝の延びる方向を溝の長さ方向とすると、
前記溝の長さ方向において、前記溝は、前記主面側駆動電極よりも短い
請求項1~14のいずれか一項に記載の半導体装置。 - 前記溝の長さ方向における前記溝の両端部は、前記溝の長さ方向に開口している
請求項15に記載の半導体装置。 - 前記溝の延びる方向を溝の長さ方向とすると、
前記溝の長さ方向において、前記溝は、前記主面側駆動電極よりも長い
請求項1~14のいずれか一項に記載の半導体装置。 - 前記溝の長さ方向における前記溝の両端部は、前記主面側駆動電極に向けて開口している
請求項17に記載の半導体装置。 - 前記溝の延びる方向を溝の長さ方向とし、前記溝の長さ方向と直交し、複数の前記溝が配列する方向を溝の配列方向とすると、
前記溝が形成される領域における前記溝の配列方向の大きさは、前記溝が形成される領域における前記溝の長さ方向の大きさよりも大きい
請求項1~18のいずれか一項に記載の半導体装置。 - 前記半導体装置は、駆動パッドを備えており、
前記半導体素子の厚さ方向から視て、前記導電部材は、
前記半導体素子と接続する電極側導電部と、
前記駆動パッドと接続するパッド側導電部と、
前記電極側導電部と前記パッド側導電部とを連結する連結部と、
を備えており、
前記半導体素子の厚さ方向から視て、前記半導体素子と前記駆動パッドとの配列方向を第1方向とし、前記第1方向と直交する方向を第2方向とすると、
前記第2方向における前記電極側導電部の大きさは、前記パッド側導電部および前記連結部の大きさよりも大きい
請求項1~19のいずれか一項に記載の半導体装置。 - 前記半導体素子は、前記素子主面に形成された制御電極を有しており、
前記半導体装置は、
前記半導体素子の厚さ方向から視て、前記半導体素子および前記駆動パッドにそれぞれ隣り合うように配置された制御パッドと、
前記制御電極と前記制御パッドとを接続するワイヤと、
を有しており、
前記半導体素子の厚さ方向から視て、前記制御電極は、前記連結部と隣り合うように配置されている
請求項20に記載の半導体装置。 - 前記第2方向において、前記駆動パッドは、前記制御パッドよりも大きい
請求項21に記載の半導体装置。 - 前記半導体素子は、前記半導体素子の厚さ方向において前記素子主面とは反対側を向く素子裏面、および前記素子裏面に形成された裏面側駆動電極を有しており、
前記半導体装置は、前記半導体素子が搭載される導電板を備えており、
前記導電板は、前記半導体素子の厚さ方向において前記裏面側駆動電極と対面しており、前記裏面側駆動電極と接続された導電主面を有している
請求項1~22のいずれか一項に記載の半導体装置。 - 前記半導体素子および前記導電板を封止する封止樹脂を備えており、
前記導電板は、前記半導体素子の厚さ方向において前記導電主面とは反対側を向く導電裏面を有しており、
前記導電裏面は、前記封止樹脂から露出している
請求項23に記載の半導体装置。 - 前記導電部材は、Cuからなる
請求項1~24のいずれか一項に記載の半導体装置。 - 前記半導体装置は、前記半導体素子が搭載された導電板を備えており、
前記導電板は、Cuからなる
請求項25に記載の半導体装置。 - 前記導電性接合材は、はんだまたはAgペーストからなる
請求項1~26のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020055780A JP7473376B2 (ja) | 2020-03-26 | 2020-03-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020055780A JP7473376B2 (ja) | 2020-03-26 | 2020-03-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021158180A JP2021158180A (ja) | 2021-10-07 |
JP7473376B2 true JP7473376B2 (ja) | 2024-04-23 |
Family
ID=77918745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020055780A Active JP7473376B2 (ja) | 2020-03-26 | 2020-03-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7473376B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024029385A1 (ja) * | 2022-08-05 | 2024-02-08 | ローム株式会社 | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127100A (ja) | 1999-10-26 | 2001-05-11 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
WO2009084127A1 (ja) | 2007-12-28 | 2009-07-09 | Onamba Co., Ltd. | 端子板回路 |
JP2010056181A (ja) | 2008-08-26 | 2010-03-11 | Toyota Motor Corp | 半導体装置 |
JP2013004943A (ja) | 2011-06-22 | 2013-01-07 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
US20130009295A1 (en) | 2011-07-06 | 2013-01-10 | Infineon Technologies Ag | Semiconductor Device Including a Contact Clip Having Protrusions and Manufacturing Thereof |
WO2018150553A1 (ja) | 2017-02-20 | 2018-08-23 | 新電元工業株式会社 | 電子装置 |
-
2020
- 2020-03-26 JP JP2020055780A patent/JP7473376B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127100A (ja) | 1999-10-26 | 2001-05-11 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
WO2009084127A1 (ja) | 2007-12-28 | 2009-07-09 | Onamba Co., Ltd. | 端子板回路 |
JP2010056181A (ja) | 2008-08-26 | 2010-03-11 | Toyota Motor Corp | 半導体装置 |
JP2013004943A (ja) | 2011-06-22 | 2013-01-07 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
US20130009295A1 (en) | 2011-07-06 | 2013-01-10 | Infineon Technologies Ag | Semiconductor Device Including a Contact Clip Having Protrusions and Manufacturing Thereof |
WO2018150553A1 (ja) | 2017-02-20 | 2018-08-23 | 新電元工業株式会社 | 電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2021158180A (ja) | 2021-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8022518B2 (en) | Semiconductor device having a sealing body and partially exposed conductors | |
TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組,以及製造方法 | |
JP5232367B2 (ja) | 半導体装置 | |
US6734551B2 (en) | Semiconductor device | |
US9922905B2 (en) | Semiconductor device | |
US20230123782A1 (en) | Method of manufacture for a cascode semiconductor device | |
JP5271778B2 (ja) | 半導体装置の製造方法 | |
JP7473376B2 (ja) | 半導体装置 | |
US20220301966A1 (en) | Semiconductor device | |
WO2022080081A1 (ja) | 半導体装置 | |
US11557564B2 (en) | Semiconductor device | |
JP2009164511A (ja) | 半導体装置およびその製造方法 | |
US20220301993A1 (en) | Semiconductor device | |
US20220301967A1 (en) | Semiconductor device | |
WO2023017707A1 (ja) | 半導体装置 | |
WO2023095681A1 (ja) | 半導体装置 | |
JP5512845B2 (ja) | 半導体装置 | |
US20220301965A1 (en) | Semiconductor device | |
WO2023112677A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2019079891A (ja) | 半導体装置 | |
WO2022264834A1 (ja) | 半導体装置 | |
US20240170373A1 (en) | Semiconductor device | |
WO2022255053A1 (ja) | 半導体装置 | |
JP2022027162A (ja) | 半導体装置 | |
CN116759399A (zh) | 一种igbt封装结构、半导体器件及封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231205 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7473376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |