JP2010056181A - 半導体装置 - Google Patents

Abstract

【課題】実装部品の外部電極下のボイド率の低い半導体装置を提供することを課題とする。
【解決手段】半導体装置１は、基板２０上に層状のはんだ２を介して実装部品１０を接合することによって実装してなる装置である。基板２０のパッド２２は、その一側に、パッド２２と電気的・伝熱的に接続されるとともに、実装部品１０の実装位置より外側に延出されるダミーパッド２４・２４を有し、その他側は基板２０内部のプリント回路２１と接続される。これにより、リフロー工程時において、クリームはんだ３の溶融速度に差を設けることができ、実装部品１０は基板２０に対して一方向に傾斜した姿勢を経る。
【選択図】図５

Description

本発明は、半導体装置に関する。

従来、実装部品を基板に実装する際に、（１）基板に備わるパッド上にクリームはんだを印刷又は塗布し、（２）印刷又は塗布されたクリームはんだ上に実装部品を載置し、（３）基板とクリームはんだと実装部品とを熱して、クリームはんだを溶融することによってはんだ接合する技術が広く知られている。
このようにクリームはんだを溶融する際に、クリームはんだ内に混合された活性材（フラックス）に含まれる成分が熱により気化し、気泡（ボイド）となる。また、基板と実装部品とは互いに面で接合されるため、基板と実装部品との間にボイドが残留し易く、効率良く除去することが困難である。
そして、ボイドが十分に除去できない場合は、半導体装置の信頼性に影響を与える。特に、実装部品がパワー素子等の発熱素子を有する場合、はんだ接合後のボイド率が高いと自己発熱、又は、はんだの再溶融等に起因する不具合を誘発する可能性があるため、規格以上のボイド率のものは廃棄処分となっていた。

特許文献１に開示される実装部品の実装方法は、（１）実装部品と基板上の金属パターン（パッド）との間に形成した微小隙間に溶融はんだを注入し、（２）実装部品を基板から離間させてそれらの間に空隙を形成し、（３）実装部品の基板に対する平面方向の位相を変化させ、（４）再度実装部品を基板上に実装する方法である。また、前記基板上のパッドには、実装部品の実装範囲よりも広い範囲に凹溝が形成され、溶融はんだの注入はその凹溝に沿って行われる。
これによれば、ボイドを良好に除去でき、部品電極下のボイド率を十分に低減できる。また、前記凹溝により溶融はんだの濡れ広がりをコントロールでき、ボイドを外部に放出し易くなる。
しかしながら、はんだ接合時の工程数が増える点で不利である。
特開２００５−２０３７０３号公報

本発明は、実装部品の外部電極下のボイド率の低い半導体装置を提供することを課題とする。

請求項１に記載のように、本発明の半導体装置は、実装部品の外部電極を基板のパッド上にリフローはんだ付けすることにより、前記実装部品を基板に実装してなる半導体装置であって、前記リフローはんだ付けの際に、前記実装部品は前記基板に対して一方向に向かって傾斜した姿勢を経る。

請求項２に記載のように、本発明の半導体装置において、前記パッドの一側は、前記実装部品の実装位置より外側に延出されることが好ましい。

請求項３に記載のように、本発明の半導体装置において、前記パッドの他側は、前記基板の内部配線層と接続されることが好ましい。

請求項４に記載のように、本発明の半導体装置において、前記パッドの少なくとも一側には、前記実装部品の実装位置より外側に延出される部位が設けられ、前記パッドの一側における外部に延出される部位の表面に黒化処理を施すことが好ましい。

請求項５に記載のように、本発明の半導体装置において、前記パッドの他側は、前記基板の内部配線層と接続されることが好ましい。

本発明によれば、実装部品の外部電極下のボイド率の低い半導体装置を提供できる。

以下では、図１〜図３を参照して、本発明に係る半導体装置の実施の一形態である半導体装置１について説明する。半導体装置１は、基板２０上に層状のはんだ２を介して実装部品１０を接合することによって実装してなる装置である。このはんだ接合は、クリームはんだ３をリフローすることにより溶融させてはんだ２の層を形成する、いわゆるリフローはんだ付けによって行われる。

図１に示すように、半導体装置１は、はんだ２、実装部品１０、基板２０等を具備する。
実装部品１０は、パワー半導体素子を内蔵する半導体パッケージであり、図１に示すように、パッケージ本体１０ａの一面（図示において下面）に設けられる外部電極１２と、パッケージ本体１０ａの側面から側方に延出されるリード端子１３・１３とを有する。
基板２０は、内部配線層であるプリント回路２１を内蔵する多層基板であり、エポキシ樹脂等の絶縁材料に銅等の金属材料からなるプリント回路２１等を形成して構成されている。
基板２０は、図１に示すように、表面の一面（図示において上面）に実装部品１０の外部電極１２、リード端子１３・１３と接続可能なパッド２２、パッド２３・２３を有する。パッド２２、２３・２３は、それぞれ外部電極１２、リード端子１３・１３に応じた形態を有するとともに、それぞれ外部電極１２、リード端子１３・１３に対向する位置に設けられる。そして、リフローはんだ付けによって、外部電極１２はパッド２２と電気的に接続され、リード端子１３・１３はパッド２３・２３と電気的に接続される。

図２に示すように、パッケージ本体１０ａの外部電極１２と接続されるパッド２２の一側（図示において左側）には、ダミーパッド２４・２４が付設される。パッド２２とダミーパッド２４・２４とは電気的・伝熱的に接続されているが、実装部品１０の作動には実質的に関係がなく、半導体装置１の作動に影響を与えることはない。このダミーパッド２４・２４は、実装部品１０の実装位置より外側に延出される。言い換えれば、ダミーパッド２４・２４は、実装部品１０が基板２０上に載置されたときに、実装部品１０の側方へ十分にはみ出す大きさを有する。 つまり、パッケージ本体１０ａが実装される部分における、基板２０のパッド（パッド２２及びダミーパッド２４・２４）は、一側が実装部品１０におけるパッケージ本体１０ａよりも大きく形成されて外側へ延出しており、他側がパッケージ本体１０ａと略同じ大きさに形成されていて、パッドの一側の面積の方が、他側の面積よりも大きくなっている。
これにより、実装部品１０の実装時のリフロー工程において、パッケージ本体１０ａの外側に延出しているダミーパッド２４・２４によりリフロー炉内の対流熱を取り込んで、一側のパッド２２に良好に伝達することができる。従って、ダミーパッド２４・２４に接続される側（一側）のパッド２２の部位における温度上昇が促進され、係る部位に塗布されるクリームはんだ３の融点に達する時間を他の部位より速くすることができる。つまり、パッド２２の一側においてクリームはんだ３の溶融速度を通常（ダミーパッド２４・２４を設けない場合）より速くすることができる。

なお、パッド２２は、所定の回路パターンと所定の形状を有するように、銅板等の導体板を適宜エッチングすることにより得られるが、この際にダミーパッド２４・２４を同時にエッチングすることにより、パッド２２とダミーパッド２４・２４とを一体的に形成することもできる。これによれば、ダミーパッド２４・２４を別途用意してパッド２２と電気的・伝熱的に接続する工程等を別途追加する必要がない。
また、ダミーパッド２４・２４をパッド２２の側部に、パッド２２と離間した状態で配置し、適宜の配線等によって電気的・伝熱的に接続する構成でも良い。これによれば、ダミーパッド２４・２４の配置位置に自由度ができ、対流熱を最適に吸収できる位置に配置できるとともに、基板２０の最適な回路設計等が可能となる。

図３に示すように、パッド２２のダミーパッド２４・２４が付設される側と反対側（図示において右側）の端部は、基板２０内のプリント回路２１と適宜の配線等によって電気的・伝熱的に接続される。なお、この配線は十分な熱伝導率を有する材料からなるものとする。
これにより、実装時のリフロー工程において、パッド２２の他側部分の熱を前記端部からプリント回路２１に熱伝導によって逃がすことができる。加えて、このプリント回路２１は、絶縁材料からなる基盤２０に内蔵されているため、比較的大きい熱容量を有する。従って、プリント回路２１と接続される側（他側）のパッド２２の部位における温度上昇が抑制され、係る部位に塗布されるクリームはんだ３の融点に達する時間を他の部位より遅くすることができる。つまり、パッド２２の他側においてクリームはんだ３の溶融速度を通常（プリント回路２１と接続しない場合）より遅くすることができる。

以下では、図４及び図５を参照して、半導体装置１のリフローはんだ付け工程について説明する。
図４に示すように、半導体装置１のリフローはんだ付け工程は、（ａ）基板２０のパッド２２・２３・２３上にクリームはんだ３を塗布する工程、（ｂ）実装部品１０を基板２０上に載置する工程、（ｃ）実装部品１０と基板２０とをリフロー炉内に搬送してリフローする工程、等を具備する。これら（ａ）〜（ｃ）の工程、及び適宜の後工程を経て、実装部品１０の外部電極である外部電極１２、リード端子１３・１３が基板２０のパッド２２、２３・２３上にリフローはんだ付けされる。これにより、実装部品１０は基板２０上に実装される。

上記リフロー工程において、リフロー炉内の対流熱がダミーパッド２４・２４に伝達されて、ダミーパッド２４・２４が付設される側（一側）のパッド２２の部位が比較的速く温度上昇し、係る部位のクリームはんだ３が溶融し始める。このとき、プリント回路２１と接続される側（他側）のパッド２２の部位からは、プリント回路２１側に熱が伝導するため温度上昇が比較的遅くなり、係る部位のクリームはんだ３は一側のクリームはんだ３が溶融し始めた時点ではまだ溶融しない。
これにより、実装部品１０下のクリームはんだ３の溶融速度に差を設けることができ、クリームはんだ３の溶け出し方向を限定できるので、図５（ａ）に示すように、実装部品１０は基板２０に対して一方向に向かって傾斜した状態となる（図示において実装部品１０のパッケージ本体１０ａは、クリームはんだ３が溶融している左側が沈み込んで低くなっており、クリームはんだ３が溶融していない右側が高くなっていて、右方向へいくにしたがって基板２０とパッケージ本体１０ａとの間隔が大きくなっていく方向に傾斜した姿勢となる）。
その後、図５（ｂ）に示すように、溶融速度が遅い側（他側）のクリームはんだ３が溶融するときに、他側のパッケージ本体１０ａと基板２０との間隔が近づいて、クリームはんだ３を上下方向から挟み込むことによって、実装部品１０の外部電極１２の下に発生した気泡（ボイド）が前記傾斜方向に向かって（図示において左から右に向かって）押し出されるので、実装部品１０と基板２０との間に残留するボイドを低減することができる。

以上のように、基板２０のパッド２２は、その一側に、パッド２２と電気的・伝熱的に接続されるとともに、実装部品１０の実装位置より外側に延出されるダミーパッド２４・２４を有し、その他側の端部は基板２０の内部配線層であるプリント回路２１と接続される。
これにより、半導体装置１の実装工程におけるリフロー工程時に、ダミーパッド２４・２４が効率良く対流熱を吸収し、ダミーパッド２４・２４に接続される側のパッド２２の部位におけるはんだ溶融速度を比較的速くすることができるとともに、プリント回路２１に接続される側のパッド２２の部位から熱伝導によって熱がプリント回路２１に逃げて、プリント回路２１に接続される側のパッド２２の部位におけるはんだ溶融速度を比較的遅くすることができるので、実装部品１０は基板２０に対して一方向に向かって（図示において左側から右側に向けて）傾斜した姿勢を経ることとなる。
従って、リフロー工程時に、実装部品１０の外部電極１２の下に発生するボイドを傾斜方向に沿って良好に排出することが可能となり、実装後の半導体装置１におけるボイド率を低減できる。また、従来のように実装工程において、別途工程を追加する必要がなく、リフロー条件を変更する必要もない。
また、本実施形態の「ボイド」とは、実装工程において実装部品１０と基板２０との間に塗布されるクリームはんだ３に発生する気泡全般を意味し、実装部品１０の載置工程において実装部品１０とクリームはんだ３との間に残留するボイドと、リフロー工程においてクリームはんだ３が溶融する際に発生するボイドと、を含むものとする。

なお、本実施形態では、リフロー工程時に実装部品１０が傾斜する方向、つまりボイドを排出する方向として、実装部品１０のリード端子１３・１３側から反対側に向かう方向としたが、これに限定されず、実装部品１０の形態、基板２０の形態等に応じて適宜変更可能である。

また、図６に示すように、パッド２２をダミーパッド２４・２４に接続される部位を有する側（パッド２２ａ）とプリント回路２１に接続される部位を有する側（パッド２２ｂ）との二つに分割して構成しても良い。パッド２２ａ・２２ｂは所定の間隔を置いて配置することができる。
なお、この場合、分割されたパッド２２ａ・２２ｂは、リフロー工程時にクリームはんだ３が溶融して濡れ拡がることによって、実装後には、はんだ２を介して互いに電気的に接続されるので半導体装置１の作動には影響しない。
これによれば、パッド２２ａに吸収された熱が熱伝導によってパッド２２ｂ側に逃げることを防止できる。従って、クリームはんだ３の溶融速度により明確な差を設けることが可能となり、リフロー工程時に良好にボイドを排出することが可能となる。

また、パッド２２とダミーパッド２４・２４とを一体的に構成せずに、ダミーパッド２４・２４をパッド２２より熱容量の小さい材料によって構成することもできる。これによれば、実装時のリフロー工程における対流熱による、ダミーパッド２４・２４が設けられた側のパッド２２の温度上昇をさらに促進させることができ、クリームはんだ３の溶融速度に、より大きい差を付けることができるので、リフロー時に発生するボイドを良好に排出することが可能となる。

また、ダミーパッド２４・２４が付設される側のクリームはんだとして、クリームはんだ３よりも融点の低い材料からなるクリームはんだを用いる、又はプリント回路２１と接続される側のクリームはんだとして、クリームはんだ３よりも融点の高い材料からなるクリームはんだを用いる構成としても良い。これによれば、はんだ溶融速度により大きい差を付けることができるので、リフロー時に発生するボイドを良好に排出することが可能となる。
この場合、通常のクリームはんだ３を一括塗布した後に、所定の部位に融点の異なるクリームはんだをディスペンサ等にて選択的に塗布することによって実現することができる。

以下では、図７を参照して、本発明に係る基板の別実施形態である基板３０について説明する。なお、この基板３０には、実装部品１０を実装可能な構成である。
基板３０は、内部配線層であるプリント回路３１を内蔵する多層基板であり、エポキシ樹脂等の絶縁材料に銅等の金属材料からなるプリント回路３１等を形成して構成されている。
基板３０は、図７に示すように、表面の一面（図示において上面）に実装部品１０と接続可能なパッド３２、パッド３３・３３を有する。パッド３２、３３・３３は、銅箔からなり、それぞれ外部電極１２、リード端子１３・１３に応じた形態を有し、それぞれ外部電極１２、リード端子１３・１３に対向する位置に設けられる。そして、リフローはんだ付けによって、外部電極１２はパッド３２と電気的に接続され、リード端子１３・１３はパッド３３・３３と電気的に接続される。
また、パッド３２は、実装部品１０の実装位置より外側に延出する大きさにて構成される。つまり、パッド３２は、実装部品１０が基板３０上に載置されたときに、実装部品１０の側方へ十分にはみ出す大きさを有する。

図７に示すように、パッド３２の一側（図示において左側）の、実装部品１０の実装位置より外側に延出される部位の表面は、黒化処理が施される。なお、この黒化処理は公知の技術であるため、詳細な説明は省略する。
これにより、実装時のリフロー工程において、パッド３２の黒化処理が施された部位にリフロー炉内における輻射熱を良好に吸収させることができる。従って、パッド３２の黒化処理が施される部位における温度上昇が促進され、係る部位に近接する部位に塗布されるクリームはんだ３の融点に達する時間を他の部位より速くすることができる。つまり、パッド３２の一側においてクリームはんだ３の溶融速度を通常（黒化処理を施さない場合）より速くすることができる。

なお、パッド３２に対して黒化処理を施す部位は、少なくとも実装部品１０より外側に延出した位置であることが必要であるが、黒化処理の処理方法、処理面積等は特に限定されるものではない。

また、パッド３２の黒化処理が施される側と反対側（図示において右側）の端部は、基板３０内のプリント回路３１と適宜の配線等によって電気的に接続される。
これにより、実装時のリフロー工程において、パッド３２の熱を前記端部から熱容量の大きいプリント回路３１に熱伝導によって逃がすことができる。従って、プリント回路３１と接続される側のパッド３２の部位における温度上昇が抑制され、係る部位に塗布されるクリームはんだ３の融点に達する時間を他の部位より遅くすることができる。つまり、パッド３２の他側においてクリームはんだ３の溶融速度を通常（プリント回路３１と接続しない場合）より遅くすることができる。

また、基板３０に実装部品１０を実装する工程は、上述の実施形態と同様に（ａ）基板３０のパッド３２・３３・３３上にクリームはんだ３を塗布する工程、（ｂ）実装部品１０を基板３０上に載置する工程、（ｃ）実装部品１０と基板３０とをリフロー炉内に搬送してリフローする工程、等を具備する。
上記のリフロー工程において、リフロー炉内にてパッド３２の黒化処理された部位が輻射熱を良好に吸収して比較的速く温度上昇し、係る部位に近接する部位に塗布されるクリームはんだ３が溶融し始める。
これにより、実装部品１０下のクリームはんだ３の溶融速度に差を設けることができ、クリームはんだ３の溶け出し方向を限定できるので、実装部品１０は基板３０に対して一方向に向かって傾斜した状態となる。
その後、溶融速度が遅い側のクリームはんだ３が溶融するときに、実装部品１０と基板３０との間隔が近づいて、クリームはんだ３を上下方向から挟み込むことによって、実装部品１０の外部電極１２の下に発生した気泡（ボイド）が前記傾斜方向に向かって押し出され、実装部品１０と基板３０との間に残留するボイドを低減することができる。

以上のように、基板３０のパッド３２は、その一側の表面の一部に黒化処理が施されるとともに、その他側の端部は基板３０内部のプリント回路３１に接続される。
これにより、半導体装置１の実装工程におけるリフロー工程時に、パッド３２の黒化処理された部位が効率良く輻射熱を吸収し、係る部位に近接する部位におけるはんだ溶融速度を比較的速くすることができるとともに、プリント回路３１に接続される側のパッド３２の部位から熱伝導によって熱がプリント回路３１に逃げて、プリント回路３１に接続される側のパッド３２の部位におけるはんだ溶融速度を比較的遅くすることができるので、実装部品１０は基板３０に対して一方向に向かって傾斜した状態を経ることとなる。
従って、リフロー工程時に、実装部品１０の外部電極１２の下に発生するボイドを傾斜方向に沿って良好に排出することが可能となり、実装後の半導体装置１におけるボイド率を低減できる。
なお、本実施形態のパッド３２は、黒化処理されている部分とされていない部分との両方が実装部品１０の実装位置より外側に延出する大きさにて構成されているが、黒化処理されている部分のみを実装部品１０の実装位置より外側に延出する大きさに構成することも可能である。
つまり、パッド３２の少なくとも一側に、実装部品１０の実装位置より外側に延出する部位を設けて、パッド３２の一側における外部に延出される部位の表面に黒化処理を施すこともできる。

以上の実施形態では、クリームはんだ３の溶融速度に差を設けて、リフロー工程時に実装部品１０を基板２０に対して一方向に向けて傾斜させることによって、係る傾斜方向に沿ってボイドを排出する構成を示したが、基板のパッド側にボイドを排出するための溝を形成する構成、又は実装部品の外部電極側にボイドを排出するための溝を形成する構成としても良い。この場合、前記溝によって、実装部品と基板との間にボイドが通過可能な間隔を確保することができる。このように、溝がリフロー工程時に発生する傾斜の役割を果たすことによって、リフロー工程時に発生するボイドを良好に排出することができる。
例えば、図８（ａ）に示すように、基板４０の表面に設けられるパッド４１は、テーパ溝４２・４２・４２・・・を具備する。テーパ溝４２は、パッド４１の側端部から反対側端部にかけて設けられ、図８（ｂ）に示すように、溝幅が広くなるに従って深さが増す構造である。また、テーパ溝４２は、隣接するテーパ溝４２と逆向きのテーパを有するように、かつ、略平行に設けられる。
これによれば、リフロー工程時に、テーパ溝４２・４２・・・が実装部品と基板４０との間に発生するボイドの抜け道となるため、テーパ溝４２に沿ってボイドを良好に排出することが可能となる。従って、基板４０と適宜の実装部品（例えば実装部品１０）とを用いた半導体装置のボイド率を低減できる。
なお、テーパ溝４２の形成位置、個数等は限定されるものではなく、パッド４１の中心から放射状に設ける構成、テーパの方向を一方向に揃えて設ける構成等でも良く、また、実験やシミュレーション等によって最適な構成を適宜決定しても良い。

半導体装置の一実施形態を示す側面図である。 基板の一実施形態を示す斜視図である。 基板の内部構造を示す図である。 半導体装置のリフローはんだ付け工程を示す図である。 リフローはんだ付け工程における実装部品の傾斜状態を示す図である。 基板のパッドの別実施形態を示す斜視図である。 基板の別実施形態を示す斜視図である。 基板のパッドの別実施形態を示す図である。

符号の説明

１ 半導体装置
２ はんだ
３ クリームはんだ
１０ 実装部品
１２ 外部電極
２０ 基板
２１ プリント回路（内部配線層）
２２ パッド
２４ ダミーパッド

Claims (5)

1. 実装部品の外部電極を基板のパッド上にリフローはんだ付けすることにより、前記実装部品を基板に実装してなる半導体装置であって、
   前記リフローはんだ付けの際に、前記実装部品は前記基板に対して一方向に向かって傾斜した姿勢を経ることを特徴とする半導体装置。
2. 前記パッドの一側は、前記実装部品の実装位置より外側に延出されることを特徴とする請求項１に記載の半導体装置。
3. 前記パッドの他側は、前記基板の内部配線層と接続されることを特徴とする請求項２に記載の半導体装置。
4. 前記パッドの少なくとも一側には、前記実装部品の実装位置より外側に延出される部位が設けられ、前記パッドの一側における外部に延出される部位の表面に黒化処理を施すことを特徴とする請求項１に記載の半導体装置。
5. 前記パッドの他側は、前記基板の内部配線層と接続されることを特徴とする請求項４に記載の半導体装置。

Images