JP2010074153A - 電子部品製造方法、電子部品、及び、冶具 - Google Patents

電子部品製造方法、電子部品、及び、冶具 Download PDF

Info

Publication number
JP2010074153A
JP2010074153A JP2009190482A JP2009190482A JP2010074153A JP 2010074153 A JP2010074153 A JP 2010074153A JP 2009190482 A JP2009190482 A JP 2009190482A JP 2009190482 A JP2009190482 A JP 2009190482A JP 2010074153 A JP2010074153 A JP 2010074153A
Authority
JP
Japan
Prior art keywords
bump
wiring board
tip
flux
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009190482A
Other languages
English (en)
Inventor
Kenta Ogawa
健太 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2009190482A priority Critical patent/JP2010074153A/ja
Publication of JP2010074153A publication Critical patent/JP2010074153A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】配線基板と他の電子部品が接続不良を起こし、歩留まりが低くなる事を抑制する。
【解決手段】第１の配線基板１００上にバンプ形成材料を載置する工程と、前記バンプ形成材料を溶融し第１の配線基板１００にバンプ２００を形成する工程と、前記形成されたバンプ２００に冶具を押し付けて、バンプ２００の先端２０２を含む所定領域を占めるパンプ先端部に一部がかかる凹部２２０を形成する工程と、を含む電子部品の製造方法を提供する。
【選択図】図２

Description

本発明は、電子部品製造方法、電子部品、及び、冶具に関する。より詳細には、接続時の歩留まりが低くなることを抑制できる電子部品の製造方法、前記製造方法を用いて製造される電子部品、及び、前記製造方法に利用される冶具に関する。
半導体チップを実装した配線基板をマザーボード等の他の基板に実装する技術として、配線基板に外部接続端子としてバンプを設け、このバンプを介して配線基板と他の基板を接続するものがある。
特開２００３−２１８１６１には、複数の半田バンプの頂部が同一平面をなすように平坦にするための半田バンプ平坦化プレス冶具に関する技術が開示されている。特開２００７−２０８０８０には、半田バンプを加熱及び加圧処理により円盤状にする技術が開示されている。特開平１０−１２６０４７には、半田バンプを平板に押圧してバンプ先端の平面度を確保する技術が開示されている。これらの先行技術におけるバンプ先端形状は平坦である。
特開２００１−０８５５５８には、プリント配線板の反り量に応じて異なる高さのバンプを形成する技術が開示されている。特開２００１−００７１３２には、半田バンプ形成装置に関する技術が開示されている。これらの先行技術におけるバンプ形状は球状である。
特開２０００−２４３７７２には、凹部を形成したシリコンテンプレートを用いて電極パッドに導電性ボールを接続する技術が開示されている。特開平１１−９７４７１には、角錐形状の突起電極を、半導体チップ上に配列された各パッド電極上に接続する技術が開示されている。特開２００４−２２１５０２には、ピットが形成されたＳｉテンプレートとその上のメッキレジストの開口部Ａｕをメッキ法により埋め込み、チップ上の電極と熱圧着により接続する技術が開示されている。特開平９−１７２０２１には、半導体装置の一面に形成された複数の電極上に導電部材を供給、接続し、錘形状に成型する技術が開示されている。尚、これらの先行技術における接続工程においてバンプは溶融せず、またバンプ形状は、円錘または角錐状である。
特開平１１−１２６８６３には、高い接続信頼性を得るために、半田バンプを柱状端子にする技術が開示されている。この技術において、柱状端子の高さは最大径よりも大きい。そして、柱状端子に半田をつけ、この半田を介して配線基板を取付基板に接続している。なお、この接続工程において、柱状端子は溶融しない。これにより、配線基板の反り変形に対して柱状端子が伸縮変形し、配線基板と取付基板の接続信頼性が高くなる、と記載されている。またバンプ底面に凹部を設ける技術が開示されている。
特開２００３−２１８１６１号公報 特開２００７−２０８０８０号公報 特開平１０−１２６０４７号公報 特開２００１−０８５５５８号公報 特開２００１−００７１３２号公報 特開２０００−２４３７７２号公報 特開平１１−９７４７１号公報 特開２００４−２２１５０２号公報 特開平９−１７２０２１号公報 特開平１１−１２６８６３号公報
しかしながら、上記文献に記載の技術はいずれも、以下の課題を解決できないことを発明者は見いだした。
バンプが他の電子部品の端子に接続するためには、リフローによって溶融したバンプ材料が他の電子部品の端子に十分に濡れる必要がある。しかし、バンプを融点以上に加熱しても、バンプが他の基板の端子に十分濡れず、これによって配線基板と他の電子部品が接続不良を起こし、歩留まりが低くなる事がある。
この濡れ性の問題の一因は、バンプ表面に形成される酸化膜などの不動膜であると考えられる。この不動膜を除去するため、バンプと接触する他の電子部品の端子に不動膜除去作用を有するフラックスを印刷しておき、このフラックスがバンプ表面に濡れ広がることで、バンプ表面に形成された不動膜を除去する手段が考えられる。
しかし、例えば加熱による配線基板の反り等に起因してフラックスとバンプとの接触が十分になされず、フラックスがバンプ表面に十分に濡れ広がらなければ、不動膜を除去できず、上述の問題を解決できない。この問題を解決する手段として、本発明者は、バンプの表面に凹部を設けることでバンプの表面積を大きくし、バンプ表面に保持できるフラックスの量を多くする手段を考えついた。しかし、バンプ表面に形成する凹部の形状、位置などが適切でなれば、凹部に保持されたフラックスが、十分にバンプ表面に濡れ広がらないという問題がある。
本発明によれば、第１の配線基板上にバンプ形成材料を載置する工程と、前記バンプ形成材料を溶融し前記第１の配線基板にバンプを形成する工程と、前記形成されたバンプに冶具を押し付けて、前記バンプの先端を含む所定領域を占めるパンプ先端部に一部がかかる凹部を形成する工程と、を含む電子部品の製造方法が提供される。
また、本発明によれば、第１の配線基板上にバンプ形成材料を載置する工程と、前記バンプ形成材料を溶融し前記第１の配線基板にバンプを形成する工程と、前記形成されたバンプに冶具を押し付けて、前記バンプの先端を含む所定領域を占めるパンプ先端部に一部がかかる凹部を形成する工程と、第２の配線基板の電極上にフラックスを含む半田ペーストまたはフラックスを印刷する工程と、前記フラックスを含む半田ペーストまたは前記フラックスが印刷された前記第２の配線基板の電極に、前記第１の配線基板上の前記バンプの先端を接触させ、前記第２の配線基板に前記第１の配線基板を搭載する工程と、前記第１の配線基板が搭載された第２の配線基板を加熱する工程と、を含み、前記凹部は、前記第２の配線基板に前記第１の配線基板を搭載し、かつ、前記加熱を行う前の状態において、前記フラックスを含む半田ペーストまたは前記フラックスと接触する領域であるバンプ先端部から前記フラックスを含む半田ペーストまたは前記フラックスと接触しないバンプ外周領域にかけて形成されていることを特徴とする電子部品製造方法が提供される。
また、本発明によれば、バンプが形成された第１の配線基板であって、前記バンプには、前記バンプの先端を含む所定領域を占めるパンプ先端部に一部がかかる凹部を形成されている第１の配線基板を用意する工程と、第２の配線基板の電極上にフラックスを含む半田ペーストまたはフラックスを印刷する工程と、前記フラックスを含む半田ペーストまたは前記フラックスが印刷された前記第２の配線基板の電極に、前記第１の配線基板上の前記バンプの先端を接触させ、前記第２の配線基板に前記第１の配線基板を搭載する工程と、前記第１の配線基板が搭載された第２の配線基板を加熱する工程と、を含み、前記凹部は、前記第２の配線基板に前記第１の配線基板を搭載し、かつ、前記加熱を行う前の状態において、前記フラックスを含む半田ペーストまたは前記フラックスと接触する領域であるバンプ先端部から前記フラックスを含む半田ペーストまたは前記フラックスと接触しないバンプ外周領域にかけて形成されていることを特徴とする電子部品製造方法が提供される。
バンプを融点以上に加熱しても、バンプが他の電子部品の端子に十分濡れないのは、バンプの表面に酸化膜などの不動膜が厚く形成されていることがあり、バンプ内部が溶融した後にもこの不動膜が維持されているためであることがわかった。
そこで、本発明では、他の電子部品の端子に、この不動膜を除去する作用を有するフラックスを含む半田ペーストまたはフラックスを印刷する。そして、前記バンプが前記フラックスを含む半田ペーストまたは前記フラックスと接触するように、第１の配線基板を第２の配線基板に搭載する。すると、フラックスは、フラックスと接触するバンプの先端部を介して、バンプ外周方向に濡れ広がる。これにより、バンプの外周方向に形成された不動膜も除去することが可能となる。
しかしながら、工程中の加熱による第１の配線基板の反りなどにより、同一配線基板上に形成されたバンプであっても、その先端位置は完全には同一平面にない。また、第２の配線基板の端子（電極）に印刷されたフラックスを含む半田ペーストまたはフラックスの印刷高さのバラツキなどもあるため、バンプ先端部とフラックスを含む半田ペーストまたはフラックスとの接触面積はバンプ毎に異なる。フラックスを含む半田ペーストまたはフラックスとの接触面積が小さなバンプではバンプ表面にフラックスが十分に濡れ広がらず、溶融時に不動膜が維持されることがわかった。
そこで、本発明では、フラックスを含む半田ペーストまたはフラックスと接触するバンプ先端部から、フラックスを含む半田ペーストまたはフラックスと接触しないバンプ外周領域にかけて凹部を形成する。このような構成によれば、フラックスが凹部沿いにバンプ外周領域まで濡れ広がるため、バンプ外周領域でのフラックスの濡れ広がり性が改善され、不動膜が維持されることを抑制することができる。その結果、配線基板を他の電子部品に接続するときの歩留まりが低くなることが抑制される。
その他、一度、フラックスを含む半田ペーストまたはフラックスと接触したバンプであっても、バンプを溶融するための加熱工程において、温度上昇に伴う配線基板の反り形状の変化により、半田ペーストから離れる事があることがわかった。このような離れた状態ではバンプが溶融しても半田ペーストとの接合は起きない。また、この状態ではフラックスを含む半田ペーストまたはフラックスからバンプ表面へのフラックスの供給が止まるため、この離れた状態になるまでにバンプ表面に供給されたフラックス成分が消耗または揮発し、バンプ表面上にフラックス成分が不足状態になると、再度バンプ表面に不動膜が形成されてしまう。この後、再びフラックスを含む半田ペーストまたはフラックスとバンプとが接触する状態に戻ったとしても、バンプ表面に再形成された不動膜により接合がされにくいことがある。
そこで、本発明では、フラックスを含む半田ペーストまたはフラックスと接触するバンプ先端部から、フラックスを含む半田ペーストまたはフラックスと接触しないバンプ外周領域にかけて凹部を形成する。このような構成によれば、バンプの凹部にてフラックスを十分に保持することができるため、フラックスを含む半田ペーストまたはフラックスとバンプ先端部が接触している際に、バンプにフラックスを十分に供給し、十分に保持させることができる。そのため、その後バンプとフラックスを含む半田ペーストまたはフラックスとが離れた状態になってしまっても、バンプ表面には凹部に多くのフラックスが保持されているため、フラックス成分の消耗による、バンプ表面への不動膜の再形成を抑制できる。その結果、配線基板を他の電子部品に接続するときの歩留まりが低くなることが抑制される。
また、本発明ではバンプに凹部を形成しているが、この凹部は、第２の配線基板に第１の配線基板を搭載し、かつ、バンプを溶融するための加熱を行う前の状態において、フラックスを含む半田ペーストまたはフラックスと接触する領域であるバンプ先端部からフラックスを含む半田ペーストまたはフラックスと接触しないバンプ外周領域にかけて形成されている。このため、第２の配線基板に第１の配線基板を搭載した状態において、凹部が、バンプ表面とフラックスを含む半田ペーストまたはフラックスの表面とにより、閉じられてしまうのを回避することができる。その結果、第２の配線基板に第１の配線基板を搭載した状態において、凹部にフラックスがたまり、このフラックスがバンプ外周領域まで十分に濡れ広がらないという不都合を回避できる。
本発明によれば、配線基板と他の電子部品が接続不良を起こし、歩留まりが低くなる事を抑制できる。
（ａ）（ｂ）第１の実施形態にかかる電子部品の実装方法を説明する断面図である。 図１に示した電子部品を説明する断面図である。 バンプ形状の第１例を示す図であり、（ａ）はバンプを側方から見た図である。（ｂ）はバンプを上方から見た図である。（ｃ）はバンプを（ａ）のＡ−Ａ´面で切断して、上方から見た図である。 バンプ形状の第２例を示す図であり、（ａ）はバンプを側方から見た図である。（ｂ）はバンプを上方から見た図である。（ｃ）はバンプを（ａ）のＡ−Ａ´面で切断して、上方から見た図である。（ｄ）はバンプを（ｂ）のＢ−Ｂ´面で切断して、側方から見た図である。 バンプ形状の第３例を示す図であり、（ａ）はバンプを側方から見た図である。（ｂ）はバンプを上方から見た図である。（ｃ）はバンプを（ａ）のＡ−Ａ´面で切断して、上方から見た図である。（ｄ）はバンプを（ｂ）のＢ−Ｂ´面で切断して、側方から見た図である。 （ａ）（ｂ）は図１に示した電子部品の製造方法を示す断面図である。 （ａ）（ｂ）は図１に示した電子部品の製造方法を示す断面図である。（ｃ）（ｄ）は（ｂ）に示した先端加工冶具を、バンプ加工面側から見た図である。（ｅ）は図７（ｄ）のＣ−Ｃ´面での断面図である。 （ａ）は第２の実施形態にかかる電子部品の断面図であり、（ｂ）はバンプを（ａ）のＡ−Ａ´面で切断して、上方から見た図である。 各図は溝の断面形状を示す概略図である。 (ａ)は加工変形前のバンプの結晶の組織を示す模式図であり、(ｂ)は加工変形後のバンプの結晶の組織を示す模式図である。 第３の実施形態にかかる電子部品の製造方法を示す概略図である。
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
＜実施形態１＞
まず、図１（ａ）、（ｂ）の本発明に関わる電子部品の断面図を用いて、第１の実施形態について説明する。
図１（ａ）は、フラックス（図示せず）を含む半田ペースト４２０が印刷された第２の配線基板４００の電極４１０に、フラックス（図示せず）を含む半田ペースト４２０を介して第１の配線基板１００上のバンプ２００の先端２０２を接触させ、第２の配線基板４００に第１の配線基板１００を搭載した状態を示す。第１の配線基板１００は電極１２０を有しており、この電極１２０に接するようにバンプ２００が形成されている。そして、バンプ２００には、第２の配線基板４００に第１の配線基板１００を搭載した図１（ａ）の状態において、フラックスを含む半田ペースト４２０と接触する領域であるバンプ先端部からフラックスを含む半田ペースト４２０と接触しないバンプ外周領域２３０にかけて凹部２２０が形成されている。
ここで、バンプ先端部とは、図１（ａ）に示すような、第２の配線基板４００に第１の配線基板１００を搭載し、かつ、バンプを溶融するための加熱を行う前の状態において、フラックスを含む半田ペースト４２０と接触する領域である。このバンプ先端部は、経験上、以下のように定義することもできる。第１の配線基板１００を第２の配線基板４００に載置した安定状態であって、かつ、バンプを溶融するための加熱を行う前の状態（図１（ａ）の状態）において、バンプ２００の表面上の点であって、第１の配線基板１００のバンプ２００を載置する面（以下、「バンプ載置面」という）から最も遠い点をバンプ２００の先端２０２とする。そして、このバンプ２００の先端２０２からバンプ載置面までの距離をｈとすると、バンプ先端部は、バンプ載置面に垂直方向のバンプ２００の先端２０２からの距離がｈ／５以下の領域と定めることができる。なお、配線基板１００の配線基板４００への搭載条件等による多少の違いはあるが、バンプ載置面に垂直方向のバンプ２００の先端２０２からの距離がｈ／４以下の領域となることもある。
次に、バンプ外周領域２３０とは、図１（ａ）に示すような、第２の配線基板４００に第１の配線基板１００を搭載し、かつ、バンプを溶融するための加熱を行う前の状態において、フラックスを含む半田ペースト４２０と接触しない領域である。このバンプ外周領域２３０は、経験上、以下のように定義することもできる。上記と同様に、バンプ２００の先端２０２からバンプ載置面までの距離をｈとすると、バンプ外周領域２３０は、バンプ載置面に垂直方向のバンプ２００の先端２０２からの距離がｈ／５以上の領域と定めることができる。なお、配線基板１００の配線基板４００への搭載条件等による多少の違いはあるが、バンプ載置面に垂直方向のバンプ２００の先端２０２からの距離がｈ／４以上の領域となることもある。
図１（ｂ）は、第１の配線基板１００が搭載された第２の配線基板４００（図１（ａ）の状態）を加熱し、その後の冷却を経て、第１の配線基板１００と第２の配線基板４００とを接続した状態を示す。
ここで、図１（ａ）の状態において、バンプ２００の表面には、第１の配線基板１００にバンプ２００を形成する際に、例えば接続に用いたフラックスの残渣や、溶融時の熱履歴により形成された厚い酸化膜などからなる不動膜２１０が存在する。この不動膜２１０が存在すると、バンプ２００を融点以上に加熱しても、バンプ２００が他の電子部品の端子に十分濡れない。その結果、第１の配線基板１００と第２の配線基板４００とが十分に接続されないという不都合が生じる。
そこで、本実施形態においては、半田ペースト４２０にはフラックス（図示せず）が含まれている。半田ペースト４２０は微小粒に形成された半田材料が、粘性のある溶剤によって保持されたものである。この溶剤中に、接続金属表面の清浄化や不動膜を除去する作用があるフラックスが含まれている。このフラックスは、第１の配線基板１００と第２の配線基板４００の接続のための加熱の際に、バンプ２００に形成された凹部２２０に沿って、バンプ外周領域２３０まで濡れ広がる。バンプ外周領域２３０にまで半田ペースト４２０中のフラックスが濡れ広がると、バンプ外周領域２３０の不動膜２１０はフラックスの作用により破壊されやすくなる。バンプ２００の先端２０２の不動膜２１０が破れない場合であっても、バンプ外周領域２３０における不動膜２１０が破れることで、実装工程の加熱によって溶融したバンプ２００内部のバンプ材料が、半田ペースト４２０と接合されるようになる。すなわち、バンプ２００による第１の配線基板１００と第２の配線基板４００との接続が実現される。
より具体的には、バンプ載置面からバンプ２００の先端２０２までの距離をｈとすると、バンプ載置面に垂直方向のバンプ２００の先端２０２からの距離がｈ／４以上のバンプ表面領域までフラックスが濡れ広がることで、バンプ２００と電極４１０の接続がされやすくなる。さらに、バンプ載置面に垂直方向のバンプ２００の先端２０２からの距離がｈ／２以上のバンプ表面領域までフラックスが濡れ広がれば、バンプ２００の表面の大部分がフラックスに覆われることになり、さらに好適である。よって、凹部２２０を溝状に形成する場合には、一端が、バンプ載置面に垂直方向のバンプ２００の先端２０２からの距離がｈ／４以上の位置にあることが好ましく、ｈ／２以上の位置にあることがさらに好ましい。この時、他端はそれぞれ、ｈ／４未満の位置、ｈ／２未満の位置に存在するように形成される。
なお、バンプ外周領域２３０は、第２の配線基板４００に第１の配線基板１００を搭載し、かつ、バンプを溶融するための加熱を行う前の状態（図１（ａ）の状態）において、半田ペースト４２０と直接の接触は無い。しかし、加熱工程中にバンプ内部の溶融によるバンプ形状の変化や、第１の配線基板１００の反り、セルフアライメントによる第１の配線基板１００の横方向へのズレなどにより、バンプ外周領域２３０が半田ペースト４２０と接触する可能性は高い。よって、バンプ外周領域までフラックスを濡れ広がらせ、バンプ外周領域２３０の不動膜２１０を除去することで、不動膜２１０による接合不良を抑制できる。
次に、図２から５を用いて、凹部を形成されたバンプ及びこのバンプを形成された第１の配線基板について詳細に説明する。
図２は、第１の実施形態にかかる第１の配線基板１００にバンプ２００が形成された電子部品の断面図である。第１の配線基板１００は、例えばＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）に用いられる配線基板であるが、他の実装構造に用いられる配線基板であってもよい。
図３（ａ）は、バンプ２００の第１の例をバンプ２００の側方から見た図である。図３（ｂ）はバンプ２００の第１の例を上方から見た図である。図３（ｃ）はバンプ２００の第１の例を図３（ａ）のＡ−Ａ´面で切断して上方から見た図である。図１（ａ）、図２のバンプ２００の断面図は、図３（ｂ）のＢ−Ｂ´面での断面に相当する。
このようなバンプ２００は、例えば以下のようにして製造される。まず、第１の配線基板１００の電極１２０に接するように半田ボールまたは半田ペーストなどのバンプ形成材料を載置する。その後、このバンプ形成材料を溶融させ、その後の冷却による凝固を経て、電極１２０と接続させる。バンプ形成材料を溶融する際に鋳型などを用いないとき、バンプ２００は溶融時に球形となり、その形状で凝固する。すなわち、電極１２０との接続面以外は球形に形成される。この球形のバンプ２００のバンプの高さやバンプの幅は、バンプ形成材料の量と、電極１２０の接合面面積などによって決まる。
次に、電極１２０に接続された固体状態にあるバンプ２００の表面に、先端加工冶具を押しつけることで凹部２２０が形成される。凹部２２０はバンプ先端２０２を含む所定領域を占めるバンプ先端部から、バンプ先端部以外の領域であるバンプ外周領域２３０にかけて形成される。第１の例においては、凹部２２０は楕円状に形成されている。
なお、バンプ載置面からバンプ２００の先端２０２までの距離をｈとし、断面におけるバンプの最大幅をｗとし、電極１２０に垂直かつバンプの重心位置を通る線をバンプ中心線とし、隣接するバンプ間の中心線間距離をｓとすると、ｈ≦ｓであるのが望ましい。この理由については、以下の作用効果の説明において述べる。
本実施形態においては、不動膜２１０の形成後に先端加工冶具を押しつけて凹部２２０を形成しているため、この加工変形により、凹部２２０やその近傍において不動膜２１０は変形する。これにより、不動膜２１０は部分的に破壊された状態となり、またバンプ２００の表面積が大きくなるため、部分的に不動膜２１０が薄くなる。従って凹部２２０の表面の不動膜２１０の平均厚さは、バンプ２００の他の部分、特にバンプ加工変形の作用を受けないバンプ２００の根本部の不動膜２１０より薄くなる。この現象は、バンプ２００による第１の配線基板１００と第２の配線基板４００との接続を実現する上で望ましい。
図４の各図は、バンプ２００の第２の例を示す図である。図４（ａ）はバンプ２００を側方から、図４（ｂ）はバンプ２００を上方から見た図である。図４（ｃ）は図４（ａ）のＡ−Ａ´面で切断して上方から見た図であり、図４（ｄ）は図４（ｂ）のＢ−Ｂ´面で切断して切断面側から見た図である。Ａ−Ａ´面はバンプ外周領域２３０内を通る切断面である。
本図に示すようにバンプ２００の第２の例において凹部２２０は、バンプ２００の先端２０２にて互いに接するように形成されている。またバンプ２００の先端２０２は凹部２２０に分断され複数の領域として形成されている。すなわち、バンプ２００の先端２０２が複数形成されている。また図４（ｃ）におけるバンプ切断面２４０では、凹部２２０の形成領域において切断面２４０の内側に凸方向の形状が形成されている。
図５の各図は、バンプ２００の第３の例を示す図である。図５（ａ）はバンプ２００を側方から、図５（ｂ）はバンプ２００を上方から見た図である。図５（ｃ）は図５（ａ）のＡ−Ａ´面で切断して上方から見た図であり、図５（ｄ）は図５（ｂ）のＢ−Ｂ´面で切断して切断面側から見た図である。なお、図４と図５の（ａ）（ｄ）において、配線基板１００上の電極１２０は図示を省略している。
本図に示すようにバンプ２００の第３の例においては、曲率をゆるやかにし、幅を大きくした凹部２２０を形成することで、バンプ２００は先端２０２側において、側面が複数の凹面からなる多角錐形状を有している。各凹面は稜線２０４において、互いに接している。また図５（ｃ）におけるバンプ切断面２４０では、凹部２２０の形成領域において切断面２４０の内側に凸方向の形状が形成されている。
なお、図５（ｄ）において先端側形状は略四角錐であるが、略五角錐でも良いし、略三角錐でもよく、略六角錐でもよい。ただし、バンプ２００の先端２０２近傍の体積を極端に小さくすると、半田ペースト４２０と直接接触するバンプ２００の表面積が小さくなり好ましくない。このため、バンプ２００の縦横比は、例えば図５（ｃ）及び図５（ｄ）に示すようにバンプ高さｈ、バンプ最大幅ｗとすると、ｈ／ｗが１より小さいことが望ましい。
次に、図１の電子部品の製造方法について説明する。図６及び図７は、図１に示した電子部品の製造方法を説明するための断面図である。まず図６(ａ)の断面図及び図６（ｂ）の断面拡大図に示すように、第１の配線基板１００に、電極１２０に接続するバンプ２００を形成する。この工程において配線基板１００は個片化されておらず、複数の配線基板１００が互いに繋がった状態になっている。
例えば半田ボールを用いてバンプ２００を形成する場合、電極１２０にフラックス(図示せず)を塗布し、フラックスを塗布した電極１２０上にバンプ形成材料となる半田ボールを載置する。そして半田ボールを溶融させ、その後凝固させることにより、バンプ２００が形成される。また半田ペーストを用いてバンプ２００を形成する場合、スキージを用いて半田ペーストを印刷することにより、電極１２０上に半田ペースト４２０（図示せず）を設ける。次いで半田ペーストを溶融させ、その後凝固させることにより、バンプ２００を形成する。なお、いずれの方法においても、バンプ２００は表面エネルギーが最小になる形状、すなわち球形になり、またバンプ２００の表面には酸化膜などの不動膜２１０が形成される。
次いで図７(ａ)の断面図に示すように、第１の配線基板１００を個片化する。次いで図７（ｂ）に示すように、個片化された第１の配線基板１００のバンプ２００に先端加工冶具３００を押し付ける。この時の押し付け速度は、１０００ｍｍ／秒以下であるのが好ましく、５０ｍｍ／秒以下が特に好ましい。これはバンプ２００の形成位置に小さなズレなどがある場合、先端加工時にバンプ２００に配線基板に平行な方向成分を含んだ衝撃応力が加わることで、バンプ２００が欠落することを防ぐためである。先端加工冶具３００を押しつける際の温度はバンプ形成材料の融点を超えない範囲であれば良い。例えば配線基板１００の温度を前記バンプ形成材料の融点（Ｋ）または固相線温度（Ｋ）に０．７５〜０．９５をかけた温度（Ｋ）に制御することで、他の電子部品との接合リフローにおける予備加熱（ｐｒｅ−ｈｅａｔｉｎｇ）工程時の第１の配線基板１００の反り形状を再現でき、その状態で先端加工することで、予備加熱工程時のバンプ先端位置の平面度を改善する効果を得ることもできる。ただし、融点より低い温度であっても、バンプ表面の酸化などは進むため、温度が高い場合は雰囲気、加熱時間などの制御をあわせて行うとよい。なお先端加工冶具３００の押し付け量（押し込み量）は、例えば荷重センサの検出地に基づいて制御されてもよい
このようにしてバンプ２００は固体状態において加工変形され、例えば図１（ａ）に示したような形状になる。
ここで、先端加工冶具３００について説明する。先端加工冶具３００は、第１の配線基板１００とバンプ２００を挟んで向かいあう冶具表面３０１と、この冶具表面に格子状に配置された凹形状部３１０と、凹形状部３１０の内部表面に形成された凸形状部からなるパタンを備えてもよい。
具体的には、図７（ｂ）に示すように、冶具表面３０１のバンプ２００に対応する位置に凹形状部３１０が形成される。なお、冶具表面３０１内における凹形状部３１０の形成位置は、必ずしも加工対象とする配線基板１００の品種毎に対応させる必要はなく、図７（ｃ）に示すように、等間隔にて格子状に配置してあれば良い。これにより異なる品種の配線基板１００であっても同じバンプピッチであれば、先端加工冶具３００が共用できる。ここで、図７（ｄ）は凹形状部３１０を冶具表面３０１側からみた拡大図であり、図７（ｅ）は図７（ｄ）のＣ−Ｃ´面での断面図である。これらに示すように凹形状部３１０の表面には前記バンプ表面の凹部２２０を形成するための、凸形状部３２０が形成されている。なお、先端加工冶具３００の表面は、バンプ２００の屑が付着しにくいように、例えばＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）コーティングや窒化処理が行われてもよい。
ここで、配線基板１００には、バンプ２００とは反対側の面に半導体チップ（図示せず）が実装されてもよい。さらに例えば半導体チップ上に樹脂層（図示せず）を設けることで、先端加工冶具３００による加工時に半導体チップが保護されてもよい。
半導体チップは、例えば図６（ａ）に示した工程の前に配線基板１００に実装されてもよいし、図６（ｂ）に示した工程の後に配線基板１００に実装されてもよい。後者の場合、配線基板１００を個片化する前に配線基板１００に実装されても良い。あるいは、球形のバンプが形成された配線基板を手配し、他の部品との接続工程の前にバンプ２００の加工変形処理を行っても良い。
いずれの場合においても、加工変形処理ではバンプ２００の体積変化を伴わないため、かつ、他の部品との接続工程にて再度溶融されるため、他の部品と接続された後のバンプ形状や大きさは、先端加工冶具３００による加工の有無や工程順に関わらず一定である。従って本実施形態によれば、配線基板１００を接続する他の部品の設計変更や接続信頼性の変化を伴わない。
次に、電極４１０を有する第２の配線基板４００を準備し、電極４１０上にフラックスを含む半田ペースト４２０の印刷を行う。その後、配線基板１００のバンプ２００が電極４１０上のフラックスを含む半田ペースト４２０の上にくるように位置合わせを行い、フラックスを含む半田ペースト４２０が印刷された第２の配線基板４００の電極４１０に、第１の配線基板１００上のバンプ２００の先端を接触させ、第２の配線基板４００に第１の配線基板１００を搭載する。この工程により、図１（ａ）の状態が得られる。
次に、第１の配線基板１００が搭載された第２の配線基板４００（図１（ａ）の状態）を例えばリフロー加熱するなどにより、バンプ２００及びフラックスを含む半田ペースト４２０を溶融させ、その後これらを凝固させる。これによりバンプ２００及び半田ペースト４２０は上下に対向する電極１２０と電極４１０の間において再び球形となるように一体化して、電極１２０と電極４１０は相互に接続され、図１（ｂ）の状態が得られる。このようにして第１の配線基板１００は第２の配線基板４００に実装される。
次に、本実施形態の作用効果について説明する。本実施形態において、凹部２２０はバンプ先端部からバンプ外周領域２３０にかけて形成されている。第１の配線基板１００を第２の配線基板４００に搭載した時、バンプ先端部は半田ペースト４２０と接触する。そして、第１の配線基板１００を搭載した第２の配線基板４００を加熱すると、半田ペースト４２０中のフラックスはバンプ先端部を介して、バンプ外周領域２３０に濡れ広がり、バンプ外周領域２３０における不動膜２１０を除去する。
この時、バンプ２００の表面に凹部２２０が無い場合や、凹部２２０が形成されていても半田ペースト４２０と接触するバンプ先端部からバンプ外周領域２３０にかけて形成されていない場合、フラックスがバンプ外周領域２３０に十分に回り込まないことがある。
本実施形態では、バンプ２００に凹部２２０がバンプ先端部からバンプ外周領域２３０にかけて形成されている。これにより、フラックスが、バンプ先端部から毛細管現象などにより凹部２２０をつたってバンプ外周領域２３０に濡れ広がるのを促進することができる。その結果、半田ペースト４２０と直接の接触が無いバンプ２００の表面領域においても、十分な量のフラックスが供給され、バンプ２００の表面の不動膜２１０が破れず、第１の配線基板１００と第２の配線基板４００とが接続できないという不都合を抑制できる。
さらに、実際には、製造工程において、温度による第１の配線基板１００の形状変化が起こる。このため、第１の配線基板１００が第２の配線基板４００に搭載された状態を示す図１（ａ）の状態から、バンプ２００を溶融させ、第１の配線基板１００と第２の配線基板４００との接合が完了した図１（ｂ）の状態までの過程において、バンプ２００はフラックスを含む半田ペースト４２０との接触を常には保てない。これにより、第１の配線基板１００と第２の配線基板４００との接合が阻害されてしまう恐れがある。以下、図１（ａ）を用いて、温度による第１の配線基板１００の形状変化に起因した不都合を、詳細に説明する。
第一に、実際には第１の配線基板１００上には、図の左右方向や奥行き方向に多くのバンプ２００が配置されており、図１（ａ）はその一部を開示する図である。常温において第１の配線基板１００を第２の配線基板４００に搭載し、図１（ａ）の状態とする時、例えば第１の配線基板１００の中央付近が図の下方に、外周部が図の上方に反っていた場合、複数のバンプ２００の複数の先端２０２の高さ分布は、この反りの影響を受け、略同様に変化する。その結果、第１の配線基板１００を第２の配線基板４００に搭載した図１（ａ）の状態において、フラックスを含む半田ペースト４２０と接触するバンプ２００と、接触しないバンプ２００とが生じうる。ただし、この場合、第１の配線基板１００を載置する時に、第２の配線基板４００側にやや押し込むなどにより、全てのバンプ２００の先端２０２を半田ペースト４２０と接触させることは可能である。この時、半田ペースト４２０は各バンプ２００の高さ方向の位置に合わせて変形する。またこの状態においてバンプ２００の先端２０２にはフラックスが供給される。
第二に、第１の配線基板１００と第２の配線基板４００とを接続するためバンプ２００の融点まで加熱していく過程において、第１の配線基板１００の温度が上昇し、例えば配線基板中央部が高く、外周部が低くなる反り形状に変化する場合がある。かかる現象が生じると、第１の配線基板１００の中央付近のバンプ２００が持ち上げられ、このバンプ２００は半田ペースト４２０から離れてしまう。
その後昇温が進み、バンプ２００の融点に達すると、各バンプ２００の溶融が開始される。その後、半田ペースト４２０との接触を保っていた第１の配線基板１００の外周部のバンプ２００が溶融し、電極４１０との接合が進むことで、第１の配線基板１００の位置が第２の配線基板４００側に移動する。この結果、第１の配線基板１００の中央付近のバンプ２００が再び半田ペースト４２０と接触し、この中央付近のバンプ２００による接合も行われ、遅れて接合が行われた第１の配線基板１００の中央付近のバンプ２００を含めて図１（ｂ）の状態となる。
しかし、昇温の過程で持ち上げられ、半田ペースト４２０と離れた状態となったバンプ２００には、再び半田ペースト４２０と接触するまで新たなフラックスの供給が無い状態となる。この状態であっても、半田ペースト４２０と接触している間にバンプ２００に濡れ広がったフラックスによって、バンプ２００の表面の不動膜２１０の除去は進むが、時間とともにフラックスは揮発し、また、不動膜２００除去のための反応が進むことで消耗が進み、やがてその作用を失うと再度バンプ２００の表面に新たな不動膜２１０が形成される。その後、半田ペースト４２０とバンプ２００とが接触しても、新たに形成された不動膜２１０により、接合が阻害される。
バンプ２００に凹部２２０が形成されていない場合は、バンプ２００の表面に濡れ広がったフラックスが少量であるため、より短い時間内にフラックスの消耗が進む。
バンプの表面の半田ペーストと接触する領域に凹部２２０が形成されている場合、凹部２２０にはフラックスが多く保持されるため、凹部２２０においてはフラックスが消耗するまでの時間を長くすることができる。しかし、その凹部２２０がバンプ外周領域２３０にかけて形成されていない場合には、第２の配線基板に第１の配線基板を搭載した状態において、凹部が、バンプ表面とフラックスを含む半田ペースト４２０またはフラックスの表面とにより、閉じられてしまう。その結果、フラックスが凹部２２０に閉じ込められ、フラックスがバンプ外周領域に十分に濡れ広がらない。このため、バンプ外周領域の不動膜２１０が十分に除去されないという不都合が生じうる。
本実施形態は、上述した、温度による第１の配線基板１００の形状変化に起因した不都合を回避可能に構成されている。具体的には、本実施形態においては、凹部２２０がバンプ２００の先端２０２からバンプ外周領域２３０にかけて形成されている。これにより、第１の配線基板１００などの反りにより、バンプ２００と半田ペーストが離れる状態が発生しても、凹部２２０の内部に多く保持されたフラックスの作用により、バンプ２００に不動膜が再形成されることを抑制することができる。また、凹部２２０がバンプ外周領域２３０にかけて形成されているため、再度フラックスを含む半田ペーストと接触した際の接合が容易になされる効果を得ることが出来る。
つまり、本実施形態において凹部２２０は、バンプ先端部から、バンプ外周領域２３０にかけて形成されているため、フラックスを含む半田ペースト４２０と接触するバンプ先端部からバンプ外周領域２３０に効果的にフラックスを運ぶ経路としての働きを有する。同時に凹部２２０はフラックスを保持する働きをも有し、実装時の反りなどでバンプ２００がフラックスを含む半田ペースト４２０と離れてしまった後も、凹部２２０に保持されたフラックの作用により、バンプ２００の表面への不動膜２１０の再形成を抑制することができる。
その他、本実施形態は次のような作用効果もある。本実施形態では、凹部２２０をバンプ先端部からバンプ外周領域２３０にかけて形成しているため、フラックスの溶剤（ｓｏｌｖｅｎｔ）分から発生する揮発ガスを溶融時のバンプ２００やフラックスを含む半田ペースト４２０の外に逃がすことが出来る。バンプ先端部を平坦にしたり、凹部２２０をバンプ先端部のみに設けると前記揮発ガス成分がバンプ材料中にトラップされてしまい接合を阻害したり、接合されてもボイドとして残存し信頼性を低下させる。本実施形態においては、凹部２２０は揮発ガス成分の流出経路としても働き、揮発ガス成分のトラップによる接続性低下を抑制することが出来る。
その他の作用効果としては、本実施形態では、上記したようにバンプ２００の表面には第１の配線基板１００への形成時の履歴などにより不動膜２１０が形成されている。不動膜２１０の融点はバンプ２００を構成している半田の融点より高いため、第２の配線基板４００に第１の配線基板１００を実装する工程において、バンプ２００の不動膜２１０の内部に溶融した半田が保持された状態になることがある。しかし、バンプ先端は、第１の配線基板１００への形成工程より後、かつ、第２の配線基板４００の電極４１０の上に載置される前に加工変形されている。さらに、バンプ先端部において不動膜２１０は変形しており、この変形部分において不動膜２１０は破れやすい。従って、不動膜２１０が破れずにバンプ２００が電極４１０と接続せずに接続不良となることを抑制できる。
その他の作用効果としては、本実施形態のバンプ２００は、バンプ先端部からバンプ外周領域２３０にかけて凹部２２０が形成されているが、溶融した半田は表面積が最小となるように、すなわち球形となるように形状変化する。このため、バンプ２００が溶融すると、バンプ２００は球形に変形しようとし、特に凹部２２０は、バンプ内部方向に凸状からバンプ外部方向に凸状に変形する。これらの変形時の機械的作用により不動膜２１０は破れやすい。この現象により、不動膜２１０が破れずにバンプ２００が電極４１０と接続しないことをさらに抑制できる。
その他の作用効果としては、本実施形態においては、バンプ先端部にかかる凹部２２０を形成しているため、あるいはバンプ２００の第２の例のように凹部２２０の形成幅を大きくし、バンプ先端部側に側面が複数の凹面からなる多角錐形状としているため、バンプ２００は特にバンプ外周領域２３０より先端側において、先細り形状とすることができる。第１の配線基板１００を第２の配線基板４００に搭載したとき、第２の配線基板４００の電極４１０上に印刷されたフラックスを含む半田ペースト４２０に接触済みのバンプ２００には第１の配線基板１００及び半導体チップの重さが加わるため、このバンプ２００を支持する半田ペースト４２０は配線基板に平行方向に押し出され、第１の配線基板１００は少し沈む。バンプ形状が先細り形状である場合、バンプ２００を支持する半田ペースト４２０の押し出し量は大きくなり、第１の配線基板１００の沈み込み量は大きくなる。従って、第１の配線基板１００に反りが生じていても、半田ペースト４２０に接触しないバンプ２００が発生することを抑制できる。
さらに、バンプ２００が先細り形状とした場合、第１の配線基板１００を第２の配線基板４００の上に搭載するときに、電極４１０の上に印刷されたフラックスを含む半田ペースト４２０にバンプ２００が押し込まれることによって基板平面方向に押し広げられるフラックスを含む半田ペースト４２０の量が削減され、これにより、隣り合うバンプ２００が短絡するリスクが小さい。従って、第１の配線基板１００のバンプ２００を第２の配線基板４００の電極４１０の上に塗布されたフラックスを含む半田ペースト４２０上に搭載するときの押し込み量を大きくできる。これにより、第１の配線基板１００の反りなどによる、バンプ２００の高さのバラツキがあっても、高さのあるバンプ２００をより第２の配線基板４００に接近した状態で搭載ができるため、高さの低いバンプ２００とフラックスを含む半田ペースト４２０の接触を確実なものとすることが出来る。これにより、フラックスの濡れ広がり量が増加し、不動膜２１０が破れずにバンプ２００が電極４１０と接続しないことをさらに抑制できる。
その他の作用効果としては、本実施形態のバンプ２００の高さｈは、隣り合うバンプ２００の中心間隔ｓ以下である。このため、バンプ２００が溶融、凝固して第２の配線基板４００の電極４１０と接続するときに、隣り合うバンプ２００が短絡することを抑制できる。
その他、本実施形態において、第１の配線基板１００と第２の配線基板４００との接続後の実装形態は、バンプ２００の加工変形を行わない場合と同一である。このため、実装後の信頼性を変えることなく、従って信頼性の再確認などを行うことなく、実装歩留まりを向上させるとの格別な効果を得ることができる。
なお、本実施形態において、バンプ２００は第１の配線基板１００及び同時に接続する他の電子部品の耐熱温度内で溶融する材料であれば半田バンプではなくてもよい。
また、バンプ２００の加工変形は、バンプ２００を第１の配線基板１００上に形成した後、かつ第１の配線基板１００を第２の配線基板４００に実装する工程の前であればどのタイミングであっても良い。
また、複数のバンプ２００は、バンプ先端部の形状がすべて同じである必要はない。例えば第１の配線基板１００の中央部に位置しているバンプ２００と周縁部に位置しているバンプ２００とで、バンプ先端部や凹部２２０の形状が互いに異なっていても良い。また、第１の配線基板１００が有するすべてのバンプ２００を加工変形してもよいし、一部のバンプ２００のみ加工変形しても良い。
＜実施形態２＞
図８（ａ）は、第２の実施形態にかかる電子部品に用いられるバンプ２００の形状を示す断面図であり、図８（ｂ）はバンプ２００を図８(ａ)のＡ−Ａ´面で切断して上方から見た図である。本実施形態は実施形態１を基本としている。以下、実施形態１と異なる点について詳細に説明する。
本実施形態にかかる電子部品は、第１の配線基板１００にバンプ２００を接続し、その後、バンプ２００に先端加工冶具３００を押しつけて凹部２２０を形成する際に、バンプ高さｈを、凹部２２０形成前のバンプ高さｈより小さくしている。バンプ高さｈを、凹部２２０形成前のバンプ高さｈより小さくする加工は、先端加工冶具３００内の形状を変えることで行って良い。例えば第１の実施形態で、先端加工冶具３００の凹形状部３１０内の凸形状部３２０のみをバンプ２００と接触させたが、凹形状部３１０の内面とも接触させる構造としたり、あるいは先端加工冶具３００の押し込み量を大きくしたりすることでバンプ全体の変形を発生させるようにしても良い。なお、バンプ高さｈを、凹部２２０形成前のバンプ高さｈより小さくする加工は、必ずしも凹部２２０の形成と同時に行う必要はない。
本実施形態においては、先端加工冶具３００を押しつけ凹部２２０を形成した後、つまり図８（ａ）の状態でのバンプ２００の高さｈが、凹部２２０形成前のバンプ高さ、すなわち図６（ｂ）の状態のバンプ２００の高さｈより、小さくなっている。この高さが小さく加工変形されたバンプ２００を加熱し再び溶融させると、溶融と同時に球形に戻ることで、バンプの高さｈは、第１の配線基板１００に接続、形成した時のバンプ高さｈに変化する。つまり溶融によってバンプ高さｈが大きくなる形状変化をする。この形状変化には不動膜２１０の破壊を促す効果があると共に、バンプ２００が溶融し、酸化膜が機械的に破壊された最も接合に有利な瞬間に、フラックスを含む半田ペースト４２０と接触させる効果を有している。以下、具体的に説明する。
上記のように実装工程における加熱過程において、第１の配線基板１００の反り形状が変化し、一部のバンプ２００は持ち上げられ、対応する電極４１０上の半田ペースト４２０から離れてしまう。その後昇温が進み、バンプ形成材料の融点に達すると、各バンプ２００の溶融が開始されるが、個々のバンプ２００が溶融するタイミングには、隣接するバンプ２００であっても、わずかながら時間差がある。
凹部２２９を形成した後のバンプ高さｈを、バンプ２００を第１の配線基板１００に形成した状態より小さくしていない場合、溶融前後でバンプ形状は共に球形であり、バンプ高さもほぼ同じとなる。このため持ち上げられた状態にあるバンプ２００が溶融しても半田ペースト４２０と離れたままであり、その後、他のバンプ２００が溶融することによって、第１の配線基板１００と第２の配線基板４００の距離が近づき、半田ペースト４２０と接触するまで接合が出来ない。
本実施形態では溶融状態での形状である球形から、先端加工冶具３００による加工変形をもってバンプ２００の高さを低くしてあるため、第１の配線基板１００を第２の配線基板４００に搭載した段階で、これらの電極間の距離は既に近接している。さらに浮いた状態にあるバンプ２００が先に溶融した場合も、バンプ２００が溶融により球形に再び戻ることでバンプ高さが高くなる変化をするため、溶融した瞬間、つまりもっとも接合に有利な状態でバンプ２００は対向する電極４１０上のフラックスを含む半田ペースト４２０と接触する。従って、第１の配線基板１００の反りなどによるバンプ高さのバラツキや変動及びバンプ毎の溶融の時間差によるバンプ２００が、電極４１０と接続しないことを抑制できる。
球形におけるバンプ高さｈは、バンプ幅の最大幅ｗと近い値となるため、先端加工冶具による加工変形工程にてｈ＜ｗとすることで上記の効果を期待でき、さらにバンプ高さｈをバンプ幅の最大値ｗの０．８倍以下とすることがさらに望ましい。ただし扁平にしすぎると、隣接バンプ２００との間隙が狭くなり、この結果実装時の短絡リスクがあがるため、０．４倍以上が望ましい。
また、バンプ２００の先端２０２は、バンプ２００を第１の配線基板１００に接続、形成した時には、電極１２０平面に垂直かつ電極１２０の中心位置を通る直線上にあり、凹部２２０形成による加工変形前後でバンプ２００の先端の基板平面方向の位置を変化させない事が望ましい。バンプ２００の先端が前記位置からずれてしまうと、第１の配線基板１００の実装工程などでの位置決めが困難になったり、印刷されたフラックスを含む半田ペースト４２０からバンプ２００の先端が外れることで、フラックスを含む半田ペースト４２０との接触面積が小さくなり、バンプ２００にフラックスの供給が十分に行えなくなるという不都合が生じうるためである。
また、本実施形態においては、図８（ｂ）に示されるとおり、バンプ２００の表面に形成する凹部２２０の断面形状をＶ字の溝状とし、またバンプ２００の先端２０２からバンプ２００の側面に伸びるように配置した溝を、バンプ幅ｗの最大点まで到達させている。これにより、さらに効率的にフラックスをバンプ２００の側面に濡れ広がらせる効果が得られる。
図９の各図は、溝状の凹部２２０の断面形状を示す概略図である。図９（ａ）において溝状の凹部２２０は底部が鋭角になっており、バンプ２００の表面との境界部分はなだらかになっている。
図９（ｂ）において溝状の凹部２２０は、底面が円弧状であり、かつバンプ２００の表面との境界部分がなだらかになっている。図９（ｃ）において溝状の凹部２２０は、底部、及びバンプ２００の表面との境界部分の双方が鋭角になっている。図９（ｄ）において溝状の凹部２２０は、バンプ２００の表面との境界部分が鋭角になっているが、底部はなだらかになっている。なお、いずれの場合においても、溝状の凹部２２０の幅は溝状の凹部２２０の深さより大きく、例えば深さの２倍以上４倍以下であるのが好ましい。
本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、溝状の凹部２２０を形成することにより、第１の実施形態に示した不動膜２１０が溝状の凹部２２０において薄くなり、不動膜２１０が破れやすくなる。従って、不動膜２１０が破れずにバンプ２００が電極４１０と接続しないことをさらに抑制できる。
また溝状の凹部２２０の断面形状が図９(ａ)又は（ｃ）に示した形状を有している場合、第２の配線基板４００の電極４１０上の半田ペースト４２０に含まれるフラックスが、より効果的な毛細管現象により、バンプ外周への濡れ広がりが促進される。従って、バンプ２００がさらに電極４１０に接続しやすくなる。この際、溝状の凹部の一端は、バンプ先端部に位置し、他端はバンプ先端部に位置しないように形成されるのが望ましい。
また溝状の凹部２２０の断面形状が図９(ｂ)に示した形状を有している場合、先端加工冶具３００に付着する半田くずが少なくなる。従って、先端加工冶具３００の寿命や清掃間隔が長くなり、また安定した仕上がり品質が得られる。なお、図９（ａ）乃至（ｄ）に示した溝状の凹部２２０は第１の実施形態においても適用可能であり、第２の実施形態と同様の効果を得ることができる。
図１０(ａ)は、凹部２２０の形成による加工変形前のバンプ２００の結晶の組織を示す模式図である。上記したように、バンプ２００は、電極１２０の上で溶融して凝固することにより形成されている。
図１０（ｂ）は、凹部２２０の形成による加工変形後のバンプ２００の結晶の組織を示す模式図である。バンプ先端部は加工変形され、凸部を形成している。このため、凸部の表面近傍において結晶粒は、他の部分と比較して微細（ｆｉｎｅ）になっている。詳細には、凸部の表面近傍において、結晶粒は、表面に対して垂直な方向の径が、表面に並行な方向の径より小さくなっている。
＜実施形態３＞
図１１は、第３の実施形態にかかる電子部品の製造方法を示す概略図である。この電子部品の製造方法は、先端加工冶具３００の構成を除いて、第１の実施形態に示した電子部品の製造方法と同様の構成である。
先端加工冶具３００は、基板保持部３３０、ベース部材３４０、及び先端押圧部３５０を有する。基板保持部３３０は、第１の配線基板１００を裏面側から保持する。ベース部材３４０は、基板保持部３３０に保持されている第１の配線基板１００の表面の上方に位置しており、バンプ２００と対向する位置に開口３４２を有する。開口３４２の中には、基板保持部３３０から延伸している複数の延伸部３３２が位置している。延伸部３３２は、ベース部材３４０のうちバンプ２００と対向しない側から、開口３４２の中に入り込んでいる。
複数の延伸部３３２それぞれには、先端押圧部３５０が取り付けられている。先端押圧部３５０は、例えば板状の部材であり、一辺３５２が延伸部３３２の先端部に、回転軸３３４を用いて回転可能に取り付けられている。先端押圧部３５０のうち一辺３５２とは反対側の辺は、開放端３５４になっている。非動作時において先端押圧部３５０は、一辺３５２から開放端３５４に向かうにつれて互いに離れる方向に開いている。この状態において、開放端３５４は平面視において開口３４２の外側に位置している。
バンプ２００を加工変形するとき、駆動機構（図示せず）が基板保持部３３０とベース部材３４０の相対距離を縮める。すると先端押圧部３５０によって囲まれた空間の中に、バンプ２００が入り込む。また、ベース部材３４０の開口３４２の縁が先端押圧部３５０のうち一辺３５２と開放端３５４の間の部分に接し、この部分で先端押圧部３５０を押す。これにより、先端押圧部３５０は、回転軸３３４を中心として、開放端３５４が互いに近づく方向に回転する。これにより、バンプ２００は先端押圧部３５０によって押圧され、加工変形する。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、バンプ２００は、先端押圧部３５０によって囲まれた空間の中に入り込んだ後、先端押圧部３５０に挟み込まれることにより加工変形する。このため、第１の配線基板１００の位置が水平方向にずれたと場合でも、この位置ずれは先端押圧部３５０がバンプ２００を挟み込むときに修整されるため、バンプ２００を加工変形することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば、前記実施形態では、第２の配線基板４００の電極４１０上にフラックスを含む半田ペースト４２０を印刷したが、この代わりに、フラックスを印刷してもよい。または、第１の配線基板１００はバンプ２００を介して第２の配線基板４００以外の電子部品に接続されてもよい。または、実施形態１、２を組み合わせても良い。
１００ 第１の配線基板
１２０ 電極
２００ バンプ
２０２ バンプの先端
２０４ 稜線
２１０ 不動膜
２２０ 凹部
２３０ バンプ外周領域
２４０ バンプ切断面
３００ 先端加工冶具
３０１ 冶具表面
３１０ 凹形状部
３２０ 凸形状部
３３０ 基板保持部
３３２ 延伸部
３４０ ベース部材
３４２ 開口
３５０ 先端押圧部
３５４ 開放端
４００ 第２の配線基板
４１０ 電極
４２０ 半田ペースト

Claims (18)

  1. 第１の配線基板上にバンプ形成材料を載置する工程と、
    前記バンプ形成材料を溶融し前記第１の配線基板にバンプを形成する工程と、
    前記形成されたバンプに冶具を押し付けて、前記バンプの先端を含む所定領域を占めるパンプ先端部に一部がかかる凹部を形成する工程と、
    を含むことを特徴とする電子部品製造方法。
  2. 前記バンプ先端部は、
    前記第１の配線基板のバンプ載置面から前記バンプの先端までの距離をｈとすると、前記バンプ載置面に垂直方向の前記バンプの先端からの距離がｈ／４以下の領域である請求項１に記載の電子部品製造方法。
  3. 第１の配線基板上にバンプ形成材料を載置する工程と、
    前記バンプ形成材料を溶融し前記第１の配線基板にバンプを形成する工程と、
    前記形成されたバンプに冶具を押し付けて、前記バンプの先端を含む所定領域を占めるパンプ先端部に一部がかかる凹部を形成する工程と、
    第２の配線基板の電極上にフラックスを含む半田ペーストまたはフラックスを印刷する工程と、
    前記フラックスを含む半田ペーストまたは前記フラックスが印刷された前記第２の配線基板の電極に、前記第１の配線基板上の前記バンプの先端を接触させ、前記第２の配線基板に前記第１の配線基板を搭載する工程と、
    前記第１の配線基板が搭載された第２の配線基板を加熱する工程と、を含み、
    前記凹部は、前記第２の配線基板に前記第１の配線基板を搭載し、かつ、前記加熱を行う前の状態において、前記フラックスを含む半田ペーストまたは前記フラックスと接触する領域であるバンプ先端部から前記フラックスを含む半田ペーストまたは前記フラックスと接触しないバンプ外周領域にかけて形成されていることを特徴とする電子部品製造方法。
  4. 前記凹部は溝状に形成された請求項１から３のいずれか一に記載の電子部品製造方法。
  5. 前記溝状の凹部は、
    一端が前記バンプ先端部に位置し、他端は前記バンプ先端部に位置しないように形成されている請求項４に記載の電子部品製造方法。
  6. 前記バンプの表面上の点であって、前記第１の配線基板のバンプ載置面から最も遠い点であるバンプの先端から前記バンプ載置面までの距離ｈに対して、
    前記バンプ載置面に垂直方向における、前記バンプの先端から前記溝状の凹部の前記他端までの距離は、ｈ／４以上である請求項５に記載の電子部品製造方法。
  7. 前記バンプの表面上の点であって、前記第１の配線基板のバンプ載置面から最も遠い点であるバンプの先端から前記バンプ載置面までの距離ｈに対して、
    前記バンプ載置面に垂直方向における、前記バンプの先端から前記溝状の凹部の前記他端までの距離は、ｈ／２以上である請求項５に記載の電子部品製造方法。
  8. 前記バンプの表面上の点であって、前記第１の配線基板のバンプ載置面から最も遠い点であるバンプの先端が、バンプ中心線上に形成される請求項１から７のいずれか一に記載の電子部品製造方法。
  9. 前記バンプの表面上の点であって、前記第１の配線基板のバンプ載置面から最も遠い点であるバンプの先端が、複数形成される請求項１から７のいずれかに一に記載の電子部品製造方法。
  10. 前記凹部はバンプ表面に楕円状に形成されている請求項１から９のいずれか一に記載の電子部品製造方法。
  11. 前記バンプ形成材料を溶融して前記第１の配線基板に形成するバンプが球形となるように形成する請求項１から１０のいずれか一に記載の電子部品製造方法。
  12. 前記冶具を押し付けて前記凹部を形成する工程は、
    前記冶具を押しつけた後のバンプの高さが、前記バンプ形成材料を溶融して前記第１の配線基板に形成した時のバンプの高さより、低くする工程を含む請求項１から１１のいずれか一に記載の電子部品製造方法。
  13. 前記冶具が、
    前記第１の配線基板と前記バンプを挟んで向かいあう冶具表面と、
    前記冶具表面に格子状に配置された凹形状部と、
    前記凹形状部の内部表面に形成された凸形状部からなるパタンを備える請求項１から１２のいずれか一に記載の電子部品製造方法。
  14. 前記凹部を形成する工程は、前記バンプ形成材料の融点以下の温度にて行う請求項１から１３のいずれか一に記載の電子部品製造方法。
  15. 前記第１の配線基板が搭載された第２の配線基板を加熱する工程は、前記バンプを再び球形に形成する請求項３に記載の電子部品製造方法。
  16. バンプが形成された第１の配線基板であって、前記バンプには、前記バンプの先端を含む所定領域を占めるパンプ先端部に一部がかかる凹部を形成されている第１の配線基板を用意する工程と、
    第２の配線基板の電極上にフラックスを含む半田ペーストまたはフラックスを印刷する工程と、
    前記フラックスを含む半田ペーストまたは前記フラックスが印刷された前記第２の配線基板の電極に、前記第１の配線基板上の前記バンプの先端を接触させ、前記第２の配線基板に前記第１の配線基板を搭載する工程と、
    前記第１の配線基板が搭載された第２の配線基板を加熱する工程と、を含み、
    前記凹部は、前記第２の配線基板に前記第１の配線基板を搭載し、かつ、前記加熱を行う前の状態において、前記フラックスを含む半田ペーストまたは前記フラックスと接触する領域であるバンプ先端部から前記フラックスを含む半田ペーストまたは前記フラックスと接触しないバンプ外周領域にかけて形成されていることを特徴とする電子部品製造方法。
  17. 第１の配線基板と、前記配線基板に接続されたバンプと、を備え、
    前記バンプは、
    前記バンプの先端を含む所定領域であって、前記第１の配線基板のバンプ載置面から前記バンプの先端までの距離をｈとすると、前記バンプ載置面に垂直方向の前記バンプの先端からの距離がｈ／４以下の領域であるバンプ先端部に一部がかかる凹部を一以上形成されていることを特徴とする電子部品。
  18. 請求項１３に記載の冶具。
JP2009190482A 2008-08-21 2009-08-19 電子部品製造方法、電子部品、及び、冶具 Pending JP2010074153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009190482A JP2010074153A (ja) 2008-08-21 2009-08-19 電子部品製造方法、電子部品、及び、冶具

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008212645 2008-08-21
JP2009190482A JP2010074153A (ja) 2008-08-21 2009-08-19 電子部品製造方法、電子部品、及び、冶具

Publications (1)

Publication Number Publication Date
JP2010074153A true JP2010074153A (ja) 2010-04-02

Family

ID=41695413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009190482A Pending JP2010074153A (ja) 2008-08-21 2009-08-19 電子部品製造方法、電子部品、及び、冶具

Country Status (3)

Country Link
US (1) US20100044416A1 (ja)
JP (1) JP2010074153A (ja)
CN (1) CN101656216A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132880A1 (ja) * 2011-03-25 2012-10-04 株式会社村田製作所 セラミック多層基板
JP2014160705A (ja) * 2013-02-19 2014-09-04 Kyocera Corp 配線基板、これを用いた実装構造体、これを用いた電子装置および配線基板の製造方法
CN105303973A (zh) * 2014-06-27 2016-02-03 群创光电股份有限公司 电子显示装置及其组装方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833033B2 (en) 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
US9105533B2 (en) 2011-07-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure having a single side recess
CN113169149A (zh) * 2019-05-31 2021-07-23 京东方科技集团股份有限公司 显示背板及其制备方法和显示装置
JP7464541B2 (ja) 2019-05-31 2024-04-09 京東方科技集團股▲ふん▼有限公司 表示バックプレート及びその製作方法、表示パネル及びその製作方法、表示装置
US11600747B2 (en) 2019-08-16 2023-03-07 Boe Technology Group Co., Ltd. Display backplane and method of manufacturing the same, display device
JP6767665B1 (ja) * 2020-06-10 2020-10-14 千住金属工業株式会社 バンプ電極基板の形成方法
CN115476026A (zh) * 2021-05-31 2022-12-16 一汽-大众汽车有限公司 一种电阻点焊方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
US7007833B2 (en) * 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US6426636B1 (en) * 1998-02-11 2002-07-30 International Business Machines Corporation Wafer probe interface arrangement with nonresilient probe elements and support structure
US6137063A (en) * 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
US6742701B2 (en) * 1998-09-17 2004-06-01 Kabushiki Kaisha Tamura Seisakusho Bump forming method, presoldering treatment method, soldering method, bump forming apparatus, presoldering treatment device and soldering apparatus
JP2000150560A (ja) * 1998-11-13 2000-05-30 Seiko Epson Corp バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
US6562545B1 (en) * 1999-09-17 2003-05-13 Micron Technology, Inc. Method of making a socket assembly for use with a solder ball
JP2004221502A (ja) * 2003-01-17 2004-08-05 Nec Electronics Corp バンプ電極付き配線基板及びその製造方法
US6984996B2 (en) * 2003-05-01 2006-01-10 Celerity Research, Inc. Wafer probing that conditions devices for flip-chip bonding
US7410088B2 (en) * 2003-09-05 2008-08-12 Matsushita Electric Industrial, Co., Ltd. Solder preform for low heat stress laser solder attachment
TWI263856B (en) * 2004-11-22 2006-10-11 Au Optronics Corp IC chip, IC assembly and flat display
US7611040B2 (en) * 2005-05-24 2009-11-03 Panasonic Corporation Method for forming solder bump and method for mounting semiconductor device using a solder powder resin composition
JP4251458B2 (ja) * 2005-12-21 2009-04-08 Ｔｄｋ株式会社 チップ部品の実装方法及び回路基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132880A1 (ja) * 2011-03-25 2012-10-04 株式会社村田製作所 セラミック多層基板
US9681534B2 (en) 2011-03-25 2017-06-13 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
JP2014160705A (ja) * 2013-02-19 2014-09-04 Kyocera Corp 配線基板、これを用いた実装構造体、これを用いた電子装置および配線基板の製造方法
CN105303973A (zh) * 2014-06-27 2016-02-03 群创光电股份有限公司 电子显示装置及其组装方法

Also Published As

Publication number Publication date
CN101656216A (zh) 2010-02-24
US20100044416A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
JP2010074153A (ja) 電子部品製造方法、電子部品、及び、冶具
JP6197319B2 (ja) 半導体素子の実装方法
JP2008244186A (ja) 回路基板、半導体装置、及び半田バンプの形成方法
JP5542470B2 (ja) はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法
KR100764668B1 (ko) 플립칩 접속용 기판 및 그 제조방법
JP2007081064A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2007258448A (ja) 半導体装置
JP5889160B2 (ja) 電子機器の製造方法
JP2004281634A (ja) 積層実装型半導体装置の製造方法
JP2008124363A (ja) 半導体装置
JP2010129555A (ja) 金属膜の転写供給方法
JP4144553B2 (ja) 半導体装置の製造方法
JP2005197488A (ja) 突起電極及びボンディングキャピラリ並びに半導体チップ
JP2010056181A (ja) 半導体装置
JP2007214332A (ja) 半導体実装モジュールと、この半導体実装モジュールの製造方法
JP4913650B2 (ja) 配線基板の製造方法
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
KR20090069825A (ko) 솔더 범프 제작용 템플릿
JP5576053B2 (ja) 半導体装置の製造方法、及び回路基板シート
JP2009026817A (ja) 配線基板のパッド構造、配線基板、電極部の取付構造
JPH11150151A (ja) 集積回路チップの実装構造および方法
JP2011108947A (ja) 半導体装置の製造方法
US20100230152A1 (en) Method of soldering electronic component, and electronic component
JP5651430B2 (ja) 電子部品の実装方法
JP2005026628A (ja) 半導体素子実装方法