JP5889160B2 - 電子機器の製造方法 - Google Patents
電子機器の製造方法 Download PDFInfo
- Publication number
- JP5889160B2 JP5889160B2 JP2012229799A JP2012229799A JP5889160B2 JP 5889160 B2 JP5889160 B2 JP 5889160B2 JP 2012229799 A JP2012229799 A JP 2012229799A JP 2012229799 A JP2012229799 A JP 2012229799A JP 5889160 B2 JP5889160 B2 JP 5889160B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- recess
- solder bump
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 229910000679 solder Inorganic materials 0.000 claims description 173
- 239000000758 substrate Substances 0.000 claims description 39
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 239000007787 solid Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 28
- 238000010438 heat treatment Methods 0.000 description 14
- 239000008188 pellet Substances 0.000 description 6
- 238000001816 cooling Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 2
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 2
- 238000011038 discontinuous diafiltration by volume reduction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
図1を参照して、本実施の形態1に係る電子機器の製造方法について説明する。本実施の形態1に係る電子機器の製造方法は、はんだバンプによる接続部を有する電子機器の製造方法であり、凹部が形成されたはんだバンプ形成冶具と、板状のはんだ部材とを準備する工程(S01)と、凹部にはんだ部材を配置する工程(S02)と、電極を含む基板または電子部品を、はんだ部材が設置された凹部を電極が覆うように配置する工程(S03)と、はんだ部材を加熱して溶融させ、電極にはんだ部材が固着することにより、はんだバンプを形成する工程(S04)とを備える。
次に、図6〜9を参照して、本実施の形態2について説明する。本実施の形態に係る電子機器の製造方法は、基本的には、実施の形態1と同様の構成を備えるが、面積および高さの異なるはんだバンプ7a,7bを形成する点で異なる。
Claims (3)
- 底面部を有する凹部が形成されたはんだバンプ形成冶具と、前記凹部の深さよりも小さい厚みを有する板状のはんだ部材とを準備する工程と、
前記凹部に前記はんだ部材を配置する工程と、
電極を含む基板または電子部品を、前記はんだ部材が設置された前記凹部を前記電極により塞ぐように配置する工程と、
前記はんだ部材を加熱して溶融させ、溶融することにより前記凹部の深さよりも厚みを増した前記はんだ部材が前記電極に固着することにより、はんだバンプを形成する工程とを備える、電子機器の製造方法。 - 前記準備する工程では、
前記深さの異なる複数個の前記凹部が形成された前記はんだバンプ形成冶具と、前記厚みの異なる複数個の前記はんだ部材とが準備され、
前記配置する工程では、
前記凹部の前記深さに応じて、前記厚みの異なる前記はんだ部材が配置される、請求項1に記載の電子機器の製造方法。 - 前記準備する工程では、
平面形状の異なる複数個の前記凹部が形成された前記はんだバンプ形成冶具と、平面形状の異なる複数個の前記はんだ部材とが準備され、
前記配置する工程では、
前記凹部の前記平面形状に応じて、前記平面形状の異なる前記はんだ部材が配置される、請求項1または2に記載の電子機器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012229799A JP5889160B2 (ja) | 2012-10-17 | 2012-10-17 | 電子機器の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012229799A JP5889160B2 (ja) | 2012-10-17 | 2012-10-17 | 電子機器の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014082362A JP2014082362A (ja) | 2014-05-08 |
JP2014082362A5 JP2014082362A5 (ja) | 2014-11-20 |
JP5889160B2 true JP5889160B2 (ja) | 2016-03-22 |
Family
ID=50786282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012229799A Active JP5889160B2 (ja) | 2012-10-17 | 2012-10-17 | 電子機器の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5889160B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117581342A (zh) * | 2021-06-30 | 2024-02-20 | 株式会社力森诺科 | 焊料凸块形成用部件 |
TW202320599A (zh) * | 2021-06-30 | 2023-05-16 | 日商昭和電工材料股份有限公司 | 焊料凸塊形成方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04321230A (ja) * | 1990-12-04 | 1992-11-11 | Nec Corp | 半田供給方法 |
JPH09199504A (ja) * | 1996-01-18 | 1997-07-31 | Nec Corp | 半田供給方法 |
JP3401391B2 (ja) * | 1996-04-16 | 2003-04-28 | 日本特殊陶業株式会社 | 半田バンプを有する基板の製造方法 |
JP4811655B2 (ja) * | 2006-07-05 | 2011-11-09 | 日立金属株式会社 | 異径ボール搭載用治具及び異径ボール搭載方法 |
JP2012049207A (ja) * | 2010-08-25 | 2012-03-08 | Ulvac Seimaku Kk | バンプ形成方法 |
-
2012
- 2012-10-17 JP JP2012229799A patent/JP5889160B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014082362A (ja) | 2014-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101156819B1 (ko) | 솔더볼의 무플럭스 마이크로-피어싱 방법 및 이를 채용한 장치 | |
US5796590A (en) | Assembly aid for mounting packaged integrated circuit devices to printed circuit boards | |
JP6344919B2 (ja) | プリント回路板及び積層型半導体装置 | |
JP6197319B2 (ja) | 半導体素子の実装方法 | |
US11658099B2 (en) | Flip chip curved sidewall self-alignment features for substrate and method for manufacturing the self-alignment features | |
JP2010074153A (ja) | 電子部品製造方法、電子部品、及び、冶具 | |
TW201212761A (en) | Manufacturing method of printed circuit board unit, manufacturing apparatus thereof, manufacturing method of electronic component, and electronic component | |
JP2006210852A (ja) | 表面実装型回路部品を実装する回路基板及びその製造方法 | |
US9837292B2 (en) | Underfill dispensing with controlled fillet profile | |
JP2007042762A (ja) | 半導体装置およびその実装体 | |
JP6492768B2 (ja) | 電子装置及びはんだ実装方法 | |
US20160064320A1 (en) | Coupling of an interposer to a package substrate | |
JP2010177604A (ja) | 半導体製造方法及び製造装置 | |
KR102420126B1 (ko) | 반도체 소자 | |
JP5889160B2 (ja) | 電子機器の製造方法 | |
JP2013157377A (ja) | 半導体装置の半田付け方法および半田付け治具 | |
JP6213946B2 (ja) | 回路基板の接合方法及び半導体モジュールの製造方法 | |
JP2007258448A (ja) | 半導体装置 | |
JP2008124363A (ja) | 半導体装置 | |
JP2004281634A (ja) | 積層実装型半導体装置の製造方法 | |
US20150373845A1 (en) | Electronic component mounting structure and method of manufacturing electronic component mounting structure | |
JP2013115135A (ja) | 複数のチップ間の高精度アライメントに利用するスタッドの組合せの作成 | |
JP4144553B2 (ja) | 半導体装置の製造方法 | |
TW201212136A (en) | Manufacturing method of wiring substrate having solder bump, and mask for mounting solder ball | |
JP2010258173A (ja) | 半導体パッケージ部品の実装方法と実装構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141007 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5889160 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |