JP2014082362A - 電子機器の製造方法 - Google Patents

電子機器の製造方法 Download PDF

Info

Publication number
JP2014082362A
JP2014082362A JP2012229799A JP2012229799A JP2014082362A JP 2014082362 A JP2014082362 A JP 2014082362A JP 2012229799 A JP2012229799 A JP 2012229799A JP 2012229799 A JP2012229799 A JP 2012229799A JP 2014082362 A JP2014082362 A JP 2014082362A
Authority
JP
Japan
Prior art keywords
solder
recess
electronic device
electrode
solder bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012229799A
Other languages
English (en)
Other versions
JP2014082362A5 (ja
JP5889160B2 (ja
Inventor
Shinsuke Asada
晋助 浅田
Tsuneo Hamaguchi
恒夫 濱口
Kenichi Hayashi
建一 林
Yoshihiro Yamaguchi
義弘 山口
Hidetoshi Ishibashi
秀俊 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012229799A priority Critical patent/JP5889160B2/ja
Publication of JP2014082362A publication Critical patent/JP2014082362A/ja
Publication of JP2014082362A5 publication Critical patent/JP2014082362A5/ja
Application granted granted Critical
Publication of JP5889160B2 publication Critical patent/JP5889160B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】面積が大きく、高さばらつきが抑制されたはんだバンプを形成できる電子機器の製造方法を提供する。
【解決手段】凹部2が形成されたはんだバンプ形成治具1と、板状のはんだ部材3とを準備する工程と、凹部2にはんだ部材3を配置する工程と、電極5を含む基板4または電子部品を、はんだ部材3が設置された凹部2を電極5が覆うように配置する工程と、3はんだ部材3を加熱して溶融させ、電極5にはんだ部材3が固着することにより、はんだバンプを形成する工程とを備える。
【選択図】図2

Description

本発明は、電子機器の製造方法に関し、特に、はんだバンプによる接続部を有する電子機器の製造方法に関する。
半導体素子等の能動部品や、コンデンサ、抵抗等の受動部品からなる電子部品と、配線が形成された基板とは、はんだにより接合されている。
一般に、はんだ接合の方法として2つの方法が存在する。第1の方法は、はんだペレットを用いる方法である。この方法では、はんだペレットを電子部品の電極に対応する基板上の電極部に配置して、該はんだペレットを電子部品と基板とで挟んだ状態で加熱することで、はんだ接合する。このため、はんだペレットを所定の位置に保持しておく必要があるが、電極サイズが小さい場合には、はんだペレットを保持しておくことが困難となる。また、はんだペレットを配置するため生産性が悪い。
第2の方法は、はんだバンプを用いる方法である。この方法では、予め、電子部品の電極にはんだバンプを形成しておき、一方、基板の電極には印刷等の方法によりソルダーペーストを供給しておく。電子部品と基板とを位置合わせした後、押しつけて加熱することにより、はんだバンプとソルダーペーストを溶融させてはんだ接合する。また、はんだバンプは、基板上の電極に形成することもあり、この場合にはソルダーペーストは用いないことが多い。なお、はんだバンプの形状は、微細な概球形として形成されることが多い。
基板にはんだバンプを形成する方法として、特開平8−56071号公報には、基板の電極部に対応する位置に穴が設けられたマスクを基板に載置し、該穴にはんだボールを挿入してからはんだボールが動かないように拘束した状態でリフロー加熱炉で加熱して、基板上にはんだバンプを形成する方法が開示されている。
また、特開2001−44231号公報には、はんだバンプ形成用貫通孔を有するはんだバンプ形成用治具を基板表面に載置し、印刷用マスクを介してはんだペーストを印刷することによりはんだバンプ形成用貫通孔にはんだペーストを充填し、充填されたはんだペーストを溶融してはんだバンプを形成する方法が開示されている。また、特開2001−44231号公報では、平坦化治具を用いることで、上面を平坦にしたバンプを形成している。
一方、電力用半導体装置に用いられる電子部品や基板においては、はんだバンプによる接続部の電気抵抗または熱抵抗低減のため、はんだバンプは広い接合面積を確保できるように形成される必要がある。
特開平8−56071号公報 特開2001−44231号公報
しかしながら、特開平8−56071号公報のはんだボールを用いる方法では、マスク開口部に対し少し小さい径のはんだボールをリフロー加熱することによりはんだバンプを形成するため、はんだバンプははんだボールの径とほぼ同等の大きさに形成される。このとき、マスク開口部を広げて、大面積のはんだバンプを形成しようとすると、はんだボールと基板との濡れ広がり方によってはんだバンプの面積および高さにばらつきが生じる。ばらつきが生じたはんだバンプを用いてはんだ接合を行うと、接続不良の原因となる問題があった。
また、特開2001−44231号公報のソルダーペーストを用いる方法では、はんだをロジンなどに混ぜてペースト状にしたソルダーペーストを用いるため、ソルダーペーストにおけるはんだ粒子の含有量が例えば50体積%程度と制限され、溶融後に体積が減少する。よって、はんだバンプの面積は、印刷領域の面積よりも小さく形成される問題があった。
本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、面積が大きく、高さばらつきが抑制されたはんだバンプを形成できる電子機器の製造方法を提供することにある。
ここで、はんだバンプの「面積」とは、はんだバンプにおいて電極を含む基板または電子部品と接合している面の面積をいう。また、はんだバンプの「高さ」とは、はんだバンプにおいて電極を含む基板または電子部品と接合している面を基準としたときの、該面の反対側に位置する面と該面との最短距離をいう。
本発明の電子機器の製造方法は、凹部が形成されたはんだバンプ形成治具と、板状のはんだ部材とを準備する工程と、凹部にはんだ部材を配置する工程と、電極を含む基板または電子部品を、はんだ部材が設置された凹部を電極が覆うように配置する工程と、はんだ部材を加熱して溶融させ、電極にはんだ部材が固着することにより、はんだバンプを形成する工程とを備える。
これにより、面積が大きく、高さばらつきが抑制されたはんだバンプを形成することができる。
本発明の電子機器の製造方法は、板状のはんだ部材を用いるため、面積の大きいはんだバンプを形成することができる。また、はんだ部材は凹部と基板または電子部品の電極とで覆われた状態で溶融されてはんだバンプを形成するため、はんだバンプの高さは凹部の深さに制限でき、高さばらつきを抑制することができる。
本実施の形態1に係る電子機器の製造方法において、準備する工程(S01)の一例を説明するための断面図である。 本実施の形態1に係る電子機器の製造方法において、配置する工程(S02)の一例を説明するための断面図である。 本実施の形態1に係る電子機器の製造方法において、配置する工程(S03)の一例を説明するための断面図である。 本実施の形態1に係る電子機器の製造方法において、形成する工程(S04)の一例を説明するための断面図である。 図2の部分上面図である。 本実施の形態2に係る電子機器の製造方法において、準備する工程(S01)の一例を説明するための断面図である。 本実施の形態2に係る電子機器の製造方法において、配置する工程(S02)の一例を説明するための断面図である。 本実施の形態2に係る電子機器の製造方法において、配置する工程(S03)の一例を説明するための断面図である。 本実施の形態2に係る電子機器の製造方法において、形成する工程(S04)の一例を説明するための断面図である。 本実施の形態2に係る電子機器の製造方法により形成したはんだバンプを用いてはんだ接合した電子機器の部分概略図である。
以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付してその説明は繰り返さない。
(実施の形態1)
図1を参照して、本実施の形態1に係る電子機器の製造方法について説明する。本実施の形態1に係る電子機器の製造方法は、はんだバンプによる接続部を有する電子機器の製造方法であり、凹部が形成されたはんだバンプ形成治具と、板状のはんだ部材とを準備する工程(S01)と、凹部にはんだ部材を配置する工程(S02)と、電極を含む基板または電子部品を、はんだ部材が設置された凹部を電極が覆うように配置する工程(S03)と、はんだ部材を加熱して溶融させ、電極にはんだ部材が固着することにより、はんだバンプを形成する工程(S04)とを備える。
まず、図1を参照して、準備する工程(S01)では、複数の凹部が形成されたはんだバンプ形成冶具1を準備する。はんだバンプ形成冶具1を構成する材料としては、はんだが濡れにくい材料であり、例えば、ステンレスやアルミニウムなどである。はんだバンプ形成冶具1は、はんだバンプを形成する基板もしくは電子部品と接続可能に設けられ、接続時にはんだバンプを形成する領域と対向する領域に凹部2が形成されている。本実施の形態1においては、複数の凹部2は、同一の寸法で構成されている。このとき、凹部2は、平坦な底面部を有している。また、本実施の形態において、複数の凹部2の立体形状は、所望のはんだバンプ形状に応じて選択できる。例えば平面形状を円形として、所望のはんだバンプの高さと同程度の高さとして構成されている。
さらに工程(S01)では、板状のはんだ部材3を準備する。はんだ部材3は板状に構成されており、その平面形状は、所望のはんだバンプ形状に応じて、例えば凹部2の平面形状と相似となるように構成されている。本実施の形態においては、凹部2およびはんだ部材3は円形状である。また、凹部2の平面形状の面積(以下凹部2の面積という)は、はんだ部材3の平面形状の面積(以下はんだ部材3の底面積という)よりも大きくなるように構成されている。
また、はんだ部材3の厚み(高さ)は、上述のように板状である限りにおいて、所望のはんだバンプ形状に応じて選択でき、凹部2に収まるように構成される。具体的には、はんだ部材3の厚み(高さ)hは、凹部2の深さHよりも小さい厚みとなるように設けられる。また、はんだ部材3の厚みhは、はんだ部材3の溶融時の厚みが凹部2の深さHよりも大きい厚みとなるように設けられる。
はんだ部材3は、ロジンなどを含まない。そのため、加熱による体積減少を抑制することができ、はんだバンプの面積は、はんだ部材3の底面積と同程度に形成することができる。よって、はんだ部材3は、要求されるはんだバンプの面積に応じて、該面積と同程度の底面積を有するものが準備される。
次に、工程(S02)では、凹部2にはんだ部材3が配置される。凹部2の底面部上にはんだ部材3を載置する。
次に、図2を参照して、工程(S03)では、電極5を含む基板4(または電子部品)を、はんだ部材3が設置された凹部2を電極5が覆うように配置する。このとき、はんだ部材3の厚みhは凹部2の深さHよりもわずかに小さいため、凹部2は基板4によって塞がれた状態となる。図5は、工程(S03)におけるはんだバンプ形成冶具1に対する上面図である。図2および図5を参照して、凹部2の面積は、上述のようにはんだ部材3の底面積より大きく、かつ電極5よりも小さくなるように形成されている。
次に、図3および図4を参照して、工程(S04)では、はんだ部材3を加熱して溶融させ、電極5にはんだ部材3が固着することにより、はんだバンプ7を形成する。具体的には、はんだ部材3は、溶融すると表面張力により角部がとれ、円弧状に変形することで厚みを増す。これにより、はんだ部材3の厚みhは、凹部2の深さHよりもわずかに小さいように設けられているが、溶融することによってはんだ部材3は電極5に達する。その後、加熱を終了して冷却することで、はんだバンプ7が形成される。
加熱は、例えば加熱炉において実施される。また加熱は、はんだ部材3が設置された凹部2の開口部が電極5により塞がれている状態で、実施される。これにより、はんだ部材3が凹部2より溢れ出ることを抑制でき、電極5の周囲にソルダレジストを設けない場合にも、短絡を防止することができる。
本工程(S04)では、加熱時に、例えば加熱炉内の移動等により生じるはんだバンプ形成冶具1と基板4との位置ずれ、または基板4の反りを防止するために、はんだバンプ形成冶具1と基板4とを任意の方法で固定してもよい。例えば、電極5を含む基板4(または電子部品)を、はんだ部材3が設置された凹部2を電極5が覆うように、はんだバンプ形成冶具1と基板4とを接続した状態において、基板4上に重り(図示せず)を載せてもよい。また、はんだバンプ形成冶具1と基板4とをクランプ(図示せず)により固定してもよい。
図4は、工程(S04)において、冷却後に基板4をはんだバンプ形成冶具1から分離した状態を示す。このとき、先の工程(S01)において、はんだ部材3の厚みhは、はんだ部材3の溶融時の厚みが凹部2の深さHよりも大きい厚みとなるように設けられてるため、溶融後に冷却され形成されたはんだバンプ7は底面部8を有している。つまり、はんだバンプ7の高さは、凹部2の深さHにより制限されている。このとき、形成されたはんだバンプ7は、凹部2の底面に接した状態で冷却されることにより、凹部2の底面を反映した底面部8を有している。これを言い換えると、はんだバンプ7の高さは、凹部2の深さHにより制限されている。
以上のように、本実施の形態に係る電子機器の製造方法によれば、板状のはんだ部材3を用いるため、はんだバンプ7は、従来のはんだバンプよりも面積を広く形成することができる。また、ソルダーペーストを用いた場合と違って、リフロー加熱による体積減少がないため、供給したはんだ部材3とほぼ同面積のはんだバンプ7を形成することができる。また、はんだバンプ7の高さは、凹部2の深さHに規制されているため、高さばらつきを抑制することができる。
なお、本実施の形態において、凹部2およびはんだ部材3の平面形状は、任意の平面形状とすることができる。例えば、長方形または六角形としてもよい。
(実施の形態2)
次に、図6〜9を参照して、本実施の形態2について説明する。本実施の形態に係る電子機器の製造方法は、基本的には、実施の形態1と同様の構成を備えるが、面積および高さの異なるはんだバンプ7a,7bを形成する点で異なる。
この場合、工程(S01)では、深さHおよび面積の異なる複数の凹部2a,2bを備えるはんだバンプ形成冶具1と、厚さおよび底面積の異なる複数のはんだ部材3a,3bが準備される。凹部2a、2bは、はんだバンプ7をそれぞれ所定の高さ、および面積として形成するため、当該厚みおよび当該面積に応じて構成されている。さらにはんだ部材3a,3bは、上記のように構成された凹部2a、2bに応じて、該凹部2a、2bにそれぞれ収まるように構成されている。具体的には、はんだ部材3aは、凹部2aに対応するように準備され、はんだ部材3bは、凹部2aより深さが浅く面積の大きい凹部2bに対応するように、はんだ部材3aに対して厚みが薄くかつ面積が大きいものが準備される。
図7を参照して、工程(S02)では、凹部2aの底面上にはんだ部材3aを、凹部2bの底面上にはんだ部材2bを、それぞれ配置する。図6および8を参照して、工程(S03)では、はんだバンプ7a,7bの面積に応じた電極5a,5bを含む基板4(または電子部品)を、電極5aが凹部2aを、電極5bが凹部2bを覆うように配置する。図9を参照して、はんだ部材3a,3bを一様に加熱して溶融させ、電極5a,5bにはんだ部材3a,3bが固着することにより、底面部8a,8bを有するはんだバンプ7a,7bを形成する。
このように、実施の形態1と同様に工程(S02)〜工程(S04)に施すことで、異なる面積および高さを有するはんだバンプ7a,7bを同時に形成することができる。従来のソルダーペーストを用いてはんだバンプを形成する方法では、異なる高さのはんだバンプ7を同時に形成することが困難であったが、本実施の形態に係る電子機器の製造方法では、これを容易に形成することができる。さらに、はんだバンプ7a,7bの高さは、凹部2a,2bの深さに制限できるため、所望の高さに対するばらつき(誤差)を抑制することができる。
図10を参照して、このように形成されたはんだバンプ7a,7bが形成された基板4は、例えば、高さの異なる電子部品10および電極11が設けられた第2の基板9と容易に接合することができる。このとき、はんだバンプ7a,7bの高さを適用に構成しておくことで、第2の基板9の表面に設けられた電子部品10の高さのばらつきに依らず、基板4と第2の基板9との間隔を一定に保つことができる。図10の例では、はんだバンプ7aの高さは、例えば、はんだバンプ7bと電子部品10とが接続されたときの高さの合計と同等となるように構成してもよい。また、はんだバンプ7bは、電子部品10と広い接合面積を有するように構成されているため、電子部品10とはんだバンプ7bとの接合部の電気抵抗低減または熱抵抗低減を図ることができる。これにより、例えば、電子部品10が電力用半導体素子を含む場合において、本実施の形態に係る電子機器の製造方法は特に有利に適用できる。
なお、本実施の形態において、複数の凹部2は深さHおよび面積が異なり、はんだ部材3は厚みhおよび底面積が異なるように準備されるが、これに限られるものではない。例えば、複数の凹部2は、深さHまたは平面形状のいずれか一方が異なるように形成されてもよい。また、複数のはんだ部材3は、厚みhまたは底面積のいずれか一方が異なるように準備されてもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 はんだバンプ形成冶具、2,2a,2b 凹部、3,3a,3b はんだ部材、4 基板、5,5a,5b,11 電極、7,7a,7b はんだバンプ、8,8a,8b 底面部、9 第2の基板、10 電子部品。

Claims (4)

  1. 凹部が形成されたはんだバンプ形成治具と、板状のはんだ部材とを準備する工程と、
    前記凹部に前記はんだ部材を配置する工程と、
    電極を含む基板または電子部品を、前記はんだ部材が設置された前記凹部を前記電極が覆うように配置する工程と、
    前記はんだ部材を加熱して溶融させ、前記電極に前記はんだ部材が固着することにより、はんだバンプを形成する工程とを備える、電子機器の製造方法。
  2. 前記準備する工程において、前記凹部は底面部を有し、かつ、前記凹部の深さよりも小さい厚みを有する前記はんだ部材を準備する、請求項1に記載の電子機器の製造方法。
  3. 前記準備する工程では、
    前記深さの異なる複数個の前記凹部が形成された前記はんだバンプ形成冶具と、前記厚みの異なる複数個の前記はんだ部材とが準備され、
    前記配置する工程では、
    前記凹部の前記深さに応じて、前記厚みの異なる前記はんだ部材が配置される、請求項2に記載の電子機器の製造方法。
  4. 前記準備する工程では、
    平面形状の異なる複数個の前記凹部が形成された前記はんだバンプ形成冶具と、平面形状の異なる複数個の前記はんだ部材とが準備され、
    前記配置する工程では、
    前記凹部の前記平面形状に応じて、前記平面形状の異なる前記はんだ部材が配置される、請求項2または3に記載の電子機器の製造方法。
JP2012229799A 2012-10-17 2012-10-17 電子機器の製造方法 Active JP5889160B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012229799A JP5889160B2 (ja) 2012-10-17 2012-10-17 電子機器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012229799A JP5889160B2 (ja) 2012-10-17 2012-10-17 電子機器の製造方法

Publications (3)

Publication Number Publication Date
JP2014082362A true JP2014082362A (ja) 2014-05-08
JP2014082362A5 JP2014082362A5 (ja) 2014-11-20
JP5889160B2 JP5889160B2 (ja) 2016-03-22

Family

ID=50786282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012229799A Active JP5889160B2 (ja) 2012-10-17 2012-10-17 電子機器の製造方法

Country Status (1)

Country Link
JP (1) JP5889160B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277085A1 (ja) * 2021-06-30 2023-01-05 昭和電工マテリアルズ株式会社 はんだバンプ形成用部材
WO2023277083A1 (ja) * 2021-06-30 2023-01-05 昭和電工マテリアルズ株式会社 はんだバンプ形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04321230A (ja) * 1990-12-04 1992-11-11 Nec Corp 半田供給方法
JPH09199504A (ja) * 1996-01-18 1997-07-31 Nec Corp 半田供給方法
JPH104127A (ja) * 1996-04-16 1998-01-06 Ngk Spark Plug Co Ltd 半田バンプを有する基板の製造方法
JP2008016611A (ja) * 2006-07-05 2008-01-24 Hitachi Metals Ltd 異径ボール搭載用治具及び異径ボール搭載方法
JP2012049207A (ja) * 2010-08-25 2012-03-08 Ulvac Seimaku Kk バンプ形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04321230A (ja) * 1990-12-04 1992-11-11 Nec Corp 半田供給方法
JPH09199504A (ja) * 1996-01-18 1997-07-31 Nec Corp 半田供給方法
JPH104127A (ja) * 1996-04-16 1998-01-06 Ngk Spark Plug Co Ltd 半田バンプを有する基板の製造方法
JP2008016611A (ja) * 2006-07-05 2008-01-24 Hitachi Metals Ltd 異径ボール搭載用治具及び異径ボール搭載方法
JP2012049207A (ja) * 2010-08-25 2012-03-08 Ulvac Seimaku Kk バンプ形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277085A1 (ja) * 2021-06-30 2023-01-05 昭和電工マテリアルズ株式会社 はんだバンプ形成用部材
WO2023277083A1 (ja) * 2021-06-30 2023-01-05 昭和電工マテリアルズ株式会社 はんだバンプ形成方法

Also Published As

Publication number Publication date
JP5889160B2 (ja) 2016-03-22

Similar Documents

Publication Publication Date Title
JP6344919B2 (ja) プリント回路板及び積層型半導体装置
TW201212761A (en) Manufacturing method of printed circuit board unit, manufacturing apparatus thereof, manufacturing method of electronic component, and electronic component
KR20150030259A (ko) 플립칩 적층을 위한 방법
US11658099B2 (en) Flip chip curved sidewall self-alignment features for substrate and method for manufacturing the self-alignment features
JP2010074153A (ja) 電子部品製造方法、電子部品、及び、冶具
JP2007042762A (ja) 半導体装置およびその実装体
JP2010177604A (ja) 半導体製造方法及び製造装置
US20160064320A1 (en) Coupling of an interposer to a package substrate
JP2013157377A (ja) 半導体装置の半田付け方法および半田付け治具
KR102420126B1 (ko) 반도체 소자
JP5889160B2 (ja) 電子機器の製造方法
JP2009088008A (ja) 半導体装置製造用治具、半導体装置の製造方法
JP2016162814A (ja) 半導体パッケージ及びはんだ実装方法
JP2015095561A (ja) 半導体装置及びその製造方法
JP2012191021A (ja) 半導体モジュール
JP6213946B2 (ja) 回路基板の接合方法及び半導体モジュールの製造方法
JP2007258448A (ja) 半導体装置
US20150373845A1 (en) Electronic component mounting structure and method of manufacturing electronic component mounting structure
JP4577686B2 (ja) 半導体装置及びその製造方法
JP2013115135A (ja) 複数のチップ間の高精度アライメントに利用するスタッドの組合せの作成
JP2015041662A (ja) 複合配線板及び複合配線板の製造方法
JP4853276B2 (ja) 半導体装置の製造方法
JP2017005137A (ja) 半導体装置及びその製造方法
JPWO2017141814A1 (ja) 電子装置およびその製造方法
TWI642133B (zh) 電子構件之置放製程及其應用之承載治具

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141007

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160216

R150 Certificate of patent or registration of utility model

Ref document number: 5889160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250