JP2012191021A

JP2012191021A - 半導体モジュール

Info

Publication number: JP2012191021A
Application number: JP2011053661A
Authority: JP
Inventors: Shigenori Ueno; 成則上野
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2011-03-11
Filing date: 2011-03-11
Publication date: 2012-10-04

Abstract

【課題】余剰半田による半田ボールの発生を抑制しつつ、半導体チップ搭載精度のより高い半導体モジュールを実現する。
【解決手段】半導体チップをマウントする部品搭載領域の外周に沿って、前記部品搭載領域と比べ半田濡れ性の低い、あるいは半田が濡れない低半田濡れ性領域が形成され、前記低半田濡れ性領域の少なくとも一部に余剰半田を流出させるに十分な開口部として半田の濡れやすい領域を設けるように構成する。
【選択図】図３

Description

本発明は、複数の半導体チップを搭載し、これらの半導体チップを並列に接続した半導体モジュールの構造に関する。

大電流の動作を行うパワー半導体モジュールにおいては、複数の半導体チップが同一のリードフレーム上に搭載された構造が採用される場合が多い。単一の半導体チップで駆動できる電流は限定されるため、動作電流を増大させるためには、同一仕様の半導体チップを多数個搭載し、これらを並列に接続する構成が有効である。

一般に、各半導体チップとリードフレームとの接合は半田等によって行われる。この際に、リードフレーム等を介した放熱特性を維持するためには、搭載する半導体チップとリードフレームとの位置関係は高い精度で保つ必要がある。

しかし、リードフレーム上に搭載される半導体チップの個数が多くなった場合、上記の位置関係の精度を高く保つことは困難となる。特に、接合に用いられる半田が融解した際に、半導体チップが動くため、その位置ずれが発生することがあった。

この点、例えば特許文献１には、機械的精度に依存せずに高精度なチップ搭載が可能な回路基板として、図１のような回路基板が開示されている。この回路基板は、ダイパッド部に半田が濡れる金属面としてAuメッキ層１４を形成し、その周囲には半田が濡れない領域を形成することで、半田の表面張力によるセルフアライメントにより高精度な位置決めを可能とするものである。半田の表面張力の作用により金属面に凝集してゆくのに従って、半導体チップ１６の追従により正確に移動させるためには、ダイパッド部のAuメッキ層１４は、固定される半導体チップ１６の裏面電極の面積に対し、例えばリソグラフィー技術を用いて高精度に形成され、その周囲には半田が濡れない領域がNi酸化層１３により形成される。

しかし、部品搭載領域となるAuメッキ層１４を半導体チップ１６の裏面電極の面積に対し高精度に設計し、その周囲をNi酸化層１３により半田が濡れない領域を形成すると、半導体チップ１６は半田の表面張力によるセルフアライメントにより高精度な位置決めを可能とする一方で、余剰半田によって半田ボールを形成する問題が生じる。

図２は、半田ボールの形成メカニズムを示したものである。半田の濡れ広がりを確実にするため、或いは半田付け後の半導体チップ１６の傾きを小さくするため、または半田厚さを薄くしようとする際に、半田ペースト１５上の半導体チップ１６に押圧力を与えて接続されることがある。この場合、クリーム状の半田ペースト１５が側方に押出されるようになり、押出された半田はこのままの状態で溶融固化すると、半田ボール１７となる。このような半田ボール１７は誤配線を形成し、また、離脱後に自由に移動すると、電極間や回路パターン間の短絡の原因となる。

特開平５−３４３５８０号公報

本発明は、半導体チップを半田付けする際の半導体チップの高精度な位置決めを実現しつつ、実装の際における余剰半田による半田ボールの発生を防止するとともに、複数の半導体チップにおける高さばらつきの少ない実装を可能とする半導体モジュールを提供することを目的とする。

上記課題を解決するために本発明は、以下に掲げる構成とした。
本発明の半導体モジュールは、表面と裏面にそれぞれ電極をもつ略矩形状の半導体チップをリードフレーム上に複数個配列して搭載し、前記電極が並列に接続されてそれぞれ取り出される形態を具備する半導体モジュールであって、前記半導体チップをマウントする部品搭載領域は、外周に沿って前記部品搭載領域と比べ半田濡れ性の低い、あるいは半田が濡れない低半田濡れ性領域を形成することで形成され、前記低半田濡れ性領域の少なくとも一部に余剰半田を流出させるに十分な開口部が設けられていることを特徴とする。
本発明の半導体モジュールにおいて、前記部品搭載領域は前記半導体チップの裏面電極の面積とほぼ同等の略矩形状に形成され、前記部品搭載領域の外周に沿って形成される低半田濡れ性領域の４つの角部に前記開口部がそれぞれ設けられていることを特徴とする。
本発明の半導体モジュールにおいて、前記部品搭載領域は前記半導体チップの裏面電極の面積とほぼ同等の略矩形状に形成され、前記部品搭載領域の外周に沿って形成される低半田濡れ性領域の４つの辺部に前記開口部がそれぞれ設けられていることを特徴とする。
本発明の半導体モジュールにおいて、表面と裏面にそれぞれ電極をもつ略矩形状の半導体チップをリードフレーム上に複数個配列して搭載し、前記電極が並列に接続されてそれぞれ取り出される形態を具備する半導体モジュールであって、前記半導体チップをマウントする部品搭載領域は、外周に沿って前記部品搭載領域と比べ半田濡れ性の低い、あるいは半田が濡れない低半田濡れ性領域を形成することで形成され、前記低半田濡れ性領域の少なくとも一部に、前記半導体チップを取り囲む内周に対し、余剰半田が流出できる凹部が形成されていることを特徴とする。
本発明の半導体モジュールにおいて、前記部品搭載領域は前記半導体チップの裏面電極の面積とほぼ同等の略矩形状に形成され、前記部品搭載領域の外周に沿って形成される低半田濡れ性領域の４つの角部に前記凹部が形成されていることを特徴とする。
本発明の半導体モジュールにおいて、前記部品搭載領域は前記半導体チップの裏面電極の面積とほぼ同等の略矩形状に形成され、前記部品搭載領域の外周に沿って形成される低半田濡れ性領域の４つの辺部に前記凹部が形成されていることを特徴とする。

本発明は、以上のように構成されているので、半導体チップを半田付けする際において、半導体チップの平坦度が高く高精度な位置決めを実現しつつ、かつ実装の際における余剰半田による半田ボールの発生を防止することができる。

従来の半導体装置の一例を示した断面図である。従来の回路基板上における半田ボールの発生メカニズムを示す半導体チップの幅方向の断面図である。本発明による実施形態１の半導体モジュールの半導体チップ実装前の構成を示す斜視図である。本発明による実施形態１の半導体モジュールの半導体チップ実装後の構成を示す斜視図である。本発明による実施形態１の１つの半導体チップ周辺の構成を拡大した概略平面図である。本発明による実施形態２の１つの半導体チップ周辺の構成を拡大した概略平面図である。本発明による実施形態３の１つの半導体チップ周辺の構成を拡大した概略平面図である。本発明による実施形態４の１つの半導体チップ周辺の構成を拡大した概略平面図である。

次に、本発明の実施形態を、図面を参照して具体的に説明する。なお、ここで示す実施形態は一例であって、本発明はここに示す実施形態に限定される趣旨ではない。

（実施形態１）
図３は、本発明の半導体モジュール１の半導体チップ１６実装前の構成を示す斜視図である。また図４は、この半導体モジュール１の半導体チップ１６実装後の構成を示す斜視図である。この半導体モジュール１においては、リードフレーム２０の上に６個の半導体チップ１６が２×３の配置で搭載される。このリードフレーム２０は、大きな平板状であり、導電性及び熱伝導率の高い銅または銅合金で構成される。また、その表面は半田付けが可能となるべく表面処理が施されている。半導体チップ１６は６個用いられているが、全て同一の仕様であるとし、それぞれが２つの電極（アノード電極、カソード電極）を持つ。このうち、全ての半導体チップにおける一方の電極は、半田を介してリードフレームに接続される。全ての半導体チップにおける他方の電極は、図示しないリード配線によって、互いに接続される。尚、図４においては、半田の記載は省略されている。

リードフレーム２０上には、相対的に半田濡れ性の低い、あるいは半田が濡れない低半田濡れ性領域１９で取り囲むようにして部品搭載領域１８が搭載する半導体チップ１６の個数に応じて形成されている。尚、相対的に半田濡れ性の低いとは、前記リードフレーム２０表面及び前記部品搭載領域１８と比べて半田濡れ性の低いことを意味する。ここで、部品搭載領域１８は、半導体チップ１６の裏面電極の面積に対し、ほぼ等しい大きさに形成される。部品搭載領域１８の周囲に形成される低半田濡れ性領域１９は、部品搭載領域１８の外周に沿って形成されるが、部品搭載領域１８の全てを取り囲んでおらず、部分的に開口部２１が設けられている。この開口部２１は、余剰半田を流出させる機能を有する。低半田濡れ性領域１９は、例えばリードフレーム２０表面層の所定の領域にレーザーを照射し、表面を酸化することで形成することができる。

図５は、第１の実施形態において、半導体チップ１６実装後における１つの半導体チップ１６周辺の構成を拡大した概略平面図である。平面視において略矩形状の外形を有した半導体チップ１６をリードフレーム２０上の部品搭載領域１８に実装するようにしている。上面視から見た略矩形状の半導体チップ１６の4辺の各辺に沿って、半導体チップ１６を取り囲むように低半田濡れ性領域１９が形成されている。当該低半田濡れ性領域１９は、半導体チップ１６の４つの角部においては互いに接続されていない。この低半田濡れ性領域１９の互いに接続されない箇所（開口部２１）は、依然として半田付けが可能となるべく表面処理が施されたままの状態であるから、当該開口部２１より余剰半田を流出させることができるため、半導体チップ１６実装時における半田ボール１７の形成を防止することができる。尚、部品搭載領域１８は、半導体チップ１６の裏面電極の面積とほぼ等しくなるよう、即ち低半田濡れ性領域１９と実装後の半導体チップ１６との隙間は出来る限り生じないよう形成される。こうすることで、半導体チップ１６は部品搭載領域１８に塗布されるクリーム半田１５の凝固時における表面張力により、指定領域に高精度に位置決めされることになる。尚、前記開口部２１の開口幅は、半導体チップ１６の大きさにより、適宜調整し、余剰半田が流出できる十分な幅を設けることが望ましい。

（実施形態２）
図６は、第２の実施形態として、第１の実施形態と比較し、略矩形状の外形を有した半導体チップ１６に対し、低半田濡れ性領域１９における開口部２１の位置を変更したものである。半導体チップ１６の周囲のうち、４つの角部をL字状に取り囲むように低半田濡れ性領域１９が形成されるが、低半田濡れ性領域１９は実装後の半導体チップ１６の辺部それぞれの中心付近では互いに繋がっておらず開口部２１が形成される。実装後の半導体チップ１６の辺部それぞれの中心付近に形成される開口部２１は、依然として半田付けが可能となるべく表面処理が施されたままの状態であり、この部分より半導体チップ１６実装時における余剰半田を流出させることができ、半田ボール１７の発生を防止することができる。

このように、半導体チップ１６の周辺に沿って形成される余剰半田流出部としての開口部２１の位置、範囲等は、周辺部品等との配置により、適宜設定することができる。

（実施形態３）
図７は、第３の実施形態を示したものである。半導体チップ１６の全周囲を低半田濡れ性領域１９で取り囲むように部品搭載領域１８が半導体チップ１６の裏面電極の面積とほぼ等しくなるよう形成される。ここで、実施形態３における低半田濡れ性領域１９は、略矩形状の外形を有した半導体チップ１６の４つの辺部の中央付近では半導体チッップ１６との隙間を出来る限り無くすようにして形成されるが、半導体チップ１６の４つの角部の周囲には半田の濡れやすい一定の領域を残すように形成される。すなわち、低半田濡れ性領域１９は、半導体チップ１６の４つの角部においては、半田付けが可能となるべく表面処理が施された一定の領域を残すように凹部２２を形成しつつ、半導体チップ１６の全周を完全に囲むように形成される。この４つの角部に設けられた凹部２２は、半田付けが可能となるべく表面処理が施されたままの状態であるため、余剰半田流出部として機能し、半導体チップ１６実装時における半田ボール１７の発生を防止できる。この余剰半田流出部は低半田濡れ性領域１９に囲まれているため、半導体チップ１６実装時における部品搭載領域１８から流出する余剰半田は、低半田濡れ性領域１９を超えて外部へ流出することはない。また、半導体チップ１６の４つの辺部においては低半田濡れ性領域１９が半導体チップ１６との隙間を出来る限り生じないよう形成されるため、半導体チップ１６は部品搭載領域１８に対し、高精度に位置決めされることになる。

（実施形態４）
図８は、第４の実施形態を示したものである。第４の実施形態は、第３の実施形態と比較し、略矩形状の外形を有した半導体チップ１６に対し、低半田濡れ性領域１９で形成される凹部２２の位置を変更したものである。低半田濡れ性領域１９は、略矩形状の外形を有した半導体チップ１６それぞれの角部付近では半導体チップ１６との隙間を出来る限り生じないようL字状に取り囲むように低半田濡れ性領域１９が形成されるが、半導体チップ１６の４つの辺部の中央付近には半田付けが可能となるべく表面処理が施された一定領域を残すように凹部２２が形成される。この凹部２２も、第３の実施形態と同様に半田流出部として機能し、実施形態３の半導体モジュールと同様の効果を奏する。

以上ように、余剰半田流出部として半導体チップ１６の周囲に沿って低半田濡れ性領域１９に形成される開口部２１または凹部２２は、半導体チップ１６の４つの辺部それぞれ、または４つの角部それぞれに均等に設けることが好ましい。このように形成することで、余剰半田はそれぞれの開口部２１及び凹部２２へ、おおよそ均等に流出するため、実装後の半導体チップ１６は、より高さばらつきの少ない実装が可能となる。

１半導体モジュール
１１回路基板
１２ Niメッキ層
１３ Ni酸化層
１４ Auメッキ層
１５半田
１６半導体チップ
１７半田ボール
１８部品搭載領域
１９低半田濡れ性領域
２０リードフレーム
２１開口部
２２凹部

Claims

表面と裏面にそれぞれ電極をもつ略矩形状の半導体チップをリードフレーム上に複数個配列して搭載し、前記電極が並列に接続されてそれぞれ取り出される形態を具備する半導体モジュールであって、
前記半導体チップをマウントする部品搭載領域は、外周に沿って前記部品搭載領域と比べ半田濡れ性の低い、あるいは半田が濡れない低半田濡れ性領域を形成することで形成され、
前記低半田濡れ性領域の少なくとも一部に余剰半田を流出させるに十分な開口部が設けられていることを特徴とする半導体モジュール。
前記部品搭載領域は前記半導体チップの裏面電極の面積とほぼ同等の略矩形状に形成され、前記部品搭載領域の外周に沿って形成される前記低半田濡れ性領域の４つの角部に前記開口部がそれぞれ設けられていることを特徴とする請求項1記載の半導体モジュール。
前記部品搭載領域は前記半導体チップの裏面電極の面積とほぼ同等の略矩形状に形成され、前記部品搭載領域の外周に沿って形成される前記低半田濡れ性領域の４つの辺部に前記開口部がそれぞれ設けられていることを特徴とする請求項1記載の半導体モジュール。
表面と裏面にそれぞれ電極をもつ略矩形状の半導体チップをリードフレーム上に複数個配列して搭載し、前記電極が並列に接続されてそれぞれ取り出される形態を具備する半導体モジュールであって、
前記半導体チップをマウントする部品搭載領域は、外周に沿って前記部品搭載領域と比べ半田濡れ性の低い、あるいは半田が濡れない低半田濡れ性領域を形成することで形成され、
前記低半田濡れ性領域の少なくとも一部に、前記半導体チップを取り囲む内周に対し、余剰半田が流出できる凹部が形成されていることを特徴とする半導体モジュール。
前記部品搭載領域は前記半導体チップの裏面電極の面積とほぼ同等の略矩形状に形成され、前記部品搭載領域の外周に沿って形成される前記低半田濡れ性領域の４つの角部に前記凹部が形成されていることを特徴とする請求項４記載の半導体モジュール。
前記部品搭載領域は前記半導体チップの裏面電極の面積とほぼ同等の略矩形状に形成され、前記部品搭載領域の外周に沿って形成される前記低半田濡れ性領域の４つの辺部に前記凹部が形成されていることを特徴とする請求項４記載の半導体モジュール。