JP2024007794A - 半導体装置 - Google Patents

Abstract

【課題】半田接合の影響による導体の傾きを防止することができる半導体装置の提供。【解決手段】半導体装置１００は、チップ表裏面にソース電極とドレイン電極とを有する半導体チップと、ソース電極が半田接合される接合領域４０を有するソース導体１４と、ドレイン導体と、接合領域４１に半田接合されるソース端子３ａと、接合領域４２に半田接合されるソース端子３ｃと、接合領域４３に半田接合されるダミー端子２ｂと、接合領域４４に半田接合されるダミー端子２ｃと、を備え、接合領域４０の中央を通り端子３ａ，３ｃの延出方向に沿った直線を仮想中心線Ｌとした場合に、接合領域４１，４３は仮想中心線Ｌを境界とする一方側に設けられ、接合領域４２，４４は仮想中心線Ｌを境界とする他方側に設けられ、接合領域４０は、接合領域４１と接合領域４４とを結んだ直線上に配置され、かつ、接合領域４２と接合領域４３とを結んだ直線上に配置される。【選択図】図１０

Description

本発明は、半導体装置に関する。

近年、環境への負荷低減のため、ハイブリッド自動車や電気自動車の普及が進められている。ハイブリッド自動車や電気自動車においては搭載される部品の小型化や低コスト化が重要視され、電力変換装置における半導体装置（一般に、半導体モジュールやパワーモジュールとも呼ばれる）も例外ではなく、小型化や低コスト化が求められている。電力変換装置を構成する電子部品の中で発熱量が大きい半導体装置を小型化するためには、冷却性能を向上させる必要がある。そのため、このような半導体装置においては、一般的に、パワー半導体素子を内蔵した半導体装置を冷却するための放熱器や冷却器などの冷却装置を備えている。

例えば、特許文献１に記載の半導体モジュールでは、半導体チップの一方の面にソース導体が半田接合され、他方の面にドレイン導体が半田接合される。ソース導体には外部接続端子が半田接続されている。ソース導体と半導体チップとの半田接合、および外部接続端子とソース導体との半田接合は同時に行われる。冷却器は、半導体モジュールの表裏両面に接触するように配置される。

特表２０１０－５３４９３７号公報

ところで、特許文献１に記載の半導体モジュールでは、半導体チップおよび外部接続端子をソース導体と半田接合する際に、半田材が溶融したときの溶融半田の表面張力の影響でソース導体が傾くおそれがあった。ソース導体が傾いたまま半田が固まると、ドレイン導体の表面（放熱面）に対してソース導体の表面（放熱面）が平行でなくなる。一列に配置された複数の半導体モジュールを冷却器で冷却する場合、複数の半導体モジュールに対して一対の冷却器を挟持するように配置する。そのため、上述のように、各半導体モジュールの表裏両面の放熱面が平行でない場合、放熱面と冷却器との間に隙間ができるなど接触状態が悪化し、十分な放熱性能が得られないという問題があった。

本発明の態様による半導体装置は、チップ表裏面の一方の面に第１電極を有し、他方の面に第２電極を有する半導体チップと、前記第１電極に対向配設され、前記第１電極が半田接合されるチップ接合領域をチップ対向面に有する第１導体と、前記第２電極に対向配設され、前記第２電極に半田接合される第２導体と、前記チップ対向面の第１端部領域に設けられた第１接合領域に半田接合され、前記第１導体の側方に延出する第１外部接続端子と、前記第１端部領域に設けられた第２接合領域に半田接合され、前記第１外部接続端子と同一方向に延出する第２外部接続端子と、前記チップ対向面における前記チップ接合領域を挟んで前記第１端部領域とは反対側の第２端部領域に設けられた第３接合領域に、半田接合される第１ダミー端子と、前記第２端部領域に設けられた第４接合領域に半田接合される第２ダミー端子と、を備え、前記チップ接合領域の中央を通り前記第１および第２外部接続端子の延出方向に沿った直線を仮想中心線とした場合に、前記第１および第３接合領域は前記仮想中心線を境界とする一方側に設けられ、前記第２および第４接合領域は前記仮想中心線を境界とする他方側に設けられ、前記チップ接合領域は、前記第１接合領域と前記第４接合領域とを結んだ直線上に配置され、かつ、前記第２接合領域と前記第３接合領域とを結んだ直線上に配置される。

本発明によれば、半田接合の影響による導体の傾きを防止することができる。

図１は、本実施の形態の半導体装置の一例を示す外観斜視図である。 図２は、モールド樹脂を除いた半導体装置の分解斜視図である。 図３は、ドレイン導体のチップ対向面側を示す平面図である。 図４は、ソース導体のチップ対向面側を示す平面図である。 図５Ａは、第１の工程を説明するための平面図である。 図５Ｂは、図５ＡのＡ１－Ａ１断面図である。 図５Ｃは、図５ＡのＡ２－Ａ２断面図である。 図６Ａは、第２の工程を説明するための平面図である。 図６Ｂは、図６ＡのＢ１－Ｂ１断面図である。 図６Ｃは、図６ＡのＢ３－Ｂ３断面図である。 図７Ａは、第３の工程を説明するための平面図である。 図７Ｂは、図７ＡのＣ４－Ｃ４断面図である。 図８Ａは、第４の工程を説明するための平面図である。 図８Ｂは、図８ＡのＤ５－Ｄ５断面図である。 図９Ａは、本実施の形態の半導体装置に対する比較例を示す平面図である。 図９Ｂは、図９ＡのＥ－Ｅ断面図である。 図１０は、外部接続端子が接続されたソース導体を示す図である。 図１１は、変形例における半導体装置の斜視図である。 図１２は、変形例における半導体装置の分解斜視図である。

以下、図を参照して本発明を実施するための形態について説明する。以下の記載および図面は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。また、以下の説明では、同一または類似の要素および処理には同一の符号を付し、重複説明を省略する場合がある。なお、以下に記載する内容はあくまでも本発明の実施の形態の一例を示すものであって、本発明は下記の実施の形態に限定されるものではなく、他の種々の形態でも実施する事が可能である。

図１は、本実施の形態の半導体装置１００の一例を示す外観斜視図である。半導体装置１００は一つの半導体チップを備え、その半導体チップを挟むようにソース導体１４と不図示のドレイン導体１（図２参照）とが設けられている。本実施の形態では、半導体チップがＭＯＳＦＥＴの場合を例に説明するが、本発明は、ＭＯＳＦＥＴに限らず種々の半導体チップを２つの導体で挟持する構成の半導体装置に適用することができる。なお、以下では、図１に示すようにｘｙｚ座標軸を設定して説明する。

半導体チップ、ソース導体１４およびドレイン導体１は、モールド樹脂１６によってモールドされている。ソース導体１４において、半導体チップが半田接合される面に対して反対側の面は放熱面として機能し、放熱面は図１に示すようにモールド樹脂１６から露出している。図１では見えていないが、モールド樹脂１６の反対側の面にはドレイン導体１（図２参照）の放熱面が露出している。ソース導体１４およびドレイン導体１の表面（放熱面）には電気的な絶縁層が設けられ、その絶縁層を介して冷却器を設けることで半導体装置１００に設けられた半導体チップの放熱を行う。

モールド樹脂１６の一方の側面からは、主回路端子である第１のソース端子３ａ、第１のドレイン端子３ｂ、第２のソース端子３ｃおよび第２のドレイン端子３ｄ端子が、ｙ方向に並ぶように延出している。一方、モールド樹脂１６の反対側の側面からは、制御端子であるゲート信号端子２ｄおよびソースセンス信号端子２ｅと、３つのダミー端子２ａ，２ｂ，２ｃとが、ｙ方向に並ぶように延出している。

図２は、モールド樹脂１６を除いた半導体装置１００の分解斜視図である。半導体チップ５は、ｚ方向裏面側にドレイン電極５ｂ（後述する図６Ａ参照）を備え、ｚ方向表面側にソース電極５ａおよびゲート電極５ｃを備えている。チップ表面側のソース電極５ａは半田材４ａによりソース導体１４に半田接合され、チップ裏面側のドレイン電極５ｂは不図示の半田材４ｂ（後述する図６Ｂ参照）によりドレイン導体１に半田接合される。チップ表面側のゲート電極５ｃは、ワイヤボンディング１３によりゲート信号端子２ｄに接続されている。また、ソースセンス信号端子２ｅは、ワイヤボンディング１３によりソース電極５ａに接続されている。ドレイン導体１には、ドレイン端子３ｂ，３ｄおよびダミー端子２ａが半田接合される。ソース導体１４には、ソース端子３ａ，３ｃおよびダミー端子２ｂ，２ｃが半田接合される。

図３は、ドレイン導体１のチップ対向面１０側を示す平面図である。チップ対向面１０のチップ接合領域１０ａに半導体チップ５のドレイン電極５ｂが半田接合される。チップ対向面１０のｘ軸マイナス方向の端部領域１ａには、ハッチングで示す接合領域１０１，１０２が設けられている。接合領域１０１には、図２に示したドレイン端子３ｂが半田材４ｃにより半田接合される。接合領域１０２には、図２に示したドレイン端子３ｄが半田材４ｃにより半田接合される。チップ対向面１０のｘ軸プラス方向の端部領域１ｂには、ハッチングで示す接合領域１０３が設けられている。接合領域１０３には、図２に示したダミー端子２ａが半田材４ｃにより半田接合される。

図２に示すように、ドレイン導体１は、チップ接合領域１０ａが設けられている矩形領域の厚さｔ１に対して、端部領域１ａ，１ｂの厚さｔ２の方が小さく設定されている。その結果、ドレイン導体１の表面側（チップ対向面１０とは反対側）に段差１０ｂが形成されている。

図４は、ソース導体１４のチップ対向面１４０側を示す平面図である。チップ対向面１４０のほぼ中央には、半導体チップ５のソース電極５ａが半田接合される接合領域４０が設けられている。なお、本実施の形態のソース導体１４では、チップ対向面１４０の接合領域４０はチップ側に突出している。チップ対向面１４０のｘ軸マイナス方向の端部領域１４ａには、ハッチングで示す接合領域４１，４２が設けられている。チップ対向面１４０のｘ軸プラス方向の端部領域１４ｂには、ハッチングで示す接合領域４３，４４が設けられている。なお、本実施の形態では、接合領域４１～４４の面積は等しく設定されており、溶融半田の表面張力の影響は接合領域４１～４４においてほぼ等しいと考えることができる。

接合領域４１には、図２に示したソース端子３ａが半田材４ｄにより半田接合される。接合領域４２には、図２に示したソース端子３ｃが半田材４ｄにより半田接合される。接合領域４３には、図２に示したダミー端子２ｂが半田材４ｄにより半田接合される。接合領域４４には、図２に示したダミー端子２ｃが半田材４ｄにより半田接合される。図２に示すように、ソース導体１４は、接合領域４０が設けられている矩形領域の厚さｔ３に対して、端部領域１４ａ，１４ｂの厚さｔ４の方が小さく設定されている。その結果、ソース導体１４の表面側（チップ対向面１４０とは反対側）に段差１４ｃが形成されている。

図５Ａ～１０は、半導体装置１００の組立の概略の手順を説明する図である。図５Ａ，５Ｂ，５Ｃは、第１の工程を説明する図であり、第１の工程ではドレイン導体１を固定治具７に配置する。図５Ａ～５Ｃはドレイン導体１が配置された固定治具７を示す図であり、図５Ａは平面図、図５Ｂは図５ＡのＡ１－Ａ１断面図、図５Ｃは図５ＡのＡ２－Ａ２断面図である。固定治具７は、外枠７１と、凹部７２と、位置決め用の凸部７３ａ～７３ｄとを備えている。ドレイン導体１は、固定治具７の凹部７２内に配置される。その際に、ドレイン導体１の段差１０ｂが凹部７２の側面に接触することにより、ドレイン導体１が位置決めされる。

図６Ａ、６Ｂ，６Ｃは第２の工程を説明する図である。図６Ａは平面図、図６Ｂは図６ＡのＢ１－Ｂ１断面図、図６Ｃは図６ＡのＢ３－Ｂ３断面図である。図６Ａに示すように、ドレイン導体１のチップ対向面１０（図６Ｂ参照）上に、チップ位置決め用の位置決め治具８を配置する。位置決め治具８は、固定治具７に形成された外枠７１および凸部７３ａ～７３ｄによって、チップ対向面１０上の所定位置に位置決めされる。位置決め治具８の中央部分には、矩形開口８０が形成されている。図６Ｃに示すように、矩形開口８０の部分に露出しているチップ対向面１０上に、半田材４ｂ、半導体チップ５を順に配置する。次いで、半田材４ｃを、ドレイン導体１のチップ対向面１０の端部領域１ａ，１ｂに設けられた接合領域１０１～１０３（図３参照）にそれぞれ配置する。なお、図６Ｂ，６Ｃでは、半導体チップ５のソース電極５ａ、ゲート電極５ｃおよびドレイン電極５ｂの図示を省略した。

さらに、図６Ａに示すように、ソース端子３ａ，３ｃおよびドレイン端子３ｂ，３ｄを、外枠７１と図示左側の凸部７３ａ，７３ｂとの間の領域に位置決めして配置する。同様に、ダミー端子２ａ～２ｃ、ゲート信号端子２ｄおよびソースセンス信号端子２ｅを、外枠７１と図示右側の凸部７３ｃ，７３ｄとの間の領域に位置決めして配置する。なお、この段階においては、リード材を加工して形成されるソース端子３ａ，３ｃおよびドレイン端子３ｂ，３ｄは、端子接続リード３０によって所定間隔で一体に連結されている。同様に、ダミー端子２ａ～２ｃ、ゲート信号端子２ｄおよびソースセンス信号端子２ｅは、端子接続リード２０によって所定間隔で一体に連結されている。

図６Ａ～６Ｃに示すように各部材を配置したならば、端子３ａ～３ｄおよびダミー端子２ａ～２ｃの上に錘９を載置して荷重をかけた状態とする（図６Ｂ参照）。錘９は、外枠７１と凸部７３ａ～７３ｄによって端子上に位置決めされる。その後、図６Ａ～６Ｃに示す状態の固定治具７を炉内に入れて半田材４ｂ，４ｃを溶かし、半導体チップ５、ドレイン端子３ｂ，３ｄおよびダミー端子２ａのドレイン導体１への半田接合作業を行う。

図７Ａ，７Ｂは第３の工程を説明する図であり、図７Ａは平面図、図７ＢはＣ４－Ｃ４断面図である。半導体チップ５、ドレイン端子３ｂ，３ｄおよびダミー端子２ａのドレイン導体１への半田接合作業が完了したならば、ワイヤボンディング１３により、ゲート電極５ｃとゲート信号端子２ｄとの接続、および、ソース電極５ａとソースセンス信号端子２ｅとの接続を行う。ボンディング作業は、組立途中の半導体装置（すなわち、端子が接続されたドレイン導体１）を固定治具７からいったん取り出して行う。その際、非接合状態のソース端子３ａ，３ｃは、端子接続リード３０によって接合状態のドレイン端子３ｂ，３ｄと一体に連結されている。同様に、非接合状態のダミー端子２ｂ，２ｃ、ゲート信号端子２ｄおよびソースセンス信号端子２ｅは、端子接続リード２０によって接合状態のダミー端子２ａと一体に連結されている。

その後、ボンディング作業後の半導体装置は再び固定治具７に配置され、図７Ａのように位置決め治具１１が配置される。２つの位置決め治具１１は、外枠７１と凸部７３ａ，７３ｂとの間および外枠７１と凸部７３ｃ，７３ｄとの間に位置決めされて配置される。その結果、位置決め治具１１，外枠７１および凸部７３ａ～７３ｄで囲まれた４つの矩形領域ができる。これらの矩形領域内に半田材４ｄをそれぞれ配置する。図７Ｂに示すように、凸部７３ａ～７３ｄの上端面と半田材４ｄの高さとを一致させることで、次工程で半田材４ｄ上にソース導体１４を載置した際のソース導体１４の傾きを防止できる。このように、凸部７３ａ～７３ｄは、半田材４ｄの位置決めだけではなく、高さを規定する部材としても機能する。また、半導体チップ５のソース電極５ａの上には、半田材４ａが配置される。

図８Ａ，８Ｂは第４の工程を説明する図であり、図８Ａは平面図、図８ＢはＤ５－Ｄ５断面図である。第４の工程では、半田材４ａ，４ｄの上にソース導体１４を配置し、さらに位置決め治具１５を配置する。ソース導体１４を配置する際のｙ方向の位置は、ソース導体１４のｙ方向端面と外枠７１とが接触することにより位置決めされる。また、ソース導体１４のｘ方向の位置は、ソース導体１４の表面側に形成された段差１４ｃおよび端部領域１４ａ，１４ｂの先端と位置決め治具１１とが接触することにより位置決めされる。すなわち、治具７，１１を介して、ドレイン導体１とソース導体１４とが位置決めされる。

また、位置決め治具１５の位置は、外枠７１とソース導体１４とによって位置決めされる。位置決め治具１５には、錘１９を位置決めするための切り欠き１５０および開口１５１が形成されている。切り欠き１５０内および開口１５１内に錘１９を配置することで、錘１９が、半田材４ｄの上方のソース導体１４上、すなわち、図４に示した接合領域４１～４４とは反対側の面の上に位置決めされる。

その後、図８Ａ，８Ｂに示すように錘１９で荷重をかけた状態の固定治具７を炉内に入れて半田材４ａ，４ｄを溶かし、ソース電極５ａ、ソース端子３ａ，３ｃおよびダミー端子２ｂ，２ｃのソース導体１４への半田接合作業を行う。

半田接合作業の後に、半導体装置を固定治具７から取り出し、モールド樹脂１６によるモールド作業を行う。モールド作業後、端子２ａ～２ｅ同士を連結している端子接続リード２０および端子３ａ～３ｄ同士を連結している端子接続リード３０を除去することで、図１に示した半導体装置１００が完成する。

次に、本実施の形態の半導体装置の特徴について説明する。図９Ａ，９Ｂは、本実施の形態の半導体装置１００に対する比較例を示す図であり、図９Ａは半導体装置２００の平面図、図９ＢはＥ－Ｅ断面図である。比較例の半導体装置２００は、半導体チップ５、ドレイン導体２０１、ソース導体２１４、ソース端子２３０およびドレイン端子２３１を備えている。なお、モールド樹脂、および、ボンディングワイヤにより接続される信号端子等については、図示を省略した。ソース導体２１４の端部領域２１４ａには、ソース端子２３０が半田接合される接合領域２２０が設けられている。

ソース導体２１４を半田材４ａにより半導体チップ５のソース電極（不図示）と半田接合する際には、半田材４ｄによる端部領域２１４ａとソース端子２３０との半田接合も同時に行われる。図９Ａに示すように、一般的に半田材４ａの大きさは半田材４ｄの大きさに比べて大きいので、半田溶融時の表面張力も半田材４ａの領域における表面張力の方が大きい。そのため、図９Ｂに示すように、半田材４ａの接合部分の方が低くなるようにソース導体２１４が傾いた状態で、半田接合されてしまうおそれがある。

図１０は、外部接続端子である端子３ａ，３ｃ，２ｂ，２ｃが接続されたソース導体１４を示す図である。ソース端子３ａ，３ｃは、ソース導体１４からｘ軸マイナス方向に延出するように端部領域１４ａの接合領域４１，４２に半田接合されている。一方、ダミー端子２ｂ，２ｃは、ソース導体１４からｘ軸プラス方向に延出するように端部領域１４ｂの接合領域４３，４４に半田接合されている。

図４において説明したように、半導体チップ５のソース電極５ａが半田接合される接合領域４０は、ソース導体１４のチップ対向面（図１０の紙面裏面側）のほぼ中央に設けられている。上述したように、ソース導体１４の端部領域１４ａの接合領域４１，４２には、ソース端子３ａ，３ｃが半田接合されている。ソース導体１４の反対側の端部領域１４ｂの接合領域４３，４４には、ダミー端子２ｂ，２ｃが半田接合されている。以下では、接合領域４０の中央Ｃを通りソース端子３ａ，３ｃの延出方向に沿った直線、すなわち、中央Ｃを通りｘ軸に平行な直線Ｌを仮想中心線と呼ぶことにする。

仮想中心線Ｌに対して、ソース端子３ａが半田接合される接合領域４１およびダミー端子２ｂが半田接合される接合領域４３は、仮想中心線Ｌよりも図示上側の領域に設けられている。一方、ソース端子３ｃが半田接合される接合領域４２およびダミー端子２ｃが半田接合される接合領域４４は、仮想中心線Ｌよりも図示下側の領域に設けられている。そして、接合領域４０は、接合領域４１と接合領域４４とを結ぶ直線Ｌ１上にあり、かつ、接合領域４２と接合領域４３とを結ぶ直線Ｌ２上にある。このような構成とすることにより、半田溶融時の表面張力の影響によるソース導体１４の傾きを抑制することができる。

半田接合時における溶融半田の表面張力は面積の大きな接合領域４０におけるものが最も大きく、接合領域４０における表面張力がソース導体１４の傾き対して大きく影響する。例えば、４つの端子２ｂ，２ｃ，３ａ，３ｃの内のソース端子３ａおよびダミー端子２ｃのみが設けられている構成の場合には、接合領域４０における溶融半田の表面張力の偏りの影響で直線Ｌ１に対して左右方向に倒れやすい。逆に、ソース端子３ｃおよびダミー端子２ｂのみが設けられている構成の場合には、直線Ｌ２に対して左右方向に倒れやすい。

しかし、ソース導体１４に対して、図１０に示すような配置で４つの端子２ｂ，２ｃ，３ａ，３ｃを半田接合する場合、直線Ｌ１の左右方向への傾きは接合領域４２，４３に生じる溶融半田の表面張力によって抑制され、一方、直線Ｌ２の左右方向への傾きは接合領域４１，４４に生じる溶融半田の表面張力によって抑制されることになる。その結果、図１０に示す構成の本実施の形態では、半田接合時に生じるソース導体１４の傾きを抑制することができ、ドレイン導体１の表面（放熱面）とソース導体１４の表面（放熱面）とを平行に保つことができる。

さらに、比較例ではドレイン端子およびソース端子が一対であるのに対して本実施の形態では二対設けられていて、２つのドレイン端子３ｂ，３ｄと２つのソース端子３ａ，３ｃとがｙ方向に交互に配置されている。比較例では、図９Ａに示すように、Ｐ端子であるドレイン端子２３１からＮ端子であるソース端子２３０へと電流Iが流れる。一方、本実施の形態では、図１０に示すように、ドレイン端子３ｂからソース端子３ａへと電流Ｉ１が流れると共に、ドレイン端子３ｄからソース端子３ｃへと電流Ｉ２が流れる。その結果、比較例の場合に比べて、磁束打ち消し効果が高くなり低インダクタンス化を図ることができる。

（変形例）
図１１，１２は、上述した実施の形態の変形例を示す図である。図１１は変形例における半導体装置１１０の斜視図であり、図１２は分解斜視図である。変形例では、ドレイン端子２４ａ，２４ｂがドレイン導体１と一体に形成されている点が、図２に示した半導体装置１００と異なる。その他の部分の構成に関しては、上述した半導体装置１００と同様である。そのため、上述した実施の形態の場合と同様に、ソース導体１４の倒れ抑制および低インダクタンス化を図ることができる。さらに、変形例では、主回路側の外部接続端子であるソース端子３ａ，３ｃとドレイン端子２４ａ，２４ｂとの高さ（ｚ方向位置）が異なるので、主回路配線の高さを変えて接続することができる。

以上説明した本発明の実施の形態および変形例によれば、以下の作用効果を奏する。

（Ｃ１）図２，４，１０等に示すように、半導体装置１００は、チップ表裏面の一方の面にソース電極５ａを有し、他方の面にドレイン電極５ｂを有する半導体チップ５と、ソース電極５ａに対向配設され、ソース電極５ａが半田接合される接合領域４０をチップ対向面１４０に有するソース導体１４と、ドレイン電極５ｂに対向配設され、ドレイン電極５ｂに半田接合されるドレイン導体１と、チップ対向面１４０の端部領域１４ａに設けられた接合領域４１に半田接合され、ソース導体１４の側方（すなわち、チップ表裏方向と直交する方向）に延出する第１外部接続端子であるソース端子３ａと、端部領域１４ａに設けられた接合領域４２に半田接合され、ソース端子３ａと同一方向に延出する第２外部接続端子であるソース端子３ｃと、チップ対向面１４０における接合領域４０を挟んで端部領域１４ａとは反対側の端部領域１４ｂに設けられた接合領域４３に、半田接合されるダミー端子２ｂと、端部領域１４ｂに設けられた接合領域４４に半田接合されるダミー端子２ｃと、を備える。そして、接合領域４０の中央を通り端子３ａ，３ｃの延出方向に沿った直線を仮想中心線Ｌとした場合に、接合領域４１，４３は仮想中心線Ｌを境界とする一方側（図１０のｙ軸プラス方向側）に設けられ、接合領域４２，４４は仮想中心線Ｌを境界とする他方側（図１０のｙ軸マイナス方向側）に設けられ、接合領域４０は、接合領域４１と接合領域４４とを結んだ直線上に配置され、かつ、接合領域４２と接合領域４３とを結んだ直線上に配置される。
上述のように（図１０に示すように）４つの接合領域４１～４４を配置することで、半田接合時における溶融半田の表面張力の影響によるソース導体１４の傾きを、抑制することができる。

（Ｃ２）上記（Ｃ１）において、図２，１０等に示すように、ドレイン導体１に設けられ、ソース端子３ａ，３ｃと同一方向に延出すると共に、ソース端子３ａ，３ｃと交互に離間して並列配置されるドレイン端子３ｂ，３ｄをさらに備える。このような構成とすることで、図１０に示すように、ドレイン端子３ｂからソース端子３ａへと電流Ｉ１が流れると共に、ドレイン端子３ｄからソース端子３ｃへと電流Ｉ２が流れるようになり、磁束打ち消し効果が高くなり低インダクタンス化を図ることができる。

（Ｃ３）上記（Ｃ２）において、図２，３，５Ｂ，８Ｂ等に示すように、ソース導体１４は、端部領域１４ａ，１４ｂの厚さがソース導体１４の他の領域の厚さよりも薄く設定され、かつ、チップ対向面とは反対側の面に段差１４ｃが形成され、ドレイン導体１は、ドレイン電極５ｂに対向する面１０の端部領域１ａにドレイン端子３ｂ、３ｄが半田接合される接合領域１０１，１０２を有し、ドレイン電極５ｂに対向する面１０とは反対側の面に段差１０ｂが形成されるように、端部領域１ａの厚さが、ドレイン電極５ｂが接合される領域１０ｂの厚さよりも薄く設定されている。

ドレイン導体１に段差１０ｂを形成したことにより、ドレイン導体１を固定治具７に配置する際に、段差１０ｂを凹部７２の側面に接触させることで、固定治具７に対するドレイン導体１の位置決めを正確に行うことができる。また、図８Ａ、８Ｂに示すように、固定治具７に対して位置決めされた位置決め治具１１にソース導体１４の段差１４ｃや端部が接触させて位置決めすることにより、治具７，１１を介して、ドレイン導体１とソース導体１４とを正確に位置決めすることができる。さらにまた、ソース導体１４の段差１４ｃによって位置決めされた位置決め治具１５の切り欠き１５０や開口１５１に錘１９を配置することで、錘１９が接合領域４１～４４の反対側の面の上に正確に位置決めされる。

（Ｃ４）上記（Ｃ２）において、図１１，１２等に示すように、ドレイン端子２４ａ，２４ｂはドレイン導体１に一体に形成され、ドレイン導体１の側方に延出している。この場合、外部接続端子であるソース端子３ａ，３ｃとドレイン端子２４ａ，２４ｂとの高さ（ｚ方向位置）が異なるので、主回路配線の高さを変えて接続することができる。

（Ｃ５）上記（Ｃ１）において、図４等に示すように、ソース導体１４において、接合領域４１の面積と接合領域４４の面積は等しく設定され、接合領域４２の面積と接合領域４３の面積は等しく設定される。その結果、接合領域４１，４４に作用する溶融半田の表面張力が等しく、接合領域４２，４３に作用する溶融半田の表面張力が等しくなる。その結果、半田接合時のソース導体１４の傾きをより小さく抑制することができる。

以上説明した各実施形態や各種変形例はあくまで一例であり、発明の特徴が損なわれない限り、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

１，２０１…ドレイン導体、１ａ，１ｂ…端部領域、１００，１１０，２００…半導体装置、２ａ，２ｂ，２ｃ…ダミー端子、３ａ，３ｃ，２３０…ソース端子、３ｂ，３ｄ，２４ａ，２４ｂ，２３１…ドレイン端子、５…半導体チップ、５ａ…ソース電極、５ｂ…ドレイン電極、５ｃ…ゲート電極、７…固定治具、１０，１４０…チップ対向面、８，１１，１５…位置決め治具、１０ａ…チップ接合領域、１０ｂ，１４ｃ…段差、１４，２１４…ソース導体、４０～４４，１０１～１０３，２２０…接合領域

Claims (5)

1. チップ表裏面の一方の面に第１電極を有し、他方の面に第２電極を有する半導体チップと、
   前記第１電極に対向配設され、前記第１電極が半田接合されるチップ接合領域をチップ対向面に有する第１導体と、
   前記第２電極に対向配設され、前記第２電極に半田接合される第２導体と、
   前記チップ対向面の第１端部領域に設けられた第１接合領域に半田接合され、前記第１導体の側方に延出する第１外部接続端子と、
   前記第１端部領域に設けられた第２接合領域に半田接合され、前記第１外部接続端子と同一方向に延出する第２外部接続端子と、
   前記チップ対向面における前記チップ接合領域を挟んで前記第１端部領域とは反対側の第２端部領域に設けられた第３接合領域に、半田接合される第１ダミー端子と、
   前記第２端部領域に設けられた第４接合領域に半田接合される第２ダミー端子と、を備え、
   前記チップ接合領域の中央を通り前記第１および第２外部接続端子の延出方向に沿った直線を仮想中心線とした場合に、
   前記第１および第３接合領域は前記仮想中心線を境界とする一方側に設けられ、
   前記第２および第４接合領域は前記仮想中心線を境界とする他方側に設けられ、
   前記チップ接合領域は、前記第１接合領域と前記第４接合領域とを結んだ直線上に配置され、かつ、前記第２接合領域と前記第３接合領域とを結んだ直線上に配置される、半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第２導体に設けられ、前記第１および第２外部接続端子と同一方向に延出すると共に、前記第１および第２外部接続端子と交互に離間して並列配置される第３および第４外部接続端子をさらに備える、半導体装置。
3. 請求項２に記載の半導体装置において、
   前記第１導体は、前記チップ対向面とは反対側の面に第１段差が形成されるように、前記第１および第２端部領域の厚さは前記第１導体の他の領域の厚さよりも薄く設定され、
   前記第２導体は、前記第２電極に対向する面の第３端部領域に前記第１および第２外部接続端子が半田接合される第５および第６接合領域を有し、前記第２電極に対向する面とは反対側の面に第２段差が形成されるように、前記第３端部領域の厚さが、前記第２電極が接合される領域の厚さよりも薄く設定されている、半導体装置。
4. 請求項２に記載の半導体装置において、
   前記第３および第４外部接続端子は前記第２導体に一体に形成され、前記第２導体の側方に延出している、半導体装置。
5. 請求項１に記載の半導体装置において、
   前記第１および第３接合領域の面積は等しく設定され、
   前記第２および第４接合領域の面積は等しく設定されている、半導体装置。