JP2006196874A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006196874A JP2006196874A JP2005347938A JP2005347938A JP2006196874A JP 2006196874 A JP2006196874 A JP 2006196874A JP 2005347938 A JP2005347938 A JP 2005347938A JP 2005347938 A JP2005347938 A JP 2005347938A JP 2006196874 A JP2006196874 A JP 2006196874A
- Authority
- JP
- Japan
- Prior art keywords
- ball electrode
- semiconductor
- wiring board
- printed wiring
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10545—Related components mounted on both sides of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】半導体装置は、プリント配線板100と、第1配列領域、内側領域に第1ボール電極群10a、第1補助ボール電極群12aとを有し、プリント配線板100の第1面に配置された第1半導体パッケージ1aと、第2配列領域、内側領域に第2ボール電極群10b、内第2補助ボール電極群12bとを有し、プリント配線板100の第2面に配置された第2半導体パッケージ1bと、を備え、第1ボール電極群10aのうち少なくとも1つの角部のボール電極は、プリント配線板100を挟んで、第2補助ボール電極群12bに対向する位置に配置され、第2ボール電極群10bのうち少なくとも1つの角部のボール電極は、プリント配線板100を挟んで、第1補助ボール電極群12aに対向する位置に配置されている。
【選択図】図2
Description
[第1の実施形態]
図1Aは、本発明の好適な第1の実施形態に係る半導体パッケージをボール電極側から見た平面図であり、図1Bは、図1Aの半導体パッケージのA−A’矢視断面図である。
[第2の実施形態]
以下、本発明の第2の実施の形態に係る半導体装置について説明する。図4Aは、本発明の好適な第2の実施形態に係る半導体パッケージをボール電極側から見た平面図であり、図4Bは、図4Aの半導体パッケージの側面図である。本実施形態に係る半導体装置は、第1の実施の形態に係る半導体装置の構成の一部を変更した構成を有する。即ち、本実施形態に係る半導体パッケージでは、複数の補助ボール電極16が、ボール電極10の存在しないエリア11の対角を除く場所に形成されている。ボール電極10及び補助ボール電極16は、半導体パッケージに形成された、複数のランド(不図示)の上に配置されている。この複数のランドは、例えば、銅等の金属を半導体パッケージ1の上にパターニングして形成することができる。
[第3の実施形態]
以下、本発明の第3の実施の形態に係る半導体装置について説明する。図6Aは、本発明の好適な第3の実施形態に係る半導体装置をボール電極側から見た平面図であり、図6Bは、この半導体装置の側面図である。
[第4の実施形態]
図8Aは、本発明の好適な第4の実施形態に係る半導体装置をボール電極側から見た平面図であり、図8Bは、この半導体装置の側面図である。
[第5の実施形態]
図15Aは、本発明の好適な第5の実施形態に係るの半導体装置をボール電極側から見た平面図であり、図15Bは、この半導体装置の側面図である。
1a 第1半導体パッケージ
10a 第1ボール電極群
10b 第1補助ボール電極群
1b 第2半導体パッケージ
12a 第2ボール電極群
12b 第2補助ボール電極群
Claims (8)
- プリント配線板と、
ペリフェラル状の第1配列領域に配列された第1ボール電極群と、前記第1配列領域の内側の領域に部分的に設けられた第1補助ボール電極群とを有し、前記プリント配線板の第1面に配置されたペリフェラル型の第1半導体パッケージと、
ペリフェラル状の第2配列領域に配列された第2ボール電極群と、前記第2配列領域の内側の領域に部分的に設けられた第2補助ボール電極群とを有し、前記プリント配線板の第2面に配置されたペリフェラル型の第2半導体パッケージと、
を備え、
前記第1ボール電極群のうち少なくとも1つの角部分に位置するボール電極は、前記プリント配線板を挟んで、前記第2補助ボール電極群に対向する位置に配置され、
前記第2ボール電極群のうち少なくとも1つの角部分に位置するボール電極は、前記プリント配線板を挟んで、前記第1補助ボール電極群に対向する位置に配置されていることを特徴とする半導体装置。 - 前記第1、第2半導体パッケージは、前記プリント配線板を挟んで、各々の略対角方向にずれて配置されており、前記第1補助ボール電極群は、前記第1配列領域の内側の領域に対角線上に設けられており、前記第2補助ボール電極群は、前記第2配列領域の内側の領域に対角線上に設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記第1半導体パッケージは半導体素子と、それを覆うパッケージモールドを有し、
前記第1ボール電極群の少なくとも1つのボール電極は、前記第1半導体パッケージの半導体素子のエッジ部分に対応する位置に設けられ、かつ、前記プリント配線板を介して第2ボール電極群と対向して配置されていることを特徴とする請求項1に記載の半導体装置。 - 前記第2半導体パッケージは半導体素子と、それを覆うパッケージモールドを有し、
前記第2ボール電極群の少なくとも1つのボール電極は、前記第2半導体パッケージの半導体素子のエッジ部分に対応する位置に設けられ、かつ、前記プリント配線板を介して第1ボール電極群と対向して配置されていることを特徴とする請求項1に記載の半導体装置。 - 前記第1補助ボール電極群及び第2補助ボール電極群は、電気的に機能しないダミー電極であることを特徴とする請求項1に記載の半導体装置。
- プリント配線板と、
ペリフェラル状の第1配列領域に配列された第1ボール電極群と、前記第1配列領域の内側の領域に部分的に設けられた第1補助ボール電極群とを有し、前記プリント配線板の第1面に配置されたペリフェラル型の第1半導体パッケージと、
第2配列領域に配列された第2ボール電極群を有し、前記プリント配線板の第2面に配置された、第2半導体パッケージと、
を備え、前記第2ボール電極群のうち少なくとも1つの角部分に位置するボール電極は、前記プリント配線板を挟んで、前記第1補助ボール電極群に対向する位置に配置されていることを特徴とする半導体装置。 - 前記第2半導体パッケージは、前記第1半導体パッケージよりも小さいことを特徴とする請求項6に記載の半導体装置。
- 前記第1半導体パッケージは半導体素子と、それを覆うパッケージモールドを有し、
前記第1ボール電極群の少なくとも1つのボール電極は、前記第1半導体パッケージの半導体素子のエッジ部分に対応する位置に設けられ、かつ、前記プリント配線板を介して第2ボール電極群と対向して配置されていることを特徴とする請求項7に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005347938A JP4738996B2 (ja) | 2004-12-13 | 2005-12-01 | 半導体装置 |
US11/300,230 US7247945B2 (en) | 2004-12-13 | 2005-12-13 | Semiconductor apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004360498 | 2004-12-13 | ||
JP2004360498 | 2004-12-13 | ||
JP2005347938A JP4738996B2 (ja) | 2004-12-13 | 2005-12-01 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006196874A true JP2006196874A (ja) | 2006-07-27 |
JP2006196874A5 JP2006196874A5 (ja) | 2009-01-22 |
JP4738996B2 JP4738996B2 (ja) | 2011-08-03 |
Family
ID=36582862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005347938A Expired - Fee Related JP4738996B2 (ja) | 2004-12-13 | 2005-12-01 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7247945B2 (ja) |
JP (1) | JP4738996B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016398A (ja) * | 2007-06-29 | 2009-01-22 | Toshiba Corp | プリント配線板構造、電子部品の実装方法および電子機器 |
WO2017026302A1 (ja) * | 2015-08-07 | 2017-02-16 | 株式会社デンソー | Bga型部品の実装構造 |
EP3309828A2 (en) | 2016-09-27 | 2018-04-18 | Renesas Electronics Corporation | Semiconductor device, system in package, and system in package for vehicle |
JP2020141061A (ja) * | 2019-02-28 | 2020-09-03 | アイシン・エィ・ダブリュ株式会社 | 半導体装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060202317A1 (en) * | 2005-03-14 | 2006-09-14 | Farid Barakat | Method for MCP packaging for balanced performance |
JP2006303003A (ja) * | 2005-04-18 | 2006-11-02 | Toshiba Corp | プリント基板、および情報処理装置 |
JP5313887B2 (ja) * | 2007-05-31 | 2013-10-09 | 三洋電機株式会社 | 半導体モジュールおよび携帯機器 |
US8399983B1 (en) * | 2008-12-11 | 2013-03-19 | Xilinx, Inc. | Semiconductor assembly with integrated circuit and companion device |
JP5893351B2 (ja) * | 2011-11-10 | 2016-03-23 | キヤノン株式会社 | プリント回路板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0945810A (ja) * | 1995-08-01 | 1997-02-14 | Fujitsu Ltd | 半導体装置及び配線基板 |
JPH11317568A (ja) * | 1998-05-06 | 1999-11-16 | Sony Corp | 配線基板の補強方法 |
JP2001177049A (ja) * | 1999-12-20 | 2001-06-29 | Toshiba Corp | 半導体装置及びicカード |
JP2002184942A (ja) * | 2000-12-13 | 2002-06-28 | Kyocera Corp | 実装基板 |
JP2006502587A (ja) * | 2002-10-11 | 2006-01-19 | テッセラ,インコーポレイテッド | マルチチップパッケージ用のコンポーネント、方法およびアセンブリ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2634351B2 (ja) | 1991-04-23 | 1997-07-23 | 三菱電機株式会社 | 半導体装置 |
JP3498461B2 (ja) | 1995-12-05 | 2004-02-16 | ソニー株式会社 | 電子部品 |
MY123146A (en) * | 1996-03-28 | 2006-05-31 | Intel Corp | Perimeter matrix ball grid array circuit package with a populated center |
US6678167B1 (en) * | 2000-02-04 | 2004-01-13 | Agere Systems Inc | High performance multi-chip IC package |
JP3300698B2 (ja) | 2000-05-17 | 2002-07-08 | 松下電器産業株式会社 | 半導体実装対象中間構造体及び半導体装置の製造方法 |
US7247932B1 (en) * | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
US6734539B2 (en) * | 2000-12-27 | 2004-05-11 | Lucent Technologies Inc. | Stacked module package |
-
2005
- 2005-12-01 JP JP2005347938A patent/JP4738996B2/ja not_active Expired - Fee Related
- 2005-12-13 US US11/300,230 patent/US7247945B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0945810A (ja) * | 1995-08-01 | 1997-02-14 | Fujitsu Ltd | 半導体装置及び配線基板 |
JPH11317568A (ja) * | 1998-05-06 | 1999-11-16 | Sony Corp | 配線基板の補強方法 |
JP2001177049A (ja) * | 1999-12-20 | 2001-06-29 | Toshiba Corp | 半導体装置及びicカード |
JP2002184942A (ja) * | 2000-12-13 | 2002-06-28 | Kyocera Corp | 実装基板 |
JP2006502587A (ja) * | 2002-10-11 | 2006-01-19 | テッセラ,インコーポレイテッド | マルチチップパッケージ用のコンポーネント、方法およびアセンブリ |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016398A (ja) * | 2007-06-29 | 2009-01-22 | Toshiba Corp | プリント配線板構造、電子部品の実装方法および電子機器 |
US8120157B2 (en) | 2007-06-29 | 2012-02-21 | Kabushiki Kaisha Toshiba | Printed wiring board structure, electronic component mounting method and electronic apparatus |
WO2017026302A1 (ja) * | 2015-08-07 | 2017-02-16 | 株式会社デンソー | Bga型部品の実装構造 |
EP3309828A2 (en) | 2016-09-27 | 2018-04-18 | Renesas Electronics Corporation | Semiconductor device, system in package, and system in package for vehicle |
US10249560B2 (en) | 2016-09-27 | 2019-04-02 | Renesas Electronics Corporation | Semiconductor device, system in package, and system in package for vehicle |
JP2020141061A (ja) * | 2019-02-28 | 2020-09-03 | アイシン・エィ・ダブリュ株式会社 | 半導体装置 |
JP7192573B2 (ja) | 2019-02-28 | 2022-12-20 | 株式会社アイシン | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US7247945B2 (en) | 2007-07-24 |
US20060125097A1 (en) | 2006-06-15 |
JP4738996B2 (ja) | 2011-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4738996B2 (ja) | 半導体装置 | |
JP2005197491A (ja) | 半導体装置 | |
JP2007165420A (ja) | 半導体装置 | |
US7659623B2 (en) | Semiconductor device having improved wiring | |
JP4740708B2 (ja) | 配線基板、及び半導体装置 | |
JP2007005452A (ja) | 半導体装置 | |
JPH07115151A (ja) | 半導体装置及びその製造方法 | |
JP3208470B2 (ja) | Bga型半導体装置とそれを実装する基板 | |
JP5151878B2 (ja) | 半導体装置 | |
JP5893351B2 (ja) | プリント回路板 | |
JP4191204B2 (ja) | 半導体装置およびその製造方法 | |
JPWO2006082633A1 (ja) | パッケージ実装モジュール | |
JP4370513B2 (ja) | 半導体装置 | |
US20180220528A1 (en) | Electronic component and electronic component manufacturing method | |
JP4976767B2 (ja) | 積層形半導体装置 | |
JP2000243862A (ja) | インターポーザ基板 | |
JP2000261110A (ja) | プリント配線基板およびこれを用いた半導体実装装置 | |
JP2007317754A (ja) | 半導体装置 | |
JP4128722B2 (ja) | 回路基板および電子機器 | |
JP2006128441A (ja) | 半導体装置 | |
JP2010056162A (ja) | 半導体装置および回路基板組立体 | |
JP2009130074A (ja) | 半導体装置 | |
JP2007012645A (ja) | 半導体装置 | |
JP2001298124A (ja) | Bga型半導体装置とそれを実装する基板 | |
JP2004172604A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110422 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4738996 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |