JP2006196874A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006196874A
JP2006196874A JP2005347938A JP2005347938A JP2006196874A JP 2006196874 A JP2006196874 A JP 2006196874A JP 2005347938 A JP2005347938 A JP 2005347938A JP 2005347938 A JP2005347938 A JP 2005347938A JP 2006196874 A JP2006196874 A JP 2006196874A
Authority
JP
Japan
Prior art keywords
ball electrode
semiconductor
wiring board
printed wiring
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005347938A
Other languages
English (en)
Other versions
JP2006196874A5 (ja
JP4738996B2 (ja
Inventor
Yasuhiro Sawada
康宏 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005347938A priority Critical patent/JP4738996B2/ja
Priority to US11/300,230 priority patent/US7247945B2/en
Publication of JP2006196874A publication Critical patent/JP2006196874A/ja
Publication of JP2006196874A5 publication Critical patent/JP2006196874A5/ja
Application granted granted Critical
Publication of JP4738996B2 publication Critical patent/JP4738996B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】プリント配線板の両面に実装された半導体パッケージのボール電極部分の応力を低減し、接合信頼性を向上させた半導体装置を提供する。
【解決手段】半導体装置は、プリント配線板１００と、第１配列領域、内側領域に第１ボール電極群１０ａ、第１補助ボール電極群１２ａとを有し、プリント配線板１００の第１面に配置された第１半導体パッケージ１ａと、第２配列領域、内側領域に第２ボール電極群１０ｂ、内第２補助ボール電極群１２ｂとを有し、プリント配線板１００の第２面に配置された第２半導体パッケージ１ｂと、を備え、第１ボール電極群１０ａのうち少なくとも１つの角部のボール電極は、プリント配線板１００を挟んで、第２補助ボール電極群１２ｂに対向する位置に配置され、第２ボール電極群１０ｂのうち少なくとも１つの角部のボール電極は、プリント配線板１００を挟んで、第１補助ボール電極群１２ａに対向する位置に配置されている。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関し、特に、複数のボール電極が配置された半導体パッケージの実装構造に関する。
従来から電子機器には、プリント配線板上に、複数のはんだからなるボール電極がアレイ状に配置された半導体パッケージを実装した半導体装置が用いられている。しかしながらこの時、半導体パッケージを構成する半導体素子とパッケージモールド、プリント配線板、半導体パッケージとプリント配線板を接合するボール電極は、各々異なる線膨張係数を有している。そのため、半導体装置に熱が加わると、接合部であるボール電極に部分的に大きな応力が加わり、接合部の寿命が著しく短くなるという問題があった。
このような熱応力を低減する方法として、アレイ状に配置されたボール電極のうち、最も大きな応力が加わる最外部と最内部のボール電極の近傍に、補強用の突起（バンプ）を配置した技術が知られている（特許文献１参照）。
近年、実装の高密度化に伴って、半導体パッケージをプリント配線板両面に実装する形態が増加している。半導体パッケージを両面実装させた場合には、一方の半導体パッケージによって他方の半導体パッケージの変形が拘束され、プリント配線板が自由に曲がらなくなってしまう。そのため、半導体パッケージをプリント配線板の片面のみに実装した場合よりも、はんだ接合部に応力がかかり、信頼性が大幅に低下するという問題があった。
そこで、半導体パッケージをプリント配線板の両面に実装する形態において、ボール電極の熱応力を低減する方法が知られている。すなわち、プリント配線板の両面に実装された半導体パッケージのボール電極部分を、プリント配線板の両面で同位置にならないように配置する技術である（特許文献２参照）。
また同様に、半導体パッケージモールドプリント配線板を両面に実装したプリント配線板の反りを低減する方法も知られている。すなわち、開口部を有するプレートをプリント配線板の両面に夫々配置し、対向するフレームの少なくとも一部が重なるように配置する技術である（特許文献３参照）。
特開平９−１６２２４１号公報（第２−３頁、第２、４、６図） 特開平５−８２９３７号公報（第３−４頁、第１−３図） 特開２００１−３２６３２２号公報（第５−６頁、第１−２図）
特許文献２に記載の実装方法は、半導体素子がリード部分で接合される形態において配線基板の両面に搭載される半導体パッケージを上下の面でずらせて実装するものである。しかしながら、これと同様にボール電極がアレイ状に配置された半導体パッケージを、プリント配線板の両面に上下の面でずらせて搭載すると、後述するように非常に複雑な熱変形を起こすこととなる。そのため部分的に非常に高い応力が加わるため、特定のボール電極の寿命は低下し、半導体パッケージとしての寿命を低下する事となる。
また、特許文献１に記載の実装方法は、補強用の突起を、また特許文献３に記載の実装方法では、補強用にプレートを別途用意する必要がある。そのため、製造コストが大幅に増大するという問題があり、現実的とはいえない。
本発明は、上記の問題点に鑑みてなされたものであり、プリント配線板の両面に実装された半導体パッケージのボール電極部分の応力を低減し、プリント配線板に接合された半導体パッケージの接合信頼性を向上させることを目的とする。
本発明の第１の側面は、半導体装置に係り、プリント配線板と、ペリフェラル状の第１配列領域に配列された第１ボール電極群と、前記第１配列領域の内側の領域に部分的に設けられた第１補助ボール電極群とを有し、前記プリント配線板の第１面に配置されたペリフェラル型の第１半導体パッケージと、ペリフェラル状の第２配列領域に配列された第２ボール電極群と、前記第２配列領域の内側の領域に部分的に設けられた第２補助ボール電極群とを有し、前記プリント配線板の第２面に配置されたペリフェラル型の第２半導体パッケージとを備え、前記第１ボール電極群のうち少なくとも１つの角部分に位置するボール電極は、前記プリント配線板を挟んで、前記第２補助ボール電極群に対向する位置に配置され、前記第２ボール電極群のうち少なくとも１つの角部分に位置するボール電極は、前記プリント配線板を挟んで、前記第１補助ボール電極群に対向する位置に配置されていることを特徴とする。
本発明の第２の側面は、半導体装置に係り、プリント配線板と、ペリフェラル状の第１配列領域に配列された第１ボール電極群と、前記第１配列領域の内側の領域に部分的に設けられた第１補助ボール電極群とを有し、前記プリント配線板の第１面に配置されたペリフェラル型の第１半導体パッケージと、第２配列領域に配列された第２ボール電極群を有し、前記プリント配線板の第２面に配置された、第２半導体パッケージとを備え、前記第２ボール電極群のうち少なくとも１つの角部分に位置するボール電極は、前記プリント配線板を挟んで、前記第１補助ボール電極群に対向する位置に配置されていることを特徴とする。
本発明によれば、プリント配線板の両面に実装された半導体パッケージのボール電極部分の応力を低減し、プリント配線板に接合された半導体パッケージの接合信頼性を向上させることができる。
本発明の好適な実施の形態を説明する前に、まず、半導体パッケージが熱で変形する現象を説明する。図１０Ａは、半導体パッケージをボール電極側から見た平面図であり、図１０Ｂは、図１０Ａの半導体パッケージのＣ−Ｃ’矢視断面図である。
半導体パッケージ７１は、パッケージモールド７２、半導体素子７３、半導体素子接続部７４及び複数のボール電極８０で構成される。半導体素子７３は、パッケージモールド７２によって半導体素子７３を保護するようにパッケージングされている。パッケージモールド７２の材料としては、特に限定しないが、例えばエポキシ樹脂を用いることができる。
パッケージモールド７２内の半導体素子接続部７４には、複数のボール電極８０に接続される配線が構成されている（不図示）。複数のボール電極８０は、半導体パッケージ７１の下面の、ペリフェラル状の第１領域に設けられている。またペリフェラル状の第１領域の内側の、第２領域の中心部にも島状に設けられている。
半導体素子７３は、半導体素子７３の裏面に設けられた複数の電極（不図示）を通じて、半導体素子接合部７４に接続されている。半導体素子７３の材料としては、特に限定しないが、例えばシリコンを用いることができる。
複数のボール電極８０は、プリント配線板と半導体素子７３とを電気的に接続するための電極である。
次に、図１２は、図１０に示した半導体パッケージを、プリント配線板の片面に実装したものが熱変形したところを示す側面図である。
図１２のように、プリント配線板１００に実装された半導体パッケージ７１を考察する。半導体パッケージ７１と半導体パッケージ７１が実装されるプリント配線板１００との線膨張係数を比較する。半導体パッケージ７１の材料をシリコン、半導体パッケージ７１のパッケージモールドの材料をエポキシ樹脂、半導体パッケージ７１が実装されるプリント配線板１００の材料をガラスエポキシ樹脂とする。その場合、シリコンの線膨張係数は、エポキシ樹脂やガラスエポキシ樹脂の線膨張係数に比べて約１桁小さい。また、エポキシ樹脂の線膨張係数とガラスエポキシ樹脂の線膨張係数とは、必ずしも同じではない。
このため、半導体パッケージ７１等の発熱によってパッケージモールドの温度が上昇すると、線膨張係数の小さい半導体素子７３を含むパッケージモールドの伸びに対し、プリント配線板１００の伸びの方が大きくなる。そのため、ボール電極部８０に応力が加わる。この時プリント配線板１００は、図１２に示すように反ることで、ボール電極部８０に加わった応力を緩和する。また、電源が切られて半導体パッケージ７１等の発熱がなくなると、プリント配線板１００及び半導体パッケージ７１は収縮し、プリント配線板１００の反りもなくなる。このように、パッケージモールドとプリント配線板１００とを接続しているボール電極部８０に繰り返し応力が加わり、ボール電極部８０にひずみが蓄積し、やがて破断に至る。
またこのときの複数のボール電極部８０のうち、パッケージモールド７２の四隅に配置された最外部ボール電極２１には、最も大きな応力が加わる。、これは熱膨張は長さに比例して大きくなるためである。すなわち、四隅に配置された最外部ボール電極２１は、パッケージモールド７２の対角線に相当する長さの熱膨張が影響するため、もっとも大きい応力が加わる。
また、半導体素子７３とパッケージモールド７２との境界部に配置されたボール電極２２にも、局所的に大きな応力が加わる。これは、半導体素子７３とパッケージモールド７２との境界部に配置されたボール電極２２は、パッケージモールド７２の熱膨張により加わる応力が、熱膨張率の小さい半導体素子７３に拘束されるためである。そのため、熱膨張の大きいプリント配線板１００との熱膨張差が大きくなり、応力が集中してしまう。
従ってボール電極２１及び２２の寿命は短く、最も早く破断に至る。
次に図１３は、図１０に示した半導体パッケージを、プリント配線板の両面に半導体パッケージを実装した状態で熱変形が生じた様子を示す側面図である。
図１３においては、同一形状の従来の半導体パッケージ７１ａ、７１ｂが、プリント配線板１００の両面に１００％重なった状態で実装されている。半導体パッケージ７１ａ、７１ｂは、それぞれ半導体素子７３ａ、７３ｂを含む。この場合で、半導体パッケージ７１ａ、７１ｂの相互干渉によって、プリント配線板１００は、半導体パッケージを片側のみに実装されたときのように反ることができない。そのため、ボール電極８０ａ、８０ｂに加わる応力を緩和することができず、図１２に示す片側のみに実装されたときよりも寿命が短くなる。
次に図１４は、図１０に示した半導体パッケージを、プリント配線板の両面に半導体パッケージを実装した状態で熱変形が生じた様子を示す断面図である。図１４は、図１１ＡのＤ−Ｄ’矢視断面図を示す図１１Ｂに対応する。
図１４は、図１１Ａの平面図が示すように、両面の半導体パッケージ７１ａ、７１ｂが、斜め方向に略２５％ずれた状態で重なった状態を示し、１００％重なった状態とは異なり、複雑な熱変形を起こす。
プリント配線板１００を挟んで、反対側に半導体パッケージが存在している部分では、相互干渉により反りが生じ難い。ところが、反対側に半導体パッケージが存在しない部分では、干渉がないため反りが生じる。
図１４の左側部分に注目して説明する。プリント配線板１００の上面側に実装された半導体パッケージ７１ａの最外部ボール電極２１ａは、プリント配線板１００の下面側に実装された半導体パッケージ７１ｂのボール電極１０ｂが存在しない部分に位置している。
最外部ボール電極２１ａには、半導体パッケージ７１ａと、プリント配線板１００の熱膨張の差により、応力が加わる。この時プリント配線板１００は、下面側に実装された半導体パッケージにより拘束され、反ることにより応力を緩和することができない。
また半導体パッケージ７１ａの裏面に配置された半導体パッケージ７１ｂの左側部分は、熱膨張の差により大きく膨張する。半導体パッケージ７１ｂの左側部分に対応するプリント配線板１００には、伸びを拘束する部材が無いため、プリント配線板１００は、下向きに反ることとなる。そのため最外部ボール電極２１ａには、図１３に示した場合に比べて、更に大きい応力が加わることとなる。
また、半導体パッケージ７１ａ、７１ｂのそれぞれに内包された半導体素子７３ａ、７３ｂのエッジ部に対向するボール電極は、パッケージモールド７２ａ、７２ｂと半導体素子７３ａ、７３ｂとの線膨張係数差が大きいため、局所的な応力が加わる。またプリント配線板１００は、半導体素子７３ａ、７３ｂのエッジ部で急激に反ることとなる。従って半導体パッケージ７１ａの最外部ボール電極２１ａと、半導体パッケージ７１ｂの半導体素子７３ｂのエッジ部が対向すると、非常に大きな応力が最外部ボール電極２１ａに加わることとなる。また同様に、図１４の右側部分も上下関係が逆転するだけで同じ現象が発生する。
本発明の好適な実施の形態によれば、上記のようにプリント配線板の両面に半導体パッケージが実装された場合に、半導体パッケージに配置された最外部ボール電極及びその近傍のボール電極に発生する応力を低減することができる。その結果、プリント配線板に接合された半導体パッケージの接合信頼性を向上させることができる。
以下、本発明の好適な実施の形態について添付図面に基づいて詳細に説明する。なお、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
[第１の実施形態]
図１Ａは、本発明の好適な第１の実施形態に係る半導体パッケージをボール電極側から見た平面図であり、図１Ｂは、図１Ａの半導体パッケージのＡ−Ａ’矢視断面図である。
本発明の好適な第１の実施形態に係る半導体パッケージ１は、パッケージモールド２、半導体素子３、半導体素子接続部４、複数のボール電極１０及び複数の補助用のボール電極（以下、「補助ボール電極」という。）１２で構成される。尚補助用のボール電極１２は、半導体装置における電気的な機能を果たす電極とすることも、電気的な機能を果たさない電極とすることも可能である。
パッケージモールド２内の半導体素子接続部４には、複数のボール電極１０に接続される配線が構成されている（不図示）。
半導体素子３は、パッケージモールド２によって半導体素子３を保護するようにパッケージングされている。パッケージモールド２の材料としては、特に限定しないが、例えばエポキシ樹脂を用いることができる。
半導体素子３は、半導体素子３の裏面に設けられた複数の電極（不図示）を通じて、半導体素子接合部４に接続されている。半導体素子３の材料としては、特に限定しないが、例えばシリコンを用いることができる。
複数のボール電極１０は、プリント配線板と半導体素子３とを電気的に接続するための電極である。複数のボール電極１０は、図１Ａに示すように、パッケージモールド２の裏面に略アレイ状に配置されている。
半導体パッケージ１は、ペリフェラル型の半導体パッケージである。すなわち複数のボール電極１０は、半導体パッケージ１の下面の、ペリフェラル状の第１領域に設けられている。またペリフェラル状の第１領域の内側の、第２領域の中心部にも島状に設けられている。また第２領域には、ボール電極が存在しないエリア１１を有している。従って、エリア１１では、プリント配線板と半導体素子３とは電気的に接続されない。
また複数の補助ボール電極１２は、複数のボール電極１０が存在しないエリア１１の対角の任意の場所に形成されている。また半導体素子３のエッジ部には、ボール電極２２が設けられている。ボール電極１０、２２及び補助ボール電極１２は、半導体パッケージに形成された複数のランド（不図示）の上に配置されている。この複数のランドは、例えば、銅等の金属を半導体パッケージ１の上にパターニングして形成することができる。複数のボール電極１０複数の補助ボール電極１２の材料としては、特に限定しないが、例えば鉛フリーはんだを用いることができる。
図２Ａは、本発明の好適な第１の実施形態に係る半導体装置をプリント配線板の両面に実装したときの平面図であり、図２Ｂは、図２Ａの半導体パッケージのＢ−Ｂ’矢視断面図である。
半導体パッケージ１ａ、１ｂが実装されるプリント配線板１００には、パッケージモールド２ａ、２ｂの複数のボール電極１０ａ、１０ｂ及び複数の補助ボール電極１２ａ、１２ｂに対応する位置にアレイ状に端子（不図示）が設けられる。パッケージモールド２ａ、２ｂは、図２Ｂに示すように、複数のボール電極１０ａ、１０ｂを介してプリント配線板１００上に接合される。パッケージモールド２ａ、２ｂの材料としては、特に限定しないが、例えばガラスエポキシ樹脂を用いることができる。
プリント配線板１００の一方の面には、複数のボール電極１０ａを介して半導体パッケージ１ａが、他方の面には、複数のボール電極１０ｂを介して半導体パッケージ１ｂ、が実装されている。
半導体パッケージ１ａのボール電極のうち、最外部ボール電極２１ａの一つは、半導体パッケージ１ｂの複数の補助ボール電極１２ｂに対向して配置されている。また同様に、半導体パッケージ１ｂのボール電極のうち、最外部ボール電極２１ｂの一つは、半導体パッケージ１ａの複数の補助ボール電極１２ａに対向して配置されている。
次に、本発明の好適な第１の実施形態に係る半導体パッケージの形状による熱変形について述べる。
図３は、図２に示したプリント配線板の両面に半導体パッケージを実装した半導体装置において、熱変形が生じた様子を示す断面図である。
プリント配線板１００を挟んで、反対側に半導体パッケージが存在している部分では、相互干渉によりプリント配線板１００の反りは生じ難い。ところが、反対側に半導体パッケージが存在しない部分では、干渉がないため反りが生じる。
図３の左側部分に注目すると、図１１の場合とは異なり、半導体パッケージ１ａの複数のボール電極１０ａのうち、ボール電極１０ａの領域の角に位置する最外部ボール電極２１ａは、半導体パッケージ１ｂの複数のボール電極１０ｂと対向して配置されている。また、半導体パッケージ１ｂの複数のボール電極１０ｂのうち、ボール電極１０ｂの領域の角に位置する最外部ボール電極２１ｂは、半導体パッケージ１ａの複数のボール電極１０ａと対向して配置されている。これによって、上記最外部ボール電極にかかる応力が、プリント配線板を挟んで対向して配置されたボール電極に分散される。そのため、パッケージモールドが急激に反ることはなく、滑らかに変形する。
これにより、プリント配線板１００の両面に実装された半導体パッケージ１ａ、１ｂの、最外部ボール電極２１ａ、２１ｂには、大きな応力が加わらない。そのためその耐久は大きく向上する。
またこの時、半導体パッケージ１ａに内包された半導体素子３のエッジ部に対向する位置には、ボール電極２２が設けられている。またボール電極２２は、プリント配線板を介して配置された半導体パッケージ１ｂのボール電極２１ｂのいずれかと、対向して配置されている。また同様に、半導体パッケージ１ｂの半導体素子３のエッジ部に対向する位置にも、ボール電極２２が設けられている。このボール電極２２も、プリント配線板を介して配置された半導体パッケージ１ａのボール電極２１ａのいずれかと、対向して配置されている。これにより半導体パッケージ１ａ、１ｂの反りは更に抑制され、最外部ボール電極２１ａ、２１ｂに加わる応力を抑制することができる。
図３の右側部分も上下関係が逆転するだけで同じ現象が発生し、やはり従来ほど大きな応力が加わらない。
以上のように、本実施形態によれば、プリント配線板の両面に実装された半導体パッケージのボール電極部分の応力を低減し、接合信頼性を向上することができる。
図２に示す本実施形態における半導体装置において、破壊試験を行った。結果は約１１００サイクルで破断した。また同様に図１４に示す半導体装置においても破壊試験を行った、結果は約９００サイクルで破断することとなった。従って本実施の形態は、図１４に示す場合に比べ、耐久を大きく向上させることができたといえる。
[第２の実施形態]
以下、本発明の第２の実施の形態に係る半導体装置について説明する。図４Ａは、本発明の好適な第２の実施形態に係る半導体パッケージをボール電極側から見た平面図であり、図４Ｂは、図４Ａの半導体パッケージの側面図である。本実施形態に係る半導体装置は、第１の実施の形態に係る半導体装置の構成の一部を変更した構成を有する。即ち、本実施形態に係る半導体パッケージでは、複数の補助ボール電極１６が、ボール電極１０の存在しないエリア１１の対角を除く場所に形成されている。ボール電極１０及び補助ボール電極１６は、半導体パッケージに形成された、複数のランド（不図示）の上に配置されている。この複数のランドは、例えば、銅等の金属を半導体パッケージ１の上にパターニングして形成することができる。
複数のボール電極１０及び、複数の補助ボール電極１６の材料としては、特に限定しないが、例えば、鉛フリーはんだを用いることができる。
図５Ａは、本発明の第２の実施形態に係る半導体装置をボール電極側から見た平面図であり、図５Ｂは、この半導体装置の側面図である。
半導体パッケージが実装されるプリント配線板１００には、パッケージモールド２ａ、２ｂの複数のボール電極１０ａ、１０ｂ及び複数の補助ボール電極１６ａ、１６ｂに対応する位置に、アレイ状の端子（不図示）が設けられている。図５Ｂに示すように、パッケージモールド２ａ、２ｂは、複数のボール電極１０ａ、１０ｂのはんだで接合される。
図５Ａに示すように、プリント配線板１００の両面に実装された半導体パッケージの形状は略同じである。両面の相対位置は、図５Ａに示す通りである。
半導体パッケージ１ａの複数のボール電極１０ａのうち、ボール電極の領域の角に位置する最外部ボール電極は、プリント配線板１００を挟んで実装された半導体パッケージ１ｂの補助ボール電極１６ｂに対向して配置されている。そのため、プリント配線板の両面に実装された半導体パッケージ１ａ、１ｂが、プリント配線板を挟んで各々の略対角方向以外に配置した場合であっても、ボール電極部分の応力を低減し、接合信頼性を向上することができる。
[第３の実施形態]
以下、本発明の第３の実施の形態に係る半導体装置について説明する。図６Ａは、本発明の好適な第３の実施形態に係る半導体装置をボール電極側から見た平面図であり、図６Ｂは、この半導体装置の側面図である。
本発明の好適な第３の実施形態に係る半導体装置における半導体パッケージ１は、パッケージモールド２、半導体素子３、半導体素子接続部４、複数のボール電極１０、第１の複数の補助ボール電極１２、第２の複数の補助ボール電極１３で構成される。
パッケージモールド２内の半導体素子接続部４には、半導体パッケージ１と複数のボール電極１０とを、適宜接続する配線が構成されている（不図示）。
半導体素子３は、半導体素子３裏面に設けられた複数の電極（不図示）を通じて、半導体素子接合部４に接続されている。半導体素子３の材料としては、特に限定しないが、例えばシリコンを用いることができる。
半導体素子３は、パッケージモールド２によって半導体素子３を保護するようにパッケージングされている。パッケージモールド２の材料としては、特に限定しないが、例えばエポキシ樹脂を用いることができる。
前記複数のボール電極１０は、図６Ａに示すように、パッケージモールド２の裏面に略アレイ状に配置されている。また、本発明の好適な第３の実施形態に係る半導体装置は、複数のボール電極１０がパッケージモールド２裏面の全面に配置されるのではなく、エリア１１の一部にボール電極１０が存在しないペリフェラル型の半導体パッケージである。
複数の補助ボール電極１２、１３は、ボール電極１０が存在しないエリア１１の対角のうち２つ場所に形成されている。ボール電極１０及び補助ボール電極１２、１３は、半導体パッケージに形成された複数のランド（不図示）の上に配置されている。この複数のランドは、例えば、銅等の金属を半導体パッケージ１の上にパターニングして形成することができる。
複数のボール電極１０及び複数の補助ボール電極１２、１３の材料としては、特に限定しないが、例えば鉛フリーはんだを用いることができる。
図７Ａは、本発明の好適な第３の実施形態に係る半導体装置をプリント配線板に実装したときの平面図であり、図７Ｂは、この半導体装置の側面図である。
半導体パッケージが実装されるプリント配線板１００には、パッケージモールド２の複数のボール電極１０及び複数の補助ボール電極１２、１３に対応した位置にアレイ状に端子（不図示）が設けられる。パッケージモールド２とは、図７Ｂに示すように、複数のボール電極１０のはんだで接合される。パッケージモールド２の材料としては、特に限定しないが、例えばガラスエポキシ樹脂を用いることができる。
図７Ａに示すように、プリント配線板１００の両面に実装された半導体パッケージの形状は異なり、裏面に実装された半導体パッケージ３１は、表面に実装された半導体パッケージ１よりも幅が小さい。両面に実装された半導体パッケージの相対位置は、図７Ａに示す通りである。
プリント配線板１００の裏面側に実装された、半導体パッケージ３１の複数のボール電極１０のうち、ボール電極１０の領域の角に位置するものが最外部ボール電極である。この最外部ボール電極は、プリント配線板１００の表面側に実装された半導体パッケージ１の複数の補助ボール電極１２、１３に対向して配置されている。そのため、プリント配線板の両面に実装された幅の小さい半導体パッケージのボール電極部分の応力を低減し、接合信頼性を向上することができる。
[第４の実施形態]
図８Ａは、本発明の好適な第４の実施形態に係る半導体装置をボール電極側から見た平面図であり、図８Ｂは、この半導体装置の側面図である。
本発明の好適な第４の実施形態に係る半導体装置における半導体パッケージ１の構成について説明する。半導体パッケージ１は、パッケージモールド２、半導体素子３、半導体素子接続部４、複数のボール電極１０、第１の複数の補助ボール電極１２、第２の複数の補助ボール電極１３、第３の複数の補助ボール電極１４、第４の複数の補助ボール電極１５を備える。
パッケージモールド２内の半導体素子接続部４には、半導体パッケージ１と複数のボール電極１０とを、適宜接続する配線が構成されている（不図示）。
半導体素子３は、半導体素子３裏面に設けられた複数の電極（不図示）を通じて、半導体素子接合部４に接続されている。半導体素子３の材料としては、特に限定しないが、例えばシリコンを用いることができる。
半導体素子３は、パッケージモールド２によって、半導体素子３を保護するようにパッケージモールドングされている。パッケージモールド２の材料としては、特に限定しないが、例えばエポキシ樹脂を用いることができる。
複数のボール電極１０は、図８Ａに示すように、パッケージモールド２の裏面に略アレイ状に配置されている。また、本発明の好適な第４の実施形態に係る半導体装置は、複数のボール電極１０がパッケージモールド２裏面の全面に配置されるのではなく、エリア１１の一部にボール電極１０が存在しないペリフェラル型の半導体パッケージである。
複数の補助ボール電極１２、１３、１４、１５は、ボール電極１０が存在しないエリア１１の対角の場所に形成されている。ボール電極１０及び補助ボール電極１２、１３、１４、１５は、半導体パッケージに形成された複数のランド（不図示）の上に配置されている。この複数のランドは、例えば、銅等の金属を半導体パッケージ１の上にパターニングして形成することができる。
複数のボール電極１０及び複数の補助ボール電極１２、１３、１４、１５の材料としては、特に限定しないが、例えば鉛フリーはんだを用いることができる。
図９Ａは、本発明の好適な第４の実施形態に係る半導体装置をプリント配線板に実装したときの平面図であり、図９Ｂは、この半導体装置の側面図である。
半導体パッケージが実装される回路プリント配線板１００には、２の複数のボール電極１０及び複数の補助ボール電極１２、１３、１４、１５に対応した位置にアレイ状に端子（不図示）が設けられる。パッケージモールド２とは、図９Ｂに示すように、複数のボール電極１０のはんだで接合される。パッケージモールド２の材料としては、特に限定しないが、例えばガラスエポキシ樹脂を用いることができる。
図９Ａに示すように、プリント配線板１００の両面に実装された半導体パッケージの形状は異なり、裏面に実装された半導体パッケージ５１は、表面に実装された半導体パッケージ１よりも、幅、高さとも小さい。両面に実装された半導体パッケージの相対位置は、図９Ａに示す通りである。
プリント配線板１００の裏面側に実装された半導体パッケージ５１の複数のボール電極１０が配列された領域の角にあるものが最外部ボール電極である。この最外部ボール電極に対向する位置には、プリント配線板１００の表面側に実装された半導体パッケージ１の複数の補助ボール電極１２、１３、１４、１５が配置されている。そのため、プリント配線板の両面に実装された、幅、高さとも小さい半導体パッケージのボール電極部分の応力を効果的に低減し、接合信頼性を向上することができる。
[第５の実施形態]
図１５Ａは、本発明の好適な第５の実施形態に係るの半導体装置をボール電極側から見た平面図であり、図１５Ｂは、この半導体装置の側面図である。
本発明の好適な第５の実施形態に係るの半導体装置における半導体パッケージ１は、パッケージモールド２、半導体素子３、半導体素子接続部４、複数のボール電極１０、複数のランド２４、複数の補助ボール電極１２、複数の補助ランド２５から構成される。
パッケージモールド２内の半導体素子接続部３には、半導体パッケージ１と複数のランド２４を介して接続された複数のボール電極１０とを、適宜接続する配線が構成されている（不図示）。
半導体素子３は、半導体素子３裏面に設けられた複数の電極（不図示）を通じて、半導体素子接合部４に接続されている。半導体素子３の材料としては、特に限定しないが、例えばシリコンを用いることができる。
半導体素子３は、パッケージモールド２によって、半導体素子３を保護するようにパッケージングされている。パッケージモールド２の材料としては、特に限定しないが、例えばエポキシ樹脂を用いることができる。
複数のボール電極１０及び複数のランド２４は、図１５Ａ、Ｂに示すように、パッケージモールド２の裏面に略アレイ状に配置されている。また、本発明の好適な第５の実施形態に係る半導体装置は、複数のボール電極１０及び複数のランド２４がパッケージモールド２裏面の全面に配置されるのではなく、エリア１１の一部にボール電極１０が存在しないペリフェラル型の半導体パッケージである。
複数の補助ボール電極１２は、ボール電極１０が存在しないエリア１１の対角の任意の場所に形成された複数のランド２４の上に形成される。また、ボール電極１０が存在しない部分にも、複数の補助ランド２５が略アレイ状に配置されている。これらのランドは、例えば、銅等の金属を半導体パッケージ１の上にパターニングして形成することができる。
複数のボール電極１０及び複数の補助ボール電極１２の材料としては、特に限定しないが、例えば鉛フリーはんだを用いることができる。
以下、本実施形態に係る半導体装置の製造方法について説明する。この半導体装置の製造方法では、プリント配線板の片側に図１５に示す半導体パッケージ１を配置し、このプリント配線板のもう片側に他の半導体パッケージを配置する。
まず、半導体パッケージ１にランド群２４、２５を形成し、ランド群２４、２５のうち所定の配列領域内に位置するランド群２４の上に、複数のボール電極１０及び複数の補助ボール電極１２を形成する。
次いで、第２半導体パッケージの所定の配列領域内に複数のボール電極を配置する。
次いで、上記プリント配線板における第１半導体パッケージ１及び上記第２半導体パッケージの配置を決定する。
次いで、プリント配線板における配置が決定された後に、第１半導体パッケージ１のランド群２４、２５のうち複数のボール電極１０及び複数の補助ボール電極１２が形成されていないランド群２５の上に、少なくとも１つの補助用のボール電極を更に形成する。
次いで、プリント配線板の片側に半導体パッケージ１を配置し、このプリント配線板のもう片側に他の半導体パッケージを配置する。この際に、上記補助用のボール電極は、プリント配線板を挟んで上記第２半導体パッケージの所定の配列領域の角に位置する最外部ボール電極に対向するように配置される。
このように、本実施形態によれば、ボール電極が存在しない部分に、補助用のランド２５を予め設けておく。これによって、プリント配線板上の半導体パッケージの配置が決まった後に、半導体パッケージの最外部ボール電極に対向する位置に、補助用のボール電極を別途設けることができる。
なお、第１〜第５の実施形態において、半導体パッケージの複数のボール電極が配列された領域の角に位置する最外部ボール電極に対向する位置に、反対側の半導体パッケージの複数のボール電極の少なくとも１つが配置される形態を例示した。しかしながら本発明はこれに限定されない。半導体パッケージの複数のボール電極が配列された領域の角部分に位置するボール電極に対向する位置に、反対側の半導体パッケージの複数のボール電極の少なくとも１つが配置されてもよい。なお、上述した角部分は、半導体パッケージの複数のボール電極が配列された領域の頂点及びその近傍に位置する部分に対応する。
図１（ａ）は、本発明の好適な第１の実施形態に係る半導体素子をボール電極側から見た平面図であり、図１（ｂ）は、図１（ａ）の半導体パッケージのＡ−Ａ’矢視断面図である。 図２（ａ）は、本発明の好適な第１の実施形態に係る半導体装置をプリント配線板の両面に実装したときの平面図であり、図２（ｂ）は、図２（ａ）の半導体パッケージのＢ−Ｂ’矢視断面図である。 プリント配線板の両面に半導体パッケージを実装した状態で熱変形が生じた様子を示す断面図である。 図４（ａ）は、本発明の好適な第２の実施形態に係る半導体パッケージをボール電極側から見た平面図であり、図４（ｂ）は、図４（ａ）の半導体パッケージの側面図である。 図５（ａ）は、本発明の好適な第２の実施形態に係る半導体装置をボール電極側から見た平面図であり、図５（ｂ）は、図５（ａ）の半導体装置の側面図である。 図６（ａ）は、本発明の好適な第３の実施形態に係る半導体装置をボール電極側から見た平面図であり、図６（ｂ）は、図６（ａ）の半導体装置の側面図である。 図７（ａ）は、本発明の好適な第３の実施形態に係る半導体装置をプリント配線板に実装したときの平面図であり、図７（ｂ）は、図７（ａ）の半導体装置の側面図である。 図８（ａ）は、本発明の好適な第４の実施形態に係る半導体装置をボール電極側から見た平面図であり、図８（ｂ）は、図８（ａ）の半導体装置の側面図である。 図９（ａ）は、本発明の好適な第４の実施形態に係る半導体装置をプリント配線板に実装したときの平面図であり、図９（ｂ）は、図９（ａ）の半導体装置の側面図である。 図１０（ａ）は、半導体パッケージをボール電極側から見た平面図であり、図１０（ｂ）は、図１０（ａ）の半導体パッケージのＣ−Ｃ’矢視断面図である。 図１１（ａ）は、半導体パッケージをボール電極側から見た平面図であり、図１１（ｂ）は、図１１（ａ）の半導体パッケージのＤ−Ｄ’矢視断面図である。 プリント配線板の片面に従来の半導体パッケージを実装したものが熱変形したところを示す側面図である。 プリント配線板の両面に半導体パッケージを実装した状態で熱変形が生じた様子を示す側面図である。 プリント配線板の両面に半導体パッケージを実装した状態で熱変形が生じた様子を示す断面図である。 図１５（ａ）は、本発明の好適な第５の実施形態に係る半導体装置をボール電極側から見た平面図である。図１５（ｂ）は、図１５（ａ）の半導体装置の側面図である。
符号の説明
１００ プリント配線板
１ａ 第１半導体パッケージ
１０ａ 第１ボール電極群
１０ｂ 第１補助ボール電極群
１ｂ 第２半導体パッケージ
１２ａ 第２ボール電極群
１２ｂ 第２補助ボール電極群

Claims (8)

  1. プリント配線板と、
    ペリフェラル状の第１配列領域に配列された第１ボール電極群と、前記第１配列領域の内側の領域に部分的に設けられた第１補助ボール電極群とを有し、前記プリント配線板の第１面に配置されたペリフェラル型の第１半導体パッケージと、
    ペリフェラル状の第２配列領域に配列された第２ボール電極群と、前記第２配列領域の内側の領域に部分的に設けられた第２補助ボール電極群とを有し、前記プリント配線板の第２面に配置されたペリフェラル型の第２半導体パッケージと、
    を備え、
    前記第１ボール電極群のうち少なくとも１つの角部分に位置するボール電極は、前記プリント配線板を挟んで、前記第２補助ボール電極群に対向する位置に配置され、
    前記第２ボール電極群のうち少なくとも１つの角部分に位置するボール電極は、前記プリント配線板を挟んで、前記第１補助ボール電極群に対向する位置に配置されていることを特徴とする半導体装置。
  2. 前記第１、第２半導体パッケージは、前記プリント配線板を挟んで、各々の略対角方向にずれて配置されており、前記第１補助ボール電極群は、前記第１配列領域の内側の領域に対角線上に設けられており、前記第２補助ボール電極群は、前記第２配列領域の内側の領域に対角線上に設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１半導体パッケージは半導体素子と、それを覆うパッケージモールドを有し、
    前記第１ボール電極群の少なくとも１つのボール電極は、前記第１半導体パッケージの半導体素子のエッジ部分に対応する位置に設けられ、かつ、前記プリント配線板を介して第２ボール電極群と対向して配置されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記第２半導体パッケージは半導体素子と、それを覆うパッケージモールドを有し、
    前記第２ボール電極群の少なくとも１つのボール電極は、前記第２半導体パッケージの半導体素子のエッジ部分に対応する位置に設けられ、かつ、前記プリント配線板を介して第１ボール電極群と対向して配置されていることを特徴とする請求項１に記載の半導体装置。
  5. 前記第１補助ボール電極群及び第２補助ボール電極群は、電気的に機能しないダミー電極であることを特徴とする請求項１に記載の半導体装置。
  6. プリント配線板と、
    ペリフェラル状の第１配列領域に配列された第１ボール電極群と、前記第１配列領域の内側の領域に部分的に設けられた第１補助ボール電極群とを有し、前記プリント配線板の第１面に配置されたペリフェラル型の第１半導体パッケージと、
    第２配列領域に配列された第２ボール電極群を有し、前記プリント配線板の第２面に配置された、第２半導体パッケージと、
    を備え、前記第２ボール電極群のうち少なくとも１つの角部分に位置するボール電極は、前記プリント配線板を挟んで、前記第１補助ボール電極群に対向する位置に配置されていることを特徴とする半導体装置。
  7. 前記第２半導体パッケージは、前記第１半導体パッケージよりも小さいことを特徴とする請求項６に記載の半導体装置。
  8. 前記第１半導体パッケージは半導体素子と、それを覆うパッケージモールドを有し、
    前記第１ボール電極群の少なくとも１つのボール電極は、前記第１半導体パッケージの半導体素子のエッジ部分に対応する位置に設けられ、かつ、前記プリント配線板を介して第２ボール電極群と対向して配置されていることを特徴とする請求項７に記載の半導体装置。
JP2005347938A 2004-12-13 2005-12-01 半導体装置 Expired - Fee Related JP4738996B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005347938A JP4738996B2 (ja) 2004-12-13 2005-12-01 半導体装置
US11/300,230 US7247945B2 (en) 2004-12-13 2005-12-13 Semiconductor apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004360498 2004-12-13
JP2004360498 2004-12-13
JP2005347938A JP4738996B2 (ja) 2004-12-13 2005-12-01 半導体装置

Publications (3)

Publication Number Publication Date
JP2006196874A true JP2006196874A (ja) 2006-07-27
JP2006196874A5 JP2006196874A5 (ja) 2009-01-22
JP4738996B2 JP4738996B2 (ja) 2011-08-03

Family

ID=36582862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005347938A Expired - Fee Related JP4738996B2 (ja) 2004-12-13 2005-12-01 半導体装置

Country Status (2)

Country Link
US (1) US7247945B2 (ja)
JP (1) JP4738996B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016398A (ja) * 2007-06-29 2009-01-22 Toshiba Corp プリント配線板構造、電子部品の実装方法および電子機器
WO2017026302A1 (ja) * 2015-08-07 2017-02-16 株式会社デンソー Ｂｇａ型部品の実装構造
EP3309828A2 (en) 2016-09-27 2018-04-18 Renesas Electronics Corporation Semiconductor device, system in package, and system in package for vehicle
JP2020141061A (ja) * 2019-02-28 2020-09-03 アイシン・エィ・ダブリュ株式会社 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202317A1 (en) * 2005-03-14 2006-09-14 Farid Barakat Method for MCP packaging for balanced performance
JP2006303003A (ja) * 2005-04-18 2006-11-02 Toshiba Corp プリント基板、および情報処理装置
JP5313887B2 (ja) * 2007-05-31 2013-10-09 三洋電機株式会社 半導体モジュールおよび携帯機器
US8399983B1 (en) * 2008-12-11 2013-03-19 Xilinx, Inc. Semiconductor assembly with integrated circuit and companion device
JP5893351B2 (ja) * 2011-11-10 2016-03-23 キヤノン株式会社 プリント回路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945810A (ja) * 1995-08-01 1997-02-14 Fujitsu Ltd 半導体装置及び配線基板
JPH11317568A (ja) * 1998-05-06 1999-11-16 Sony Corp 配線基板の補強方法
JP2001177049A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びｉｃカード
JP2002184942A (ja) * 2000-12-13 2002-06-28 Kyocera Corp 実装基板
JP2006502587A (ja) * 2002-10-11 2006-01-19 テッセラ，インコーポレイテッド マルチチップパッケージ用のコンポーネント、方法およびアセンブリ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2634351B2 (ja) 1991-04-23 1997-07-23 三菱電機株式会社 半導体装置
JP3498461B2 (ja) 1995-12-05 2004-02-16 ソニー株式会社 電子部品
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
JP3300698B2 (ja) 2000-05-17 2002-07-08 松下電器産業株式会社 半導体実装対象中間構造体及び半導体装置の製造方法
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945810A (ja) * 1995-08-01 1997-02-14 Fujitsu Ltd 半導体装置及び配線基板
JPH11317568A (ja) * 1998-05-06 1999-11-16 Sony Corp 配線基板の補強方法
JP2001177049A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びｉｃカード
JP2002184942A (ja) * 2000-12-13 2002-06-28 Kyocera Corp 実装基板
JP2006502587A (ja) * 2002-10-11 2006-01-19 テッセラ，インコーポレイテッド マルチチップパッケージ用のコンポーネント、方法およびアセンブリ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016398A (ja) * 2007-06-29 2009-01-22 Toshiba Corp プリント配線板構造、電子部品の実装方法および電子機器
US8120157B2 (en) 2007-06-29 2012-02-21 Kabushiki Kaisha Toshiba Printed wiring board structure, electronic component mounting method and electronic apparatus
WO2017026302A1 (ja) * 2015-08-07 2017-02-16 株式会社デンソー Ｂｇａ型部品の実装構造
EP3309828A2 (en) 2016-09-27 2018-04-18 Renesas Electronics Corporation Semiconductor device, system in package, and system in package for vehicle
US10249560B2 (en) 2016-09-27 2019-04-02 Renesas Electronics Corporation Semiconductor device, system in package, and system in package for vehicle
JP2020141061A (ja) * 2019-02-28 2020-09-03 アイシン・エィ・ダブリュ株式会社 半導体装置
JP7192573B2 (ja) 2019-02-28 2022-12-20 株式会社アイシン 半導体装置

Also Published As

Publication number Publication date
JP4738996B2 (ja) 2011-08-03
US7247945B2 (en) 2007-07-24
US20060125097A1 (en) 2006-06-15

Similar Documents

Publication Publication Date Title
US7659623B2 (en) Semiconductor device having improved wiring
JP2007165420A (ja) 半導体装置
JP4738996B2 (ja) 半導体装置
JPH07115151A (ja) 半導体装置及びその製造方法
JP3208470B2 (ja) Ｂｇａ型半導体装置とそれを実装する基板
JP4740708B2 (ja) 配線基板、及び半導体装置
US20180220528A1 (en) Electronic component and electronic component manufacturing method
JP5151878B2 (ja) 半導体装置
JP5893351B2 (ja) プリント回路板
JP4370513B2 (ja) 半導体装置
US20070262437A1 (en) Semiconductor device with temperature cycle life improved
JP4976767B2 (ja) 積層形半導体装置
JP2000243862A (ja) インターポーザ基板
US20170372990A1 (en) Semiconductor device
JP2007005452A (ja) 半導体装置
JP2000261110A (ja) プリント配線基板およびこれを用いた半導体実装装置
JP2007317754A (ja) 半導体装置
JP4128722B2 (ja) 回路基板および電子機器
JP2006128441A (ja) 半導体装置
JP2010056162A (ja) 半導体装置および回路基板組立体
JP2009130074A (ja) 半導体装置
JPWO2006082633A1 (ja) パッケージ実装モジュール
JP2001298124A (ja) Ｂｇａ型半導体装置とそれを実装する基板
JP2004172604A (ja) 半導体集積回路装置
JP2024007794A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110427

R150 Certificate of patent or registration of utility model

Ref document number: 4738996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees