JP2634351B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2634351B2
JP2634351B2 JP4060538A JP6053892A JP2634351B2 JP 2634351 B2 JP2634351 B2 JP 2634351B2 JP 4060538 A JP4060538 A JP 4060538A JP 6053892 A JP6053892 A JP 6053892A JP 2634351 B2 JP2634351 B2 JP 2634351B2
Authority
JP
Japan
Prior art keywords
wiring board
lead
package
semiconductor device
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4060538A
Other languages
English (en)
Other versions
JPH0582937A (ja
Inventor
浩 大谷
良治 高橋
忠志 一政
靖博 村沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4060538A priority Critical patent/JP2634351B2/ja
Priority to DE4213250A priority patent/DE4213250C2/de
Priority to US07/872,032 priority patent/US5374848A/en
Publication of JPH0582937A publication Critical patent/JPH0582937A/ja
Application granted granted Critical
Publication of JP2634351B2 publication Critical patent/JP2634351B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、配線基板の両側にそ
れぞれＩＣパッケージを実装してなる、いわゆる両面実
装型の半導体装置に関する。
【０００２】
【従来の技術】図１４は従来のこの種の両面実装型の半
導体装置の断面図である。図１４において、符号１は配
線基板、２と３はそれぞれＩＣパッケージである。各Ｉ
Ｃパッケージ２、３は表面実装型のパッケージであり、
長方形のパッケージ本体２ａ、３ａの両側からガルウィ
ング形のリード端子２ｂ、３ｂが延設されている。４は
配線基板１の上下の各面に形成されたマウントパッド
で、各マウントパッド４は配線基板１を挟んで対称位置
に形成されている。そして、各ＩＣパッケージ２、３の
リード端子２ｂ、３ｂがそれぞれマウントパッド４に半
田５、６で固着されている。
【０００３】各ＩＣパッケージ２、３を配線基板１の両
面に実装するには、まず、配線基板１の上面側に形成さ
れたマウントパッド４に半田５を付けおき、その上にＩ
Ｃパッケージ２のリード端子２ｂを載置し、半田５を加
熱、熔融してマウントパッド４とリード端子２ｂとを電
気的に接続する。同様の要領で、配線基板１の下面側に
ＩＣパッケージ３を実装する。
【０００４】
【発明が解決しようとする課題】上述したように従来の
半導体装置では、配線基板１の上下の各面のＩＣパッケ
ージ２、３は配線基板１を挟んで対称位置に実装されて
いるため、以下のような問題点があった。
【０００５】すなわち、ＩＣパッケージ２、３を配線基
板１上に実装する際、さらには実装した後に温度サイク
ル試験等を行った場合、ＩＣパッケージ２、３と配線基
板１とでは熱膨張係数が相違する為に、温度変化による
変形量がそれぞれ異なり、ＩＣパッケージ２、３と配線
基板１の接合部である半田５、６に引っ張り或は圧縮等
の様々な応力が働く。これにより、半田５、６にクラッ
クが発生し、電気的特性が劣化するという問題点があっ
た。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、温度変化に起因する半田付け部
分のクラック発生等を有効に防止した半導体装置を得る
ことを目的とする。
【０００７】
【課題を解決するための手段】上記の目的に鑑み、この
発明は、配線基板の両主面にそれぞれＩＣパッケージを
実装した半導体装置であって、おもて裏一対の主面を有
する配線基板と、この配線基板の両主面上にそれぞれ形
成された所定の幅を有する複数のマウントパッドと、上
記マウントパッド上に固着されるリード部分をそれぞれ
有する複数のリード端子が両側に延び、これらの上記リ
ード部分が上記マウントパッド上にそれぞれ固定される
ことにより上記配線基板の主面上に実装された複数のＩ
Ｃパッケージと、上記各リード部分を上記マウントパッ
ド上にそれぞれ固着する結合部と、を備え、上記配線基
板のおもて側の主面に形成された上記マウントパッドに
対して、上記裏側の主面に形成された上記マウントパッ
ドの位置が上記マウントパッドの幅以上の距離だけ、上
記主面に沿った方向にずらされている半導体装置にあ
る。
【０００８】またこの発明の別の発明の半導体装置で
は、配線基板を介して互いに対向するように配線基板の
おもて側と裏側の主面にそれぞれ搭載されたＩＣパッケ
ージが、それぞれのリード端子が互いにほぼ直交する方
向に実装される。
【０００９】またこの発明のさらに別の発明の半導体装
置では、厚みが０．５ｍｍ以下の配線基板を使用した場
合に、配線基板のおもて側の主面に実装されたＩＣパッ
ケージの各リード端子のリード部分と、配線基板を介し
てこのＩＣパッケージに対向するように裏側の主面に実
装されたＩＣパッケージのそれぞれのリード端子のリー
ド部分との間隔が、配線基板に沿った方向(平行)に１．
２ｍｍ以上離れるようにＩＣパッケージが実装される。
【００１０】またこの発明のさらに別の発明の半導体装
置では、配線基板のおもて面のリード部分と裏面のリー
ド部分の間隔が、主面に沿った方向に配線基板の厚みの
２．４倍以上離れるように、ＩＣパッケージが実装され
る。
【００１１】
【作用】上記いずれの発明においても、配線基板の両主
面にそれぞれ搭載されるＩＣパッケージを完全重ならな
いようにずらして実装するので、ＩＣパッケージと配線
基板との熱膨張係数の違いによるそれぞれの変化量の差
を、配線基板の変形により吸収し、ＩＣパッケージと配
線基板の接合部である半田に発生する応力を軽減し、半
田クラックの発生を回避する。
【００１２】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図１は第１の発明の一実施例による半導体
装置の断面図で、図１４に示した従来例に対応する部分
には同一の符号を付す。符号１は配線基板、２と３はそ
れぞれＩＣパッケージである。各ＩＣパッケージ２、３
は表面実装型のパッケージであり、長方形のパッケージ
本体２ａ、３ａの両側からガルウィング形のリード端子
２ｂ、３ｂが延設されている。４は配線基板１の上下
(おもて裏)の各主面に形成されたマウントパッドであ
る。
【００１３】この実施例では、配線基板１の上側の主面
に形成されたマウントパッド４の位置に対して、下側の
主面に形成されたマウントパッド４の位置がこのマウン
トパッド４の幅の長さ以上、主面に沿った方向にすなわ
ち平行にずらされて配置されており、これら上下の各マ
ウントパッド４上にそれぞれＩＣパッケージ２、３が半
田５、６で接合されていることにある。上記構成の半導
体装置においてＩＣパッケージ２、３の実装手順は、従
来例での説明と同じであるが、その場合のマウントパッ
ド４の形成位置は配線基板１の上下でずれているから、
ＩＣパッケージ２、３を実装する際に、配線基板１が上
下のＩＣパッケージ２、３によって熱変形が拘束される
ことなく自由に変位できる。このため、半田付け部分に
おける残留応力は従来と比べて極めて小さくなり、半田
５、６のクラック発生が回避される。
【００１４】図２は第２の発明の一実施例による半導体
装置の断面図で、図１に示した実施例と同一もしくは対
応する部分は同一の符号を付す。この実施例では、配線
基板１を介して互いに対向するように配線基板１の上面
側と下面側にそれぞれ搭載されたＩＣパッケージ２、３
が、互いに直交する方向、すなわちそれぞれのリード端
子２ｂ、３ｂが互いに直交或はほぼ直交する方向に実装
されるように、マウントパッド４が配線基板１上に配置
されている。
【００１５】この実施例の場合も、マウントパッド４の
形成位置が配線基板１を挟んで上下でずれているので、
温度変化に起因する半田５、６の部分でのクラック発生
が回避される。
【００１６】なお、上記２つの実施例ではＩＣパッケー
ジ２、３としてＤＩＰ(Dual InlinePackage)タイプのも
のについて説明したが、これに限定されるものではな
く、ＦＰＴ(Flat Package Type)タイプのものについて
も上記発明を適用することができる。また、上記２つの
実施例では、リード端子２ｂ、３ｂがガルウィング形の
ものについて説明したが、これに限定されず、Ｊリード
形(図６参照)、バッドリード形(図７参照)などのものに
も上記発明は適用可能である。
【００１７】また第３の発明は、配置基板１の上下面の
ＩＣパッケージのずらし幅を実験結果からより数値的に
限定したものである。図３は第３の発明の一実施例によ
る半導体装置の断面図、図４は図３のＡ部を拡大して示
した拡大断面図でり、上記実施例と同一もしくは対応す
る部分は同一の符号を付す。図４において、リード部分
２０ｂ、３０ｂはリード端子２ｂ、３ｂの、半田５、６
によりマウントパッド４に接合される部分を示す。ま
た、Ｔは配線基板１の厚み、Ｔoは各リード端子２ｂ、
３ｂの厚み、Ｌは上面側に実装されたＩＣパッケージ２
のリード端子２ｂのリード部分２０ｂと、下面側に実装
されたＩＣパッケージ３のリード端子３ｂのリード部分
３０ｂとの間の間隔を示す。
【００１８】図５、図６および図７には、形状の異なる
各種類のリード端子のこの発明で定義されるリード部分
の範囲をＸで示した。図５のガルウィング形のリード端
子では、リード端子の先端から下部の折れ曲がり部分で
の双方からの中線の交点までをリード部分Ｘとしてい
る。図６のＪリード形のリード端子ではリード端子全体
の幅をリード部分Ｘとしている。図７のバッドリード形
のリード端子ではリードの幅をリード部分Ｘとしてい
る。
【００１９】この実施例では、配線基板１の上面と下面
に搭載されるそれぞれＩＣパッケージ２とＩＣパッケー
ジ３とが、それぞれのリード端子２ｂ、３ｂのリード部
分２０ｂ、３０ｂの端同士の間の間隔Ｌが、配線基板１
の厚みＴの２．４倍以上、平行に離れるように実装され
ており、従ってマウントパッド４が上記条件を満たすよ
う配線基板１上に配置されている。
【００２０】図８には上記リード部分の間の間隔Ｌと発
生応力比率σとの関係を、電算機の構造解析プログラム
を使用して解析した結果を示す。横軸にリード部分間の
距離Ｌ(基板の面に沿った方向(平行)の距離)、縦軸に発
生応力比率σをとった。発生応力比率σとは、配線基板
１の上下面にＩＣパッケージを対称に実装した時の半田
５、６に発生する応力を１００％とした時の発生した応
力値の比率を示すものである。そして通常、使用される
半導体装置の寸法として、配線基板１の厚みＴ＝０．５
ｍｍ、リード端子２ｂ、３ｂの厚みＴo＝０．１２５ｍ
ｍとして解析を行った。その結果、間隔Ｌが約１．２ｍ
ｍ以上の場合に大幅に半田５、６に発生する応力が低減
されている。また、実際の温度サイクル試験においても
同様の効果が得られることが確認されている。従って上
述のように、リード部分間の距離Ｌは配線基板１の厚み
Ｔの２．４倍以上にする必要がある。
【００２１】また図９、図１０および図１１には図８の
Ｂ、Ｃ、Ｄ点での配線基板１での発生応力分布を等高線
７で示した。ｋは配線基板１の上下面のリード部分間の
直線距離を示す。リード部分２０ｂ、３０ｂ間の間隔が
狭い図９の状態においては、配線基板１の上下面で発生
する応力が相互に影響し合い、半田５、６で発生する応
力は増大する。
【００２２】また図８のＣ点での発生応力分布を示した
図１０の状態では、上下のリード部分２０ｂ、３０ｂの
間隔Ｌ(＝１．２ｍｍ)が広いため、半田５、６に相互に
及ぼす影響が殆どないことが判断できる。なお、この点
では上下のリード部分の間隔Ｌ(＝１．２ｍｍ)は、配線
基板１の厚みＴ(＝０．５ｍｍ)の２．４倍となってい
る。
【００２３】上下のＩＣパッケージのリード部分２０
ｂ、３０ｂの間隔Ｌが更に広い図８のＤ点での発生応力
分布を示した図１１の状態においては、図１０と同様に
半田５、６に相互に及ぼす影響は殆どないことが判断で
きる。
【００２４】また、これは同様に、上下のＩＣパッケー
ジのリード部分２０ｂ、３０ｂ間の間隔ＬをＣ点(Ｌ＝
１．２ｍｍ)以上離してもその効果は増大せず、Ｃ点(Ｌ
＝１．２ｍｍ)での間隔で半田５、６の応力低減の効果
は十分に得られることを示している。従って、上下のＩ
Ｃパッケージのリード部分２０ｂ、３０ｂ間の間隔Ｌは
配線基板１の厚みＴの２．４倍以上にすればよいことが
解る。
【００２５】また、上述した半田５、６の相互に及ぼす
影響は、上下のＩＣパッケージのリード部分２０ｂ、３
０ｂの間隔に依存することより、図１０の配線基板の厚
さＴを含んだリード部分２０ｂ、３０ｂ間の直線距離ｋ
の値を大きくすることにより、その影響を抑えることも
可能である。すなわち、配線基板１の厚みＴを厚くする
ことで半田５、６で発生する応力を低減することがで
る。
【００２６】従って、上述した上下面のリード部分の間
隔Ｌを配線基板の厚みＴの２．４倍以上にするという限
定条件と別に、０．５ｍｍ以下の厚みの配線基板を使用
した場合に上下面のＩＣパッケージのリード部分の間隔
Ｌは１．２ｍｍ以上にするという限定条件が成立するこ
とが解る。さらに、上記実験において配線基板の厚みＴ
(＝０．５ｍｍ)に対してリード端子(リード部分)の厚み
Ｔoが０．１２５ｍｍであることから、上記各限定条件
に配線基板の厚みＴがリード端子の厚みＴoの４倍以下
であるという限定条件を加えてもよい。
【００２７】また図１２および図１３には、配線基板１
の上下の面にそれぞれ複数のＩＣパッケージ２、３を実
装した場合を示した。上記３つの発明は複数のＩＣパッ
ケージを配線基板の上下両面にそれぞれ実装する場合に
おいても当然ながら適用可能である。
【００２８】また、この実施例においてもガルウィング
形のリード端子のＩＣパッケージについて説明したが、
これに限定されるものではなく、Ｊリード形或はバッド
リード形等の種類のリード端子を有するＩＣパッケー
ジ、或は異なる種類のリード端子を有するＩＣパッケー
ジを組み合わせた場合においてもこの発明は適用可能で
ある。Ｊリード形およびバッドリード形のリード端子の
場合のリード部分は、上述したように図６および図７に
Ｘで定義されている。
【００２９】
【発明の効果】以上説明したように、この発明に係る半
導体装置においては、配線基板の両面にそれぞれ搭載さ
れるＩＣパッケージを上下の面でずらせて実装するよう
にしたので、上下面のＩＣパッケージによって配線基板
の変形が拘束されることがなく、配線基板は自由に変化
することができる。そのため、半田付け部分で発生する
応力が従来のものに比べて小さくなり、半田部分でのク
ラックの発生が回避され信頼性の高い半導体装置が提供
できる効果がある。
【図面の簡単な説明】
【図１】この発明の一実施例に係る半導体装置の断面図
である。
【図２】この発明の別の実施例に係る半導体装置の断面
図である。
【図３】この発明のさらに別の実施例に係る半導体装置
の断面図である。
【図４】図３のＡ部の拡大断面図である。
【図５】ガルウィング形のリード端子のリード部分を説
明するための拡大図である。
【図６】Ｊリード形のリード端子のリード部分を説明す
るための拡大図である。
【図７】バッドリード形のリード端子のリード部分を説
明するための拡大図である。
【図８】リード部分の間隔Ｌと半田部分での発生応力比
率σとの関係を示す図である。
【図９】図７のＢ点における配線基板での応力分布を示
す図である。
【図１０】図７のＣ点における配線基板での応力分布を
示す図である。
【図１１】図７のＤ点における配線基板での応力分布を
示す図である。
【図１２】配線基板の両面に複数のＩＣパッケージをそ
れぞれ実装した場合のこの発明に係る半導体装置の一実
施例を示す断面図である。
【図１３】配線基板の両面に複数のＩＣパッケージをそ
れぞれ実装した場合のこの発明に係る半導体装置の別の
実施例を示す断面図である。
【図１４】従来の半導体装置の断面図である。
【符号の説明】
１ 配線基板 ２ ＩＣパッケージ ２ａ パッケージ本体 ２ｂ リード端子 ３ ＩＣパッケージ ３ａ パッケージ本体 ３ｂ リード端子 ４ マウントパッド ５ 半田 ６ 半田 ２０ｂ リード部分 ３０ｂ リード部分
フロントページの続き (72)発明者 村沢 靖博 伊丹市瑞原４丁目１番地 三菱電機株式 会社 北伊丹製作所内 (56)参考文献 特開 昭63−80595（ＪＰ，Ａ) 特開 昭58−28848（ＪＰ，Ａ) 実開 平３−34269（ＪＰ，Ｕ)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 配線基板の両主面にそれぞれＩＣパッケ
    ージを実装した半導体装置であって、 おもて裏一対の主面を有する配線基板と、 この配線基板の両主面上にそれぞれ形成された所定の幅
    を有する複数のマウントパッドと、 上記マウントパッド上に固着されるリード部分をそれぞ
    れ有する複数のリード端子がパッケージ本体の両側から
    延び、これらの上記リード部分が上記マウントパッド上
    にそれぞれ固定されることにより上記配線基板の主面上
    に実装された複数のＩＣパッケージと、 上記各リード部分を上記マウントパッド上にそれぞれ固
    着する結合部と、 を備え、 上記配線基板のおもて側の主面に形成された上記マウン
    トパッドに対して、上記裏側の主面に形成された上記マ
    ウントパッドの位置が上記マウントパッドの幅以上の距
    離だけ、上記主面に沿った方向にずらされている半導体
    装置。
  2. 【請求項２】 配線基板の両主面にそれぞれＩＣパッケ
    ージを実装した半導体装置であって、 おもて裏一対の主面を有する配線基板と、 この配線基板の両主面上にそれぞれ形成された複数のマ
    ウントパッドと、 上記マウントパッド上に固着されるリード部分をそれぞ
    れ有する複数のリード端子がパッケージ本体の両側から
    延び、これらの上記リード部分が上記マウントパッド上
    にそれぞれ固定されることにより上記配線基板の主面上
    に実装された複数のＩＣパッケージと、 上記各リード部分を上記マウントパッド上にそれぞれ固
    着する結合部と、 を備え、 上記配線基板のおもて側と裏側の主面に、この配線基板
    を介して互いに対向するようにそれぞれ搭載されたＩＣ
    パッケージが、これらのリード端子が互いにほぼ直交す
    る方向に実装されるように、上記複数のマウントパッド
    が配線基板上に配置されている半導体装置。
  3. 【請求項３】 配線基板の両主面にそれぞれＩＣパッケ
    ージを実装した半導体装置であって、 おもて裏一対の主面を有しかつ０．５ｍｍ以下の厚みを
    有する配線基板と、 この配線基板の両主面上にそれぞれ形成された複数のマ
    ウントパッドと、 上記マウントパッド上に固着されるリード部分をそれぞ
    れ有する複数のリード端子がパッケージ本体の両側から
    延び、これらの上記リード部分が上記マウントパッド上
    にそれぞれ固定されることにより上記配線基板の主面上
    に実装された複数のＩＣパッケージと、 上記各リード部分を上記マウントパッド上にそれぞれ固
    着する結合部と、 を備え、 上記配線基板のおもて側の主面に実装されたＩＣパッケ
    ージの各リード端子のリード部分と、上記配線基板を介
    してこれに対向するように裏側の主面に実装されたＩＣ
    パッケージの各リード端子のリード部分との間隔が、上
    記主面に沿った方向に１．２ｍｍ以上離れるように上記
    配線基板の両主面に上記複数のマウントパッドが配置さ
    れている半導体装置。
  4. 【請求項４】 配線基板の両主面にそれぞれＩＣパッケ
    ージを実装した半導体装置であって、 おもて裏一対の主面を有しかつ厚みを有する配線基板
    と、 この配線基板の両主面上にそれぞれ形成された複数のマ
    ウントパッドと、 上記マウントパッド上に固着されるリード部分をそれぞ
    れ有する複数のリード端子がパッケージ本体の両側から
    延び、これらの上記リード部分が上記マウントパッド上
    にそれぞれ固定されることにより上記配線基板の主面上
    に実装された複数のＩＣパッケージと、 上記各リード部分を上記マウントパッド上にそれぞれ固
    着する結合部と、 を備え、 上記配線基板のおもて側の主面に実装されたＩＣパッケ
    ージの各リード端子のリード部分と、上記配線基板を介
    してこれに対向するように裏側の主面に実装されたＩＣ
    パッケージの各リード端子のリード部分との間隔が、上
    記主面に沿った方向に、上記配線基板の厚みの２．４倍
    以上離れるように上記配線基板の両主面に上記複数のマ
    ウントパッドが配置されている半導体装置。
JP4060538A 1991-04-23 1992-03-17 半導体装置 Expired - Lifetime JP2634351B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4060538A JP2634351B2 (ja) 1991-04-23 1992-03-17 半導体装置
DE4213250A DE4213250C2 (de) 1991-04-23 1992-04-22 Doppelseitig SMD-bestückte Leiterplatte mit besonderen Maßnahmen zur Verminderung von Temperaturwechselspannungen
US07/872,032 US5374848A (en) 1991-04-23 1992-04-23 Thermal stress resistant semiconductor device mounting arrangement

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9090391 1991-04-23
JP3-90903 1991-04-23
JP4060538A JP2634351B2 (ja) 1991-04-23 1992-03-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH0582937A JPH0582937A (ja) 1993-04-02
JP2634351B2 true JP2634351B2 (ja) 1997-07-23

Family

ID=26401612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4060538A Expired - Lifetime JP2634351B2 (ja) 1991-04-23 1992-03-17 半導体装置

Country Status (3)

Country Link
US (1) US5374848A (ja)
JP (1) JP2634351B2 (ja)
DE (1) DE4213250C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262507B2 (en) 2003-12-26 2007-08-28 Nec Electronics Corporation Semiconductor-mounted device and method for producing same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2321135B (en) * 1997-01-11 2001-06-27 Furse W J & Co Ltd Improvements in or relating to thermal trip arrangements
US5528461A (en) * 1993-11-08 1996-06-18 Motorola, Inc. Printed circuit assembly having component locating features
US6299055B1 (en) * 1997-05-09 2001-10-09 Lear Automotive Dearborn, Inc. Manufacturing processes of service boxes and their parts
JP4738996B2 (ja) 2004-12-13 2011-08-03 キヤノン株式会社 半導体装置
JP2009044029A (ja) * 2007-08-10 2009-02-26 Denso Corp 複数マイコン実装回路装置
EP2426714A1 (en) * 2009-04-28 2012-03-07 Fujikura, Ltd. Device mounting structure and device mounting method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
GB2097998B (en) * 1981-05-06 1985-05-30 Standard Telephones Cables Ltd Mounting of integrated circuits
JPS6380595A (ja) * 1986-09-24 1988-04-11 日本電気株式会社 プリント配線板
JP2509969B2 (ja) * 1988-02-26 1996-06-26 株式会社日立製作所 電子装置
US4891789A (en) * 1988-03-03 1990-01-02 Bull Hn Information Systems, Inc. Surface mounted multilayer memory printed circuit board
JPH01304795A (ja) * 1988-06-02 1989-12-08 Fujitsu Ltd プリント板の配線方法
JPH0423460A (ja) * 1990-05-18 1992-01-27 Mitsubishi Electric Corp 半導体装置
JP3034269U (ja) * 1996-07-31 1997-02-14 株式会社基陽 チップソー

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262507B2 (en) 2003-12-26 2007-08-28 Nec Electronics Corporation Semiconductor-mounted device and method for producing same

Also Published As

Publication number Publication date
DE4213250C2 (de) 1998-05-28
JPH0582937A (ja) 1993-04-02
DE4213250A1 (de) 1992-10-29
US5374848A (en) 1994-12-20

Similar Documents

Publication Publication Date Title
US5394300A (en) Thin multilayered IC memory card
JP2568748B2 (ja) 半導体装置
JPH11507769A (ja) テープボールグリッドアレイ回路に用いられるフレキシブルリード
JP2634351B2 (ja) 半導体装置
JPH05259334A (ja) 半導体装置
US20220310491A1 (en) Electronic device and electronic device mounting structure
JP3350352B2 (ja) 配線パターンを有する半導体装置の支持基体
JPH06260582A (ja) 半導体装置
JP2634351C (ja)
JP2643074B2 (ja) 電気的接続構造
JP3150560B2 (ja) 半導体装置
JPH08222571A (ja) フリップチップｉｃとその製造方法
JP3311675B2 (ja) フィルムキャリアテープ
JPH0651331A (ja) Ｌｃｄモジュール
JP2000208189A (ja) 電気コネクタ及びこれに用いるコンタクト
JP2766401B2 (ja) 表面実装型半導体装置
JPH0744043Y2 (ja) プリント配線板
JPH0878601A (ja) ハイブリッドｉｃ
JPH06181375A (ja) 実装補助部品及びこれを用いた半導体装置
JPS6217382B2 (ja)
JP3589941B2 (ja) 半導体装置
JPH0414858A (ja) 電子部品のリード端子構造
KR200157441Y1 (ko) 점퍼용칩
JPH0380599A (ja) 電子回路モジュール
JPH05152709A (ja) 電子装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080425

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 15

EXPY Cancellation because of completion of term